KR19990002580A

KR19990002580A - 다층인쇄회로기판의 비어홀 형성방법

Info

Publication number: KR19990002580A
Application number: KR1019970026223A
Authority: KR
Inventors: 정재헌; 신동; 김종호
Original assignee: 이형도; 삼성전기 주식회사
Priority date: 1997-06-20
Filing date: 1997-06-20
Publication date: 1999-01-15

Abstract

본 발명은 다층인쇄회로기판(multi-layer printed circuit board)의 제조방법에 관한 것이며; 그 목적을 다층인쇄회로기판의 제조시 내부비어홀(inner via hole)의 형성방법 제공함에 있다.

상기 목적달성을 위한 본 발명은 절연층의 양면에 동박(copper foil)이 부착된 동박적층판(copper clad laminate; 이하, 'CCL')을 가공하여 비어홀을 형성하는 단계; 비어홀이 가공된 CCL을 동도금하는 단계; 동도금된 CCL상에 패턴을 인쇄하는 단계; 패턴이 인쇄된 기판에 솔더레지스트 에폭시페이스트(solder resist epoxy paste)를 도포하는 단계; 상기 비어홀주위의 페이스트만을 남기고, 다른 페라이트층을 노광, 현상 및 박리하여 제거하는 단계; 및 상기 잔존 부분의 페이스트를 건조하는 단계;를 포함하여 구성되는 다층인쇄회로기판의 비어홀 형성방법에 관한 것을 그 기술적 요지로 한다.

Description

다층인쇄회로기판의 비어홀 형성방법

본 발명은 다층인쇄회로기판(multi-layer printed circuit board)의 제조방법에 관한 것으로서, 보다 상세하게는 다층인쇄회로기판의 제조시 내부비어홀(inner via hole)의 형성방법에 관한 것이다.

오늘날 전자제품의 개인휴대화 등으로 제품이 경박단소화하는 추세에 따라 다층인쇄회로기판 역시 설계시 배선의 밀도를 높이기 위한 노력이 진행되고 있다. 다층인쇄회로기판의 배선밀도를 향상시키는 방법은 다양하다. 예를들면, 기판상에 부품과 부품과의 전기적 신호를 위한 패턴(pattern)을 미세화하든가 기판의 층간 신호선 연결을 위하 비어홀(via hole)을 형성시키는 방법이 있다.

그 중에서 현재는 비어홀 형성에 의해 기판의 고밀도실장을 도모하고 있는 추세에 있다.

비어홀은 도 1에서와 같이, 외층(11)과 내층(12)의 회로를 연결하여 층간도통을 해주는 블라인드 비어홀(blind via hole)(13)과 내층(12)과 다른 내층(14)을 연결하는 층간도통을 해주는 내부비어홀(inner via hole 또는 buried via hole; 이하, 단지 '비어홀')로 대별된다. 비어홀은 내층(12)(14)에 내장되므로서 기판의 표층에는 실제 부품이 실장될 수 있는 공간이 많아질 수 있고, 이에 따라 기판의 고밀도 실장을 가능하게 한다.

한편, 이러한 비어홀의 형성시 비어홀의 신뢰성을 위해 비어홀의 내부에 레진(resin)을 충진함이 필요하다. 비어홀을 형성하고 난 다음에 비어홀의 내부가 빈 공간상태로 놓이게 되면 열에 의해 비어홀내의 공기가 팽창하게 되며, 이 팽창에 의해 회로층의 접속불량 또는 균열이 생겨 기판의 신뢰도가 떨어지기 때문이다.

비어홀내에 레진을 충진하는 방법에는 가압방법과 도포방법 등이 있다. 상기 가압방법은 도 2a와 같이, 비어홀(25)(26)이 가공된 내층(22)(24)에 프리플랙(prepreg)(27)을 적치하고 가열가압하여 프리플랙의 에폭시수지(epoxy resin)이 비어홀(25)(26)내로 흘러들어가도록 하므로써 비어홀을 레진으로 충진하는 방법이다. 이와 비슷한 방법으로 도 2b와 같이, 상기 프리플랙 대신 일면에 레진이 부착된 동박(resin coated copper foil)(31)을 비어홀(35)이 형성된 내층(32)에 적치하고 가열가압을 통해 비어홀내에 레진을 충진하는 보다 편리한 방법이 있다. 그러나, 기판의 비어홀의 크기가 클수록 비어홀내의 충진이 곤란하게 되는데, 보통 두께가 약 0.2mm 이상인 기판내에 비어홀을 형성하는 경우 상기 가압방법으로는 비어홀내의 레진을 충분히 충진하기 어렵다. 또한, 상기 가압방법에의하며 레진의 충진으로 비어홀 직상에 해당되는 위치에서 외층표면이 함몰되어 현상이 나타나 외층패턴인쇄시 미세패턴형성이 곤란한 단점이 있다.

반면 상기 가압방법과는 달리, 페이스트(paste) 도포방법은 프리플랙 대신 페이스트수지를 사용하므로써, 0.2mm 이상의 후기판에도 적용가능한 이점이 있다.

도 2c는 비어홀 가공후 Ag 페이스트를 도포하는 방법의 일례를 보이고 있다. 도 2c에 도시된 바와 같이, 페라이트 도포방법은 내층(42)에 비어홀(45)을 가공한 다음, 가공된 비어홀에 동도금을 행하고, Ag 페이스트를 스크린인쇄(screen printing)하고, 이후, 상기 비어홀(45)에 충진된 페이스트만을 노광, 현상 및 페이스트박리공정을 통해 제거하는 방법이다. 상기 페라이트도포방법에 의하면 0.2mm 이상의 후판기판에도 적용이 가능할 뿐만 아니라 가압방법과 같이 비어홀 주위의 외층부위에 함몰현상이 없어 미세한 패턴인쇄도 가능하다. 그러나, Ag 페이스트자체가 고가이고, 또하 비어홀의 동도금패턴과 Ag 페이스트와의 열팽창에 따른 수축율차이로 비어홀의 신뢰성이 저하되는 단점이 있다.

따라서, 본 발명은 다층인쇄회로기판의 비어홀내에 솔더레지스트 에폭시 페이스트수지(solder resist epoxy paste resin)를 스크린 방식에 의해 충진하므로써 0.2mm 이상인 두께를 갖는 기판에 있어서도 비어홀내의 레진충진이 양호하여 비어홀의 층간 신뢰성을 향상시킬 수 있는 비어홀의 형성방법을 제공함에 그 목적이 있다.

도 1은 비어홀을 구비한 일반적인 다층인쇄회로기판의 단면 사시도

도 2는 종래의 비어홀 형성방법을 설명하기 위한 기판의 구조도

도 3은 본 발명의 비어홀 형성방법을 설명하기 위한 기판의 단면구조도

*도면의 주요 부분에 대한 부호의 설명*

50:기판51:외층 CCL

52:내층 CCL55:비어홀

58:솔더레지스트층59:패턴

상기 목적달성을 위한 본 발명은 절연층의 양면에 동박(copper foil)이 부착된 동박적층판(copper clad laminate; 이하, 'CCL')을 가공하여 비어홀을 형성하는 단계; 비어홀이 가공된 CCL을 동도금하는 단계; 동도금된 CCL상에 패턴을 인쇄하는 단계; 패턴이 인쇄된 기판에 솔더레지스트 에폭시페이스트(solder resist epoxy paste)를 도포하는 단계; 상기 비어홀주위의 페이스트만을 남기고, 다른 페라이트층을 노광, 현상 및 박리하여 제거하는 단계; 및 상기 잔존 부분의 페라이트를 건조하는 단계;를 포함하여 구성되는 다층인쇄회로기판의 비어홀 형성방법에 관한 것이다.

이하, 본 발명을 첨부된 도면을 통해 상세히 설명한다.

본 발명은 도 3a 내지 도 3b에 도시된 바와 같이, 우선 절연층의 양면에 동박(copper foil)이 부착된 동박적층판(copper clad laminate; 이하, 단지 'CCL'이라 칭함)(52)을 가공하여 내층에 비어홀(55)을 형성한다. 상기 비어홀의 가공은 기계적인 드릴 또는 레이저를 이용할 수 있다. 비어홀이 가공된 CCL(52)은, 도 3c와 같이, 동도금하여 비어홀내측을 연결하여 상하층의 회로가 서로 연결될 수 있도록 층간도통시킨다. 이후 동도금된 CCL은 통상의 사진식각에 의해 필요한 패턴을 인쇄한다. 도 3d는 이렇게 패턴(59)이 인쇄된 기판의 단면을 보이고 있다. 패턴(59)이 인쇄된 기판은, 도 3e와 같이 기판 전면에 걸쳐 솔더레지스트 에폭시페이스트(solder resist epoxy paste)를 도포하여 솔더레지스트층(58)을 형성한다. 이때 분 발명에 적합한 솔더레지스트 에폭시페이스트는 일종의 열경화성잉크이면 된다. 본 발명에서 사용되는 솔더레지스트 에폭시페이스트는 Ag에폭시페이스트에 비해 열팽창이 적어 건조시 수축에 의한 결함이 없다. 또한, 상기 페라이트는 Ag 페이스트에 비해 저렴하다는 장점도 있다. 상기 페이스트도포는 통상의 인쇄방법과 같이 스크린(screen)을 이용하여 인쇄하는 방법을 사용해도 무방하다. 페이스트층(58)이 형성된 기판은, 도 3f와 같이, 비어홀(55) 주위의 페이스트(58a)만을 남기고, 다른 페라이트층을 통상의 노광, 현상 및 박리공정을 이용하여 제거한다. 이후, 상기 잔존부분의 페이스트를 건조하면 비어홀(55)에 솔더레지스트레진수지가 충진하게 된다.

이와같이, 레진이 충진된 비어홀이 형성되면 비어홀이 형성된 내층 CCL(52)의 상하면에 각각 프리플랙(57), 외층CCL(51)을 적치하고 가열가압하면 6층 인쇄회로기판이 얻어진다.

본 발명의 경우 6층 기판은 일례로 들었으나 도 3a 내지 도 3d와 같은 공정을 반복해서 얻은 다른 내층을, 다시 도 3e에 형성된 내층 CCL에 적치하여 동일한 공정을 거치게 되면 8층기판이 얻어짐은 물론이다. 또한, 본 발명의 비어홀 형성방법은 CCL상에 절연수지층을 도포하여 비어홀을 형성하는 빌드업(build-up)방식의 기판제조에도 적용될 수 있다. 이러한 본 발명의 비어홀 형성방법은 특히 0.2mm 이상의 후판기판에 적합하다. 또한, 본 발명은 Ag 페이스트와 마찬가지로 고밀도(1개/1.27m²) 비어홀의 제작에 유리하면서도 기존의 Ag 페이스트와는 달리, 열수축율이 적어 비어홀의 신뢰성이 크게 향상될 수 있다.

상술한 바와 같이, 본 발명은 다층인쇄회로기판의 비어홀내에 솔더레지스트 에폭시 페이스트수지를 스크린 방식에 의해 충진하므로써, 0.2mm 이상의 두께를 갖는 기판에 있어서도 비어홀내의 레진충진이 양호하여 비어홀의 층간 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims

절연층의 양면에 동박(copper foil)이 부착된 동박적층판(copper clad laminate; 이하, 'CCL')을 가공하여 비어홀을 형성하는 단계;

비어홀이 가공된 CCL을 동도금하는 단계;

동도금된 CCL상에 패턴을 인쇄하는 단계;

패턴이 인쇄된 기판에 솔더레지스트 에폭시페이스트(solder resist epoxy paste)를 도포하는 단계;

상기 비어홀주위의 페이스트만을 남기고, 다른 페이스층을 노광, 현상 및 박리하여 제거하는 단계; 및

상기 잔존부분의 페이스트를 건조하는 단계;를 포함하여 구성되는 다층인쇄회로기판의 비어홀 형성방법.
제1항에 있어서, 상기 솔더레지스트 에폭시페이스트는 열경화성 에폭시수지를 포함함을 특징으로 하는 비어홀 형성방법.