JP3553195B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP3553195B2 JP3553195B2 JP10635995A JP10635995A JP3553195B2 JP 3553195 B2 JP3553195 B2 JP 3553195B2 JP 10635995 A JP10635995 A JP 10635995A JP 10635995 A JP10635995 A JP 10635995A JP 3553195 B2 JP3553195 B2 JP 3553195B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor device
- printed wiring
- wiring board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、薄型のＩＣメモリカードモジュール等の薄型半導体装置として用いられ、配線板（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｄ ；以下、Ｐ．Ｗ．Ｂという）に半導体素子を表面実装型で搭載した半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば、次のような文献に示されるものがあった。
文献；特開昭５５−５６６４７号公報
半導体集積回路のうちで腕時計やカメラやＩＣカード等に使用されるものには、厚さが０．５〜２ｍｍ程度の極めて薄型のパッケージ構造が、要求されている。従来の半導体装置は、リードフレームの所定位置に半導体素子を搭載して、樹脂封止を行うか、または、上記文献に示すように、ガラスエポキシ等からなるＰ．Ｗ．Ｂに半導体集積回路等の半導体素子を直接搭載し、その半導体素子をＰ．Ｗ．Ｂ上の金属配線にワイヤで接続した後、エポキシ樹脂等で封止している。即ち、上記文献には、チップ・オン・ボードのパッケージが示されている。
Ｐ．Ｗ．Ｂの表面には、外部に対する端子となるパターンが形成されており、該パターンがそのＰ．Ｗ．Ｂの裏面に形成されたボンディング用パターンにスルーホールを介して接続されている。半導体素子はＰ．Ｗ．Ｂの裏面に接着材を用いて固定され、その半導体素子の下面、つまり、Ｐ．Ｗ．Ｂに接していない面に形成されたパッドが、Ｐ．Ｗ．Ｂのボンディング用パターンにワイヤで接続される。半導体素子のパッドが周囲のボンディング用パターンに接続された後、該半導体素子が樹脂によって封止成形され、半導体装置が完成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次のような課題があった。
リードフレームを用いた半導体装置では、半導体装置全体の厚さと面積が大きくなる。また、前記文献に示された方法によれば、半導体素子の搭載されるＰ．Ｗ．Ｂの表裏２面にパターンを形成する必要があるので、銅箔を表裏に貼付した構造の両面基板を用いなければならず、スルーホールも所定数加工形成する必要があった。さらに、半導体素子の搭載部分を薄型化をするためには、Ｐ．Ｗ．Ｂに座ぐり加工を施す必要もあった。即ち、加工面或いはコスト面共に大きな課題があり、技術的に満足できるものが得られなかった。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明は、半導体装置において、配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する貫通孔が形成されたＰ．Ｗ．Ｂと、主面に設けたパッドが前記貫通孔から露出されるように、薄いフィルム状の接着材を用いて前記Ｐ．Ｗ．Ｂの前記第２面上に固定される半導体素子と、前記貫通孔を通じて前記半導体素子の前記パッドと前記Ｐ．Ｗ．Ｂの前記配線パターンとを電気的に接続する導電材と、前記貫通孔に充填される封止材と、前記Ｐ．Ｗ．Ｂの前記第１面上に設けられて前記配線パターンと電気的に接続される導電体とを備え、前記導電体の先端は前記Ｐ．Ｗ．Ｂの前記第１面を基準として前記封止材の上面よりも高いことを特徴としている。
【０００５】
第３の発明の半導体装置は、第１の発明と同様のＰ．Ｗ．Ｂと、主面に設けたパッドが前記貫通孔から露出されるように前記Ｐ．Ｗ．Ｂの前記第２面上に配置される半導体素子と、第１の発明と同様の導電材と、前記貫通孔に充填されて前記半導体素子の前記主面に対向する裏面を覆う封止材と、第１の発明と同様の導電体とを備え、前記導電体の先端は前記Ｐ．Ｗ．Ｂの前記第１面を基準として前記封止材の上面よりも高いことを特徴としている。
【０００６】
第５の発明の半導体装置は、配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する第１及び第２の貫通孔が形成されたＰ．Ｗ．Ｂと、主面に設けたパッドが前記第１の貫通孔から露出されるように前記Ｐ．Ｗ．Ｂの前記第２面上に配置される半導体素子と、前記第２の貫通孔ではなく前記第１の貫通孔を通じて前記半導体素子の前記パッドと前記Ｐ．Ｗ．Ｂの前記配線パターンとを電気的に接続する導電材と、前記第１の貫通孔に充填される封止材と、前記Ｐ．Ｗ．Ｂの前記第１面上に設けられて前記配線パターンと電気的に接続される導電体とを備え、前記導電体の先端は前記Ｐ．Ｗ．Ｂの前記第１面を基準として前記封止材の上面よりも高いことを特徴としている。
【０００７】
第１５の発明の半導体装置の製造方法は、配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する第１及び第２の貫通孔が形成されたＰ．Ｗ．Ｂを準備する工程と、主面に設けたパッドが前記第１の貫通孔から露出されるように、前記Ｐ．Ｗ．Ｂの前記第２面上に半導体素子を搭載する工程と、前記第１の貫通孔を通じて前記半導体素子の前記パッドと前記Ｐ．Ｗ．Ｂの前記配線パターンとを電気的に接続する工程と、前記第１の貫通孔を充填すると共に、前記第２の貫通孔を介して前記Ｐ．Ｗ．Ｂの前記第２面と前記半導体素子の側面とを封止材で覆う工程と、前記配線パターンと電気的に接続され、前記Ｐ．Ｗ．Ｂの前記第１面を基準としてその先端が前記第１の貫通孔を充填する前記封止材の上面よりも高くなるように、該プリント配線板の該第１面上に導電体を設ける工程とを有することを特徴としている。
【０００８】
【実施例】
（第１の実施例）
図１は、本発明の第１の実施例を示す半導体装置の断面図である。
この半導体装置には、片面基板のＰ．Ｗ．Ｂ１０が用いられ、そのＰ．Ｗ．Ｂ１０の第１面である表面に配線パターン１１が形成されている。Ｐ．Ｗ．Ｂ１０の第２面である裏面に半導体素子２０が搭載されている。Ｐ．Ｗ．Ｂ１０の中央には第１の貫通孔１２が設けられ、半導体素子２０の端子と配線パターン１１とが、貫通孔１２を通る導電材であるワイヤーで接続されている。そして、半導体素子２０の第１面の表面及び第２面の裏面と貫通孔１２とが、封止材である封止樹脂３０で封止されている。
図２（１）〜（３）は、図１の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。同図（１）はＰ．Ｗ．Ｂの上面図、同図（２）は半導体素子の上面図、同図（３）が、そのＰ．Ｗ．Ｂに半導体素子を固着する接着材を示している。
Ｐ．Ｗ．Ｂ１０は、ガラスエポキシ等の基材を用いて構成され、該Ｐ．Ｗ．Ｂ１０の表面には８個の端子となる配線パターン１１が形成されている。また、Ｐ．Ｗ．Ｂ１０の中央部には半導体素子の端子の露出用貫通孔１２が設けられ、さらに、端部には後述する樹脂流通用の２つの第２の貫通孔１３が設けられている。各パターン１１が、貫通孔１２の外周近辺に対してそれぞれ延長形成されている。
半導体素子２０の表面中央部には、ボンディング用の８個の端子であるパッド２１が形成されている。また、半導体素子２０をＰ．Ｗ．Ｂ１０に固定するための接着材２２は薄いフィルム状であり、該半導体素子２０の上面の周囲をＰ．Ｗ．Ｂ１０に固着できるように、図２（３）のような枠形状に形成されている。
【０００９】
次に、図を参照しつつ、図１の半導体装置を製造する手順を説明する。
図３（１）、（２）は、図２を用いた半導体装置の製造方法（その１）を示す図であり、同図（１）は上面図であり、同図（２）はその断面図である。なお、図３において、図２と共通する要素には、共通の符号が付されている。
まず、半導体素子２０を接着材２２を用いてＰ．Ｗ．Ｂ１０の裏面側に、固着する。このとき、半導体素子２０の表面の各パッド２１は、Ｐ．Ｗ．Ｂ１０の表面側から見て、貫通孔１２を通して露出するように配置され、図３（１）中の破線で示されるように、半導体素子２０の上部の周囲は枠形状の接着材２２でＰ．Ｗ．Ｂ１０の裏面に固着される。続いて、各パッド２１は導電材であるワイヤー２３で各パターン１１にそれぞれ接続される。即ち、Ｐ．Ｗ．Ｂ１０の裏側の位置にある各パッド２１は、図３（２）のように、貫通孔１２の内側を通る８本のワイヤー２３によって、Ｐ．Ｗ．Ｂ１０の表面の各パターン１１にそれぞれ接続される。
【００１０】
図４（１）〜（３）は、図２を用いた半導体装置の製造方法（その２）を示す図であり、同図（１）は上面図であり、同図（２）はその断面図であり、同図（３）は裏面図である。なお、図４において、図２と共通する要素には、共通の符号が付されている。
各パッド２１とＰ．Ｗ．Ｂ１０表面のパターン１１がそれぞれ接続された後、エポキシ樹脂等の封止樹脂３０による封止成形が行われる。封止成形によって、配線パターン１１の延在部と貫通孔１２とワイヤー２３と半導体素子２０とが、封止される。この封止成形の際、例えばＰ．Ｗ．Ｂ１０の表面側から射出された封止樹脂３０が、貫通孔１３を通る。そのため、Ｐ．Ｗ．Ｂ１０の裏面にも封止樹脂３０がまわり、図４のように、一度で半導体素子２０が完全に被覆される。即ち、Ｐ．Ｗ．Ｂ１０の表面側では、貫通孔１２，１３、ワイヤー２３及びパッド２１等が封止樹脂３０で被覆され、Ｐ．Ｗ．Ｂ１０の裏面側では、半導体素子２０の外側がすべて封止樹脂３０で被覆される。
【００１１】
以上のように、この第１の実施例では、貫通孔１２を有したＰ．Ｗ．Ｂ１０を用いて半導体装置を構成し、貫通孔１２を介してパッド２１と配線パターン１１を接続しているので、Ｐ．Ｗ．Ｂ１０が両面基板でなく、片面基板でよくなっている。そのため、パターン形成が容易となる上、スルーホールが不要となり、Ｐ．Ｗ．Ｂ１０の製造コストを低くすることができる。そして、半導体素子２０の機能増大に伴う素子サイズの拡大、あるいは半導体素子２０の形成技術の革新に伴うサイズの縮小があっても追従性があり、多種の素子を共通のＰ．Ｗ．Ｂ１０の構造で対応させることができる。さらに、Ｐ．Ｗ．Ｂ１０自体も薄く高精度に形成することが可能であるため、必要以上に厚い基材の座ぐり加工をせずとも、半導体装置全体の厚さを十分薄くすることができる。
また、Ｐ．Ｗ．Ｂ１０の必要面積は、複数のパッド２１の形成されている領域の面積と貫通孔１２の外形でほぼ決まる。即ち、半導体素子２０の外形から外側に向かってワイヤー２３を出す必要がないので、例えば、パターン１１の形成されているＰ．Ｗ．Ｂ１０の面積を半導体素子２０の面積よりも小さくすることも可能であり、半導体装置全体の面積が小さくなる。
【００１２】
（第２の実施例）
図５（１）〜（３）は、本発明の第２の実施例の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。同図（１）はＰ．Ｗ．Ｂの上面図、同図（２）は半導体素子の上面図、同図（３）が、そのＰ．Ｗ．Ｂに半導体素子を固着する接着材を示している。
図５（１）に示されたＰ．Ｗ．Ｂ４０は、ガラスエポキシ等の基材を用いて構成され、該Ｐ．Ｗ．Ｂ４０の表面には複数の端子となる第１の配線パターン４１が形成されている。各パターン４１は半導体装置の端子の一部を構成するものであり、貫通孔４２の両側に、ほぼ均等に配列する形で形成されている。また、Ｐ．Ｗ．Ｂ４０の中央部には直線状に縦断する形で形成された長円の露出用貫通孔４２が設けられている。それらパターン４１と貫通孔４２の間には、第２の配線パターンであるバスバー４３が形成されている。バスバー４３は図示しない絶縁材のソルダーレジストにより、絶縁被覆されている。
Ｐ．Ｗ．Ｂ４０に搭載される図５（２）の半導体素子５０の表面中央部には、ボンディング用の複数のパッド５１が１列に形成されている。この構造は、近年大容量のメモリ系素子で主流になっているものであり、Ｌ．Ｏ．Ｃ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）実装構造に準じたパッド配列仕様である。半導体素子５０をＰ．Ｗ．Ｂ４０に固着するための接着材５２は、薄いフィルム状であり、該半導体素子５０の上部の周囲をＰ．Ｗ．Ｂ４０に固着できるように、枠形状に形成されている。
【００１３】
図６（１）〜（３）は、図５を用いた半導体装置の製造方法を示す図であり、この図６を参照しつつ、Ｐ．Ｗ．Ｂ４０に半導体素子５０を搭載した半導体装置を製造する手順を説明する。なお、図６において、図５と共通する部分には共通の符号が付されている。
まず、半導体素子５０を接着材５２を用いてＰ．Ｗ．Ｂ４０の裏側に固着する。このとき、半導体素子５０表面の各パッド５１は、Ｐ．Ｗ．Ｂ４０の表面側から見て、貫通孔４２を通して露出するように配置され、図６（１）中の破線で示されるように、半導体素子５０の上部の周囲は枠形状の接着材５２で、Ｐ．Ｗ．Ｂ１０の裏面に固着される。
続いて、各パッド５１はワイヤー５３で、複数のパターン４１にそれぞれ接続される。即ち、図６（１）のように、Ｐ．Ｗ．Ｂ４０の裏側にある各パッド５１は、貫通孔４２を通る複数のワイヤー５３によって、各パターン４１にそれぞれ接続される。このとき、バスバー越えボンディングが行われるが、バスバー４３はソルダーレジストで被覆されているので、ワイヤ５３の垂れ下がりによる短絡トラブル等が、防止されている。
【００１４】
次に、エポキシ樹脂６０による封止成形が行われる。樹脂の封止成形の際、Ｐ．Ｗ．Ｂ４０の表面側から射出された樹脂６０によって、Ｐ．Ｗ．Ｂ４０の表面側では、貫通孔４２、ワイヤー５３、及びパッド５１等が、図６（２）のように樹脂６０で被覆される。続いて、端子としての機能を果たす球状の導電体６１を、図６（３）に示すように、その先端がＰ．Ｗ．Ｂ４０の表面を基準として樹脂６０の上面よりも高くなるように、ソルダーペースト等でパターン４１に仮固定する。これにより、半導体装置が完成する。導電体６１としては、例えばハンダが用いられる
図７は、図６で製造された半導体装置の実装形態を示す図であり、図５と共通する要素には、共通する符号が付されている。
完成した半導体装置において、球状の導電休６１の仮固定された側が、他の基板７０に対して対向して置かれ、ソルダーペーストを用いたリフロー実装等の手法で、該半導体装置が基板７０に実装される。
以上のように、本実施例では、貫通孔４２を利用してパッド５１とパターン４１を接続しているので、Ｌ．Ｏ．Ｃ（Lead on Chip）実装構造に準じたパッド配列を有する半導体装置を、リードフレームを用いて形成する場合に比べ、遥かに小型で薄型の半導体装置とすることができる。ここで、ポリイミドコート等の手段を用いて表面被覆を完全に施した半導体素子を用いれば、Ｐ．Ｗ．Ｂ４０と同等あるいはＰ．Ｗ．Ｂ４０よりも大きなサイズの半導体素子を実装することが可能である。即ち、チップサイズ、またはアンダーチップサイズパッケージも可能となる。
【００１５】
また、バスバー４３がソルダーレジストで被覆されているので、バスバー越えボンディングの際の短絡トラブルが防止される。一方、リードフレームを用いた場合と比較して、Ｐ．Ｗ．Ｂ４０におけるパターニングの自由度が遥かに大きくなっている。つまり、リードフレームを用いずに、バスバー４３に対してそれぞれ独立した複数の導電体６１を用いて、基板７０に半導体装置が接続されるので、リードフレームの場合のように、あえてバスバーをワイヤーボンィング点近傍に設定する必要もなくなる。よって、例えば、パターン４１の外側を通してバスバー４３を設定することも可能となる。したがって、ワイヤー５３の配線ルートに対するループコントロールに、注意を払う必要がなくなり、生産面で有利となる。
一方、パターン４１上に、球状の導電体６１を仮固定しているので、近年、ＣＰＵやその周辺の論理回路等の多ピンのＬＳＩの新実装形態として注目されているＢ．Ｇ．Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）と共に同一基板７０に混載されるとき、半田リフロー条件を合わせることもできる。
【００１６】
（第３の実施例）
図８は、本発明の第３の実施例を示す半導体装置の構造図であり、図５と共通する要素には、共通の符号が付されている。
本実施例に用いられるＰ．Ｗ．Ｂ８０は、第２の実施例で用いたＰ．Ｗ．Ｂ４０と同様の構成のＰ．Ｗ．Ｂに、新たに封止樹脂６０が流通する２つの貫通孔８１を設けたものであり、他の配線パターン４１及び貫通孔４２はＰ．Ｗ．Ｂ４０と同じ構成となっている。また、Ｐ．Ｗ．Ｂ８０に搭載される半導体素子５０も、第２の実施例と同様の構造である。
図８の半導体装置を製造する場合も、第２の実施例と同様に、半導体素子５０がＰ．Ｗ．Ｂ８０の裏面側の所定の位置に接着材５２で固定され、貫通孔４２で表面に露出したパッド５１とパターン４１とが、該貫通孔４２を通るワイヤー５３で接続される。パッド５１とパターン４１とが接続された後、例えば、Ｐ．Ｗ．Ｂ８０の表面側から封止樹脂６０による樹脂封止を行う。樹脂封止によって、半導体素子５０の表裏面は、図８のように完全に被覆される。
つまり、樹脂封止の際、貫通孔４２は樹脂６０を流通させる。よって、貫通孔４２によって半導体素子５０のＰ．Ｗ．Ｂ８０の表面から見て露出している部分及びワイヤー５３は樹脂６０Ａで被覆され、半導体素子５０のＰ．Ｗ．Ｂ８０の裏面から見て露出している部分は、樹脂６０Ｂで被覆される。
以上のように、本実施例では、貫通孔４２を設けたＰ．Ｗ．Ｂ８０で半導体装置を構成している。よって、半導体素子５０の露出している部分を一度にすべて樹脂６０で被覆することができ、第２の実施例の効果を有する半導体装置に、さらに、信頼性の高い耐湿性を持たせることができる。
【００１７】
（第４の実施例）
図９は、本発明の第４の実施例を示す半導体装置の構造図であり、図５と共通する要素には共通の符号が付されている。
本実施例の半導体装置は他の基板７０に実装される際に、基板７０の間に所定のクリアランスを設ける突起部である突起６２を、第２の実施例の半導体装置に設けている。
この半導体装置は、第２の実施例と同様のＰ．Ｗ．Ｂ４０に半導体素子５０を搭載している。複数の球状の導電体６１も第２の実施例と同様にパターン４１上に仮固定されている。半導体素子５０のＰ．Ｗ．Ｂ４０の表面に露出した部分とワイヤー５３は、図９のように封止樹脂６０で封止されている。この封止樹脂６０上には、該樹脂６０と同じエポキシ樹脂の突起６２が設けられている。この半導体装置の製造方法は第２の実施例と同様であり、突起６２は樹脂封止の際に同時に形成される。
図１０は、他の基板に実装された図９の半導体装置を示す図である。
半導体装置が他の基板７０に実装された場合、突起６２が支えとなって、半導体装置と基板７０の間の距離が所望の値Ｈとなる。
以上のように、本実施例では突起６２を設けているので、半導体装置の封止樹脂６０と基板７０との間に所望のクリアランスを設定することができる。そのため、実装寸法の精度が向上すると共に、実装後のフラックス洗浄等を行う上で有効な構造とすることができる。
【００１８】
なお、本発明は、上記実施例に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（１） 上記実施例ではＰ．Ｗ．Ｂ１０．４０，８０をガラスエポキシ、封止樹脂３０，６０をエポキシ樹脂で構成しているが、これらの材質は絶縁性及び耐湿性に優れたものであればよく、他の材料で構成することも可能である。
（２） 導電体６１も、基板７０に対して接続が可能であればよい。ハンダに限定されず、導電性と加工性に優れた他の合金等も使用可能である。
（３） 第４の実施例では、第２の実施例の半導体装置に対して突起６２を設けた構造となっているが、第３の実施例に突起を設けても、第４の実施例と同様の効果を期待できる。
【００１９】
【発明の効果】
以上詳細に説明したように、第１〜第１４の発明によれば、Ｐ．Ｗ．Ｂに貫通孔を設け、Ｐ．Ｗ．Ｂの第２面に配置された半導体素子のパッドは、貫通孔を通る導電材で該Ｐ．Ｗ．Ｂの第１面に形成された配線パターンと接続された構成としている。よって、半導体素子の外側を引き回すことなしに、配線パターンと半導体素子のパッドが導電材で接続される。そのため、Ｐ．Ｗ．Ｂを両面基板で構成する必要がなくなり、座ぐり加工をせずとも薄型の半導体装置となる。また、スルーホール加工も必要がなくなる。さらに、半導体素子のサイズに関係なく接続できるので、半導体装置全体を小さくすることができ、かつ半導体素子のサイズ変化に追従可能な半導体装置を形成することができる。即ち、半導体装置の加工を容易にすると共にコストの低減がはかれる。
また、配線パターン上に先端が封止材よりも突出した導電体が設けられているので、この導電体を用いて他の外部装置にフェイスダウン実装することができる。
特に、第１及び第２の発明によれば、薄いフィルム状の接着材を用いて半導体素子をプリント配線板に固定しているので、全体の厚さを薄く形成することができる。更に、第３及び第４の発明によれば、プリント配線板の貫通孔を充填する封止材で、このプリント配線板の裏面を覆うようにしているので、半導体素子の主面との間の絶縁を保つことができる。第５の発明によれば、プリント配線板に第２の貫通孔が形成されているので、この第２の貫通孔を介して半導体素子の側面を封止材で覆うことができる。
【００２０】
第１５の発明によれば、第１面に配線パターンが形成されたＰ．Ｗ．Ｂに第１及び第２の貫通孔を形成し、Ｐ．Ｗ．Ｂの第２面の第１の貫通孔からパッドが露出する位置に半導体素子を搭載するようにしている。そして、第１の貫通孔に封止材を充填するとともに、第２の貫通孔を介して半導体素子の側面を封止材で覆うようにしている。そのため、第１の発明等の半導体装置を容易に実現でき、かつ半導体装置全体を小さくすることができ、コストの低減を図れる。
また、配線パターンの上に他の基板と接続する導電体を設けるので、Ｌ．Ｏ．Ｃ構造よりも小型かつ薄型の半導体装置を形成できると共に、パターンの自由度が増して生産面で有利となる。また、近年のＣＰＵや論理回路等の実装形態のＢ．Ｇ．Ａと、同一の基板に実装可能な半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置の断面図である。
【図２】図１の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。
【図３】図２を用いた半導体装置の製造方法（その１）を示す図である。
【図４】図２を用いた半導体装置の製造方法（その２）を示す図である。
【図５】本発明の第２の実施例の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。
【図６】図５を用いた半導体装置の製造方法を示す図である。
【図７】図６で製造された半導体装置の実装形態を示す図である。
【図８】本発明の第３の実施例を示す半導体装置の構造図である。
【図９】本発明の第４の実施例を示す半導体装置の構造図である。
【図１０】他の基板に実装された図９の半導体装置を示す図である。
【符号の説明】
１０，４０，８０ Ｐ．Ｗ．Ｂ
１１，４１ 配線パターン
１２，４２ 貫通孔（露出用）
１３，８１ 貫通孔（樹脂流通用）
２０，５０ 半導体素子
２１，５１ パッド
２２，５２ 接着材
２３，５３ ワイヤー
３０，６０，６０Ａ，６０Ｂ 樹脂
６２ 突起
【産業上の利用分野】
本発明は、薄型のＩＣメモリカードモジュール等の薄型半導体装置として用いられ、配線板（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｄ ；以下、Ｐ．Ｗ．Ｂという）に半導体素子を表面実装型で搭載した半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば、次のような文献に示されるものがあった。
文献；特開昭５５−５６６４７号公報
半導体集積回路のうちで腕時計やカメラやＩＣカード等に使用されるものには、厚さが０．５〜２ｍｍ程度の極めて薄型のパッケージ構造が、要求されている。従来の半導体装置は、リードフレームの所定位置に半導体素子を搭載して、樹脂封止を行うか、または、上記文献に示すように、ガラスエポキシ等からなるＰ．Ｗ．Ｂに半導体集積回路等の半導体素子を直接搭載し、その半導体素子をＰ．Ｗ．Ｂ上の金属配線にワイヤで接続した後、エポキシ樹脂等で封止している。即ち、上記文献には、チップ・オン・ボードのパッケージが示されている。
Ｐ．Ｗ．Ｂの表面には、外部に対する端子となるパターンが形成されており、該パターンがそのＰ．Ｗ．Ｂの裏面に形成されたボンディング用パターンにスルーホールを介して接続されている。半導体素子はＰ．Ｗ．Ｂの裏面に接着材を用いて固定され、その半導体素子の下面、つまり、Ｐ．Ｗ．Ｂに接していない面に形成されたパッドが、Ｐ．Ｗ．Ｂのボンディング用パターンにワイヤで接続される。半導体素子のパッドが周囲のボンディング用パターンに接続された後、該半導体素子が樹脂によって封止成形され、半導体装置が完成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、次のような課題があった。
リードフレームを用いた半導体装置では、半導体装置全体の厚さと面積が大きくなる。また、前記文献に示された方法によれば、半導体素子の搭載されるＰ．Ｗ．Ｂの表裏２面にパターンを形成する必要があるので、銅箔を表裏に貼付した構造の両面基板を用いなければならず、スルーホールも所定数加工形成する必要があった。さらに、半導体素子の搭載部分を薄型化をするためには、Ｐ．Ｗ．Ｂに座ぐり加工を施す必要もあった。即ち、加工面或いはコスト面共に大きな課題があり、技術的に満足できるものが得られなかった。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明は、半導体装置において、配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する貫通孔が形成されたＰ．Ｗ．Ｂと、主面に設けたパッドが前記貫通孔から露出されるように、薄いフィルム状の接着材を用いて前記Ｐ．Ｗ．Ｂの前記第２面上に固定される半導体素子と、前記貫通孔を通じて前記半導体素子の前記パッドと前記Ｐ．Ｗ．Ｂの前記配線パターンとを電気的に接続する導電材と、前記貫通孔に充填される封止材と、前記Ｐ．Ｗ．Ｂの前記第１面上に設けられて前記配線パターンと電気的に接続される導電体とを備え、前記導電体の先端は前記Ｐ．Ｗ．Ｂの前記第１面を基準として前記封止材の上面よりも高いことを特徴としている。
【０００５】
第３の発明の半導体装置は、第１の発明と同様のＰ．Ｗ．Ｂと、主面に設けたパッドが前記貫通孔から露出されるように前記Ｐ．Ｗ．Ｂの前記第２面上に配置される半導体素子と、第１の発明と同様の導電材と、前記貫通孔に充填されて前記半導体素子の前記主面に対向する裏面を覆う封止材と、第１の発明と同様の導電体とを備え、前記導電体の先端は前記Ｐ．Ｗ．Ｂの前記第１面を基準として前記封止材の上面よりも高いことを特徴としている。
【０００６】
第５の発明の半導体装置は、配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する第１及び第２の貫通孔が形成されたＰ．Ｗ．Ｂと、主面に設けたパッドが前記第１の貫通孔から露出されるように前記Ｐ．Ｗ．Ｂの前記第２面上に配置される半導体素子と、前記第２の貫通孔ではなく前記第１の貫通孔を通じて前記半導体素子の前記パッドと前記Ｐ．Ｗ．Ｂの前記配線パターンとを電気的に接続する導電材と、前記第１の貫通孔に充填される封止材と、前記Ｐ．Ｗ．Ｂの前記第１面上に設けられて前記配線パターンと電気的に接続される導電体とを備え、前記導電体の先端は前記Ｐ．Ｗ．Ｂの前記第１面を基準として前記封止材の上面よりも高いことを特徴としている。
【０００７】
第１５の発明の半導体装置の製造方法は、配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する第１及び第２の貫通孔が形成されたＰ．Ｗ．Ｂを準備する工程と、主面に設けたパッドが前記第１の貫通孔から露出されるように、前記Ｐ．Ｗ．Ｂの前記第２面上に半導体素子を搭載する工程と、前記第１の貫通孔を通じて前記半導体素子の前記パッドと前記Ｐ．Ｗ．Ｂの前記配線パターンとを電気的に接続する工程と、前記第１の貫通孔を充填すると共に、前記第２の貫通孔を介して前記Ｐ．Ｗ．Ｂの前記第２面と前記半導体素子の側面とを封止材で覆う工程と、前記配線パターンと電気的に接続され、前記Ｐ．Ｗ．Ｂの前記第１面を基準としてその先端が前記第１の貫通孔を充填する前記封止材の上面よりも高くなるように、該プリント配線板の該第１面上に導電体を設ける工程とを有することを特徴としている。
【０００８】
【実施例】
（第１の実施例）
図１は、本発明の第１の実施例を示す半導体装置の断面図である。
この半導体装置には、片面基板のＰ．Ｗ．Ｂ１０が用いられ、そのＰ．Ｗ．Ｂ１０の第１面である表面に配線パターン１１が形成されている。Ｐ．Ｗ．Ｂ１０の第２面である裏面に半導体素子２０が搭載されている。Ｐ．Ｗ．Ｂ１０の中央には第１の貫通孔１２が設けられ、半導体素子２０の端子と配線パターン１１とが、貫通孔１２を通る導電材であるワイヤーで接続されている。そして、半導体素子２０の第１面の表面及び第２面の裏面と貫通孔１２とが、封止材である封止樹脂３０で封止されている。
図２（１）〜（３）は、図１の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。同図（１）はＰ．Ｗ．Ｂの上面図、同図（２）は半導体素子の上面図、同図（３）が、そのＰ．Ｗ．Ｂに半導体素子を固着する接着材を示している。
Ｐ．Ｗ．Ｂ１０は、ガラスエポキシ等の基材を用いて構成され、該Ｐ．Ｗ．Ｂ１０の表面には８個の端子となる配線パターン１１が形成されている。また、Ｐ．Ｗ．Ｂ１０の中央部には半導体素子の端子の露出用貫通孔１２が設けられ、さらに、端部には後述する樹脂流通用の２つの第２の貫通孔１３が設けられている。各パターン１１が、貫通孔１２の外周近辺に対してそれぞれ延長形成されている。
半導体素子２０の表面中央部には、ボンディング用の８個の端子であるパッド２１が形成されている。また、半導体素子２０をＰ．Ｗ．Ｂ１０に固定するための接着材２２は薄いフィルム状であり、該半導体素子２０の上面の周囲をＰ．Ｗ．Ｂ１０に固着できるように、図２（３）のような枠形状に形成されている。
【０００９】
次に、図を参照しつつ、図１の半導体装置を製造する手順を説明する。
図３（１）、（２）は、図２を用いた半導体装置の製造方法（その１）を示す図であり、同図（１）は上面図であり、同図（２）はその断面図である。なお、図３において、図２と共通する要素には、共通の符号が付されている。
まず、半導体素子２０を接着材２２を用いてＰ．Ｗ．Ｂ１０の裏面側に、固着する。このとき、半導体素子２０の表面の各パッド２１は、Ｐ．Ｗ．Ｂ１０の表面側から見て、貫通孔１２を通して露出するように配置され、図３（１）中の破線で示されるように、半導体素子２０の上部の周囲は枠形状の接着材２２でＰ．Ｗ．Ｂ１０の裏面に固着される。続いて、各パッド２１は導電材であるワイヤー２３で各パターン１１にそれぞれ接続される。即ち、Ｐ．Ｗ．Ｂ１０の裏側の位置にある各パッド２１は、図３（２）のように、貫通孔１２の内側を通る８本のワイヤー２３によって、Ｐ．Ｗ．Ｂ１０の表面の各パターン１１にそれぞれ接続される。
【００１０】
図４（１）〜（３）は、図２を用いた半導体装置の製造方法（その２）を示す図であり、同図（１）は上面図であり、同図（２）はその断面図であり、同図（３）は裏面図である。なお、図４において、図２と共通する要素には、共通の符号が付されている。
各パッド２１とＰ．Ｗ．Ｂ１０表面のパターン１１がそれぞれ接続された後、エポキシ樹脂等の封止樹脂３０による封止成形が行われる。封止成形によって、配線パターン１１の延在部と貫通孔１２とワイヤー２３と半導体素子２０とが、封止される。この封止成形の際、例えばＰ．Ｗ．Ｂ１０の表面側から射出された封止樹脂３０が、貫通孔１３を通る。そのため、Ｐ．Ｗ．Ｂ１０の裏面にも封止樹脂３０がまわり、図４のように、一度で半導体素子２０が完全に被覆される。即ち、Ｐ．Ｗ．Ｂ１０の表面側では、貫通孔１２，１３、ワイヤー２３及びパッド２１等が封止樹脂３０で被覆され、Ｐ．Ｗ．Ｂ１０の裏面側では、半導体素子２０の外側がすべて封止樹脂３０で被覆される。
【００１１】
以上のように、この第１の実施例では、貫通孔１２を有したＰ．Ｗ．Ｂ１０を用いて半導体装置を構成し、貫通孔１２を介してパッド２１と配線パターン１１を接続しているので、Ｐ．Ｗ．Ｂ１０が両面基板でなく、片面基板でよくなっている。そのため、パターン形成が容易となる上、スルーホールが不要となり、Ｐ．Ｗ．Ｂ１０の製造コストを低くすることができる。そして、半導体素子２０の機能増大に伴う素子サイズの拡大、あるいは半導体素子２０の形成技術の革新に伴うサイズの縮小があっても追従性があり、多種の素子を共通のＰ．Ｗ．Ｂ１０の構造で対応させることができる。さらに、Ｐ．Ｗ．Ｂ１０自体も薄く高精度に形成することが可能であるため、必要以上に厚い基材の座ぐり加工をせずとも、半導体装置全体の厚さを十分薄くすることができる。
また、Ｐ．Ｗ．Ｂ１０の必要面積は、複数のパッド２１の形成されている領域の面積と貫通孔１２の外形でほぼ決まる。即ち、半導体素子２０の外形から外側に向かってワイヤー２３を出す必要がないので、例えば、パターン１１の形成されているＰ．Ｗ．Ｂ１０の面積を半導体素子２０の面積よりも小さくすることも可能であり、半導体装置全体の面積が小さくなる。
【００１２】
（第２の実施例）
図５（１）〜（３）は、本発明の第２の実施例の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。同図（１）はＰ．Ｗ．Ｂの上面図、同図（２）は半導体素子の上面図、同図（３）が、そのＰ．Ｗ．Ｂに半導体素子を固着する接着材を示している。
図５（１）に示されたＰ．Ｗ．Ｂ４０は、ガラスエポキシ等の基材を用いて構成され、該Ｐ．Ｗ．Ｂ４０の表面には複数の端子となる第１の配線パターン４１が形成されている。各パターン４１は半導体装置の端子の一部を構成するものであり、貫通孔４２の両側に、ほぼ均等に配列する形で形成されている。また、Ｐ．Ｗ．Ｂ４０の中央部には直線状に縦断する形で形成された長円の露出用貫通孔４２が設けられている。それらパターン４１と貫通孔４２の間には、第２の配線パターンであるバスバー４３が形成されている。バスバー４３は図示しない絶縁材のソルダーレジストにより、絶縁被覆されている。
Ｐ．Ｗ．Ｂ４０に搭載される図５（２）の半導体素子５０の表面中央部には、ボンディング用の複数のパッド５１が１列に形成されている。この構造は、近年大容量のメモリ系素子で主流になっているものであり、Ｌ．Ｏ．Ｃ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）実装構造に準じたパッド配列仕様である。半導体素子５０をＰ．Ｗ．Ｂ４０に固着するための接着材５２は、薄いフィルム状であり、該半導体素子５０の上部の周囲をＰ．Ｗ．Ｂ４０に固着できるように、枠形状に形成されている。
【００１３】
図６（１）〜（３）は、図５を用いた半導体装置の製造方法を示す図であり、この図６を参照しつつ、Ｐ．Ｗ．Ｂ４０に半導体素子５０を搭載した半導体装置を製造する手順を説明する。なお、図６において、図５と共通する部分には共通の符号が付されている。
まず、半導体素子５０を接着材５２を用いてＰ．Ｗ．Ｂ４０の裏側に固着する。このとき、半導体素子５０表面の各パッド５１は、Ｐ．Ｗ．Ｂ４０の表面側から見て、貫通孔４２を通して露出するように配置され、図６（１）中の破線で示されるように、半導体素子５０の上部の周囲は枠形状の接着材５２で、Ｐ．Ｗ．Ｂ１０の裏面に固着される。
続いて、各パッド５１はワイヤー５３で、複数のパターン４１にそれぞれ接続される。即ち、図６（１）のように、Ｐ．Ｗ．Ｂ４０の裏側にある各パッド５１は、貫通孔４２を通る複数のワイヤー５３によって、各パターン４１にそれぞれ接続される。このとき、バスバー越えボンディングが行われるが、バスバー４３はソルダーレジストで被覆されているので、ワイヤ５３の垂れ下がりによる短絡トラブル等が、防止されている。
【００１４】
次に、エポキシ樹脂６０による封止成形が行われる。樹脂の封止成形の際、Ｐ．Ｗ．Ｂ４０の表面側から射出された樹脂６０によって、Ｐ．Ｗ．Ｂ４０の表面側では、貫通孔４２、ワイヤー５３、及びパッド５１等が、図６（２）のように樹脂６０で被覆される。続いて、端子としての機能を果たす球状の導電体６１を、図６（３）に示すように、その先端がＰ．Ｗ．Ｂ４０の表面を基準として樹脂６０の上面よりも高くなるように、ソルダーペースト等でパターン４１に仮固定する。これにより、半導体装置が完成する。導電体６１としては、例えばハンダが用いられる
図７は、図６で製造された半導体装置の実装形態を示す図であり、図５と共通する要素には、共通する符号が付されている。
完成した半導体装置において、球状の導電休６１の仮固定された側が、他の基板７０に対して対向して置かれ、ソルダーペーストを用いたリフロー実装等の手法で、該半導体装置が基板７０に実装される。
以上のように、本実施例では、貫通孔４２を利用してパッド５１とパターン４１を接続しているので、Ｌ．Ｏ．Ｃ（Lead on Chip）実装構造に準じたパッド配列を有する半導体装置を、リードフレームを用いて形成する場合に比べ、遥かに小型で薄型の半導体装置とすることができる。ここで、ポリイミドコート等の手段を用いて表面被覆を完全に施した半導体素子を用いれば、Ｐ．Ｗ．Ｂ４０と同等あるいはＰ．Ｗ．Ｂ４０よりも大きなサイズの半導体素子を実装することが可能である。即ち、チップサイズ、またはアンダーチップサイズパッケージも可能となる。
【００１５】
また、バスバー４３がソルダーレジストで被覆されているので、バスバー越えボンディングの際の短絡トラブルが防止される。一方、リードフレームを用いた場合と比較して、Ｐ．Ｗ．Ｂ４０におけるパターニングの自由度が遥かに大きくなっている。つまり、リードフレームを用いずに、バスバー４３に対してそれぞれ独立した複数の導電体６１を用いて、基板７０に半導体装置が接続されるので、リードフレームの場合のように、あえてバスバーをワイヤーボンィング点近傍に設定する必要もなくなる。よって、例えば、パターン４１の外側を通してバスバー４３を設定することも可能となる。したがって、ワイヤー５３の配線ルートに対するループコントロールに、注意を払う必要がなくなり、生産面で有利となる。
一方、パターン４１上に、球状の導電体６１を仮固定しているので、近年、ＣＰＵやその周辺の論理回路等の多ピンのＬＳＩの新実装形態として注目されているＢ．Ｇ．Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）と共に同一基板７０に混載されるとき、半田リフロー条件を合わせることもできる。
【００１６】
（第３の実施例）
図８は、本発明の第３の実施例を示す半導体装置の構造図であり、図５と共通する要素には、共通の符号が付されている。
本実施例に用いられるＰ．Ｗ．Ｂ８０は、第２の実施例で用いたＰ．Ｗ．Ｂ４０と同様の構成のＰ．Ｗ．Ｂに、新たに封止樹脂６０が流通する２つの貫通孔８１を設けたものであり、他の配線パターン４１及び貫通孔４２はＰ．Ｗ．Ｂ４０と同じ構成となっている。また、Ｐ．Ｗ．Ｂ８０に搭載される半導体素子５０も、第２の実施例と同様の構造である。
図８の半導体装置を製造する場合も、第２の実施例と同様に、半導体素子５０がＰ．Ｗ．Ｂ８０の裏面側の所定の位置に接着材５２で固定され、貫通孔４２で表面に露出したパッド５１とパターン４１とが、該貫通孔４２を通るワイヤー５３で接続される。パッド５１とパターン４１とが接続された後、例えば、Ｐ．Ｗ．Ｂ８０の表面側から封止樹脂６０による樹脂封止を行う。樹脂封止によって、半導体素子５０の表裏面は、図８のように完全に被覆される。
つまり、樹脂封止の際、貫通孔４２は樹脂６０を流通させる。よって、貫通孔４２によって半導体素子５０のＰ．Ｗ．Ｂ８０の表面から見て露出している部分及びワイヤー５３は樹脂６０Ａで被覆され、半導体素子５０のＰ．Ｗ．Ｂ８０の裏面から見て露出している部分は、樹脂６０Ｂで被覆される。
以上のように、本実施例では、貫通孔４２を設けたＰ．Ｗ．Ｂ８０で半導体装置を構成している。よって、半導体素子５０の露出している部分を一度にすべて樹脂６０で被覆することができ、第２の実施例の効果を有する半導体装置に、さらに、信頼性の高い耐湿性を持たせることができる。
【００１７】
（第４の実施例）
図９は、本発明の第４の実施例を示す半導体装置の構造図であり、図５と共通する要素には共通の符号が付されている。
本実施例の半導体装置は他の基板７０に実装される際に、基板７０の間に所定のクリアランスを設ける突起部である突起６２を、第２の実施例の半導体装置に設けている。
この半導体装置は、第２の実施例と同様のＰ．Ｗ．Ｂ４０に半導体素子５０を搭載している。複数の球状の導電体６１も第２の実施例と同様にパターン４１上に仮固定されている。半導体素子５０のＰ．Ｗ．Ｂ４０の表面に露出した部分とワイヤー５３は、図９のように封止樹脂６０で封止されている。この封止樹脂６０上には、該樹脂６０と同じエポキシ樹脂の突起６２が設けられている。この半導体装置の製造方法は第２の実施例と同様であり、突起６２は樹脂封止の際に同時に形成される。
図１０は、他の基板に実装された図９の半導体装置を示す図である。
半導体装置が他の基板７０に実装された場合、突起６２が支えとなって、半導体装置と基板７０の間の距離が所望の値Ｈとなる。
以上のように、本実施例では突起６２を設けているので、半導体装置の封止樹脂６０と基板７０との間に所望のクリアランスを設定することができる。そのため、実装寸法の精度が向上すると共に、実装後のフラックス洗浄等を行う上で有効な構造とすることができる。
【００１８】
なお、本発明は、上記実施例に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（１） 上記実施例ではＰ．Ｗ．Ｂ１０．４０，８０をガラスエポキシ、封止樹脂３０，６０をエポキシ樹脂で構成しているが、これらの材質は絶縁性及び耐湿性に優れたものであればよく、他の材料で構成することも可能である。
（２） 導電体６１も、基板７０に対して接続が可能であればよい。ハンダに限定されず、導電性と加工性に優れた他の合金等も使用可能である。
（３） 第４の実施例では、第２の実施例の半導体装置に対して突起６２を設けた構造となっているが、第３の実施例に突起を設けても、第４の実施例と同様の効果を期待できる。
【００１９】
【発明の効果】
以上詳細に説明したように、第１〜第１４の発明によれば、Ｐ．Ｗ．Ｂに貫通孔を設け、Ｐ．Ｗ．Ｂの第２面に配置された半導体素子のパッドは、貫通孔を通る導電材で該Ｐ．Ｗ．Ｂの第１面に形成された配線パターンと接続された構成としている。よって、半導体素子の外側を引き回すことなしに、配線パターンと半導体素子のパッドが導電材で接続される。そのため、Ｐ．Ｗ．Ｂを両面基板で構成する必要がなくなり、座ぐり加工をせずとも薄型の半導体装置となる。また、スルーホール加工も必要がなくなる。さらに、半導体素子のサイズに関係なく接続できるので、半導体装置全体を小さくすることができ、かつ半導体素子のサイズ変化に追従可能な半導体装置を形成することができる。即ち、半導体装置の加工を容易にすると共にコストの低減がはかれる。
また、配線パターン上に先端が封止材よりも突出した導電体が設けられているので、この導電体を用いて他の外部装置にフェイスダウン実装することができる。
特に、第１及び第２の発明によれば、薄いフィルム状の接着材を用いて半導体素子をプリント配線板に固定しているので、全体の厚さを薄く形成することができる。更に、第３及び第４の発明によれば、プリント配線板の貫通孔を充填する封止材で、このプリント配線板の裏面を覆うようにしているので、半導体素子の主面との間の絶縁を保つことができる。第５の発明によれば、プリント配線板に第２の貫通孔が形成されているので、この第２の貫通孔を介して半導体素子の側面を封止材で覆うことができる。
【００２０】
第１５の発明によれば、第１面に配線パターンが形成されたＰ．Ｗ．Ｂに第１及び第２の貫通孔を形成し、Ｐ．Ｗ．Ｂの第２面の第１の貫通孔からパッドが露出する位置に半導体素子を搭載するようにしている。そして、第１の貫通孔に封止材を充填するとともに、第２の貫通孔を介して半導体素子の側面を封止材で覆うようにしている。そのため、第１の発明等の半導体装置を容易に実現でき、かつ半導体装置全体を小さくすることができ、コストの低減を図れる。
また、配線パターンの上に他の基板と接続する導電体を設けるので、Ｌ．Ｏ．Ｃ構造よりも小型かつ薄型の半導体装置を形成できると共に、パターンの自由度が増して生産面で有利となる。また、近年のＣＰＵや論理回路等の実装形態のＢ．Ｇ．Ａと、同一の基板に実装可能な半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置の断面図である。
【図２】図１の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。
【図３】図２を用いた半導体装置の製造方法（その１）を示す図である。
【図４】図２を用いた半導体装置の製造方法（その２）を示す図である。
【図５】本発明の第２の実施例の半導体装置を構成するＰ．Ｗ．Ｂと半導体素子と接着材を示す図である。
【図６】図５を用いた半導体装置の製造方法を示す図である。
【図７】図６で製造された半導体装置の実装形態を示す図である。
【図８】本発明の第３の実施例を示す半導体装置の構造図である。
【図９】本発明の第４の実施例を示す半導体装置の構造図である。
【図１０】他の基板に実装された図９の半導体装置を示す図である。
【符号の説明】
１０，４０，８０ Ｐ．Ｗ．Ｂ
１１，４１ 配線パターン
１２，４２ 貫通孔（露出用）
１３，８１ 貫通孔（樹脂流通用）
２０，５０ 半導体素子
２１，５１ パッド
２２，５２ 接着材
２３，５３ ワイヤー
３０，６０，６０Ａ，６０Ｂ 樹脂
６２ 突起
Claims (15)
- 配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する貫通孔が形成されたプリント配線板と、
主面に設けたパッドが前記貫通孔から露出されるように、薄いフィルム状の接着材を用いて前記プリント配線板の前記第２面上に固定される半導体素子と、
前記貫通孔を通じて前記半導体素子の前記パッドと前記プリント配線板の前記配線パターンとを電気的に接続する導電材と、
前記貫通孔に充填される封止材と、
前記プリント配線板の前記第１面上に設けられて前記配線パターンと電気的に接続される導電体とを備え、
前記導電体の先端は前記プリント配線板の前記第１面を基準として前記封止材の上面よりも高いことを特徴とする半導体装置。 - 前記接着材は、前記貫通孔の外周よりも大きい枠形状であることを特徴とする請求項１記載の半導体装置。
- 配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する貫通孔が形成されたプリント配線板と、
主面に設けたパッドが前記貫通孔から露出されるように前記プリント配線板の前記第２面上に配置される半導体素子と、
前記貫通孔を通じて前記半導体素子の前記パッドと前記プリント配線板の前記配線パターンとを電気的に接続する導電材と、
前記貫通孔に充填されて前記半導体素子の前記主面に対向する裏面を覆う封止材と、
前記プリント配線板の前記第１面上に設けられて前記配線パターンと電気的に接続される導電体とを備え、
前記導電体の先端は前記プリント配線板の前記第１面を基準として前記封止材の上面よりも高いことを特徴とする半導体装置。 - 前記封止材は、前記半導体素子の側面を覆うことを特徴とする請求項３記載の半導体装置。
- 配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する第１及び第２の貫通孔が形成されたプリント配線板と、
主面に設けたパッドが前記第１の貫通孔から露出されるように前記プリント配線板の前記第２面上に配置される半導体素子と、
前記第２の貫通孔ではなく前記第１の貫通孔を通じて前記半導体素子の前記パッドと前記プリント配線板の前記配線パターンとを電気的に接続する導電材と、
前記第１の貫通孔に充填される封止材と、
前記プリント配線板の前記第１面上に設けられて前記配線パターンと電気的に接続される導電体とを備え、
前記導電体の先端は前記プリント配線板の前記第１面を基準として前記封止材の上面よりも高いことを特徴とする半導体装置。 - 前記封止材は、エポキシ系樹脂であることを特徴とする請求項１、３または５記載の半導体装置。
- 前記パッドは、前記半導体素子の前記主面の中央部に形成されていることを特徴とする請求項１、３または５記載の半導体装置。
- 前記パッドは、前記プリント配線板の１辺と略平行に配置されることを特徴とする請求項７記載の半導体装置。
- 前記パッドは、１列に配置されることを特徴とする請求項８記載の半導体装置。
- 前記パッドは、少なくとも２列に配置されることを特徴とする請求項８記載の半導体装置。
- 前記導電体は、外部の装置に接続するための端子であることを特徴とする請求項１、３または５記載の半導体装置。
- 前記導電体は、前記貫通孔を挟んで１列にかつ対称的に配置されることを特徴とする請求項１または３記載の半導体装置。
- 前記導電体は、前記第１の貫通孔を挟んで１列にかつ対称的に配置されることを特徴とする請求項５記載の半導体装置。
- 前記導電体は、半田により構成され、曲面を有することを特徴とする請求項１２または１３記載の半導体装置。
- 配線パターンが形成された第１面及び該第１面に対向する第２面を貫通する第１及び第２の貫通孔が形成されたプリント配線板を準備する工程と、
主面に設けたパッドが前記第１の貫通孔から露出されるように、前記プリント配線板の前記第２面上に半導体素子を搭載する工程と、
前記第１の貫通孔を通じて前記半導体素子の前記パッドと前記プリント配線板の前記配線パターンとを電気的に接続する工程と、
前記第１の貫通孔を充填すると共に、前記第２の貫通孔を介して前記プリント配線板の前記第２面と前記半導体素子の側面とを封止材で覆う工程と、
前記配線パターンと電気的に接続され、前記プリント配線板の前記第１面を基準としてその先端が前記第１の貫通孔を充填する前記封止材の上面よりも高くなるように、該プリント配線板の該第１面上に導電体を設ける工程とを、
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10635995A JP3553195B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10635995A JP3553195B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置とその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004000538A Division JP3737093B2 (ja) | 2004-01-05 | 2004-01-05 | 半導体装置 |
| JP2004102369A Division JP3728317B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306817A JPH08306817A (ja) | 1996-11-22 |
| JP3553195B2 true JP3553195B2 (ja) | 2004-08-11 |
Family
ID=14431561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10635995A Expired - Lifetime JP3553195B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553195B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6890796B1 (en) | 1997-07-16 | 2005-05-10 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected |
| JPH1140694A (ja) | 1997-07-16 | 1999-02-12 | Oki Electric Ind Co Ltd | 半導体パッケージおよび半導体装置とその製造方法 |
| JP2000156435A (ja) | 1998-06-22 | 2000-06-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| TW567594B (en) | 2001-01-15 | 2003-12-21 | Chuen Khiang Wang | Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby |
| JP3790705B2 (ja) | 2001-12-27 | 2006-06-28 | 新光電気工業株式会社 | 配線基板およびこれを用いた半導体装置の製造方法 |
| US7129115B2 (en) * | 2002-06-19 | 2006-10-31 | United Test & Assembly Center Limited | Packaging of a microchip device |
| KR100743020B1 (ko) * | 2006-09-19 | 2007-07-26 | 삼성전기주식회사 | 패키지용 인쇄회로기판 및 그 제조방법 |
| KR101409839B1 (ko) * | 2007-05-23 | 2014-06-26 | 삼성전자주식회사 | 반도체 패키지 |
| JP2012084908A (ja) * | 2011-12-15 | 2012-04-26 | United Test And Assembly Center (S) Pte Ltd | マイクロチップデバイスのパッケージング方法 |
-
1995
- 1995-04-28 JP JP10635995A patent/JP3553195B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08306817A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
| KR19990072580A (ko) | 반도체장치,반도체장치용기판및이들의제조방법및전자기기 | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3553195B2 (ja) | 半導体装置とその製造方法 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3728317B2 (ja) | 半導体装置とその製造方法 | |
| JP3737093B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP4207933B2 (ja) | 半導体装置 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2004014568A (ja) | 半導体装置 | |
| KR200179418Y1 (ko) | 반도체패캐이지 | |
| JPH0442942Y2 (ja) | ||
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP2003332495A (ja) | 半導体装置の製造方法 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1117060A (ja) | Ｂｇａ型半導体装置 | |
| JPH08274250A (ja) | 半導体装置 | |
| JP2003332491A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |