ES2281598T3 - Conjunto de chip semiconductor y procedimiento de fabricacion del mismo. - Google Patents

Conjunto de chip semiconductor y procedimiento de fabricacion del mismo. Download PDF

Info

Publication number
ES2281598T3
ES2281598T3 ES03076966T ES03076966T ES2281598T3 ES 2281598 T3 ES2281598 T3 ES 2281598T3 ES 03076966 T ES03076966 T ES 03076966T ES 03076966 T ES03076966 T ES 03076966T ES 2281598 T3 ES2281598 T3 ES 2281598T3
Authority
ES
Spain
Prior art keywords
chip
terminals
central
contact
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES03076966T
Other languages
English (en)
Inventor
Igor Y. Khandros
Thomas H. Distefano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27079801&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2281598(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US07/586,758 external-priority patent/US5148266A/en
Application filed by Tessera LLC filed Critical Tessera LLC
Application granted granted Critical
Publication of ES2281598T3 publication Critical patent/ES2281598T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Thermistors And Varistors (AREA)

Abstract

Un conjunto de chip semiconductor, que comprende: un chip semiconductor (8420) que tiene una superficie frontal; incluyendo dicha superficie frontal una región central y una región periférica que rodea dicha región central, presentado dicho chip contactos centrales (8431) dispuestos en dicha región central de dicha superficie frontal, y un elemento dieléctrico (8436) que se superpone a dicha superficie frontal y que presenta un agujero (8480) que encierra dichos contactos centrales (8431), caracterizado porque dicho elemento dieléctrico (8436) porta una pluralidad de terminales para interconectarse a un sustrato, porque al menos alguno de los terminales son terminales de contactos centrales (8448) que se superponen a dicha superficie frontal de chip, y porque al menos algunos de los terminales de contactos centrales (8448) están conectados a contactos centrales (8431) correspondientes en dicho agujero (8480) mediante acoplamientos de contactos centrales respectivos, comprendiendo cada uno un conductor parcial (8450) que conecta el terminal de contactos centrales (8448) a un terminal de unión (8452) y una unión por hilos entre el terminal de unión (8452) y el contacto central (8431).

Description

Conjunto de chip semiconductor y procedimiento de fabricación del mismo.
Campo técnico
La presente invención se refiere un conjunto de chip semiconductor y a un procedimiento de fabricación de un conjunto de chip semiconductor.
Campo técnico
Los dispositivos electrónicos modernos utilizan chips semiconductores, comúnmente denominados "circuitos integrados", que incorporan numerosos elementos electrónicos. Estos chips están montados sobre sustratos que soportan físicamente los chips y que interconectan eléctricamente cada chip con otros elementos del circuito. El sustrato podrá ser parte de un paquete de chips discreto usado para retener un solo chip y equipado con terminales para la interconexión a elementos externos del circuito. Dichos sustratos podrán estar fijados a una placa de circuito externa o chasis. Alternativamente, en un tipo denominado "circuito híbrido", uno o más chips están montados directamente en un sustrato formando un panel de circuito dispuesto para interconectar los chips y los otros elementos de circuito montados en el sustrato. En cada caso, el chip deberá estar retenido con seguridad sobre el sustrato y deberá estar provisto con interconexiones eléctricas fiables al sustrato. A la interconexión entre el propio chip y su sustrato de soporte se le denomina normalmente como conjunto de "primer nivel" o interconexión de chip, para distinguirla de la interconexión entre el sustrato y los elementos mayores del circuito a la que se denomina normalmente interconexión de "segundo nivel".
Las estructuras utilizadas para suministrar la conexión de primer nivel entre el chip y el sustrato deberán acomodar todas las interconexiones eléctricas requeridas al chip. El número de conexiones a elementos externos del circuito, comúnmente denominadas conexiones de "entrada-salida" o "I/O" está determinado por la estructura y función de chip. Chips avanzados capaces de realizar numerosas funciones podrán requerir un número sustancial de conexiones I/O.
El tamaño del conjunto de chip y sustrato es un gran problema. El tamaño de cada uno de dichos conjuntos influye en el tamaño del dispositivo electrónico total. Conjuntos más compactos con distancias menores entre chips suministran menores retrasos en la transmisión de señales y por tanto permiten una operación más rápida del dispositivo.
Las estructuras de interconexión de primer nivel que conectan un chip a un sustrato originalmente están sometidas a un esfuerzo sustancial originado por el ciclo térmico, dado que la temperatura dentro dispositivo cambia durante la operación. La potencia eléctrica disipada dentro del chip tiende a calentar el chip y el sustrato, de forma que las temperaturas del chip y el sustrato se elevan cada vez que el dispositivo se enciende y caen cada vez que el dispositivo se apaga. Dado que el chip y el sustrato normalmente están formados de materiales diferentes con diferentes coeficientes de expansión térmica, el chip y el sustrato normalmente se expanden y contraen según magnitudes diferentes. Esto origina que los contactos eléctricos sobre el chip se muevan con relación a las zonas terminales de contacto eléctrico sobre el sustrato a medida que la temperatura del chip y del sustrato cambia. Este movimiento relativo deforma las conexiones eléctricas entre el chip y el sustrato y las coloca bajo esfuerzo mecánico. Dichos esfuerzos se aplican repetidamente con la operación reiterativa del dispositivo y puede originar la rotura de las interconexiones eléctricas. Esfuerzos debidos al ciclo térmico podrán producirse incluso cuando el chip y el sustrato están formados de materiales similares, con coeficientes similares de expansión térmica, dado que la temperatura del chip podrá incrementarse más rápidamente que la temperatura del sustrato cuando se aplica potencia en primer lugar al chip.
El coste del conjunto de chip y sustrato es también un gran problema. Todos los problemas mencionados tomados conjuntamente representante un reto de ingeniería formidable. Se han realizado diversos intentos hasta la fecha para suministrar estructuras de interconexión primaria y métodos para solucionar dichos problemas, pero ninguno de los mismos es verdaderamente satisfactorio en cada respecto. En la actualidad, los procedimientos de interconexión primaria utilizados más ampliamente son unión por hilos, unión automática de cinta o "TAB" y unión tipo tableta con todos los contactos en una cara.
En la unión por hilos, el sustrato tiene una superficie superior con una pluralidad de zonas terminales o partes elevadas de contacto conductoras eléctricamente dispuestas en una pauta similar a un anillo. El chip está asegurado a la superficie superior del sustrato en el centro de la pauta similar a un anillo, de forma que el chip está rodeado por las zonas terminales de contacto sobre el sustrato. El chip está montado en una disposición encarada hacia arriba, con la superficie posterior del chip confrontada a la superficie superior del sustrato y con la superficie frontal del chip encarada hacia arriba, alejándose del sustrato, de forma que los contactos eléctricos sobre la superficie superior quedan expuestos. Unos hilos finos están conectados entre los contactos sobre la superficie frontal del chip y las zonas terminales de contacto en la superficie superior del sustrato. Estos hilos se extienden hacia fuera desde el chip hasta las zonas terminales de contacto circundantes sobre el sustrato. En los conjuntos unidos por hilos, el área del sustrato ocupada por el chip, los hilos y las zonas terminales de contacto del sustrato es sustancialmente mayor que el área superficial del propio chip.
En la unión automática en cinta, una cinta de polímero está provista con capas de material metálico que forman conductores sobre una primera superficie de las cinta. Dichos conductores están dispuestos generalmente en una pauta similar a un anillo y se extienden generalmente de forma radial en dirección a, y alejándose de, el centro de la pauta similar a un anillo. El chip está colocado sobre la cinta en una disposición encarada hacia abajo con los contactos en la superficie frontal del chip confrontando los conductores sobre la primera superficie de la cinta. Los contactos sobre el chip están unidos a los conductores sobre la cinta. Ordinariamente, numerosas pautas de conductores están dispuestas a lo largo de la longitud de la cinta y un chip está unido a cada una de dichas pautas individuales, de forma que los chips, una vez unidos a la cinta, podrán hacerse avanzar a través de sucesivas estaciones de trabajo, haciendo avanzar la cinta. Una vez que cada chip está unido a los conductores metálicos que constituyen una pauta, el chip y las partes inmediatamente adyacentes de la pauta son encapsulados y las partes más externas de los conductores metálicos son aseguradas a conductores adicionales y al sustrato último. La unión automática en cinta puede suministrar al conjunto con una buena resistencia a los esfuerzos térmicos, dado que los conductores metálicos delgados sobre la superficie de las cintas son bastante flexibles y se doblarán fácilmente tras la expansión del chip sin imponer esfuerzos significativos a la unión entre el conductor y el contacto sobre el chip. Sin embargo, dado que los conductores utilizados en la unión automática en cinta se extienden hacia fuera en una pauta radial "en forma de abanico" desde el chip, el conjunto es mucho mayor que el propio chip.
En una unión tipo tableta con todos los contactos en una cara, los contactos sobre la superficie frontal del chip están provistos con unos resaltos de soldadura. El sustrato tiene zonas terminales de contacto dispuestas en un conjunto correspondiente al conjunto de contactos sobre el chip. El chip, con los resaltos de soldadura está invertido, de forma que su superficie frontal se encara hacia la superficie superior del sustrato, con cada contacto y resalto de soldadura sobre el chip colocados sobre la zona terminal de contacto apropiada del sustrato, el conjunto se calienta para licuar la soldadura y unir cada contacto sobre el chip a la zona terminal de contacto confrontada del sustrato. Dado que la disposición tipo tableta con todos los contactos en una cara no requiere conductores dispuestos en una pauta en forma de abanico, se suministra un conjunto compacto. El área del sustrato ocupada por las zonas terminales de contacto tiene aproximadamente el mismo tamaño que el propio chip. Sin embargo, el enfoque de unión tipo tableta con todos los contactos en una cara no está limitado a los contactos sobre la periferia del chip. Por el contrario, los contactos sobre el chip podrán estar dispuestos en una forma denominada "conjunto de área" que cubre sustancialmente toda la cara frontal del chip. Por lo tanto, la unión tipo tableta con todos los contactos en una cara es muy apropiada para su uso por chips que tienen un gran número de contactos I/O. Sin embargo, los conjuntos fabricados por unión tipo tableta con todos los contactos en una cara son muy susceptibles a esfuerzos térmicos. Las interconexiones de soldadura son relativamente poco flexibles y podrán estar sometidas a esfuerzos muy altos tras la expansión diferencial del chip y el sustrato. Dichas dificultades son particularmente pronunciadas con chips relativamente grandes. Además, resulta difícil ensayar y operar o "probar" chips que tienen un conjunto de área de contactos antes de fijar el chip al sustrato. Adicionalmente, la unión tipo tableta con todos los contactos en una cara requiere normalmente que los contactos sobre el chip estén dispuestos en un conjunto de área para suministrar una separación adecuada para los resaltes de soldadura. La unión tipo tableta con todos los contactos en una cara normalmente no puede aplicarse a chips originalmente diseñados para unión por hilos o unión automática en cinta y con filas de contactos separados muy próximos en la periferia del chip.
El artículo de divulgación de investigación titulado "Organic Card Device Carrier" publicado en Research Disclosure nº 313, 1 de mayo de 1990, página 372, describe una placa de circuito orgánico que presenta cobre en ambos lados utilizado para realizar un portador de chip mecanizado que tiene características de expansión térmica de un nivel siguiente de placa de circuitos. El lado superior de una placa de circuitos se trata mediante el fotograbado para formar zonas terminales de unión por hilos y conductores a zonas terminales de soldadura. El otro lado de la placa de circuito se trata mediante fotograbado para formar zonas terminales de soldadura y se mecaniza para crear un rebaje en el que el chip se monta mediante una cinta. Se taladran o perforan agujeros a través de la placa en el centro de las zonas terminales de soldadura. La conexión de soldadura se realiza desde la parte superior a la parte inferior de la tabla de circuito en zonas terminales de soldadura mediante la soldadura de onda. Una ranura mecanizada a través de la placa proporciona acceso a la parte superior del chip para formas uniones por hilos desde el chip hasta las zonas terminales de unión por hilos sobre el portador. Un número cualquiera de portadores puede apilarse y soldarse por reflujo conjuntamente y soldarse a un nivel siguiente de la tabla de circuito.
Según un aspecto la presente invención proporciona un conjunto de chip semiconductor que comprende:
un chip semiconductor que tiene una superficie frontal; incluyendo dicha superficie frontal una región central y una región periférica que rodea dicha región central, presentado dicho chip contactos centrales dispuestos en dicha región central de dicha superficie frontal, y un elemento dieléctrico superponiéndose a dicha superficie frontal de chip y que presenta un agujero que encierra dichos contactos centrales, caracterizado porque
dicho elemento dieléctrico porta una pluralidad de terminales para interconectarse a un sustrato, porque al menos alguno de los terminales son terminales de contactos centrales que se superponen a dicha superficie frontal de chip, y porque al menos algunos de los terminales de contactos centrales están conectados a contactos centrales correspondientes en dicho agujero mediante acoplamientos de contactos centrales respectivos, comprendiendo cada uno un conductor parcial que conecta el terminal de contactos centrales a un terminal de unión y una unión por hilos entre el terminal de unión y el contacto central.
En una realización, dichos acoplamientos de contactos centrales son flexibles y dichos terminales de contactos centrales pueden moverse con respecto a dicho chip.
En una forma de realización, dicho elemento dieléctrico incluye una capa flexible, delgada y una capa acomodaticia de material que tiene un módulo de elasticidad bajo con respecto a dicha capa flexible, estando dispuesta dicha capa acomodaticia entre dichos terminales y dicho chip.
La capa acomodaticia permite el desplazamiento de al menos alguno de dichos terminales centrales hacia dicho chip durante la etapa de establecimiento temporal del contacto eléctrico. La etapa de establecimiento temporal del contacto eléctrico incluye preferiblemente la etapa de establecer simultáneamente el contacto temporal entre una pluralidad de terminales y una pluralidad de sondas de prueba conectadas de manera rígida a un dispositivo de unión de prueba.
En una realización, el elemento dieléctrico tiene elementos de fijación, ranuras y terminales externos dispuestos sobre superficies de los elementos de fijación dirigidas alejándose del chip semiconductor, con los terminales externos conectados a contactos periféricos sobre el chip semiconductor situado dentro de las ranuras mediante acoplamientos de contacto periféricos respectivos que comprenden cada uno un conductor conectado al terminal externo y una unión por hilos entre el conductor y el contacto periférico correspondiente.
En otro aspecto la presente invención proporciona un procedimiento para fabricar un conjunto de chip semiconductor que comprende las etapas de:
suministrar un chip semiconductor que tiene una superficie frontal; incluyendo dicha superficie frontal una región central y una región periférica que rodea dicha región central, presentado dicho chip contactos centrales dispuestos en dicha región central de dicha superficie frontal, y
ensamblar un elemento dieléctrico que presenta terminales a dicho chip haciendo que el elemento dieléctrico se superponga a dicha superficie frontal de chip de manera que un agujero en el elemento dieléctrico encierra los contactos centrales del chip y una pluralidad de terminales de contactos centrales portados por dicha capa dieléctrica se superponen a la superficie frontal de chip y proporcionando acoplamientos de contactos centrales que conectan al menos alguno de los terminales de contactos centrales a contactos centrales en dicho agujero mediante la conexión de terminales de contactos centrales a terminales de unión mediante conductores parciales y uniendo por hilos los terminales de unión a contactos centrales dentro del agujero en la capa dieléctrica.
Otros aspectos, características y ventajas de la presente invención se volverán más fácilmente evidentes a partir de la descripción detallada de las formas de realización establecidas en lo que sigue, tomada en conjunción con los dibujos adjuntos.
Breve descripción de los dibujos
La figura 1 es una vista en perspectiva esquemática de un conjunto de chip que no entra dentro del alcance de la invención reivindicada.
La figura 2 es una vista en sección fragmentaria tomada a lo largo de la línea 2-2 de la figura 1.
La figura 3 es una vista fragmentaria a una escala ampliada del área indicada en la figura 2.
La figura 4 es un diagrama de disposición que representa la relación espacial de ciertos componentes en el conjunto de la figura 1.
Las figuras 5A y 5B son vistas en perspectiva esquemática fragmentaria que representan ciertas operaciones en la fabricación de un componente utilizado en el conjunto de la figura 1.
Cada una de las figuras 6, 7 y 8 es una vista en perspectiva esquemática fragmentaria que representa ciertas operaciones en el procedimiento de fabricación del conjunto la figura 1.
La figura 9 es una vista en perspectiva esquemática fragmentaria similar a la figura 7 pero que representa componentes y etapas del procedimiento en la realización de otro conjunto de chip que no entra dentro del alcance de la invención reivindicada.
Cada una de las figuras 10A a 10E es una vista en perspectiva esquemática fragmentaria que representa una etapa en un procedimiento adicional de fabricación de un conjunto de chip que no entra dentro del alcance de la invención reivindicada.
La figura 11 es una vista en planta esquemática de un chip semiconductor.
La figura 12 es una vista similar a la de la figura 11 pero que muestra el chip en conjunción con componentes adicionales.
La figura 13 es una vista en perspectiva, parcialmente en sección y fragmentaria, a una escala ampliada que representa partes de los componentes ilustrados en la figura 12.
La figura 14 es una vista esquemática en sección fragmentaria que representa los componentes mostrados en la figura 13 conjuntamente con componentes adicionales y equipo para el procedimiento.
La figura 15 es una vista en sección esquemática y fragmentaria que representa una operación del conjunto.
La figura 16 es una vista en perspectiva esquemática parcialmente en sección y fragmentaria que representa un conjunto.
La figura 17 es una vista en planta esquemática que representa el conjunto de la figura 16.
La fila 18 es una vista en planta esquemática que representa un conjunto según una primera forma de realización de la invención.
La figura 19 es una vista en planta fragmentaria que representa ciertos componentes usados en el conjunto según las figuras 16 y 17.
Ejemplos que no entran dentro del alcance de la invención reivindicada.
Con referencia a las figuras 1 y 2, un conjunto de chip incluye un sustrato rígido 20 que tiene una superficie superior 22 y unas zonas terminales de contacto 24 dispuestas sobre la superficie superior. El sustrato 20 está también dotado con conductores 26 que interconectan ciertas zonas terminales de entre las zonas terminales de contacto 24. Las zonas terminales de contacto 24 están dispuestas en una pauta sobre la superficie superior del sustrato, generalmente correspondiente a la pauta de conexiones a los dispositivos, como por ejemplo unos chips semiconductores 28 y 30 y componentes discretos 32 montados sobre el sustrato. El sustrato 20 tiene también conexiones externas, como por ejemplo patillas 34. Los conductores 26 están dispuestos para interconectar las diversas zonas terminales de contacto 24 en las pautas deseadas para interconectar los chips 28 y 30 cuando los mismos están montados al sustrato y también para conectar dichos chips a los componentes discretos 32 y a los conectores externos 34 en una manera apropiada para el funcionamiento del circuito particular. Aunque solamente se ilustran unos pocos conductores 26, zonas terminales de contacto 24 y conexiones externas 34 en la figura 1, el sustrato 20 podrá tener un número ilimitado de zonas terminales de contacto 24, conductores 26 y conexiones externas 34. Cientos o miles de dichos elementos están normalmente previstos en cada sustrato.
El chip 28 tiene una cara 36 posterior genéricamente plana y una cara 38 frontal genéricamente plana con contactos eléctricos 40 (figura 2) dispuestos sobre la misma. Los contactos eléctricos 40 están conectados eléctricamente a los componentes electrónicos internos (no representados) del chip 28. El chip 28 está montado sobre el sustrato 20 con una orientación de la cara frontal encarada hacia abajo, con la cara frontal 38 del chip encarada hacia la parte superior de la cara 22 del sustrato. Un medio de interposición 42 dieléctrico, en forma de lámina flexible, está dispuesto entre el chip y el sustrato. El medio de interposición 42 tiene una primera cara 44 genéricamente plana encarada hacia el chip 28 y una segunda cara 46 genéricamente plana encarada en la dirección opuesta, alejada del chip 28. El medio de interposición 42 podrá incorporar una o más capas. Preferentemente, el medio de interposición incluye una capa acomodaticia compresible, como se explicará más detalladamente en lo que sigue. El medio de interposición 42 tiene una pluralidad de terminales 48 sobre su segunda cara 46. Cada uno de dichos terminales está asociado con uno de los contactos 40 sobre el chip 28 y conectado a dicho contacto mediante un conductor flexible 50. Cada terminal 48 está también asociado con una zona terminal de contacto 24 sobre el sustrato 20, y cada terminal está unido a la zona terminal de contacto asociada mediante una masa 52 de material de unión conductora eléctricamente, como por ejemplo un medio de soldadura o polímero conductor. De dicha forma, los contactos sobre el chip 40 están interconectados por medio de los conductores 50, los terminales 48 y masas 52 con las zonas terminales de contacto 24 sobre el sustrato.
El medio de interposición 42 tiene unas aberturas 54 extendidas a través del mismo, desde su primera superficie 44 hasta su segunda cara 46. Cada abertura está alineada con un contacto 40 sobre el chip 28. Cada terminal 48 está dispuesto adyacente a una de las aberturas 54. El conductor 50 asociado con cada terminal tiene un extremo de contacto 56 dispuesto dentro de abertura asociada 54 y conectada al contacto asociado 40 sobre el chip. Cada conductor 50 tiene también un extremo terminal 58 conectado al terminal asociado 48. En la estructura de la figura 2, los conductores 50 están formados integralmente con los terminales 48, de forma que el extremo terminal 58 de cada conductor se junta con el terminal asociado 48. Como mejor se aprecia en la figura 2, cada conductor 50 está curvado entre su extremo de contacto 56 y su extremo terminal 58. La curvatura está en la dirección perpendicular a las caras 46 y 48 del medio de interposición. Un medio encapsulante 60 dieléctrico elastomérico está dispuesto en las aberturas 54, de forma que el medio encapsulante cubre los extremos de contacto 56 de los conductores 50 y por lo tanto cubre las uniones de los conductores con los contactos 40.
El extremo de contacto 56 de cada conductor 50 es amovible con relación al terminal asociado 48. Como se aprecia en la figura 3, el extremo de contacto 56a del conductor 50a podrá estar desplazado de su posición normal no deformada (mostrada con líneas continuas) en las direcciones paralelas a las caras 44 y 46 del medio de interposición 42 y paralelas a la cara frontal 38 del chip 28. Por ejemplo, el extremo de contacto 56a podrá estar desplazado hasta la posición indicada por una línea discontinua en la referencia 56a'. Este desplazamiento es permitido por la flexibilidad del conductor 50 y por el pandeo y el arrugamiento del medio de interposición 42. El medio encapsulante 60 es acomodaticio y no resiste sustancialmente la flexibilidad de los conductores 50 y el arrugamiento del medio de interposición 42. El desplazamiento ilustrado en la figura 3, desde la posición 56a no desplazada normal hasta su posición desplazada 56a' sitúa cada conductor 50 en compresión. Es decir, el extremo terminal 56a se mueve genéricamente hacia el terminal asociado 48 al moverse desde la posición 56a hasta la posición 56a'. El movimiento en esta dirección es particularmente bien acomodado por el pandeo del conductor 50. El extremo de contacto de cada conductor podrá también moverse en otras direcciones, como por ejemplo en la dirección opuesta de la posición 56a alejada del terminal asociado 48, y en las direcciones perpendiculares a dichas direcciones, entrando y saliendo del plano del dibujo, como se aprecia en la figura 3. Unos conductores prefabricados formados sobre el medio de interposición podrán curvarse en direcciones paralelas a la cara del medio de interposición y paralelas al plano de la cara frontal del chip. Esto suministra una flexibilidad incrementada a los conductores. Deseablemente, la parte curva de cada conductor recubre una abertura en el medio de interposición. De dicha forma, la parte curvada del conductor no está unida al medio de interposición. Esta parte del conductor por lo tanto podrá seleccionarse para acomodar el movimiento relativo del contacto y el terminal sin deformación del medio de interposición.
Como mejor se aprecian la figura 4, los contactos 40 sobre el chip 28 (cada uno simbolizado por un punto en la figura 4) están dispuestos en una pauta sobre la superficie frontal del chip 28. Los contactos 40 encierran cooperativamente un área de la pauta de contactos 62 sobre la cara frontal del chip 28. El límite entre el área de la pauta de contactos se ilustra mediante una línea discontinua B en la figura 4. El límite entre el área de la pauta de contactos podrá tomarse como la combinación más corta de segmentos de línea imaginarios a lo largo de la cara frontal del chip que cooperativamente encierran todos los contactos 40. En el ejemplo particular ilustrado en la figura 4, este límite adopta generalmente la forma de un rectángulo. Los contactos 40 están dispuestos en toda el área 62 de la pauta de contactos, en localizaciones determinadas por la estructura interior del chip 28. El área 62 de la pauta de contactos incluye una región periférica, adyacente al límite B, y una región central adyacente al centro geométrico 64 del área de la pauta de contactos. Los contactos 40 están dispuestos tanto en la región periférica como en la región central. Típicamente, aunque no necesariamente, los contactos 40 están dispuestos en separaciones sustancialmente iguales en la totalidad del área 62 de la pauta de contactos. Los terminales 48, cada uno simbolizado por una X en la figura 4, están dispuestos en una pauta similar sobre la superficie segunda 46 del medio de interposición 42. Al menos parte de los terminales 40 están dispuestos en el área de la superficie 46 del medio de interposición que recubre el área 62 de la pauta de contactos. Los terminales 64 encierran un área 66 de la pauta de terminales sobre la cara segunda 46 del medio de interposición. El límite del área 66 de la pauta de terminales se ilustra la figura 4 mediante la línea discontinua T. El límite del área de la pauta de terminales podrá tomarse como la combinación más corta de segmentos de línea imaginarios que podrían encerrar cooperativamente todos los terminales sobre la segunda superficie del medio de interposición. El centro geométrico del área 66 del conjunto terminales deseablemente es coincidente, o aproximadamente coincidente, con el centro geométrico 64 del área del conjunto de contactos. Deseablemente, el área 66 de la pauta de terminales no es sustancialmente mayor que el área 62 de la pauta de contactos. Es decir, el perímetro del área de terminales preferentemente es menor que aproximadamente 1,2 veces, y más preferentemente aproximadamente 1,0 veces, el perímetro del área 62 de la pauta de contactos. Mencionado de otra manera, los terminales 48 más externos deseablemente se encuentran dentro o más cerca del límite B del área 62 del conjunto de contactos. El área total encerrada dentro del área 66 de la pauta de terminales deseablemente es menor de aproximadamente 1,4 veces, y más deseablemente aproximadamente 1,0 veces, del área total encerrada dentro del área 62 de la pauta de contactos. De dicha forma, los conductores 50 que conectan los contactos 48 con los terminales 40 no se encuentran en forma de "abanico", alejándose del centro geométrico 64 del área de la pauta de contactos. Típicamente, la distancia media de los terminales 48 desde el centro geométrico 64 del área de la pauta de contactos, medida en la dirección paralela a las superficies del chip y del medio de interposición, es menor de aproximadamente 1,1, y normalmente aproximadamente 1,0 veces la distancia media de los contactos 40 del chip desde el centro 64.
El medio de interposición y los conductores utilizados en la estructura de las figuras 1 a 4 podrán fabricarse mediante un procedimiento como el ilustrado esquemáticamente en las figuras 5A-5B. En este procedimiento, los terminales 48 y conductores 50 podrán ser depositados sobre la segunda superficie 46 del medio de interposición en forma de lámina mediante técnicas de fabricación de circuitos y procesos convencionales antes de la formación de las aberturas 54. De dicha forma, los conductores y terminales podrán estar formados también mediante un proceso aditivo, en el que el metal es depositado en la pauta deseada mediante electroplateado, o bien en un procedimiento sustractivo que comienza con un laminado que incluye tanto el medio de interposición 42 en forma de lámina y una capa completa de metal y retira el metal excepto en las áreas donde los terminales y los conductores son deseados, para dar una lámina que tiene terminales y conductores en posición (figura 5A). Tras la formación de los terminales y los conductores, las aberturas 54 son formadas en alineación con los extremos de contacto 56 de los conductores 50 (figura 5B) mediante ataque químico a través del medio de interposición desde la primera superficie 44, o mediante la aplicación del energía radiante como por ejemplo un haz de láser enfocado a los puntos apropiados sobre la primera superficie 44.
Un procedimiento adicional de fabricación de un componente que incorpora el medio de interposición, los terminales y los conductores se muestra en las figuras 10A-10E. En este procedimiento, las aberturas 54 están formadas en un medio de interposición 42 y la abertura del medio de interposición está provista con una capa 302 de adhesivo sobre la segunda superficie 46 del medio de interposición. Una lámina conductora, como una lámina de cobre 304, se aplica sobre la primera superficie del medio de interposición, de forma que la lámina 304 recubre el adhesivo 302 y de forma que la lámina 304 recubre las aberturas 54. Una primera superficie 306 de lámina 304 encarada hacia el medio de interposición 42 y confronta la segunda superficie 46 del medio de interposición, con la capa de adhesivo 302 dispuesta entremedias. Una segunda superficie 308 de la lámina conductora se encara alejándose del medio de interposición. Una capa 310 de una composición protectora fotosensible se aplica sobre la segunda superficie 308 de la capa conductora 304. Una segunda composición 312 protectora es colocada dentro de las aberturas 54, de forma que la composición protectora 312 cubre la primera superficie 306 de la capa conductora 304 dentro de las aberturas 54. Deseablemente, la combinación protectora 312 es aplicada mediante la aplicación de una capa de la segunda composición protectora a la primera superficie 44 del medio de interposición 42, en la forma ilustrada en la figura 10B. Ambas composiciones protectoras 310 y 312 podrán estar provistas en la forma denominada "protector en seco", es decir como una película de composición protectora que podrá ser laminada sobre otras estructuras. La composición protectora 312 es laminada a la primera superficie 44 del medio de interposición 42 bajo presión, de forma que la composición protectora fluye dentro de las aberturas 54 y sustancialmente rellena dichas aberturas.
En la siguiente etapa del procedimiento, representado la figura 10C, la primera capa 310 protectora se cura selectivamente y las partes no curadas son retiradas para dejar el protector curado en una pauta correspondiente a la pauta deseada de los materiales conductores en el producto acabado. Dicho curado selectivo y la retirada de una capa protectora podrá ser realizado mediante técnicas fotográficas conocidas. La pauta de protector que permanece en la segunda superficie 308 de la capa conductora 304 incluye áreas 314 conductoras alargadas y áreas terminales 316 contiguas a las áreas conductoras. Al menos una parte de cada área conductora 314 recubre una de las aberturas 54 en el medio de interposición, mientras que las áreas terminales 316 no recubren las aberturas. La porción de cada área 314 conductora que recubre una abertura es menor que la abertura, de forma que cada área conductora recubre solamente una parte de la abertura asociada 54. Deseablemente, cada área conductora 54 se proyecta el sentido longitudinal a través de la abertura 54, en la forma ilustrada en la figura 10C. El segundo material protector 312 dentro de las aberturas 54 deseablemente está también curado. Dado que el segundo material protector podrá ser curado en su totalidad, y no necesita ser curado selectivamente en una pauta predeterminada, el segundo material protector podrá ser de un tipo que podrá ser curado mediante su exposición al calor u otros métodos de curado selectivos. Alternativamente, el segundo material protector 312 podrá ser curado fotográficamente.
Es la siguiente etapa del procedimiento mostrado en la figura 10D, el conjunto es inmerso en un medio de ataque químico capaz de disolver el material conductor en la capa 304, de forma que el medio de ataque químico hace contacto con esta capa. Durante el procedimiento de ataque químico, el primer medio protector en el área de conductores 314 y en las áreas de terminales 316 protege la segunda superficie 308 de la capa conductora 304. El medio de interposición 42 protege la primera superficie 306 de la capa 304 en las áreas de terminales 316 y en dichas porciones de las áreas de conductores 314 que no recubren las aberturas 54. El segundo medio protector 312 protege la primera superficie 306 en dichas porciones de las áreas de conductores 314 que recubren las aberturas 54. Por lo tanto, el medio de ataque químico no ataca dichas porciones de la capa conductora 304 cubierta por las porciones de conductores 314 y las porciones de terminales 316 de la primera capa protectora 310. La primera capa protectora 310 y el segundo medio protector 312 son posteriormente retirados por un procedimiento de descomposición del medio protector convencional, como por ejemplos la exposición a solventes que atacan el medio protector. Este deja las partes sin atacar de la capa conductora 304 como conductores 50 y terminales 48 sobre la segunda superficie 46 del medio de interposición 42, con un extremo de contacto 56 de cada conductor 50 sobresaliendo sobre la abertura asociada 54 y con un extremo terminal 58 de cada conductor conectado al terminal asociado 48.
Este procedimiento podrá ser modificado. Por ejemplo, la capa adhesiva 302 podrá ser omitida donde la capa conductora forma una unión satisfactoria con el material del medio de interposición. Además, la pauta del primer medio protector 310 no necesita ser suministrada con un procedimiento subtractivo en la forma explicada anteriormente, sino que por el contrario podrá ser provisto por un procedimiento aditivo, en el que el medio protector se aplica solamente en las áreas para formar la pauta, como por ejemplo por impresión por estarcido de seda. La formación de los conductores 50 y terminales 48 por este tipo de procedimiento de ataque químico es particularmente útil para formar conductores finos en buena alineación con las aberturas 54. Además, dado que las aberturas 54 están preformadas no existe la posibilidad de dañar los conductores durante la formación de las aberturas.
El ensamblado del medio de interposición y los terminales y los contactos se fabrica como una lámina o tira sustancialmente continua. En la forma ilustrada la figura 6, los medios de interposición podrán estar provistos en la forma de una cinta continua 70, con una pluralidad de medios de interposición 42 separados en sentido longitudinal a lo largo de la cinta, teniendo cada uno de dichos medios de interposición unos terminales 48 y conductores 50 sobre el mismo. La cinta 70 podrá adoptar la forma de una sola lámina del material empleado para los medios de interposición 42, o por el contrario podrá incluir piezas separadas de dicho material, cada una constituyendo uno o más medios de interposición fijados a un medio de apoyo o similar. La cinta 70 podrá tener unos agujeros (no representados) u otras características, como las comúnmente utilizadas en las cintas para la unión automática en cinta de chips semiconductores.
En un procedimiento de ensamblado, la cinta 70 se hace avanzar en una dirección corriente abajo (hacia la derecha como se aprecia en la figura 6) y los chips 28 son conectados a la cinta tras el ensamblado de cada chip con un medio de interposición 42 y con los terminales asociados y conductores. Los chips son subsecuentemente transportados corriente abajo con la cinta, a través de operaciones tradicionales en la forma que se explicará a continuación.
Como se aprecia en la figura 7, cada medio de interposición, con los terminales 48 y los conductores 50 sobre el mismo, es puesto en juxtaposición con un chip 28, y el chip es alineado con el medio de interposición, de forma que cada abertura 54 está alineada con un contacto 40 de chip. El medio de interposición 42 y el chip 28 son juntados de manera que la primera cara 44 del medio de interposición se apoya sobre la cara frontal 38 del chip, y los contactos son recibidos en las aberturas 54 del medio de interposición. El extremo de contacto 56 de cada conductor 50 yace inicialmente de forma sustancial en el plano de la segunda superficie 46 del medio de interposición. Una herramienta 74 se hace avanzar y es puesta en conexión con el extremo de contacto 56 de cada conductor para formar el extremo de contacto hacia abajo, dentro de la abertura 54 subyacente y hacia el contacto asociado 40. La herramienta 74 podrá ser una herramienta de unión térmica convencional, herramienta de unión sónica, herramienta de unión ultrasónica, herramienta de unión por compresión o similares, de los tipos normalmente usados en la unión automática en cinta o unión por hilos. Haciendo avanzar la herramienta 74 dentro de cada abertura 54, los extremos de contacto de los conductores son manipulados dentro de las aberturas y unidos a los contactos 40 sobre el chip. Aunque solamente se representa una sola herramienta 74 en la figura 7, la operación de unión podrá ser realizada en una operación múltiple como muchos o todos los conductores 50 unidos a los contactos asociados a la vez.
Una vez que los contactos y los conductores han sido unidos entre sí, el medio de interposición y los chips son avanzados a una estación adicional, donde el encapsulante 60 se aplica dentro de cada abertura 54. El encapsulante 60 puede ser aplicado gota a gota, mediante equipo de aplicación gota a gota convencional. Como mejor se aprecia en la figura 8, cada gota de encapsulante 60 cubre el extremo de contacto 56 del conductor asociado, pero deja el contacto asociado 48 sin cubrir. El encapsulante protege los extremos 56 de contacto relativamente delicados de los conductores y las uniones relativamente delicadas con los terminales 40. Una vez que se ha aplicado el encapsulante, el conjunto de medio de interposición, conductores, terminales y chips se hace avanzar hacia la estación de prueba. En la forma ilustrada en la figura 8, el conjunto incluyendo el chip 28 podrá ser probado. La prueba podrá implicar la conexión del chip, a través de los terminales 48, a un dispositivo de prueba electrónico externo (no representado). El dispositivo de prueba podrá ser dispuesto para operar el chip bajo potencia durante un período apreciable del tiempo para "probar" el chip y detectar cualquier defecto latente. Típicamente, numerosas conexiones deberán ser establecidas con el chip simultáneamente. En la forma ilustrada la figura 8, esto podrá realizarse aplicando sondas 76 a los terminales 48. Las sondas 76 podrán ser las denominadas sondas "no-acomodaticia". Es decir, las sondas podrán estar dispuestas para moverse al unísono en las direcciones alejándose del chip 28 y hacia el mismo (hacia arriba y hacia abajo como se aprecia en la figura 8). La sondas 76 están montadas en un medio de fijación común (no representado) de forma que la posición vertical de las sondas con relajación entre sí sea fija. Este tipo de sonda "no-acomodaticia" es particularmente conveniente donde la separación requerida entre sondas (la separación desde los terminales 48) es relativamente pequeña. Sin embargo, la no uniformidad en las dimensiones de las sondas 76 y/o las dimensiones de los terminales 48 o los chips 28 podrá originar que una o más de la sondas 76 enganche el terminal asociado 48 antes que otras sondas hayan enganchado sus terminales. De forma deseable, el medio de interposición 42 es acomodaticio, de forma que cada terminal 48 podrá ser desplazado ligeramente por la sonda asociada 76 en la dirección del chip 28. La región del medio de interposición 42 por debajo de cada terminal 48 se comprime ligeramente para acomodar dicho desplazamiento. Esto permite que todas las sonda 76 enganchen sus contactos 48 asociados sin imponer una carga 3 excesiva sobre cualquier sonda. Los terminales 48 podrán ser mayores que los contactos en el chip, para suministrar un área relativamente grande para su conexión con otro contacto 76 y de dicha forma acomodar una cantidad razonable de desalineación de los contactos en las direcciones paralelas a las caras del medio de interposición, dado que cada chip podrá ser probado de esta manera, con anterioridad al ensamblado con el sustrato, los defectos en los chips, en los terminales y en los conductores asociados con el medio de interposición y en las uniones entre los conductores y entre los contactos del chip podrá ser detectados antes de que el chip sea unido al sustrato.
Después de la operación de prueba, el chip y el medio DE interposición son unidos con el sustrato. El conjunto de chip y medio de interposición son orientados de forma que la segunda cara del medio de interposición y los terminales 48 se encaren hacia la superficie superior del sustrato, y cada terminal 48 confronte una zona terminal de contacto 24 sobre el sustrato. Unas masas de soldadura son aplicadas entre los terminales 48 confrontados y las zonas terminales 24 de contacto fundidas en una operación "de reflujo de soldadura", de forma que la soldadura forma una unión sólida entre la zona terminal de contacto y el terminal, de forma que las masas de soldadura soportan el conjunto de chip en el medio de interposición por encima del sustrato 20, en la orientación ilustrada en la figura 2. La aplicación de la soldadura y la operación de reflujo podrá ser realizada en sustancialmente la misma forma que la aplicación de soldadura y la operación de reflujo de una unión convencional tipo tableta con todos los contactos en una cara. De dicha forma, las masas de soldadura podrán ser inicialmente aplicadas a las zonas terminales de contacto 24 del sustrato, antes de que el conjunto de chip y el medio de interposición se unan con el sustrato. Alternativamente, la soldadura podrá ser aplicada a los terminales 48 y unida a las zonas terminales de contacto 24 en la operación de reflujo. Un fundente se emplea normalmente en la operación de reflujo de soldadura. Dado que las masas de soldadura soportan el chip y el conjunto de superficie del medio de interposición por encima del sustrato, existe un huelgo 80 entre el medio de interposición y el sustrato. Los residuos de fundente podrán ser retirados del conjunto pasando un fluido de lavado a través de este huelgo.
En otro procedimiento de ensamblado, el medio de interposición 42 no está dotado con conductores antes de que el medio de interposición esté unido con el chip 28. Por el contrario, los conductores 50' son aplicados y mediante la unión separada de las piezas formadas de hilo fino a los terminales 48 y a los contactos 40 una vez que el medio de interposición está ensamblado con el chip. Los conductores 50' son flexibles y curvados y están dispuestos para deformarse en la forma explicada anteriormente, de forma que cada contacto 40, y el extremo de contacto asociado del conductor 50' pueda moverse con relación al terminal asociado 48, para acomodar la expansión térmica. En la forma de realización ilustrada en la figura 9, una capa de adhesivo 81 se dispone entre la primera superficie del medio de interposición y la superficie frontal del chip.
El subconjunto ilustrado en la figura 9 podrá estar dotado adicionalmente con un encapsulante (no representado) en la forma de una capa que cubre sustancialmente la totalidad de la segunda cara 46 del medio de interposición 42 y por tanto rellena las aberturas 54 y cubre los conductores 50'. La capa está provista con agujeros en alineación con los terminales 48. Dichos agujeros podrán estar formados mediante ataque químico a la capa encapsulante mediante la aplicación a esta capa de un procedimiento de revestimiento selectivo, como por ejemplo impresión con estarcido de seda o similares o mediante la aplicación de la capa encapsulante en un procedimiento de curado selectivo. De dicha forma, el medio encapsulante podrá ser curado mediante energía radiante ultravioleta u otra energía. El encapsulante podrá ser depositado sobre todo el medio de interposición, y sobre los terminales 48. Tras la aplicación del encapsulante, se podrá aplicar energía radiante selectivamente, de forma que las áreas de la capa que recubre los terminales 48 permanezca sin curar. Dichas capas son posteriormente retiradas mediante lavado o por una operación de ataque químico relativamente suave, dejando los agujeros en alineación con los terminales 48. Alternativamente, la capa encapsulante podrá ser curada de forma no selectiva y posteriormente unas partes podrán ser retiradas mediante la aplicación de energía radiante, como por ejemplo luz de láser en alineación con los terminales 48. Masas de material de unión eléctricamente conductor son depositadas dentro de dichos agujeros en la capa encapsulante. Dichas masas son posteriormente enganchadas con las zonas terminales de contacto (no representadas) del sustrato y calentadas, de forma que el material unido forma una unión entre cada terminal 48 y la zona terminal de contacto asociada sobre el sustrato, de una forma similar a las uniones de soldadura del conjunto representado la figura 2.
Un chip podrá tener contactos dispuestos en una configuración periférica, es decir, donde todos los contactos están dispuestos próximos a la periferia del chip y por tanto adyacentes a la periferia del área de la pauta de contactos. La zona central del área de la pauta de contactos, próxima al centro geométrico del conjunto de contactos podrá estar desprovista de contactos. Con dicho chip, los terminales sobre el medio de interposición podrán estar dispuestos en una pauta tipo "abanico", es decir donde la distancia media desde el centro geométrico del conjunto de contacto a los terminales sobre el medio de interposición es menor que la distancia media desde este centro geométrico a los contactos sobre el chip. Algunos de los terminales están dispuestos sobre el área del medio de interposición que recubre la zona central, libre de contactos, del área de la pauta de contactos. Esta disposición podrá suministrar una distribución sustancialmente uniforme de terminales sobre un área igual al área de la pauta de contactos. Esto suministra una separación entre terminales adyacentes mayor que la separación entre contactos adyacentes. Esta disposición permite la conexión de chips con los conjuntos de contacto periférico a los conjuntos de áreas de las zonas terminales de contacto sobre el sustrato. De dicha forma, los chips originalmente concebidos para procesos de unión convencional, como por ejemplo unión automática en cinta podrán ser adaptados fácilmente y económicamente a sustratos que tienen conjuntos de zonas terminales de contacto compactos similares a los usados en la unión tipo tableta con todos los contactos en una cara.
Los chips podrán estar previstos en la forma de una oblea que incorpora una pluralidad de chips, todos del mismo diseño o de diseños diferentes. Unos medios de interposición individuales, separados, podrán ser colocados sobre los chips individuales que constituyen la oblea y los medios de interposición podrán ser ensamblados con los chips en la forma explicada anteriormente. En esta operación, los contactos sobre cada chip son fijados a los conductores y los terminales de cada medio de interposición. Una vez que los medios de interposición están fijados a los chips, y deseablemente después de las uniones entre los conductores de cada medio de interposición y los contactos de cada chip son encapsulado, los chips individuales son separados de la oblea y entre sí, como cortando la obrera usando un equipo de corte de obleas convencional o "troquelado" comúnmente utilizado para cortar chips individuales sin los medios de interposición. Este procedimiento suministra una pluralidad de subconjuntos de chips y medios de interposición, cada uno pudiendo estar asegurado a un sustrato individual.
Alternativamente, una oblea que incorpora una pluralidad de chips podrá ser ensamblada a una lámina que incorpora una pluralidad de medios de interposición. De nuevo, los contactos sobre cada chip son fijados a los terminales y conductores de un medio de interposición individual que recubre el chip particular. La oblea y la lámina se cortan tras esta operación y deseablemente tras encapsular los conductores, para suministrar subconjuntos individuales, incluyendo cada uno un chip y un medio de interposición.
Los medios de interposición podrán estar previstos además en la forma de una lámina que incorpora una pluralidad de medios de interposición, como por ejemplo un medio de interposición y en posiciones relativas predeterminadas correspondientes a las posiciones de los chips sobre un conjunto completado, que incluye un sustrato. Los chips podrán ser fijados a los medios de interposición individuales y todo el conjunto de chips plurales y la lámina de medios de interposición plurales podrán estar fijados a un sustrato. Cada medio de interposición en dicho conjunto incorpora deseablemente una pauta de terminales y conductores en la forma explicada anteriormente. Esta variante del procedimiento de ensamblado suministra la consolidación de chips plurales dentro de un subconjunto mayor antes de su unión al sustrato.
En el ejemplo mostrado en la figura 11, un chip semiconductor 820 tiene una cara frontal 822 genéricamente plana (la cara visible en la figura 11) que tiene una región frontal 824 adyacente al centro geométrico de la cara y una región periférica 826 adyacente a los bordes 828 de unión a la cara 822. La cara frontal 822 o cara de soporte de contactos del chip se concibe como definiendo la parte superior del chip. De dicha forma, en direcciones específicas, la dirección que apunta hacia la cara frontal 822, y que se aleja del chip, es decir, la dirección que apunta al plano del dibujo en dirección al observador en la figura 11, es la dirección hacia arriba. La dirección hacia abajo es la dirección opuesta. En la forma usada en la presente memoria con respecto a un conjunto de chip semiconductor, dichos términos deben interpretarse como basados en esta convención, y no debe interpretarse como que implica ninguna dirección particular con respecto al marco gravitacional ordinario de referencia. El chip 820 tiene también una pluralidad de contactos 830 periféricos dispuestos en filas 832, estando una de dichas filas adyacentes a cada borde 828 del chip. Las filas 832 no se intersectan entre sí, sino que por el contrario terminan a distancias apreciables de las esquinas del chip, de forma que las esquinas 834 están privadas de contactos periféricos 830. La región central 824 de la superficie 822 frontal del chip está también desprovista de contactos. Los contactos 830 en cada fila 832 están separados a intervalos muy próximos, normalmente entre aproximadamente 100 y aproximadamente 250 micrómetros, de centro a centro. Esta separación de centro a centro es adecuada para unión por hilo o unión automática por cinta. Esta configuración de chip es típica de chips de alto número de I/O, originalmente concebidos para su uso con sistemas de unión por hilo o unión automática por cinta.
Un medio de interposición 836 dieléctrico similar a una lámina se ensambla al chip 820. El medio de interposición 836 incluye una capa superior 838 flexible (figura 13) formada por una lámina delgada de un material que tiene un módulo de elasticidad relativamente alto y una capa 840 inferior acomodaticia formada a partir de un material que tiene un módulo de elasticidad relativamente bajo. El material de alto módulo de la capa superior 838 podrá ser un polímero, como por ejemplo una poliimida u otro polímero termoendurecible, un fluoropolímero o un polímero termoplástico. El material de bajo módulo, acomodaticio de la capa inferior 840 podrá ser un elastómero. Deseablemente, el material de bajo módulo tiene propiedades elásticas (incluyendo un módulo de elasticidad) comparable a las del caucho suave, de aproximadamente 20 a 70 dureza en durómetro Shore A. El medio de interposición tiene una superficie primera 842 o inferior definida por una capa inferior 840 y una superficie 844 superior o segunda definida por la capa superior 838. La capa 840 inferior acomodaticia incluye unos agujeros o espacios vacíos 841 interpuestos con masas 843 de material de bajo módulo.
El medio de interposición 836 tiene unos bordes 846 que unen las superficies 842 y 844 y se extienden entre las mismas. El medio de interposición tiene también una pluralidad de terminales centrales 848 distribuidos sobre la superficie segunda o superior 844. Los terminales 848 están dispuestos en espacios sustancialmente iguales sobre la superficie 844, de forma que los terminales 848 constituyen un "conjunto de áreas". Las dimensiones del medio de interposición 836 en el plano de la superficie superior 844 son menores que las dimensiones correspondientes del chip 820 en el plano de la superficie frontal 822. El número de terminales centrales 848 podrá ser aproximadamente igual al número de contactos periféricos 830 sobre el chip semiconductor. Independientemente, la distancia lineal centro a centro entre terminales adyacentes de los terminales centrales 848 es sustancialmente mayor que la distancia centro a centro entre contactos 830 periféricos adyacentes sobre el chip, dado que los contactos centrales 848 están sustancialmente distribuidos de forma igual en vez de concentrados en solamente unas pocas filas. Cada terminal central 848 está alineado con una de las masas 843 del material de bajo módulo en la capa acomodaticia 840, mientras que los agujeros 841 en la capa acomodaticia están desalineados con los terminales centrales 848. En una variante de esta forma de realización, los agujeros podrán estar alineados con los terminales 848. En una variante adicional, los agujeros podrán ser continuos entre sí, mientras que las masas del material de bajo módulo podrán ser tetones o pilares separados totalmente rodeados por dichos agujeros continuos.
Como mejor se aprecia en la figura 13, cada terminal central 848 está conectado con un conductor parcial 50 y un terminal de unión 852 que están formados integralmente con el terminal central. Los terminales centrales 848, los conductores parciales 50 y los terminales de unión 852 podrán estar formados a partir de sustancialmente cualquier material conductor eléctricamente, pero preferentemente están formados a partir de un material metálico, como por ejemplo cobre y aleaciones de cobre, metales nobles y aleaciones de metales nobles. Dichos componentes están normalmente fabricados sobre la superficie segunda o superior 844 del medio de interposición 836 mediante técnicas convencionales fotolitográficas y de ataque químico o deposición. Los terminales de unión 852 están dispuestos en filas 54 adyacentes a los bordes 846 del medio de interposición. Como mejor de aprecia en la figura 12, existen 4 de dichas filas 54 de terminales de unión, una adyacente a cada borde del medio de interposición.
En este procedimiento del ensamblaje, el medio de interposición 836 con los terminales preformados 848, los conductores parciales 50 y los terminales de unión 852 sobre los mismos está posicionado sobre el chip 820, de forma que la primera superficie 842 del medio de interposición se encara a la superficie frontal 822 del chip, y de forma que los bordes 846 del medio de interposición están dispuestos hacia el interior de las filas 832 de los contactos periféricos 830 sobre el chip. Los terminales de unión 852 están conectados eléctricamente a los contactos 830 sobre el chip mediante una operación de unión por hilos convencional. La disposición de los terminales de unión 852 en filas paralelas y adyacentes a las filas de contactos periféricos 830 sobre el chip facilita sustancialmente el procedimiento de unión por hilos. Los hilos 856 finos flexibles de unión aplicados en la operación de unión por hilos se juntan con los terminales de unión 852 y los conductores parciales 50 sobre el medio de interposición para formar conductores compuestos extendidos desde los contactos periféricos del chip a los terminales centrales sobre el medio de interposición. Como mejor se aprecia con referencia a la figura 13, cada uno de dichos conductores compuestos se extiende hacia el interior desde un contacto periférico 830 hasta un terminal central 848 asociado en la fila central. Cada uno de dichos conductores compuestos se extiende a través del borde 846 del medio de interposición.
En la siguiente etapa del procedimiento, un encapsulante dieléctrico de bajo módulo de elasticidad o soldadura que enmascara el material como por ejemplo un caucho de silicona u otro elastómetro 856 moldeable (figura 14) se aplica sobre el medio de interposición y el chip y sobre los hilos de unión 856. El encapsulante se aplica para dejar agujeros 860 en alineación con cada uno de los terminales centrales 848 sobre el medio de interposición. Esto podrá realizarse en la forma explicada anteriormente con referencia al conjunto de la figura 9. En esta etapa, el conjunto es relativamente compacto y podrá manejarse fácilmente. De dicha forma los hilos 856 están totalmente protegidos por el encapsulante.
Bien antes o después de aplicar el encapsulante 858, el chip y todas las conexiones realizadas dentro del conjunto podrán ser probadas haciendo conexiones eléctricas temporales a los terminales centrales 848. Dado que los terminales centrales 848 están a distancias sustancialmente centro a centro, podrán ser puestos fácilmente en contacto con sondas, de forma que el conjunto de sondas plurales 862 esquemáticamente ilustrado en la figura 14. Además, dado que la capa inferior 840 del medio de interposición es acomodaticia, cada terminal central 848 se puede desplazar en dirección a, y alejarse de, la superficie frontal 822 del chip 820. De dicha forma, la capa inferior podrá ser comprimida por las puntas 864 del conjunto de sondas 862. Esto facilita en gran manera la realización de un buen contacto eléctrico entre una pluralidad de sondas y una pluralidad de terminales centrales a la vez, y por tanto facilita en gran manera el ensayo eléctrico del chip y los otros componentes del conjunto. La configuración de la capa acomodaticia 840 contribuye a esta acción. Cada masa 843 de material de bajo módulo suministra un apoyo y soporte a los terminales alineados 848. A medida que las puntas 864 del conjunto de sondas de prueba 862 enganchan los terminales, cada masa 843 es comprimida en la dirección vertical y por lo tanto tiende a abombarse en la dirección horizontal, paralela al plano del chip. Unos agujeros 841 suministran espacio para dicho abombamiento. Cada terminal 848 podrá moverse hacia abajo en dirección al chip, de forma sustancialmente independiente de los demás terminales. La capa acomodaticia 840 solamente necesita suministrar un movimiento hacia abajo suficiente de los terminales 848 para acomodar las tolerancias en los componentes y en el equipo de prueba mediante la acomodación de las diferencias en la posición vertical entre terminales adyacentes y/o sondas de prueba. Normalmente una deformación de aproximadamente 0,125 mm o menor es suficiente. Por ejemplo la capa acomodaticia 840 podrá ser de aproximadamente 0,2 mm de grosor.
Aunque el conjunto de sondas de prueba 862 se ilustra esquemáticamente como que incluye solamente unas pocas puntas 864, el conjunto de sondas de prueba podrá de hecho incluir un complemento completo de puntas 864, con un número igual al número de terminales 848, de forma que todos los terminales 848 puedan engancharse simultáneamente. Las puntas del conjunto de sondas 862 podrán estar montadas rígidamente a un soporte común 865. Por lo tanto, el conjunto de sondas de prueba podrá ser robusto, fiable y duradero. La forma particular de las puntas 864 no es crítica. Sin embargo, las puntas 864 podrán estar formadas deseablemente como pequeñas esferas metálicas unidas por soldadura al soporte 865. A su vez, el soporte 865 podrá ser un cuerpo cerámico con conductores internos apropiados, similar a un sustrato semiconductor convencional. Dado que el conjunto de sondas de prueba podrá realizar conexiones simultáneas con todos los terminales en el subconjunto y dado que el conjunto de sondas de prueba podrá tener dimensiones y configuraciones similares a un sustrato real, las conexiones eléctricas temporales realizadas usando la sonda de prueba podrán suministrar una prueba realística del subconjunto de chip y medio de interposición. En particular, un conjunto de sonda de prueba no necesita implicar largos conductores que puedan introducir inductancias y/o capacitancias no deseadas. Por lo tanto, el conjunto de sondas de prueba podrá ser empleado para probar y operar el chip a toda velocidad. Dado que el conjunto de sonda prueba podrá ser un dispositivo simple y económico, se podrán suministrar muchas de dichos conjuntos de sondas en una planta de fabricación, de forma que cada chip pueda ser probado durante un tiempo prolongado.
En la etapa siguiente de la operación de ensamblado, una vez probado, el subensamblaje de chip y medio de interposición se yuxtapone con un sustrato que tiene zonas terminales de contacto eléctrico sobre el mismo. El conjunto es colocado sobre el sustrato, de forma que los terminales centrales 848 se encaren hacia las zonas terminales de contacto eléctrico sobre el sustrato, y de forma que cada terminal central 848 esté alineado con una zona terminal de contacto. Unas masas de material de unión conductor eléctricamente, como por ejemplo una soldadura o un adhesivo conductor eléctricamente podrán estar dispuestas entre los terminales centrales y las zonas terminales de contacto del sustrato. Dichas masas podrán hacerse fluir posteriormente y unirse con los terminales centrales 848, formando de dicha forma las zonas terminales de contacto conexiones mecánicas y eléctricas entre los terminales centrales y las zonas terminales de contacto. Esta etapa del procedimiento podrá utilizar esencialmente las mismas técnicas que las empleadas en la tecnología de montaje superficial para el ensamblado de componentes sobre placas de circuito impreso. Dado que los terminales centrales 848 están dispuestos a distancias sustancialmente centro a centro, se podrán utilizar técnicas de montura superficial estándar sin dificultad. Por ejemplo, un alto número de I/O podrá conseguirse con distancia centro a centro de 250 a 625 micrómetros. En una forma de realización en variante, cada zona terminal de contacto sobre el sustrato podrá ser un conector separable en microminiatura, como por ejemplo un enchufe y un conector separable correspondiente podrá ser suministrado en cada terminal. Por ejemplo, cada terminal 848 podrá incorporar una patilla en miniatura adaptada para engancharse en dicho enchufe. En este caso, las patillas servirán como medios para conectar terminales 848 a las zonas terminales de contacto del sustrato. La capa enmascarante de soldadura o encapsulante podrá estar provista con anillos metálicos que rodeen a cada agujero 860 y por tanto rodeando a cada terminal 848. Cada uno de dichos anillos define un área preseleccionada que podrá ser humedecida por la soldadura y de dicha forma confinar la soldadura de cada unión a un área preseleccionada. Además, unos vástagos, bolas o patillas pequeñas podrán estar colocados en los agujeros de la capa enmascarante de soldadura en contacto eléctrico con los terminales 848 y dichos vástagos podrán ser soldados a un sustrato.
En tanto en cuanto cada contacto periférico 830 sobre el chip está conectado a uno de los terminales centrales 848 sobre el medio de interposición, y cada uno de dichos terminales centrales está conectado a una de las zonas terminales de contacto sobre el sustrato, cada contacto periférico 830 está conectado a una de las zonas terminales de contacto del sustrato. La zona terminal del contacto del sustrato evidentemente podrá ser conectada a otros elementos del circuito eléctrico a través de conexiones convencionales (no representadas) incorporadas en el sustrato. Por ejemplo el sustrato podrá ser una placa de circuito, un panel de circuitos o un sustrato de circuito híbrido que incorpora diversos elementos electrónicos además del chip 820.
Las interconexiones entre el chip y el sustrato (entre contactos periféricos 830 y zonas terminales de contacto) son acomodadas dentro del área del propio chip, es decir dentro del área sobre el sustrato ocupada por el chip 820. De dicha forma, no se desperdicia espacio sobre la superficie del sustrato mediante una pauta convencional de "despliegue en abanico" de interconexiones. Además, el conjunto es sustancialmente resistente a los ciclos térmicos. Cada uno de los conectores compuestos que conecta uno de los contactos periféricos del chip y uno de los terminales centrales 848 sobre el medio de interposición es flexible. De dicha forma, los conductores parciales 50 (figura 13) sobre la propia superficie del medio de interposición son preferentemente flexibles y los finos hilos 856 de unión son también flexibles. El propio medio de interposición y particularmente la capa superior 838 y la capa 840 acomodaticia inferior podrán ser flexibles. Por lo tanto, podrá existir un movimiento sustancial de terminales 848 sobre el medio de interposición con relación a los contactos 830 sobre el chip en direcciones paralelas a la superficie frontal del chip. Dicho movimiento podrá ser acomodado sin aplicar fuerzas sustanciales a las uniones entre los conductores y los contactos del chip. Durante el uso del conjunto, la expansión termodiferencial del chip 820 y el sustrato podrá originar un desplazamiento apreciable de las zonas terminales de contacto sobre el sustrato con relación a los contactos periféricos 830 sobre el chip. En tanto en cuanto los terminales centrales 848 del medio de interposición estén unidos a las zonas terminales de contacto del sustrato mediante masas rígidas conductoras no acomodaticias, los terminales centrales tenderán a moverse con las zonas terminales de contacto. Sin embargo, dicho movimiento se acomoda fácilmente y no da como resultado sustanciales tensiones eléctricas en las uniones entre los terminales centrales y las zonas terminales de contacto.
El conjunto mostrado en la figura 15 tiene un medio de interposición 836' similar al medio de interposición explicado anteriormente con referencia a las figuras 11-14. Sin embargo, los conductores prefabricados 850' asociados con los terminales 848' tienen unas partes de contacto 854' o exteriores que se proyectan hacia fuera más allá del borde 846' del medio de interposición. Dado que los conductores 850' prefabricados están dispuestos sobre la capa superior 838' del medio de interposición, los conductores prefabricados atraviesan el borde 846' del medio de interposición según una altura apreciable por encima de la superficie inferior 842' o primera del medio de interposición. Las partes exteriores 854' proyectadas están curvadas hacia abajo, hacia la primera superficie 842' del medio de interposición, esta curvatura es provista deseablemente durante la fabricación del medio de interposición y los conductores, antes de que el medio de interposición sea ensamblado al chip. En la operación de ensamblado, el medio de interposición 836', los conductores 850' y los terminales 848' ya montados sobre los mismos se colocan sobre el chip 820', de forma que las partes externas 854' están en alineación con los contactos 830' del chip. La curvatura de los conductores coloca las partes de contacto 854' o exteriores en proximidad cercana a los contactos 830' del chip. Posteriormente, una herramienta 855 es aplicada a las partes externas 854' para forzar las partes externas y de dicha forma forzar los conductores 854' en conexión con los contactos del chip 830' para unir las partes externas 854 de los conductores 850' directamente a los contactos del chip. Normalmente se aplica presión mediante una herramienta 855 conjuntamente con energía ultrasónica y/o calor. Esta etapa del procedimiento podrá emplear técnicas de unión ultrasónica o de termocompresión convencionales comúnmente usadas para unir conductores internos en la operación de unión automática en cinta o "TAB". Esta unión establece una conexión entre cada contacto 850' del chip y uno de los terminales 848' sobre el medio de interposición sin la necesidad de ninguna oposición intermedia de unión por hilo. Una vez que los contactos y los terminales están conectados de esta forma, el subconjunto resultante podrá ser encapsulado y unido a un sustrato de la misma forma sustancial que la explicada anteriormente. Dado que los conductores 850' son flexibles, los terminales 848' son amovibles con respecto a los contactos 830' para compensar la expansión térmica.
Los terminales 848' y los conductores 850' usados en esta estructura podrán ser fabricados mediante técnicas fotolitográficas. Por ejemplo, el medio de interposición podrá inicialmente ser fabricado con una lámina sólida de cobre u otro metal que cubra la segunda superficie 844' y se extienda más allá de los bordes 846'. Dichas porciones de la lámina metálica que se extiende más allá de los bordes del medio de interposición podrán ser gofrados para impartir una curvatura hacia abajo. La superficie de la capa metálica encarada hacia arriba alejándose del medio de interposición (encarada hacia la parte superior del dibujo en la figura 15) podrá ser cubierta con una pauta fotoprotectora convencional, de forma que el medio fotoprotector cubra las áreas correspondientes a los terminales 848' y los conductores 850'. La superficie opuesta de la lámina podrá estar cubierta con otro medio fotoprotector en las áreas extendidas más allá de los bordes 846' del medio de interposición. Posteriormente, la lámina podrá ser expuesta a una solución de ataque químico para retirar dichas áreas no cubiertas por el medio fotoprotector en la superficie superior, es decir para retirar todas las áreas de la lámina metálica distintas a los terminales 848' y los conductores 850'. El medio fotoprotector podrá ser retirado, dejando el medio de interposición con los terminales y conductores sobre el mismo. La curvatura impartida a la lámina metálica mediante gofrado suministra la curvatura hacia abajo deseada en las partes externas 854' de los conductores. Alternativamente, los conductores podrán ser curvados después del ataque químico usando una matriz de conformación. En otro procedimiento adicional de formación de conductores, el medio de interposición dieléctrico que constituye el medio de interposición podrá estar provisto con elementos que se proyectan fuera del plano de las capas, como por ejemplo tetones o crestas alargadas. Los conductores podrán ser formados mediante la deposición de metal u otro material conductor, de forma que forme conductores extendidos sobre los elementos proyectados y posteriormente retirando dichas porciones de la capa dieléctrica o medio de interposición que constituyen los elementos proyectados, como por ataque químico selectivo de la capa dieléctrica, dejando conductores que están curvados fuera del plano. La etapa de depositar el material conductor para formar los conductores podrá ser preformada mediante la deposición selectiva del material conductor usando técnicas convencionales o depositando material conductor y atacando químicamente de forma selectiva o retirando de cualquier otra forma el material conductor antes de atacar químicamente la capa dieléctrica.
Una disposición en variante genéricamente similar incluye un medio de interposición que incorpora una capa superior flexible similar a la capa superior 838 del medio de interposición explicado anteriormente con referencia a las figuras 11-14. Los terminales y conductores son posicionados sobre la superficie primera o inferior de esta capa, de forma que los terminales se encaren hacia el chip cuando la capa está en posición sobre el chip. El medio de interposición podrá incluir además una capa subyacente acomodaticia separada dispuesta entre la capa superior y la superficie frontal del chip, y también dispuesta debajo de los terminales, es decir entre los terminales y el chip. La capa acomodaticia podrá estar posicionada sobre la superficie del chip antes de la capa superior y los terminales están posicionados sobre la capa acomodaticia. En este caso, la capa acomodaticia podrá incorporar adhesivos en sus superficies superior e inferior para unir la capa superior al chip. Dado que la capa acomodaticia es blanda, la capa superior permanecerá flexible incluso cuando esté pegada al chip a través de la capa acomodaticia y los terminales serán a un amovibles con respecto a los contactos a la dirección paralela a la cara del chip. Alternativamente, la capa acomodaticia podrá estar formada a partir de un elastómero curado parcialmente como por ejemplo el denominado elastómero de silicona tipo "estado-B". Una vez que se ha ensamblado la capa superior, este material parcialmente curado podrá ser curado adicionalmente calentándolo, lo que origina que el elastómero se una a la capa superior y con la superficie del chip. En esta disposición, los terminales están dispuestos debajo de la capa superior. Para suministrar acceso a los terminales desde la superficie segunda o superior del medio de interposición, la capa superior de interposición es perforada aplicando energía radiante desde una fuente de energía radiante, como por ejemplo un láser alineado con los terminales para formar de dicha forma agujeros en alineación con los terminales. Una vez que los agujeros han sido formados, el subconjunto resultante podrá ser pegado a un sustrato en la misma forma que se ha aplicado anteriormente. Dichos agujeros podrán ser formados antes de que el medio de interposición esté conectado al chip, y por tanto podrá estar formado antes de que los terminales estén colocados sobre el medio de interposición. En una disposición en variante adicional, los terminales y los conductores podrán estar provistos sobre la propia capa acomodaticia.
El conjunto ilustrado en la figura 16 es similar al conjunto de la figura 15. Sin embargo las partes 8354 salientes de los conductores 8350 tienen unas extensiones hacia fuera que se proyectan más allá de los contactos 8330 periféricos del chip. Dichas extensiones salientes son fijadas a un elemento de fijación 8361. Aunque solamente un elemento de fijación 8361 es visible en la figura 16, debe apreciarse claramente que un elemento de fijación 8361 similar está provisto en cada borde del medio de interposición 8336, en la forma apreciada en la figura 17. Cada elemento de fijación sirve para reforzar y soportar las partes salientes de los conductores y para evitar la curvatura no deseada de los conductores en direcciones paralelas a las superficies del medio de interposición y el chip durante el ensamblado. Las terminales centrales 8348 y los conductores 8350 de contacto periféricos asociados con el medio de interposición 8336 están dispuestos sobre la primera superficie o superficie 8342 encarada al chip de la capa superior 8338 de interposición. Como mejor se aprecia en la figura 17, los elementos de fijación 8361 están conectados al medio de interposición 8336 mediante elementos puente 8363. Los elementos puente están dispuestos en localizaciones separadas alrededor de la periferia del medio de interposición. Preferentemente, el medio de interposición, los elementos de fijación y los elementos puente están formados como una unidad integral. Todos los componentes mencionados podrán ser partes de una lámina unitaria de material dieléctrico. De dicha forma, el medio de interposición 8336, los elementos de puente 8363 y los elementos de fijación 8361 podrán estar todos formados como parte de una cinta alargada 8381 (figura 17) que podrá incluir varios medios de interposición 8336 cada uno con su elemento de fijación asociado y elementos puente. La cinta podrá incluir también áreas 8383 de desecho o de recorte. Durante las diversas operaciones de ensamblado y manipulación, los medios de interposición y los chip podrán ser avanzados a través del procedimiento haciendo avanzar la cinta.
Unos elementos puente 8363 están dispuestos en las esquinas del medio de interposición. El chip 8320 usado en este conjunto incluye cuatro filas 8332 de contactos periféricos 8330, formando las filas una pauta genéricamente rectangular. Sin embargo, las filas de contactos periféricos se detienen cerca de las esquinas de esta pauta rectangular, de forma que las regiones de esquina de la pauta están sustancialmente libres de contactos 8330. Los elementos puente 8363 recubren dichas regiones de esquina y por tanto no cubren ninguno de los contactos 8330.
Cada elemento de fijación 8361 incluye una capa superior 8301 (figura 16). Cada elemento de fijación tiene un borde interior 8365 que se extiende genéricamente paralelo a un borde 8346 del medio de interposición, de forma que dichos bordes paralelos definen una ranura 8367 alargada entre el elemento de fijación y el medio de interposición. Las ranuras 8367 están alineadas con las filas 8332 de los contactos 8330 periféricos del chip. Los conductores 8350 de los contactos periféricos se extienden a través de las ranuras 8367, estando fijadas las extensiones 8354 hacia fuera de dichos conductores a los elementos de fijación 8361, de forma que cada conductor 8350 de contacto periférico está soportado por el medio de interposición y por el elemento de fijación.
Cada elemento de fijación 8361 tiene una sola fila de terminales exteriores 8372 extendidas genéricamente paralelas a la ranura 8367 adyacente. Los terminales exteriores 8372 están dispuestos sobre la primera superficie o superficie 8369 encarada al chip de la capa superior 8301 de cada elemento de fijación 8361. Los conductores 8374 de los terminales exteriores (figura 16) se extienden hacia el interior desde los terminales exteriores 8372 a través de las ranuras 8367. Cada uno de dichos conductores terminales exteriores tiene un extremo 8376 hacia el interior asegurado al medio de interposición 8336. De dicha forma, tanto los conductores 8372 terminales exteriores como los conductores 8350 de contacto periférico se extienden a través de la ranura 8367. Dichos conductores están intercalados entre sí, a lo largo de la longitud de cada ranura 8367.
Unos agujeros 8360 están provistos en el medio de interposición y en cada capa superior del elemento de fijación en alineación con los terminales centrales 8348 y terminales exteriores 8372, de forma que los terminales centrales y los terminales exteriores son accesibles desde las superficies segundas del medio de interposición y de los elementos de fijación, es decir desde la superficie encarada alejándose del chip.
El medio de interposición 8336 incluye una capa inferior 8340 acomodaticia, y cada elemento de fijación 8361 podrá incluir una capa inferior 8303 acomodaticia (figura 16). Todas las capas acomodaticias mencionadas podrán ser similares a las capas acomodaticias explicadas anteriormente y podrán incluir agujeros (no representados) para incrementar su acomodo. Las capas acomodaticias del medio de interposición y de los elementos de fijación podrán estar fijadas y ensambladas separadamente de dichos componentes o podrán ser incorporadas en la cinta 8381.
Los conductores y los terminales podrán estar formados en posición sobre el medio de interposición y sobre los elementos de fijación mediante un procedimiento de ataque químico similar a los descritos anteriormente. Una lámina de cobre o de otro metal podrá ser laminada a la lámina dieléctrica que formará últimamente la capa superior 8338 de interposición y las capas superiores 8301 del elemento de fijación y cubierta posteriormente con una pauta fotoprotector y atacada químicamente para formar los diversos terminales y conductores. Unos agujeros 8360 y unas ranuras 8367 podrán ser formados después de los terminales y los conductores mediante aplicación selectiva de energía radiante, en forma de una radiación de láser a la lámina para retirar selectivamente partes de la lámina. Alternativamente, las ranuras y agujeros podrán estar formados antes que los conductores y los terminales mediante grabado químico o punzonado mecánico de la capa dieléctrica. Los conductores y terminales podrán ser formados posteriormente aplicando y atacando químicamente de forma selectiva una capa metálica. En este caso, los agujeros y ranuras en la capa dieléctrica deberían estar temporalmente llenados con un medio protector para prevenir el ataque químico no deseado de los conductores y terminales al entrar el medio de ataque químico a través de los agujeros y las ranuras. Los conductores 8350 de contacto periférico y los conductores 8374 terminales exteriores son curvados hacia abajo, hacia la parte inferior del medio de interposición, dentro de las ranuras 8367. La curvatura hacia abajo de dichos conductores podrá ser formada mediante gofrado de la lámina usada para fabricar dichos conductores. De dicha forma, aunque cada conductor 8350 y 8347 se extiende dentro de una ranura 8367 desde la parte superior de las capas inferiores 83083 y 340 de los elementos de fijación y del medio de interposición, cada uno de dichos conductores se extiende hasta la parte inferior del medio de interposición. Antes de que el medio de interposición sea ensamblado al chip, un conjunto de elementos de soporte 8307 es yuxtapuesto con el chip 8320, de forma que uno de dichos elementos de soporte se encuentre a lo largo de cada borde 8309 del chip. Como mejor se aprecia en la figura 19, los elementos de soporte 8307 podrán estar provistos de un anillo o caja 8311 rectangular unitaria que podrá rodear de forma próxima los bordes del chip. Cada elemento de soporte tiene una superficie superior 8313 (figura 16) dispuesta para extenderse sustancialmente de forma coplanar con la superficie superior 8322 o frontal del chip. De dicha forma, el chip 8320 y los elementos de soporte 8307 podrán estar dispuestos sobre un portador plano 8315 y el grosor de los elementos de soporte podrá ser sustancialmente igual al grosor del chip.
Cuando se ensambla el medio de interposición al chip, el medio de interposición con los diversos terminales y conductores sobre el mismo es colocado sobre el chip, de forma que las ranuras, y por tanto los conductores, estén alineados con los contactos periféricos sobre el chip. Cada elemento de fijación 8361 recubre un elemento de soporte 8307 y está al menos soportado por dicho elemento. Una herramienta de unión es posteriormente avanzada dentro de cada ranura 8367 y enganchada con los conductores 8350 de contacto periférico y con los contactos 8372 de terminales exteriores, para forzar cada uno de dichos conductores y ponerlos en contacto con uno de los contactos periféricos 8330 sobre el chip. Se podrá aplicar calor, presión y energía ultrasónica a través de la herramienta para promover la unión. La disposición de los conductores dentro de las ranuras facilita en gran manera la operación de unión. La herramienta de unión 8355 podrá hacerse avanzar dentro de las ranuras 8367 y moverse a lo largo de la longitud de la ranura para unir todos los conductores a todos los contactos periféricos 8330 alineados con la ranura. Este proceso podrá ser repetido para cada ranura 8367. La herramienta podrá ponerse en contacto y pegar muchos conductores simultáneamente.
Una vez que los conductores han sido pegados a los contactos, se aplica un encapsulante debajo módulo dieléctrico (no representado). En un procedimiento de ensamblado en variante, las capas acomodaticias 8340 y 8303 podrán ser formadas por el encapsulante. De dicha forma el encapsulante podrá ser aplicado para penetrar entre el medio de interposición (no representado) y el chip para formar una capa acomodaticia 8340 entre el medio de interposición y el chip. El encapsulante podrá también penetrar entre los elementos de fijación 8361 y los elementos de soporte 8307 para formar capas acomodaticias 8303 y penetrar dentro de las ranuras 8367 para cubrir los conductores 8374 y 8350. El encapsulante podrá ser introducido bajo presión en un estado liquido o que pueda fluir y posteriormente curado. El medio de interposición, el chip y los elementos asociados podrán ser dispuestos en un molde durante este procedimiento y el molde podrá abrazar las áreas de desecho 8383 de la lámina o la cinta (figura 17) para limitar el flujo del encapsulante. El encapsulante podrá ser inyectado bajo presión usando técnicas de moldeo por inyección convencionales. Tras la encapsulación, el conjunto ilustrado en las figuras 16 y 17 podrá ser separado de la cinta y montado a un sustrato en sustancialmente la misma forma que los conjuntos explicados anteriormente. De dicha forma, tanto los terminales exteriores 8372 como los terminales centrales 8348 podrán ser unidos a las zonas terminales de contacto sobre el sustrato.
El conjunto ilustrado en las figuras 16 y 17 suministra un buen refuerzo de los conductores durante la fabricación. Además, los terminales exteriores suministran una capacidad de conexión incrementada. Aunque los elementos de fijación y los terminales exteriores se extienden hacia fuera más allá de los contactos periféricos sobre el chip, esta extensión hacia fuera o "en abanico" es mínima. Preferentemente, el conjunto con los elementos de fijación y los terminales exteriores ocupan un área en el plano paralela a la superficie del chip no más de aproximadamente 1,5 veces, y deseablemente no más que aproximadamente 1,2 veces el área ocupada por el propio chip.
Realización de la invención
Tal como se muestra en la figura 18, un conjunto de semiconductor según una realización de la invención tiene un medio de interposición 8436 dotado con elementos de fijación 8461, ranuras 8467 y terminales exteriores 8472 similares a los componentes correspondientes explicados anteriormente con referencia a las figuras 16 y 17. Los terminales exteriores 8472 están dispuestos sobre la segunda superficie de cada elemento de fijación, es decir, sobre la superficie dirigida alejándose del chip semiconductor 8420. El medio de interposición 8436 tiene también unos terminales centrales 8448 sobre la segunda superficie del medio de interposición. Cada terminal central 8448 está conectado a un conductor parcial 8450 y a un terminal de unión 8452. Igualmente, cada terminal exterior 8472 está conectado a un conductor parcial 8475 similar y a un terminal de unión 8477. Unas filas de terminales de unión 8452 y 8477 se encuentran en ambos lados de cada ranura 8467. Los terminales de unión están conectados a los contactos periféricos 8430 sobre el chip 8420 mediante una operación de unión por hilo similar a la explicada anteriormente con referencia a la figura 13. De nuevo, la disposición de los terminales de unión en filas facilita la operación de unión por hilo.
El chip 8420 tiene también contactos centrales 8431 dispuestos en la región central de la superficie frontal del chip. El medio de interposición 8436 tiene un agujero 8480 que cierra estos contactos centrales. Algunos de los terminales de unión 8452 asociados con ciertos terminales centrales 8448 están dispuestos adyacentes a los bordes del agujero 8480. Estos terminales de unión están conectados mediante uniones por hilo a los contactos centrales 8431 del chip, de forma que los contactos centrales, así como los contactos periféricos 8430, están conectados al sustrato a través de los terminales centrales 8448 del medio de interposición.
Los conjuntos según la invención podrán incluir elementos adicionales de protección mecánica y eléctrica. De dicha forma, una capa conductora eléctricamente de puesta a tierra, como por ejemplo una capa metálica, podrá estar incorporada en el medio de interposición para aislar eléctricamente los terminales del chip, y para suministrar un mejor control de impedancia a los conductores extendidos a lo largo del medio de interposición. Dicha capa conductora deberá estar separada de los terminales mediante una capa dieléctrica. El propio medio de interposición podrá incluir múltiples capas de terminales y conductores separados entre sí por capas dieléctricas intermedias. Dicha disposición permite que los conductores en el medio de interposición crucen unos sobre otros sin contacto entre sí, y permite disponer de más conductores y/o conductores más anchos en un área dada. Las capas más superiores de dicho medio de interposición podrán tener agujeros alineados con los terminales de las capas inferiores, para suministrar acceso a dichos terminales de las capas inferiores y permitir la conexión a un sustrato.

Claims (8)

1. Un conjunto de chip semiconductor, que comprende:
un chip semiconductor (8420) que tiene una superficie frontal; incluyendo dicha superficie frontal una región central y una región periférica que rodea dicha región central, presentado dicho chip contactos centrales (8431) dispuestos en dicha región central de dicha superficie frontal, y un elemento dieléctrico (8436) que se superpone a dicha superficie frontal y que presenta un agujero (8480) que encierra dichos contactos centrales (8431), caracterizado porque dicho elemento dieléctrico (8436) porta una pluralidad de terminales para interconectarse a un sustrato, porque al menos alguno de los terminales son terminales de contactos centrales (8448) que se superponen a dicha superficie frontal de chip, y porque al menos algunos de los terminales de contactos centrales (8448) están conectados a contactos centrales (8431) correspondientes en dicho agujero (8480) mediante acoplamientos de contactos centrales respectivos, comprendiendo cada uno un conductor parcial (8450) que conecta el terminal de contactos centrales (8448) a un terminal de unión (8452) y una unión por hilos entre el terminal de unión (8452) y el contacto central (8431).
2. Conjunto de chip según la reivindicación 1, en el que dichos acoplamientos de contactos centrales son flexibles y dichos terminales de contactos centrales (8448) pueden moverse con respecto a dicho chip.
3. Conjunto de chip según la reivindicación 2, en el que dicho elemento dieléctrico (8436) incluye una capa flexible, delgada y una capa acomodaticia de material que tiene un módulo de elasticidad bajo con respecto a dicha capa flexible, estando dispuesta dicha capa acomodaticia entre dichos terminales y dicho chip.
4. Conjunto de chip según la reivindicación 1, 2 ó 3, en el elemento dieléctrico (8436) tiene elementos de fijación (8461), ranuras (8467) y terminales externos (8472) dispuestos sobre superficies de los elementos de fijación dirigidas alejándose del chip semiconductor (8420), con los terminales externos (8472) conectados a contactos periféricos (8430) sobre el chip semiconductor (8420) situado dentro de las ranuras (8467) mediante acoplamientos de contacto periféricos respectivos que comprenden cada uno un conductor (8475) parcial que conecta el terminal externo (8472) a un terminal de unión (8477) y el contacto periférico correspondiente (8430).
5. Un procedimiento de fabricación de un conjunto de chip semiconductor, que comprende las etapas de:
suministrar un chip semiconductor (8420) que tiene una superficie frontal; incluyendo dicha superficie frontal una región central y una región periférica que rodea dicha región central, presentado dicho chip contactos centrales (8431) dispuestos en dicha región central de dicha superficie frontal, y
ensamblar un elemento dieléctrico (8436) que presenta terminales a dicho chip haciendo que el elemento dieléctrico (8436) se superponga a dicha superficie frontal de chip de manera que un agujero (8480) en el elemento dieléctrico (8436) encierra los contactos centrales (8431) del chip y una pluralidad de terminales de contactos centrales (8448) portados por dicha capa dieléctrica se superponen a la superficie frontal de chip y proporcionando acoplamientos de contactos centrales que conectan al menos alguno de los terminales de contactos centrales (8448) a contactos centrales (8431) en dicho agujero (8480) mediante la conexión de terminales de contactos centrales (8448) a terminales de unión (8452) mediante conductores parciales (8450) y uniendo por hilos los terminales de unión (8452) a los contactos centrales (8431) dentro del agujero (8480) en la capa dieléc-
trica.
6. Procedimiento según la reivindicación 5, en el que la etapa de proporcionar los acoplamientos de contactos centrales proporciona acoplamientos de contactos centrales y dichos terminales de contactos centrales (8448) pueden moverse con respecto a dicho chip.
7. Procedimiento según la reivindicación 6, en el que dicho elemento dieléctrico (8436) incluye una capa flexible, delgada y una capa acomodaticia de material que tiene un módulo de elasticidad bajo con respecto a dicha capa flexible, y la etapa de ensamblar el elemento dieléctrico con el chip dispone dispuesta dicha capa acomodaticia entre dichos terminales y dicho chip.
8. Procedimiento según la reivindicación 5, 6 ó 7 en el que el elemento dieléctrico (8436) tiene elementos de fijación (8461), ranuras (8467) y terminales externos (8472) dispuestos sobre superficies de los elementos de fijación dirigidas alejándose del chip semiconductor (8420), y el procedimiento comprende adicionalmente la etapa de proporcionar acoplamientos de contacto que conectan los terminales externos (8472) a contactos periféricos (8430) sobre el chip semiconductor (8420) situado dentro de las ranuras (8467) conectando los terminales externos (8472) a terminales de unión (8477) mediante conductores parciales (8475) y uniendo por hilos los terminales de unión (8477) a los contactos periféricos (8430) correspondientes.
ES03076966T 1990-09-24 1991-09-24 Conjunto de chip semiconductor y procedimiento de fabricacion del mismo. Expired - Lifetime ES2281598T3 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/586,758 US5148266A (en) 1990-09-24 1990-09-24 Semiconductor chip assemblies having interposer and flexible lead
US586758 1990-09-24
US07/673,020 US5148265A (en) 1990-09-24 1991-03-21 Semiconductor chip assemblies with fan-in leads
US673020 1991-03-21

Publications (1)

Publication Number Publication Date
ES2281598T3 true ES2281598T3 (es) 2007-10-01

Family

ID=27079801

Family Applications (3)

Application Number Title Priority Date Filing Date
ES91918245T Expired - Lifetime ES2167313T3 (es) 1990-09-24 1991-09-24 Ensamblajes de chip semiconductor, procedimiento de fabricacion y componentes para los mismos.
ES03076966T Expired - Lifetime ES2281598T3 (es) 1990-09-24 1991-09-24 Conjunto de chip semiconductor y procedimiento de fabricacion del mismo.
ES01200301.8T Expired - Lifetime ES2242704T5 (es) 1990-09-24 1991-09-24 Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos

Family Applications Before (1)

Application Number Title Priority Date Filing Date
ES91918245T Expired - Lifetime ES2167313T3 (es) 1990-09-24 1991-09-24 Ensamblajes de chip semiconductor, procedimiento de fabricacion y componentes para los mismos.

Family Applications After (1)

Application Number Title Priority Date Filing Date
ES01200301.8T Expired - Lifetime ES2242704T5 (es) 1990-09-24 1991-09-24 Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos

Country Status (11)

Country Link
US (7) US5148265A (es)
EP (3) EP0551382B1 (es)
JP (1) JP2924923B2 (es)
KR (1) KR970005709B1 (es)
AT (3) ATE211305T1 (es)
AU (1) AU8731291A (es)
CA (1) CA2091438C (es)
DE (3) DE69132880T2 (es)
DK (2) DK1353374T3 (es)
ES (3) ES2167313T3 (es)
WO (1) WO1992005582A1 (es)

Families Citing this family (600)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
KR930008891A (ko) * 1991-10-30 1993-05-22 정몽헌 온-칩 디카플링 캐패시터 구성방법
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
WO1994003036A1 (en) 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5854534A (en) 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6499216B1 (en) 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US6690186B2 (en) 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US6191368B1 (en) 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3487524B2 (ja) 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US7204848B1 (en) 1995-03-01 2007-04-17 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
EP0956745A1 (en) 1995-09-18 1999-11-17 Tessera, Inc. Microelectronic lead structures with dielectric layers
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5966592A (en) 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
US5714800A (en) * 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
KR100555341B1 (ko) 1996-10-17 2006-06-21 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법,회로기판및플렉시블기판
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6127724A (en) 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP3612155B2 (ja) 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
EP0886313A4 (en) 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
AU6121598A (en) * 1997-03-10 1998-09-29 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2924854B2 (ja) 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US5994781A (en) * 1997-05-30 1999-11-30 Tessera, Inc. Semiconductor chip package with dual layer terminal and lead structure
JP3639088B2 (ja) 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
AU8657598A (en) * 1997-08-01 1999-02-22 Minnesota Mining And Manufacturing Company Interposer/adhesive composite
JP3622435B2 (ja) 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US6335222B1 (en) 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
US6064114A (en) 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6468830B1 (en) * 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6303408B1 (en) 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6423907B1 (en) * 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
EP0948048A1 (en) * 1998-03-20 1999-10-06 Caesar Technology Inc. Chip scale package
US6324754B1 (en) 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6294407B1 (en) 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6309910B1 (en) 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
US5990566A (en) 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
US5951305A (en) * 1998-07-09 1999-09-14 Tessera, Inc. Lidless socket and method of making same
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
EP1035577A4 (en) * 1998-08-03 2006-04-19 Shinko Electric Ind Co WIRING SUBSTRATE, ITS MANUFACTURE AND SEMICONDUCTOR DEVICE
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6197664B1 (en) 1999-01-12 2001-03-06 Fujitsu Limited Method for electroplating vias or through holes in substrates having conductors on both sides
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6356958B1 (en) 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US6334942B1 (en) * 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
DE19909505C2 (de) * 1999-03-04 2001-11-15 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US6543131B1 (en) 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP4322347B2 (ja) 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
TW432650B (en) 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
KR20020011440A (ko) * 1999-06-17 2002-02-08 마이클 골위저, 호레스트 쉐퍼 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법
EP1061574A1 (en) * 1999-06-17 2000-12-20 Ming-Tung Shen Semiconductor device and method for manufacturing the same
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
KR100333384B1 (ko) 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6562636B1 (en) * 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6524381B1 (en) * 2000-03-31 2003-02-25 Flex Products, Inc. Methods for producing enhanced interference pigments
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
US7118493B2 (en) * 1999-11-01 2006-10-10 Callaway Golf Company Multiple material golf club head
US6291884B1 (en) 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
DE19954888C2 (de) * 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US20090100295A1 (en) * 2000-01-06 2009-04-16 Super Talent Electronics, Inc. Reliable memory module testing and manufacturing method
US6784024B2 (en) * 2000-01-18 2004-08-31 Micron Technology, Inc. Die attach curing method for semiconductor device
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001291822A (ja) * 2000-02-04 2001-10-19 Seiko Epson Corp 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2001230341A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP2001237348A (ja) 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
DE10012882C2 (de) 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6664621B2 (en) 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
JP2002057252A (ja) 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100336481B1 (ko) * 2000-08-11 2002-05-15 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6589819B2 (en) * 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
TW482328U (en) * 2000-12-13 2002-04-01 Via Tech Inc IC tray to prevent the IC encapsulant from being placed in wrong direction
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6469909B2 (en) * 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
SG99333A1 (en) * 2001-01-15 2003-10-27 Chuen Khiang Wang Packaging of a microchip device
TW567562B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
SG94734A1 (en) * 2001-01-15 2003-03-18 Chuen Khiang Wang Packaging of a microchip device
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
US6808958B2 (en) 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US6722896B2 (en) * 2001-03-22 2004-04-20 Molex Incorporated Stitched LGA connector
US6694609B2 (en) 2001-03-22 2004-02-24 Molex Incorporated Method of making stitched LGA connector
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6472251B1 (en) * 2001-04-09 2002-10-29 Delphi Technologies, Inc. Method for integrated circuit packaging
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
JP2002343478A (ja) 2001-05-16 2002-11-29 Tyco Electronics Amp Kk 電気コンタクトおよびそれを用いた電気接続部材
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US8089142B2 (en) 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6575766B1 (en) 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
KR101164671B1 (ko) * 2002-06-17 2012-07-11 헨켈 코포레이션 층간 절연 물질 및 미리 도포되는 다이 부착 접착제 물질
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
AU2003279215A1 (en) * 2002-10-11 2004-05-04 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6877992B2 (en) 2002-11-01 2005-04-12 Airborn, Inc. Area array connector having stacked contacts for improved current carrying capacity
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US7176044B2 (en) * 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
JP4208840B2 (ja) * 2002-12-17 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US6979208B2 (en) 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
DE10261876B4 (de) * 2002-12-20 2004-12-09 Solarc Innovative Solarprodukte Gmbh Herstellungsverfahren für Solarmodule mittels Leitkleber-Bonding und Solarmodule mit Leitkleberbrücken
US7179286B2 (en) 2003-02-21 2007-02-20 Boston Scientific Scimed, Inc. Stent with stepped connectors
DE10308095B3 (de) 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
EP1604401B1 (en) * 2003-03-07 2008-03-05 Nxp B.V. Semiconductor device, semiconductor body and method of manufacturing thereof
US7230339B2 (en) * 2003-03-28 2007-06-12 Intel Corporation Copper ring solder mask defined ball grid array pad
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US6905342B2 (en) * 2003-04-01 2005-06-14 Hewlett-Packard Development Company, L.P. Protected electrical interconnect assemblies
US6913343B2 (en) 2003-04-30 2005-07-05 Hewlett-Packard Development Company, L.P. Methods for forming and protecting electrical interconnects and resultant assemblies
US7083267B2 (en) * 2003-04-30 2006-08-01 Hewlett-Packard Development Company, L.P. Slotted substrates and methods and systems for forming same
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7224056B2 (en) * 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
US8489196B2 (en) * 2003-10-03 2013-07-16 Medtronic, Inc. System, apparatus and method for interacting with a targeted tissue of a patient
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7183643B2 (en) 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
KR20060123285A (ko) * 2003-11-10 2006-12-01 헨켈 코포레이션 저-ｋ 유전재료-함유 반도체 소자와 함께 사용되는 전자패키징 재료
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US20050110131A1 (en) * 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20050163966A1 (en) * 2004-01-23 2005-07-28 Chengalva Mahesh K. Surface mounting of components
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
EP1754256B1 (en) 2004-05-28 2012-01-11 Nxp B.V. Chip having two groups of chip contacts
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
DE102004027787A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
CN101053079A (zh) * 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US7208820B2 (en) * 2004-12-29 2007-04-24 Tessera, Inc. Substrate having a plurality of I/O routing arrangements for a microelectronic device
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US7456046B2 (en) * 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
EP1851798B1 (en) * 2005-02-25 2016-08-03 Tessera, Inc. Microelectronic assemblies having compliancy
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
TWI269420B (en) * 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
KR101003319B1 (ko) * 2005-11-15 2010-12-22 닛본 덴끼 가부시끼가이샤 반도체 패키지, 전자 부품, 및 전자 기기
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7679201B2 (en) * 2005-12-20 2010-03-16 Intel Corporation Device package
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
TWI329917B (en) * 2006-04-04 2010-09-01 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof
US20070290321A1 (en) * 2006-06-14 2007-12-20 Honeywell International Inc. Die stack capacitors, assemblies and methods
EP2054932A2 (en) 2006-08-17 2009-05-06 Nxp B.V. Semiconductor component and assembly with projecting electrode
WO2008020402A2 (en) 2006-08-17 2008-02-21 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7988720B2 (en) 2006-09-12 2011-08-02 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
JP5048420B2 (ja) * 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
DE102007042593B4 (de) * 2007-09-07 2018-10-31 Continental Automotive Gmbh Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
KR100794191B1 (ko) 2007-12-12 2008-01-11 주식회사 파이컴 탄성 변위에 따른 다수 개의 접속 소자의 정렬 방법
WO2009117345A2 (en) * 2008-03-17 2009-09-24 Henkel Corporation Adhesive compositions for use in die attach applications
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
DE112009001229B4 (de) * 2008-05-20 2015-10-29 E.I. Du Pont De Nemours And Co. Thermisch und dimensional stabile Polyimidfolien und Verfahren, die sich darauf beziehen
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US9164404B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8212346B2 (en) * 2008-10-28 2012-07-03 Global Foundries, Inc. Method and apparatus for reducing semiconductor package tensile stress
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
CN101925998B (zh) * 2009-01-22 2012-06-27 京瓷株式会社 元件搭载用基板及利用该基板的元件容纳用封装件
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
US8227918B2 (en) 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
US20110123796A1 (en) 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
EP2501740B1 (en) 2009-11-20 2016-03-16 E. I. du Pont de Nemours and Company Thin film transistor compositions, and methods relating thereto
US8698320B2 (en) * 2009-12-07 2014-04-15 Henkel IP & Holding GmbH Curable resin compositions useful as underfill sealants for use with low-k dielectric-containing semiconductor devices
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8854072B2 (en) * 2011-06-03 2014-10-07 Hai Dau High temperature-low leakage probe apparatus and method of manufacturing same
US8525338B2 (en) 2011-06-07 2013-09-03 Tessera, Inc. Chip with sintered connections to package
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR20140073559A (ko) 2011-10-03 2014-06-16 인벤사스 코포레이션 패키지 기판으로의 와이어 본드 없이 어셈블리에서 신호 단자의 복제 세트를 이용한 스터브 최소화
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
TWI501254B (zh) 2011-10-03 2015-09-21 Invensas Corp 用於具有正交窗之多晶粒導線結合總成之短線最小化
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
EP2764541A1 (en) 2011-10-03 2014-08-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
DE102011115886B4 (de) * 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8637992B2 (en) 2011-11-30 2014-01-28 Invensas Corporation Flip chip package for DRAM with two underfill materials
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
CN104718619A (zh) 2012-08-02 2015-06-17 泰塞拉公司 用于两个或更多个裸片的多裸片倒装堆叠
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
TWI487921B (zh) * 2012-11-05 2015-06-11 矽品精密工業股份有限公司 半導體封裝件之測試方法
WO2014071312A1 (en) * 2012-11-05 2014-05-08 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US8786069B1 (en) 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9154972B2 (en) * 2013-06-12 2015-10-06 Apple Inc. Methods and apparatus for testing electronic devices with antenna arrays
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
JP6215755B2 (ja) * 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9754910B2 (en) * 2014-06-05 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9543277B1 (en) 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
USD887998S1 (en) * 2017-02-17 2020-06-23 Stat Peel Ag Chip
US11652031B2 (en) * 2018-12-13 2023-05-16 Intel Corporation Shrinkable package assembly
TWI700499B (zh) * 2019-07-17 2020-08-01 美商第一檢測有限公司 晶片測試系統
TWI743907B (zh) * 2020-07-28 2021-10-21 華烽科技股份有限公司 預燒測試高電流提昇裝置

Family Cites Families (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3302067A (en) * 1967-01-31 Modular circuit package utilizing solder coated
DE1238459B (de) 1961-04-27 1967-04-13 Hoechst Ag Verfahren zur Herstellung von Carbonsaeureestern von ungesaettigten Alkoholen
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3426252A (en) * 1966-05-03 1969-02-04 Bell Telephone Labor Inc Semiconductive device including beam leads
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
US3474297A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Interconnection system for complex semiconductor arrays
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3680206A (en) * 1969-06-23 1972-08-01 Ferranti Ltd Assemblies of semiconductor devices having mounting pillars as circuit connections
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3680037A (en) * 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
US3772575A (en) * 1971-04-28 1973-11-13 Rca Corp High heat dissipation solder-reflow flip chip transistor
US3670091A (en) 1971-05-20 1972-06-13 Sqrague Electric Co Encapsulated electrical components with protective pre-coat containing collapsible microspheres
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
GB1387587A (en) * 1971-07-22 1975-03-19 Plessey Co Ltd Electrical interconnectors and connector assemblies
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
UST955008I4 (en) * 1974-08-19 1977-02-01 International Business Machines Corporation Flip chip structure including a silicon semiconductor element bonded to an Si3 N4 base substrate
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS5379335A (en) † 1976-12-24 1978-07-13 Hitachi Ltd Memory unit
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
DE2745571A1 (de) 1977-10-11 1979-04-19 Klippan Nv Vorrichtung zum buendeln von waren
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
FR2439478A1 (fr) 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4225900A (en) 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4268848A (en) 1979-05-07 1981-05-19 Motorola, Inc. Preferred device orientation on integrated circuits for better matching under mechanical stress
US5861670A (en) 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
SU1003396A1 (ru) 1980-02-08 1983-03-07 Институт коллоидной химии и химии воды АН УССР Электрический соединитель
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4371912A (en) 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4549247A (en) 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
CA1183280A (en) 1981-02-09 1985-02-26 Francis N. Sinnadurai Integrated circuit chip carrier
US4525921A (en) 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
FR2521350B1 (fr) 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4754316A (en) 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
DE3367699D1 (en) 1982-08-10 1987-01-02 David Brown Chip carrier
US4761681A (en) 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US4672737A (en) 1984-01-23 1987-06-16 Irvine Sensors Corporation Detector array module fabrication process
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4574470A (en) * 1984-03-19 1986-03-11 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
KR890004820B1 (ko) 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
GB8412674D0 (en) 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4631820A (en) 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS6159860A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体集積回路装置の製造方法
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4655524A (en) * 1985-01-07 1987-04-07 Rogers Corporation Solderless connection apparatus
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4628406A (en) * 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
DE3675321D1 (de) 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
JPS6253000A (ja) 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4949224A (en) 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4686998A (en) 1985-11-12 1987-08-18 Mediscan Research Limited Patient temperature and heartbeat rate monitoring system
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4700276A (en) 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4890152A (en) 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4734825A (en) 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
KR900007231B1 (ko) * 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPH0777247B2 (ja) 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
GB8626828D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Pressure contact interconnect from tape
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
US4801992A (en) 1986-12-01 1989-01-31 Motorola Inc. Three dimensional interconnected integrated circuit
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4990948A (en) 1986-12-27 1991-02-05 Canon Kabushiki Kaisha Flexible printed circuit board
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US4874722A (en) 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4862249A (en) 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4953005A (en) 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4933810A (en) 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector
KR880014671A (ko) 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP2567870B2 (ja) * 1987-09-17 1996-12-25 株式会社日立製作所 半導体記憶装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US5016138A (en) 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
JPH01129431A (ja) 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4841355A (en) 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4829405A (en) * 1988-03-14 1989-05-09 International Business Machines Corporation Tape automated bonding package
US4847146A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
US4987100A (en) 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
FR2634340B1 (fr) * 1988-07-13 1994-06-17 Thomson Csf Dispositif d'interconnexion entre un circuit integre et un circuit electrique, application du dispositif a la connexion d'un circuit integre notamment a un circuit imprime, et procede de fabrication du dispositif
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
US4939316A (en) 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5192716A (en) 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
JPH07114223B2 (ja) † 1989-03-07 1995-12-06 日本電気株式会社 半導体装置
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US4953060A (en) 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
US5089880A (en) 1989-06-07 1992-02-18 Amdahl Corporation Pressurized interconnection system for semiconductor chips
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5412247A (en) 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5504035A (en) 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体
US5217916A (en) 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5006922A (en) 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5123850A (en) 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
EP0454447A3 (en) 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
US5065227A (en) 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
CA2083514A1 (en) * 1990-06-08 1991-12-09 Joyce B. Hall Reworkable adhesive for electronic applications
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5173766A (en) 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5475920A (en) 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
AU8519891A (en) 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5377077A (en) 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5029325A (en) * 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
CA2050091C (en) 1990-10-03 1999-06-15 Richard C. Eden Electronic circuit and method with thermal management
US5117275A (en) 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5136366A (en) 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5379191A (en) 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5289346A (en) 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5252857A (en) 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5227583A (en) 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5161090A (en) * 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH05218281A (ja) 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5210939A (en) 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5266912A (en) 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5414298A (en) 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
EP0637070B1 (en) 1993-07-28 1997-09-24 The Whitaker Corporation Perimeter independent precision locating member for a semiconductor chip and method of making said member
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5431571A (en) 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
KR100218996B1 (ko) 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
US6190509B1 (en) 1997-03-04 2001-02-20 Tessera, Inc. Methods of making anisotropic conductive elements for use in microelectronic packaging
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Also Published As

Publication number Publication date
US6392306B1 (en) 2002-05-21
DE69132880D1 (de) 2002-01-31
US5148265A (en) 1992-09-15
AU8731291A (en) 1992-04-15
US6133627A (en) 2000-10-17
EP0551382A1 (en) 1993-07-21
US6465893B1 (en) 2002-10-15
WO1992005582A1 (en) 1992-04-02
CA2091438C (en) 2000-08-08
EP0551382B1 (en) 2001-12-19
ATE211305T1 (de) 2002-01-15
KR970005709B1 (ko) 1997-04-19
DE69133558D1 (de) 2007-03-15
EP1111672B2 (en) 2016-08-03
JP2924923B2 (ja) 1999-07-26
ATE297054T2 (de) 2005-06-15
EP1111672A3 (en) 2002-09-18
DE69133468T3 (de) 2016-12-29
US5347159A (en) 1994-09-13
ES2242704T3 (es) 2005-11-16
US6372527B1 (en) 2002-04-16
JPH06504408A (ja) 1994-05-19
DK0551382T3 (da) 2002-04-15
ES2167313T3 (es) 2002-05-16
EP1111672A2 (en) 2001-06-27
US20020011663A1 (en) 2002-01-31
EP1353374B1 (en) 2007-01-24
DE69133468T2 (de) 2005-10-13
ATE352870T1 (de) 2007-02-15
EP1111672B1 (en) 2005-06-01
DE69132880T2 (de) 2002-09-12
EP1353374A1 (en) 2003-10-15
DK1353374T3 (da) 2007-05-21
EP0551382A4 (en) 1993-09-01
ES2242704T5 (es) 2017-02-10
US6433419B2 (en) 2002-08-13
DE69133558T2 (de) 2007-11-29
CA2091438A1 (en) 1992-03-25
DE69133468D1 (de) 2005-07-07

Similar Documents

Publication Publication Date Title
ES2281598T3 (es) Conjunto de chip semiconductor y procedimiento de fabricacion del mismo.
US5679977A (en) Semiconductor chip assemblies, methods of making same and components for same
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
US5852326A (en) Face-up semiconductor chip assembly
US5258330A (en) Semiconductor chip assemblies with fan-in leads
US5148266A (en) Semiconductor chip assemblies having interposer and flexible lead
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
US20050218495A1 (en) Microelectronic assembly having encapsulated wire bonding leads
TW201110280A (en) Land grid array semiconductor device packages, assemblies including same, and methods of fabrication
KR100405248B1 (ko) 캐리어필름 및 그것을 사용한 집적회로장치
USH1267H (en) Integrated circuit and lead frame assembly
KR980006165A (ko) Ic패키지, ic프로브 카드, 코넥터 및 그들의 제조 방법