JP2924923B2 - 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品 - Google Patents

半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品

Info

Publication number
JP2924923B2
JP2924923B2 JP3516995A JP51699591A JP2924923B2 JP 2924923 B2 JP2924923 B2 JP 2924923B2 JP 3516995 A JP3516995 A JP 3516995A JP 51699591 A JP51699591 A JP 51699591A JP 2924923 B2 JP2924923 B2 JP 2924923B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
terminals
insert
chip
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3516995A
Other languages
English (en)
Other versions
JPH06504408A (ja
Inventor
カンドロス，イゴー・ワイ
ディステファーノ，トーマス・エイチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27079801&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2924923(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US07/586,758 external-priority patent/US5148266A/en
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of JPH06504408A publication Critical patent/JPH06504408A/ja
Application granted granted Critical
Publication of JP2924923B2 publication Critical patent/JP2924923B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Description

【発明の詳細な説明】 技術的分野 本発明は電子的実装技術に関し、より詳細には半導体
チップを組み込んでいるアセンブリに関し且つ斯かるア
センブリを製造するのに有用な方法及び部品に関する。
技術的分野 現在の電子デバイスは、通常多数の電子素子を組み込
んでいる「集積回路」と呼ばれている半導体チップを利
用している。これらのチップはこれらのチップを物理的
に支持し且つ各チップを回路の他の素子と電気的に相互
接続する基板上に固定されている。基板は１つのチップ
を保持するのに用いられる個別チップパッケージの一部
とすることができ且つ外部回路素子への相互接続のため
の端子を取り付けることができる。斯かる基板は外部回
路基板又はシャーシに固定することができる。あるい
は、いわゆる「ハイブリッド回路」においては、１つ又
はそれ以上のチップがこれらのチップと基板に固定され
ている他方の回路素子を相互接続するように構成されて
いる回路パネルを形成している基板に直接固定されてい
る。どちらの場合も、チップは基板上に確実に保持され
なければならず且つ基板に対する信頼性の高い電子相互
接続を提供しなければならない。チップ自体とその支持
基板との間の相互接続は、通常「第２レベル」相互接続
と呼ばれる基板と回路のより大きな素子との間の相互接
続と区別して、通常「第１レベル」アセンブリ即ちチッ
プ相互接続と呼ばれる。
チップと基板の間に第１レベル接続を提供するのに利
用される構造体はチップに対する所要電気相互接続の全
てを許容しなければならない。通常「入力−出力」即ち
「I/O」接続と呼ばれる外部回路素子に対する接続の数
は、チップの構造及び機能によって決定される。多数の
機能を実行できる改良されたチップはかなりの数のI/O
接続を必要とし得る。
チップ及び基板アセンブリの寸法は主要な問題であ
る。各斯かるアセンブリの寸法は電子デバイス全体の寸
法に影響する。チップ間の距離がより小さなよりコンパ
クトなアセンブリは、より小さな信号伝送遅延を与え、
従ってデバイスのより速い作動を可能にする。
チップを基板に接続している第１レベルの相互接続構
造体は一般的に、デバイス内の温度が作動中に変化する
ために、熱サイクルによって生じるかなりの歪を被る。
チップ内で消費される電力はチップ及び基板を加熱する
傾向があるため、チップ及び基板の温度はデバイスがオ
ンになる毎に上昇し且つデバイスがオフになる毎に下降
する。チップ及び基板は一般的に異なった熱膨張係数を
有する異なった材質から形成されているため、チップ及
び基板は一般的に異なった量だけ膨張し且つ収縮する。
これによりチップ上の電気接点はチップ及び基板の温度
が変化する時に基板上の電気接点に対して相対的に移動
する。この相対的移動によりチップと基板の間の電気的
相互接続が変形し、これらの電気的相互接続を機械的応
力の下に置く。これらの応力はデバイスの反復された作
動により反復的に適用され、電気的相互接続の破壊をも
たらし得る。電力が初めにチップに適用された時にはチ
ップの温度は基板の温度よりも急速に上昇し得るため、
熱サイクル応力はチップ及び基板が同様の熱膨張係数を
有する同様の材質から形成されている場合でも生じ得
る。
チップ及び基板アセンブリのコストも主要な問題であ
る。これら全ての問題が一緒になると、手におえない技
術的な課題をもたらす。主要な相互接続構造体及びこれ
らの問題に対処するための方法を提供するためにこれま
で種々の試みがなされてきたが、これらの試みのどれも
どの点においても真に満足するものではなかった。現
在、最も広く利用されている主要な相互接続方法はワイ
ヤボンディング、テープ自動化ボンディング即ち「TA
B」及びフリップチップボンディングである。
ワイヤボンディングでは、基板はリング上パターンに
配置された複数の電導接触パッド又はランドを有する上
面を有している。チップはリング状パターンの中心の基
板の上面に固定されているため、チップは基板上の接触
パッドに包囲されている。チップは面を上にした配置で
取り付けられており、チップの裏の面は基板の上面と対
向しており且つチップの前面は上方を向いて基板とは離
れているため、前面上の電気接点は露出している。チッ
プの前面上の接点と基板の上面上の接触パッドとの間に
は細いワイヤが接続されている。これらのワイヤはチッ
プから基板上の周囲接触パッドに向かって外方に延設し
ている。ワイヤ結合されたアセンブリでは、チップ、ワ
イヤ及び基板の接触パッドによって占められる基板の面
積はチップ自体の表面積よりもかなり大きい。
テープ自動化ボンディングにおいて、ポリマーテープ
にテープの第１面上に導体を形成する金属材質の薄層が
配設される。これらの導体は全体的にリング状のパター
ンに構成されており且つ全体的に半径方向に向ってリン
グ状パターンの中心から離れるように延設している。チ
ップは面を下に向けた構成でテープの上に置かれてお
り、チップの前面上の接点はテープの第１面上の導体と
対向している。チップ上の接点はテープ上の導体に結合
されている。一般的に、多数の導体のパターンがテープ
の長さ部分に沿って配置されており、１つのチップがこ
れらの個別パターンの各々に結合されているため、これ
らのチップは一旦テープに結合されると、テープを進行
させることにより連続ワークステーションを通して進め
ることができる。各チップが１つのパターンを構成して
いる金属導体に結合された後、チップ及びパターンのす
ぐ隣接の部分は封入され、金属導体の最外部は付加リー
ドに且つ極限基板に固定される。テープ自動化ボンディ
ングによりアセンブリには熱応力に対する良好な抵抗が
与えられるが、これはテープ表面上の薄い金属リードが
かなり柔軟であり、チップの膨張の際に、リードとチッ
プ上の接点との接合に有意な応力を課すことなくたやす
く曲がるためである。しかしながら、テープ自動化ボン
ディングに利用されているリードはチップから外方に半
径方向の「扇型」パターンに延設しているため、アセン
ブリはチップ自体よりもかなり大きくなる。
フリーチップボンディングでは、チップの前面上の接
点にはんだのかたまりが配設される。基板はチップ上の
接点の配列に対応する配列に配置された接触パッドを有
している。はんだのかたまりを有するチップは、その前
面が基板の上面に向いて、チップ上の各接点及びはんだ
のかたまりが基板の適切な接触パッド上に配置されるよ
うに逆さにされる。次にアセンブリは、はんだを溶かし
てチップ上の各接点を基板の対向する接触パッドに結合
するべく加熱される。フリップチップ構成は扇型パター
ンに配置されたリードを必要としないため、コンパクト
なアセンブリが供給される。接触パッドによって占めら
れる基板の面積はチップ自体の面積と略同じ寸法であ
る。更に、フリップチップボンディング技術はチップの
周辺の接点に限定されない。むしろ、チップ上の接点は
チップの前面のほぼ全体を覆ういわゆる「エリヤアレ
イ」に配置され得る。従ってフリップチップボンディン
グは多数のI/O接点を有するチップに用いるのによく適
している。しかしながら、フリップチップボンディング
によって製造されたアセンブリは熱応力にかなり弱い。
はんだ相互接続は比較的非柔軟性であり、チップと基板
の差異的な膨張の際に非常に高い応力を受け易い。これ
らの問題は特に比較的大きなチップに顕著である。更
に、チップを基板に取り付ける前にエリヤアレイの接点
を有するチップを試験及び作動又は「焼き付け」するの
が困難である。更に、フリップチップボンディングは一
般的に、はんだのかたまりに適切な空間を与えるために
チップ上の接点をユリヤアレイに配置することを必要と
する。フリップチップボンディングは一般的にもともと
ワイヤボンディング又はテープ自動化ボンディングに対
して設計され且つチップの周辺上に密接に離間された接
点の列を有するチップには適用することができない。
発明の要約 本発明の１つの特徴によって半導体チップアセンブリ
が提供される。本発明のこの特徴によるアセンブリは通
常、複数の面を有し且つ上記面の少なくとも１つの上に
接点を有する半導体チップを含んでいる。このアセンブ
リは更に、その上に端子を有するシート状の、柔軟性で
あることが好ましい素子を含んでおり、これらの端子は
チップ上の接点と電気的に接続されている。本発明のこ
の特徴によるアセンブリは、このシート状素子と上記端
子の少なくとも幾つかが上記チップの１つの面の上に置
かれ、上記端子は上記チップに対して可動であり且つこ
れらの端子のチップ方向への変位を可能にするが斯かる
変位に対向するための弾性手段が配設されていることを
特徴とする。上記端子と上記チップとの間にはしなやか
な層が配置されていることが最も好ましいが、これは上
記端子の上記チップの方向への移動の際に上記のしなや
かな層が圧縮されるようにするためである。
このしなやかな層はシート状素子の中に組み込むかあ
るいはシート状素子とは別に形成することができる。接
点は通常チップの前面又は上面に配置されている。シー
ト状素子及び端子はチップの上記前面の上に置かれ得
る。あるいは、シート状素子及び上記端子は上記チップ
の背面又は底面の上に置かれ得る。シート状素子の上の
端子ははんだボンディングによるのと同じようにして基
板上の接触パッドに接続することができる。端子が、従
って基板上の接触パッドがチップの前面又は背面の上に
置かれるため、アセンブリはコンパクトである。端子が
チップに対して平行な方向にチップに対して移動する能
力によりチップと基板の差異的な熱膨張が補償される。
端子のチップの面に向かう運動を蓄積する能力により
試験装置による端子の一時的な係合が非常に容易になり
且つアセンブリが基板に取り付けられる前にアセンブリ
の試験及び「焼付」が容易になる。本発明の更なる特徴
によると、しなやかな層は穴が散在しているしなやかな
材質のかたまりを含んでいる。各々の斯かるかたまりは
これらの端子の１つと整合しているのが望ましい。
本発明の更なる特徴により、その上に端子を有する柔
軟性のシート状素子を半導体チップに組み立てる段階及
び上記シート状素子の上の端子を上記チップ上の接点と
接続する段階を含む半導体チップアセンブリを製造する
方法が提供される。本発明のこの特徴による方法は、上
記シート状素子上の上記端子がチップの表面の上に置か
れるように上記組立段階が行われること及び上記チップ
と上記端子の間にしなやかな層が配置されることを特徴
とすることが望ましい。これらの方法は更に、複数の試
験プローブと上記端子との間に一時的な電気接点を確立
し且つ上記一時的電気接点を利用して上記チップを始動
せしめることによりチップを試験する段階を特徴とする
ことが最も好ましい。このしなやかな層によって、一時
的電気接点を確立する段階の間、上記中心端子の少なく
とも幾つかの上記チップの方向への変位が可能になる。
一時的電気接点を確立する段階は、複数の端子と試験つ
かみ具に固定的に接続されている複数の試験プローブと
の間に一時的接点を同時に確立する段階を含むのが好ま
しい。
本発明の更なる特徴によると、その上に端子を有する
柔軟性のシート状素子を含む半導体チップに組み立てる
ための部品であって、上記端子の下に置かれるしなやか
な層を特徴とする部品が提供される。このしなやかな層
は、低弾性率の材質のかたまり及びこの低弾性率の材質
のかたまりが散在している穴を含んでおり、この低弾性
率の材質のかたまりが上記端子と整合しており、上記し
なやかな層の穴が上記端子と整合していないことが好ま
しい。
本発明の更なる特徴によるチップアセンブリは前面を
有する半導体チップであって、この前面上に複数の接点
がパターン状に配置されている半導体チップを含んでい
る。前面上の接点のパターンは、前面上の「接点パター
ン領域」と本明細書で呼ばれる領域を包囲している。本
発明のこの特徴によるチップアセンブリはまた、チップ
の前面の上に置かれる本明細書で「挿入物」と呼ばれる
シート状誘電体素子を含んでいる。この挿入物はチップ
の方向に向いている第１面及びチップから向いている第
２面を有している。挿入物の領域はチップの接点パター
ン領域の上に置かれている。この挿入物は第１面から第
２面にその中を延設しているアパーチェアを有してい
る。この挿入物はまた、挿入物の第２面上にパターン状
に配置されている複数の電導端子を有している。これら
の端子の少なくとも幾つか、及び好ましくはこれらの端
子の大部分又は全てはチップ上の接点パターン領域の上
に置かれている挿入物の領域内に配置されている。各々
の斯かる端子はチップ上の１つの接点と関連している。
このアセンブリはまた、柔軟性の導電リードを含んで
いる。これらのリードは挿入物の中のアパーチェアを通
って延設するのが好ましい。各斯かるリードはチップの
関連の接点に接続されている接触端及び挿入物の第２面
上の関連の端子に接続されている接触端を有している。
これらのリード及び挿入物は、これらのリードの接触端
が少なくとも諸成分の差異的な熱膨張を補償するのに必
要な程度だけこれらの端子に対して相対的に可動となる
ように構成され配置されている。これらのリードは斯か
る移動を可能にするように柔軟性であることが望まし
い。挿入物自体は斯かる移動を容易にするべく柔軟性で
あることが最も好ましい。
本発明のこの特徴によるアセンブリは必要に応じて上
記に論じられたようにしなやかな層を含み得る。
これらのチップ、挿入物、端子及びリードを組み込ん
でいるアセンブリは挿入物の第２面に向けられている上
面を有する基板を含むより大きなアセンブリに組み込む
ことができる。
本発明のこの特徴による好ましいチップアセンブリは
コンパクトであり、多数の入力／出力接続体を有するチ
ップに利用し得る。挿入物の上の端子、及び基板上の対
応する接触パッドは、チップ自体の上の接点パターン領
域と実質的に同じ寸法の領域に配置されることが望まし
い。
これらの柔軟性のリードは、挿入物の上の端子と一体
的に形成され得るか、あるいは別に細いワイヤに形成さ
れ得る。これらのリードは柔軟性を増すために曲げられ
るのが望ましい。挿入物は、ポリィミド等の高分子材
料、フルオロポリマ、熱可塑性ポリマあるいはエラスト
マから成る薄い柔軟性シートであることが望ましい。こ
の構成によると、挿入物の曲がりによりリードの接触端
の端子に対する相対的な移動が容易になり、斯くしてア
センブリの熱サイクルに耐える能力に寄与する。アセン
ブリはまた、低弾性率を有するしなやかな誘電封入剤、
例えばエラストマ封入剤を柔軟性リードを全体的にある
いは部分的に覆うように含み得る。この封入剤は層の形
で提供され、封入剤層の穴が挿入物の第２面上の端子と
整合するようにし得る。端子と基板の接触パッドの間の
結合はこれらの穴を通して延設する。この封入剤は取扱
い及びサービスの間比較的繊細なリードを保護するが、
熱膨張の間のリードの曲がりあるいはチップと基板の相
対的運動のリードによる吸収を妨げない。
本発明の更に別の特徴によるチップアセンブリは中心
領域及びこの中心領域を包囲する周辺領域を含む前面を
有するチップを組み込んでおり、このチップは前面の周
辺領域の配置されている複数の周辺接点を有している。
このアセンブリは更に、チップ前面の中心領域の上に置
かれているシート状誘電体挿入物を含むことが好まし
い。挿入物がチップに向って下方に向いている第１面及
びチップから離れるように上方を向いている第２面を有
している。挿入物はまた、周辺接点の内方に配置されて
いるエッジを有している。例えば、挿入物はチップ前面
の中心部分のみの上に置かれ得る。複数の中心端子がこ
の挿入物の上に配置されており且つチップ前面の中心領
域の上に置かれている。アセンブリはまた、チップ上の
周辺接点の少なくとも幾つかを挿入物の上の中心端子の
少なくとも幾つかと接続している複数の周辺接触リード
を含むことが好ましい。各々の斯かる周辺接触リードは
斯くして挿入物の上に置かれ且つこれらの中心端子の１
つに接続されている中心端末及び挿入物のエッジの１つ
を越えて外方に突き出ており且つ周辺接点の１つに接続
されている接触端を有している。各周辺接触リードは周
辺接点の１つから内方に挿入物の上の中心端子の１つに
向かって延設している。これらの周辺接触リード及び好
ましくは挿入物も、これらの中心端子が差異的な熱膨張
によって生じる運動を許容するべく周辺接点に対して可
動となるように少なくとも部分的に柔軟性となってい
る。ここで再び、アセンブリは上記に論じられたしなや
かな層を必要に応じて含み得る。周辺接触リードは曲が
り部分を含むことが望ましい。
これらの周辺接触リード及び中心端子によって、挿入
物の上の端子がチップ上の周辺接点と境を接している領
域の内側に配置されている「閉じた扇型」の構成が与え
られる。通常、チップ上の周辺接点はチップの各エッジ
に沿って１つ又は２つの列に全体的に矩形のパターンに
配置されているため、チップ上の接点は互いに接近して
いる。対照的に、挿入物の上の端子は挿入物の第２面の
上に実質的に均等に配置され得る。中心端子はいわゆる
「エリヤアレイ」に配置され得る。従って、隣接端子間
の距離はチップ上の隣接接点間の距離よりも実質的に大
きくなり得る。挿入物上の隣接端子間の距離ははんだボ
ンディング及び隣接結合間のかなりの距離を必要とする
同様のプロセスを許容するのに十分大きくなり得る。
これらの周辺接触リードの幾つか又は全てはチップの
周辺接点を越えて外方に突き出ている外方延長部を有し
得る。アセンブリはこれらの外方延長部を保持するため
の固定手段を含み得る。例えば、１つ又はそれ以上の固
定素子を周辺接点の外方に配置することができ、各々の
斯かる固定素子を周辺接触リードの上の複数の外方延長
部に物理的に接続することができる。各々の斯かる固定
素子は各対の平行エッジが各々の斯かる固定素子と挿入
物との間の延長スロットを画成するように挿入物のエッ
ジの１つに全体的に平行に延設している内向エッジを有
する誘電体材質の全体的に平面のストリップであり得、
各周辺接触リードはこれらのスロットの１つを横切って
延設し得る。この構成によると、チップの周辺接点は固
定素子と挿入物との間のスロットと整合するように配置
し得る。この固定素子は、例えば固定素子と挿入物の間
をチップ前面の周辺の囲りの離間された位置で延設して
いるブリッジ素子によって挿入物に物理的に接続し得
る。これらの固定素子、ブリッジ素子及び挿入物は１つ
のシート状ユニットとして互いに一体的に形成し得る。
これらの固定素子によって製造作業の間及びサービスの
時に周辺接触リードに対する物理的強化が与えられる。
本明細書で「外側」端子と呼ばれる付加的な端子は固定
素子の上に配置することができ、これらのスロットを横
断して延設している外側端子リードによってチップ上の
周辺接点の幾つかに接続することができ、外側端子リー
ドの内向端は、スロット及び挿入物が協力して外側端子
リードに対しても補強を与えるように挿入物に固定され
ている。
これらのアセンブリは挿入物がチップ前面の中心領域
の上に置かれるようにシート状誘電挿入物をチップに組
み立てる段階を含む方法によって製造することができ、
挿入物の外向エッジはチップ上の周辺接点の内方に配置
されている。誘電体挿入物がチップ上に配置されると、
挿入物の第１面はチップに向かって下方に向いており且
つ挿入物の第２面はチップから離れるように上方に向い
ており、挿入物上の複数の中心端子はチップ前面の中心
領域の上に置かれる。この方法は更に、チップの周辺接
点の少なくとも幾つかと挿入物の上の中心端子の少なく
とも幾つかの間を複数の周辺接触リードで接続する段階
を含んでいるため、各々の斯かる周辺接触リードはチッ
プ上の周辺接点の１つから挿入物の上の中心端子の１つ
に向かって内方に延設する。この方法は更に、挿入物及
びチップに組み立てられる複数の接触パッドを有する基
板を組み立て且つ挿入物上の中心端子の各々を基板上の
接触パッドの１つと接続する段階を含み得る。
挿入物は挿入物がチップに組み立てられる前に予め製
造されたリードをその上に固定し且つ中心端子に接続せ
しめることができる。この場合、予め製造された接触リ
ードは挿入物がチップに組み立てられる時にチップ上に
配置される。斯かる予め製造された接触リードは熱圧縮
ボンディング又は同様のプロセスによってチップの接点
に電気的に接続され得る。あるいは、周辺接触リード
は、細いワイヤが供給されて接点と端子を接続するリー
ドに形成されるワイヤボンディング段階と同じように、
挿入物がチップに適用された後形成することができる。
固定素子はチップアセンブリに言及して上記で論じられ
たように配設され、そして固定素子は挿入物がチップ上
に置かれる前に挿入物に接続されることが好ましい。こ
の場合、固定素子は挿入物をチップ上に配置する段階の
間予め製造されたリードを支持し得る。
本発明の更に別の特徴による半導体チップアセンブリ
は互いに反対に向いている前面と背面を有し、エッジが
これらの面の間を延設している半導体チップを含んでお
り、このチップは前面の上に接点を有している。このア
センブリは更に、本明細書でチップの下に置かれる「裏
打ち素子」と呼ばれる全体的にシート状の素子を含んで
おり、この裏打ち素子はチップに向いている上面とチッ
プから離れるように向いている底面を有している。裏打
ち素子の中心領域はチップと整合している。裏打ち素子
には端子が配設されている。裏打ち素子の上の端子の少
なくとも幾つか、そして好ましくは全ては中心領域に配
置されているため、これらの端子はチップの底面の下に
置かれる。本発明のこの特徴によるアセンブリは更に、
チップ前面上の接点と裏打ち素子上の端子を相互接続し
ている導電リードを含んでおり、これらのリードはチッ
プのエッジに沿って延設している。裏打ち素子上の端子
がチップに対して可動となるために裏打ち素子とリード
は柔軟性であることが好ましい。斯くして、これらの端
子はチップの上面及び底面の平面に対して平行な方向に
チップの前面上の接点に対して可動であることが望まし
い。これらの裏打ち素子及びリードにより、背面のチッ
プに対する接続が与えられるため、チップは基板上に面
を上にした配置状態で固定することができる。しかしな
がら、裏打ち素子上の端子が中心領域においてチップ自
体と整合して配置されているため、基板に対する接続は
チップの下の領域においてなされ得る。従って、アセン
ブリはチップ自体よりもかなり大きくなる必要がない。
チップと裏打ち素子上の端子の間の相対的運動を許容す
る能力によって、アセンブリはチップと基板の間の差異
的な熱膨張を許容することができる。裏打ち素子上の端
子はまた、上記に論じられたようにチップの底面に向か
う方向にチップに対して相対的に可動であることが望ま
しく、アセンブリは底面に向かう端子の運動を許容する
が斯かる運動に抵抗するための弾性手段を含み得る。例
えば、アセンブリはチップの背面と端子の間に配置され
たしなやかな材質の層を組み込み得る。
アセンブリは裏打ち素子に接続されている少なくとも
１つの全体的にシート状のフラップを含むのが最も望ま
しい。各々の斯かるフラップはチップの前面に向かって
且つ裏打ち素子から離れるようにチップの１つのエッジ
に沿って上方に延設している。上記のリードの各々はこ
れらのフラップの１つに沿って延設しているフラップ部
分を含むことが望ましい。これらのフラップは裏打ち素
子と一体的に形成し得る。これらのフラップ及び裏打ち
素子は両方共、リードに制御されたインピーダンスを与
えるべく導電層及びこれらの導電層とこれらのリードと
の間に配置されている誘電体層を含むのが望ましい。斯
かる種類のアセンブリはチップ前面の周辺に隣接した列
に配列されている接点を有するチップに使用するのに特
に最適である。各フラップは接点の少なくとも１つの列
の近辺に向かって延設しているのが望ましい。各々の斯
かるフラップ上のリードのフラップ部分は接点の隣接し
た列に接続されている。斯かる接続は例えば、ワイヤボ
ンディング又はリードのフラップ部分とチップ上の接点
との間の直接接続によってなされ得る。しかしながらワ
イヤボンディングが用いられる場合でも、チップの接点
とリードのフラップ部分との間に延設しているワイヤは
短い。斯かる短いワイヤの結合は容易に適用することが
でき、比較的低いインダクタンスを有することができ
る。
このチップアセンブリはこれらのフラップとチップの
エッジとの間に配置されている１つ又はそれ以上の支持
素子を含むことが最も好ましい。これらの支持素子は互
いに協力してチップを包囲しているリング又は箱を構成
し得る。この箱はまた背面と裏打ち素子の間にチップの
背面の下に配置されている床素子を組み込み得る。アセ
ンブリがチップ背面の下に置かれている床素子を含む場
合、しなやかな層は床素子と端子との間に、例えば床素
子と裏打ち素子の間に配置し得る。これらの構成によっ
て、フラップの機械的支持及び相互接続の保護が与えら
れる。アセンブリを封入することにより更なる保護が与
えられ得る。
本発明の更なる特徴により、裏打ち素子、リード及び
支持素子のサブアセンブリを組み込んでいる成分が提供
される。これらの成分は箱を画成する支持素子を含んで
おり、且つ箱の両側に沿って上方に延設している裏打ち
素子に一体のフラップを含んでいることが好ましい。こ
れらのフラップに沿って延設している導体は箱の壁の上
エッジに隣接して予め配置される。アセンブリの製造に
おいて、チップは箱の中に配置され且つこれらの導体は
チップの端子に整合され得る。
上記に論じられたアセンブリは接触パッドを有する基
板と共により大きなアセンブリに組み込むことができ、
この基板の接触パッドは裏打ち素子上の端子に整合され
且つこれに接続される。斯かる接続は、例えば、これら
の端子と基板の接触パッドの間に配置されている電導結
合材料によってなされ得る。
本発明の更なる特徴によると、複数のチップアセンブ
リであって、各々が上記に論じられたような挿入物及び
裏打ち素子を含む複数のチップアセンブリを含む回路ア
センブリが提供される。本発明のこの特徴によると、チ
ップアセンブリは１つが他方の上に乗っている積み重ね
の状態に構成することができ、これにより最底チップア
センブリ以外の各チップアセンブリが他のすぐ下に隣接
するチップアセンブリの上に載るようにしている。各々
の斯かる上に乗っているチップアセンブリの裏打ち素子
の底面はすぐ下の隣接チップアセンブリの挿入物の第２
面に対向している。各々の斯かる上に乗っているチップ
アセンブリの裏打ち素子の上の内側端子の少なくとも幾
つかはすぐ下の隣接のチップアセンブリの挿入物の上の
中心端子に接続されているため、種々のチップアセンブ
リのチップは互いに電気的に接続されている。
本発明の更なる特徴、特性及び利点は添付の図面に関
連して行われる以下に記載の好ましい実施例の詳細な説
明からよりたやすく明白となろう。
図面の簡単な説明 第１図は、本発明の１つの実施例に斯かるチップアセ
ンブリの斜視線図である。
第２図は第１図における線２−２に沿って取られた部
分断面図である。
第３図は第２図に示されている領域の拡大部分図であ
る。
第４図は、第１図のアセンブリにおける特定の部品の
空間関係を示すレイアウト図である。
第5A図及び5B図は、第１図のアセンブリに利用されて
いる部品の製造における特定の作業を示す部分斜視線図
である。
第６図,7図及び８図の各々は、第１図のアセンブリの
製造のプロセスにおける特定の作業を示す部分斜視線図
である。
第９図は、本発明の更なる実施例に係る成分及びプロ
セス段階を示す第７図に類似の部分斜視線図である。
第10A図乃至11E図の各々は、本発明に係る更なる部品
製造プロセスにおける段階を示す部分斜視線図である。
第11図は本発明の１つの実施例に組み込まれている半
導体チップの平面線図である。
第12図は付加的部品に関連してチップを示す第11図に
類似の図である。
第13図は第12図に示されている諸部品の諸部分を示す
拡大部分一部断面斜視図である。
第14図は、付加的部品及びプロセス装置と共に第13図
に示されている諸部品を示す部分断面図である。
第15図は、本発明の更なる実施例に係るアセンブリ作
業を示す部分断面図である。
第16図は、本発明の更なる実施例に係るアセンブリを
示す部分一部断面斜視図である。
第17図は第16図のアセンブリを示す平面線図である。
第18図は、本発明の更なる別の実施例に係るアセンブ
リを示す平面線図である。
第19図は、第16図及び17図に係るアセンブリにおいて
用いられる特定の諸部品を示す部分平面図である。
第20図は、本発明の更なる実施例に係る任意のアセン
ブリの諸部分を示す第16図に類似の部分斜視図である。
第21図は１つの成分の平面斜視図である。
第22図は、第21図における線22-23に沿って取られた
拡大部分断面図である。
第23図は、第21図乃至22図の諸部品に用いられる更な
る部品の斜視線図である。
第24図は、第23図における線24-24に沿って取られた
部分断面図である。
第25図は、アセンブリプロセスの中間段階における第
21図乃至24図の諸部品を示す斜視線図である。
第26図は、第21図乃至25図の諸部品を組み込んでいる
最終アセンブリを示す部分一部断面斜視図である。
第27図及び28図は、本発明の付加的実施例に係る諸部
品を示す部分一部断面斜視図である。
第29図及び30図は、更に別の実施例を示す断面図であ
る。
好ましい実施例の詳細な説明 本発明の１つの実施例に係る各チップアセンブリは上
面22を有し且つ上面の上に配置されている接触パッド24
を有する硬質基板20を含んでいる。基板20にはまた、接
触パッド24の特定のパッドを相互接続している導線26が
配設されている。これらの接触パッド24は基板上に固定
されている半導体チップ28及び30並びに個別部品32等の
デバイスに対する接続パターンに全体的に対応している
基板の上面におけるパターン上に配列されている。基板
20はまた、ピン34等の外部接続体を有している。これら
の導線26はこれらが基板に固定された時にチップ28と30
を相互接続するべく且つまたこれらのチップを個別部品
32に且つ外部コネクタ34に特定の回路の機能のために適
切な様式で接続するべく所望パターンに種々の接触パッ
ド24を相互接続するように配列されている。少しの接触
パッド24、導線26及び外部接続体34のみが第１図に示さ
れているだけであるが、基板20は無限の数の接触パッド
24、導線26及び外部接続体34を有し得る。通常何百ある
いは何千ものこれらの素子が各基板に配設されている。
チップ28は全体的に平面の背面36及び全体的に平面の
前面38を有しており、電気的接点40（第２図）が前面38
上に配置されている。これらの電気的接点40はチップ28
の内部電子部品（図示せず）に電気的に接続されてい
る。チップ28は前面が下に向いている向きで基板20の上
に取り付けられており、チップの前面38は基板の面22の
上面に向いている。チップと基板の間には柔軟性のシー
ト状誘電体挿入物42が配置されている。挿入物42はチッ
プ28に向いている第１の全体的に平面の面44及びチップ
28から離れるように反対の方向に向いている第２の全体
的に平面の面46を有している。挿入物42は１つ又はそれ
以上の層を組み込み得る。挿入物は以下に更に論じられ
るようなしなやかな圧縮性の層を含むのが好ましい。挿
入物42はその第２面46の上に複数の端子48を有してい
る。各々の斯かる端子はチップ28上の接点40の１つに係
合しており且つ柔軟性リード50によって斯かる接点に接
続されている。各端子48はまた基板20の上の１つの接触
パッド24に係合しており、各端子ははんだ等の導電結合
材料のかたまり52あるいは導電ポリマによって関連の接
触パッドに結合されている。斯くして、チップ40上の接
点はリード50、端子48及びかたまり52を経由して基板上
の接触パッド24と相互接続している。
挿入物42はその第１面44からその第２面46に延設して
いるアパーチュア54を有している。各アパーチュア28上
の１つの接点40と整合している。各端子48はアパーチュ
ア54の１つに隣接して配置されている。各端子に係合し
ているリード50は関連のアパーチュア54内に配置されて
おり且つチップ上の関連の接点40に接続されている接触
端56を有している。各リード50はまた、関連の端子48に
接続されている端末58を有している。第２図の構造にお
いて、リード50は、各リードの端末50が関連の端子48と
併合するように端子48と一体的に形成されている。第２
図から最もよく判るように、各リード50はその接触端56
とその端末58の間で曲げられている。この曲率は挿入物
の面46及び48に対して垂直の方向になっている。アパー
チュア54の中には弾性誘電封入剤60が配置されており、
これにより封入剤がリード50の接触端56を覆い、従って
これらのリードと接点40との接合点を覆うようにしてい
る。
各リード50の接触端56は関連の端子48に対して相対的
に可動となっている。第３図から最もよく判るように、
リード50aの接触端56aはその通常の変形されていない位
置（実線で示されている）から挿入物42の面44及び46に
平行で且つチップ28の前面38に平行な方向に変位し得
る。例えば、接触端56aは56a′において破線で示される
位置に変位し得る。この変位はリード50の柔軟性によっ
て且つ挿入物42の座屈及びちりめんじわ（wrinkling）
によって可能となる。封入剤60はしなやかであり、リー
ド50の曲がり及び挿入物42の座屈及びちりめんじわに実
質的に抵抗しない。第３図において通常の変位しない位
置56aから変位した位置56a′に示されている変位によっ
てリード50は圧縮の下に置かれる。即ち、端末56aは位
置56aから位置56a′に移動する際に関連の端子48に向か
って全体的に移動する。この方向の移動は、特にリード
50の座屈によってよく許容される。各リードの接触端は
また他の方向に、例えば、関連の端子48から離れるよう
に位置56aから反対方向に且つこれらの方向に対して垂
直の方向に、第３図に示されている図面の平面に且つ平
面から出るように移動することもできる。挿入物の上に
形成されている予め製造されたリードは挿入物の面に平
行で且つチップの前面の平面に平行な方向に曲がること
ができる。これによりリードの柔軟性が増大する。各々
のリードの曲部は挿入物の中のアパーチュアの上に置か
れるのが望ましい。斯くして、リードの曲部は挿入物に
結合されない。従ってリードのこの部分は挿入物の変形
なしに接点と端子の相対的運動を許容するように曲がる
ことができる。
第４図から最もよく判るように、チップ28上の接点40
（第４図において各々ドットで記号化されている）はチ
ップ28の前面上でパターン状に配置されている。接点40
はチップ28の前面上の接触パターン領域62を共同で包囲
している。接触パターン領域の境界は第４図において破
線Ｂで示されている。接触パターン領域の境界は接点40
の全てを共同的に封入しているチップの前面に沿った虚
線の最短の組合せとして取り得る。第４図に示されてい
る特定の例において、この境界は全体的に矩形の形を取
る。接点40はチップ28の内部構造によって決定された位
置において接触パターン領域62にわたって配置されてい
る。接触パターン領域62は境界Ｂに隣接した周辺領域、
及び接触パターン領域の幾何学的中心64に隣接した中心
領域を含んでいる。接点40は周辺領域と中心領域の両方
に配置されている。通常、必ずしもそうではないが、接
点40は接触パターン領域62の全体にわたって実質的に等
しい間隔で配置されている。第４図において各々Ｘで記
号化されている端子48は、挿入物42の第２面46上で同様
のパターンで配置されている。端子40の少なくとも幾つ
かは接触パターン領域62の上にある挿入物面46の領域に
配置されている。端子64は挿入物の第２面46の上の端子
パターン領域66を包囲している。端子パターン領域66の
境界は、第４図において破線Ｔで示されている。この端
子パターン領域の境界は挿入物の第２面上の端子の全て
を共同的に囲むであろう虚線セグメントの最短の組合せ
として取られ得る。端子アレイ領域66の幾何学的中心は
接触アレイ領域の幾何学的中心64と一致しているかある
いは近似的に一致している。端子パターン領域66は接触
パターン領域62より実質的に大きくないことが望まし
い。即ち、端子領域の周囲は接触パターン領域62の周囲
の約1.2倍、そして最も好ましくは約1.0倍未満である。
別の形で述べると、最外端子48は接触アレイ領域62の境
界Ｂ内にあるいは近くに置かれているのが望ましい。端
子パターン領域66内に包囲されている全面積は接触パタ
ーン領域62内に包囲されている全面積の約1.4倍、そし
て最も望ましくは約1.0倍未満であるのが望ましい。斯
くして、接点48を端子40に接続しているリード50は接触
パターン領域の幾何学的中心64から離れるようにして
「扇型に開く」ようになっていない。通常、チップと挿
入物の表面に平行な方向に特定される接触パターン領域
の幾何学的中心64からの端子48の平均距離は、中心64か
らのチップ接点40の平均距離の約1.1倍で、通常約1.0倍
未満である。
第１図乃至第４図の構造に利用されている挿入物及び
リードは第5A図乃至第5B図に略示されているプロセスに
よって製造され得る。この手順では、端子48及びリード
50はアパーチュア54の形成の前に従来の印刷回路製造技
術によってシート状挿入物の第２面46の上に配置され得
る。斯くして、これらのリード及び端子は金属がメッキ
によって所望パターンに析出される加色法によってある
いはシート状挿入物42と金属の金層の両方を含むラミネ
ートから始まって、端子及びリードが所望される領域を
除いて金属を除去する減算法によって形成することがで
き、これにより所定の位置にある端子及びリードを有す
るシートを生じる（第5A図）。端子及びリードの形成の
後、第１面44から挿入物を通してエッチングすることに
よりあるいは第１面44の上の適切なスポットに焦点付け
されたレーザビーム等の放射エネルギを適用することに
よりリード50の接触端56と見当するアパーチュア54が形
成される（第5B図）。
挿入物、端子及びリードを組み込んでいる成分を製造
する更なる方法が第10A図乃至第10E図に示されている。
この方法では、アパーチュア54は挿入物42の中に形成さ
れており、アパーチュアの挿入物には挿入物の第２面46
上の接着剤の層302が配設されている。銅のシート304等
の導電シートが挿入物の第１面に適用されており、これ
によりシート304は接着剤302の上に置かれ且つシート30
4はアパーチュア54の上に置かれている。シート304の第
１面306は挿入物42に向けられており且つ挿入物の第２
面46に対向しており、接着剤層302はその間に配置され
ている。導電シートの第２面308は挿入物から離れるよ
うに向けられている。導電層304の第２面308の上には感
光レジスト組成の層310が適用されている。レジスト312
がアパーチュア54内の導電層304の第１面306を覆うよう
にするためにアパーチュア54内には第２レジスト組成31
2が置かれている。レジスト312は第10B図に示されてい
るように第２レジスト組成の層を挿入物42の第１面44に
適用することにより適用されるのが望ましい。レジスト
組成310と312は両方共いわゆる「ドライレジスト」、即
ち、他の構造に積層され得るレジスト組成のフィルムと
して提供され得る。レジスト組成312はレジスト組成が
アパーチュア54の中に流れ、これらのアパーチュアをか
なり充填するように圧力下で挿入物42の第１面44に積層
される。
第10C図に示されているプロセスの次の段階におい
て、第１レジスト層310は選択的に硬化し、仕上げ製品
における導電材料の所望パターンと対応するパターンの
硬化レジストを残すべく未硬化部分が除去される。斯か
る選択的硬化及びレジスト層の除去は公知の写真技術に
よって達成され得る。導電層304の第２面308上の残りの
レジストパターンは延長されたリード領域314及びこれ
らのリード領域と隣接している端子領域316を含んでい
る。各リード領域314の少なくとも一部分は挿入物内の
アパーチュア54の１つの上に乗っており、一方端子領域
316はこれらのアパーチュアの上に載っていない。１つ
のアパーチュアの上に載っている各リード領域314の部
分はアパーチュアよりも小さいため、各リード領域は関
連のアパーチュア54の一部分のみの上にしか載っていな
い。各リード領域54は、第10C図に示されているよう
に、アパーチュア54を横切って長さ方向に突き出ている
ことが望ましい。アパーチュア54内の第２レジスト材31
2も硬化することが望ましい。第２レジスト材が全体的
に硬化することができ、所定のパターン状に選択的に硬
化する必要がないため、この第２レジスト材は熱暴露に
よりあるいは他の非選択的硬化法によって硬化し得る種
類の材料であり得る。あるいは、第２レジスト材312は
写真的に硬化し得る。
第10D図に示されているプロセスの次の段階では、ア
センブリは層304の導電材料を溶かすことのできるエッ
チング材に侵漬され、これによりエッチング材がこの層
に接触するようにしている。エッチング手順の間、リー
ド領域314及び端子領域316における第１レジストが導電
層304の第２面308を保護する。挿入物42は端子領域316
における且つアパーチュア54の上に載っていないリード
領域314の領域の部分における層304の第１面306を保護
する。第２レジスト312はアパーチュア54の上に乗って
いるリード領域314の部分における第１面306を保護す
る。従ってエッチング剤は第１レジスト層310のリード
部分314と端子部分316によって覆われている導電層304
の部分を侵蝕しない。次に第１レジスト層310及び第２
レジスト312はレジストを侵蝕する溶剤に対する暴露等
の従来のレジスト分解プロセスによって除去される。こ
れにより導電層304の未侵蝕部分が挿入物42の第２面46
上にリード50及び端子48として残り、各リード50の接触
端56は関連のアパーチュア54の上に突き出し、各リード
の端末58は関連の端子48に接続される。
このプロセスは修正することができる。例えば、導電
層が挿入物の材料に対して十分な結合を形成している場
所では接着層302は省略することができる。また、パタ
ーン第１レジスト310は上記で論じられたような減算法
によって与えられる必要がないが、その代わり、レジス
トがスクリーン印刷によるのと同じようにしてその領域
のみに適用されてパターンを形成する加色法によって与
えられ得る。リード50及び端子48のこの種類のエッチン
グプロセスによる形成は特に、アパーチュア54と良好な
見当で細いリードを形成するのに有用である。また、ア
パーチュア54は予め形成されるため、アパーチュアの形
成中にこれらのリードを破損する可能性がない。
挿入物及び端子及び接点のアセンブリは実質的に連続
のシート又はストリップ状に形成される。第６図に示さ
れているように、これらの挿入物は、複数の挿入物42が
テープに沿って長さ方向に離間しており、各々の斯かる
挿入物はその上に端子48及びリード50を有している連続
テープ70の形に与えられ得る。テープ70は挿入物42に対
して用いられる材質の単シートの形を取るかあるいは各
々が裏打ち等に固定されている１つ又はそれ以上の挿入
物を構成している斯かる材質の別々の片を含み得る。テ
ープ70はスプロケット穴（図示せず）あるいは半導体チ
ップのテープ自動化ボンディングのためにテープ上に一
般的に利用される特徴等の他の特徴を有し得る。
本発明に係る組立方法によると、テープ70は下流方向
に（第６図に示されているように右方向に）進み、チッ
プ28は各チップの１つの挿入物42への且つ関連の端子及
びリードへの組立の際にテープに接続される。これらの
チップは、以下に論じられるように更なる作業を通して
この後テープと共に下流に運ばれる。
第７図を見ると最もよく判るように、その上に端子48
及びリード50が載っている各挿入物は、チップ28と並置
され、チップは各アパーチュア54がチップの１つの接点
40と整合するように挿入物と整合する。挿入物42及びチ
ップ28は共に運ばれるため、挿入物の第１面44はチップ
の前面38の上に載り、これらの接点は挿入物のアパーチ
ュア54の中に受けられる。各リード50の接触端56は初め
は挿入物の第２面46の平面内に実質的に置かれている。
ツール74は、接触端56を下方にその下に置かれているア
パーチュア54の中に且つ関連の接点40に向かって変形せ
しめるために各リードの接触端56に係合するように進
む。ツール74は実質的に従来の熱ボンディングツール、
熱音波ボンディングツール、超音波ボンディングツー
ル、圧縮ボンディングツール、あるいはテープ自動化ボ
ンディング又はワイヤボンディングに一般的に用いられ
る種類のツールであり得る。ツール74を各アパーチュア
54の中に進めることにより、リードの接触端はアバーチ
ェア内で処理され、チップ上の接点40に結合される。第
７図には１つのツール74しか示されていないが、このボ
ンディング作業は多重作業で行うことができ、リード50
の多く又は全ては関連の接点に一度に結合される。
これらの接点及びリードが互いに結合されると、挿入
物及びチップは更なるステーションに進み、そこで封入
剤60が各アパーチュア54内に適用される。封入剤60は、
従来の滴下装置によって滴下され得る。第８図において
最も良く判るように、封入剤60の各液滴は関連のリード
の接触端56を包うが、関連の接点48は覆われないで残し
ておく。この封入剤はリードの比較的敏感な接触端56及
び端子40との比較的敏感な整合点を保護する。一旦封入
剤が適用されると、挿入物、リード、端子及びチップの
アセンブリは試験ステーションに進む。第８図に示され
ているように、チップ28を含んでいるアセンブリが試験
される。この試験はチップの端子48を通しての外部電子
試験デバイス（図示せず）への接続を含み得る。この試
験デバイスはチップを「焼付」且つ潜在的な欠陥は何で
も検出するべくかなりの期間にわたって電力下でチップ
を作動するように構成され得る。一般的に、多数の接続
を同時にチップに対して確立すべきである。第８図に示
すように、これはプローブ76を端子48に適用することに
より達成され得る。プローブ76はいわゆる（しなやかで
ない）プローブであり得る。即ち、プローブは、（第８
図に示されるように上方に且つ下方に）チップ28に向か
って且つチップ28から離れるような方向に一致して移動
するように構成され得る。これらのプローブ76はプロー
ブの互いに対する相対的な垂直位置が固定されるように
共通の把持具（図示せず）に取り付けられる。斯かる型
式の「しなやかでない」プローブアレイは、プローブ間
の所要の離間（端子48の離間）が比較的小さい場合に特
に便利である。しかしながら、プローブ76の寸法におけ
る及び／又は端子48又はチップ28の寸法における非均一
性によってプローブ76の１つ又はそれ以上は他方のプロ
ーブがそれらの端子に係合する前に関連の端子48に係合
してしまうことがある。各端子48が関連のプローブ76に
よってチップ28への方向に僅かに変位できるようにする
ために挿入物42はしなやかであることが望ましい。各端
子48の下の挿入物42の領域は斯かる変位を許容するため
に僅かに圧縮する。これによりプローブ76の全てはどの
プローブにも過大な負荷を課すことなくそれらの関連の
接点48に係合することができる。
端子48は、各接点76による係合のために比較的大きな
面積を与えるべく且つ斯くして挿入物の面に平行な方向
への接点の妥当な量の不整合を許容するべく、チップ上
の接点よりも大きくなり得る。各チップは基板との組立
に先立ちこのようにして試験できるため、チップにおけ
る欠陥、挿入物に関連する端子及びリードにおける欠陥
及びリードとチップの間のボンドにおける欠陥をチップ
が基板に一体化される前に試験することができる。
試験作業の後、チップ及び挿入物は基板と一体化す
る。チップと挿入物のアセンブリは、挿入物の第二面及
び端子48が基板の上面に対向し、各端子48が基板上の１
つの接触パッド24に対向するように配向される。対向す
る端子48と接触パッド24の間にははんだのかたまりが適
用され、「はんだリフロー」作業において溶かされ、こ
れによりはんだが接触パッドと端子との間に確実な接合
点を形成し、且つはんだのかたまりが、第２図に示され
ている配向においてチップと挿入物のアセンブリを基板
20の上で支えるようにしている。このはんだの適用及び
リフローの作業は従来のフリップチップボンディングの
はんだ適用及びリフロー作業と実質的に同じ方法で実行
され得る。斯くして、はんだのかたまりは初めは、チッ
プと挿入物のアセンブリが基板に一体化される前に基板
の接触パッド24に適用され得る。あるいは、はんだは端
子48に適用されてリフロー作業において接触パッド24に
結合され得る。フラックスは通常はんだリフロー作業に
おいて採用される。はんだのかたまりがチップと挿入物
の表面のアセンブリを基板の上で支えているため、挿入
物と基板の間には空隙80が存在する。フラックスの残渣
は洗浄液をこの空隙に通すことによりアセンブリから洗
い流される。
本発明の更なる実施例に係る組立て方法において、挿
入物42には挿入物がチップ28と一体化される前にはリー
ドが配設されない。その代わり、挿入物がチップと組み
立てられた後、別に形成された細いワイヤの片を端子48
に且つ接点40に結合することによりリード50′が適用さ
れる。リード50′は柔軟性があり且つ弯曲しており、各
接点40及びリード50′の関連の接触端が熱膨張を許容す
るべく関連の端子48に対して相対的に移動できるように
するために上記に論じられたように変形するように構成
されている。第９図に示されている実施例では、接着層
81が挿入物の第一面とチップの前面の間に配置されてい
る。
第９図に示されているサブアセンブリには、挿入物42
の第二面46を実質的に全体を覆い、従ってアパーチュア
54を充填し且つリード50′を覆う層の形にある封入剤
（図示せず）が更に配設され得る。この層には端子48と
整合されている穴が配設されている。これらの穴は、こ
の層をスクリーン印刷等の選択的な塗布プロセスに適用
するかあるいはこの封入剤層を選択的硬化プロセスに適
用することにより封入剤層をエッチングすることにより
形成することができる。斯くして、封入剤は紫外線又は
他の放射エネルギによって硬化することができる。封入
剤は挿入物の全体にわたりあるいは端子48の全体にわた
って配置され得る。封入剤の適用の後、端子48の上にあ
る層の領域が未硬化のままを保つように放射エネルギが
選択的に適用され得る。これらの層は次に、洗浄あるい
は比較的おだやかなエッチング作用によって除去され、
端子48と整合している穴が残る。あるいは、封入剤層は
非選択的に硬化され、次にレーザ光等の放射エネルギを
端子48と整合して適用することによりこれらの部分が除
去され得る。封入剤層のこれらの穴の中には導電性ボン
ディング剤のかたまりが配置される。これらのかたまり
は次に基板の接触パッド（図示せず）と係合し、加熱さ
れ、これによりボンディング材が第２図に示されている
アセンブリのはんだボンドと類似の様式で各端子48と基
板上の関連の接触パッドとの間にボンドを形成するよう
にしている。
チップは、周辺に、即ちこれらの接点の全てがチップ
の周辺に隣接して、従って接触パターン領域の周辺に隣
接して配置されている所に配置されている接点を有し得
る。接点アレイの幾何学的中心に隣接している接触パタ
ーン領域の中心領域は接点がなくてもよい。斯かるチッ
プによると、挿入物上の端子は「扇が閉じた」パターン
に、即ち、接触アレイの幾何学的中心から挿入物上の端
子への平均距離がこの幾何学的中心からチップ上の接点
への平均距離より小さい場所に構成され得る。これらの
端子の幾つかは接触パターン領域の中心の接点がない領
域の上にある挿入物の領域上に配置されている。この配
置により、接触パターン領域に等しい領域の上に端子の
実質的に均一の分布が配設される。これにより、隣接し
た接触間の離間よりも大きな離間が隣接端子間に与えら
れる。斯かる構成により、周辺接点アレイを有するチッ
プの基板上の接触パッドのエリヤアレイとの接続が可能
となる。斯くして、テープ自動化ボンディング等の従来
のボンディングプロセスに元々意図されたチップはフリ
ップチップボンディングに用いられるものと類似のコン
パクトな接触パッドアレイを有する基板にたやすく且つ
経済的に適合することができる。
チップは、全てが同一の設計かあるいは異なった設計
の複数のチップを組み込んでいるウェハの形に配設され
得る。ウェハを構成している個別チップの上には個別の
別の挿入物を配置することができ、これらの挿入物は上
記に論じられたようにこれらのチップに組み立てること
ができる。この作業において、各チップ上の接点はリー
ド及び各挿入物の端子に固定される。挿入物がチップに
固定された後、望ましくは各挿入物のリードと各チップ
の接点との接続が封入された後、これらの個別チップ
は、例えば従来のウェハ切断装置あるいは挿入物なしに
個別チップを切断するのに通常用いられている「さいの
目切り」装置を用いてウェハを切断することによりウェ
ハから且つ互いから分離される。この手順により、各々
が個別基板に固定され得る複数のチップと挿入物のサブ
アセンブリが生じる。
あるいは、複数のチップを組み込んでいるウェハを複
数の挿入物を組み込んでいるシートに組み立てることが
できる。再び、各チップ上の接点は端子及び特定のチッ
プの上に乗っている１つの個別挿入物のリードに固定さ
れる。ウェハ及びシートは、各々がチップと挿入物を含
んでいる個別サブアセンブリを提供するべく、この作業
の後に、望ましくはリードを封入した後に切断される。
挿入物はまた、挿入物等の複数の挿入物を組み込んで
いるシートの形に且つ基板を含む完成されたアセンブリ
上のチップの位置に対応する所定の相対的位置に配設さ
れ得る。チップは個別挿入物に固定され且つ複数のチッ
プと複数の挿入物のシートのアセンブリ全体は基板に固
定され得る。斯かるアセンブリにおける各挿入物は上記
に論じられたような端子とリードのパターンを組み込ん
でいるのが望ましい。この異形のアセンブリの手順によ
って、基板に結合される前に複数のチップのより大きな
サブアセンブリへの結合が行われる。
本発明の更なる実施例に用いられている半導体チップ
820は面の幾何学的中心に隣接した中心領域824及び面82
2と境を接するエッジ828に隣接した周辺領域826を有す
る全体的に平面の前面822（この面は第11図に見られ
る）を有している。チップの前面又は接点支持面822は
チップの上部を画成していると見なされる。斯くして、
方向を規定する上で、前面822を指し且つチップから離
れる方向、即ち、第11図を見る者に向かって図面の平面
を指す方向は上方の方向である。下方の方向はその反対
方向である。半導体チップアセンブリに関する現在の開
示に用いられているように、斯かる用語はこの慣例に基
づいて理解されるべきであり、通常の重力的な見解に対
する任意の特定の方向を意味するものと理解されるべき
ではない。チップ820はまた、列832に配置されている複
数の周辺接点830を有しており、チップの各エッジ828に
は斯かる１つの列が隣接している。これらの列832は互
いに交差していないが、その代わりチップの隅からかな
りの距離で終端しており、これにより隅834が周辺接点8
30を欠くようにしている。チップ前面822の中心領域824
も接点がない。各列832における接点830は、通常中心か
ら中心が約100乃至約250マイクロメートルの非常に最近
したインタバルで離間している。この中心から中心の離
間はワイヤボンディング又はテープ自動化ボンディング
にとって適切である。このチップ構成はワイヤボンディ
ング又はテープ自動化ボンディングシステムに用いられ
るように元々意図された高いI/O計数チップにとって典
型的である。
本発明の１つの実施例に係る組立方法において、シー
ト状誘電体挿入物836がチップ820に組み立てられる。挿
入物836は比較的高い弾性率を有する材料の薄いシート
によって形成されている柔軟な上層838（第13図）及び
比較的低い弾性率を有する材料から形成されているしな
やかな底層840を含んでいる。上層838の高弾性率材料は
ポリィミド又は他の熱硬化ポリマ等のポリマ、フローロ
ポリマあるいは熱可塑性ポリマであり得る。底層840の
しなやかな低弾性率材料はエラストマであり得る。この
低弾性率材料はショアＡ押込コード約20乃至70のやわら
かなゴムに匹敵する弾性特性（弾性率を含む）を有して
いる。挿入物836は底層840によって画成されている第１
即ち底面842並びに上層838によって画成されている第２
即ち上面844を有している。底のしなやかな層840はこの
低弾性率材料のかたまり843が散在している穴又は空隙8
41を含んでいる。
挿入物836は面842及び844と境を接しており且つその
間に延設しているエッジ846を有している。挿入物はま
た、第２即ち上面844の上に分布されている複数の中心
端848を有している。端子848は端子848が「エリヤアレ
イ」を構成するように表面844の上に実質的に均一のス
ペースで配置されている。上面844の平面における挿入
物836の寸法は前面822の平面におけるチップ820の対応
の寸法よりも小さくなっている。中心端子848の数は半
導体チップ上の周辺接点830の数に略等しくなり得る。
それにも拘らず、隣接している中心端子848の間の中心
から中心の直線距離はチップ上の隣接の周辺接点830の
間の中心から中心の距離よりも実質的に大きくなってい
るが、これは中心接点848が少しの列のみに集中されて
いるのではなく実質的に均一に分布されているからであ
る。各中心端848はしなやかな層840における低弾性率の
かたまり843の１つに整合されており、一方しなやかな
層における穴841は中心端848と整合されていない。この
実施例の異形において、これらの穴は端子848と整合さ
れ得る。更なる異形において、これらの穴は互いに連続
となることができ、一方、低弾性率材料のかたまりは斯
かる連続した穴によって全体的に包囲される別々のポス
ト又は柱であり得る。
第13図に最も良く示されているように、各中心端子84
8は中心端子と一体的に形成されている部分リード50及
びボンディング端子852と接続されている。中心端子84
8、部分リード50及びボンディング端子852は実質的に任
意の導電材料から形成され得るが、銅及び銅合金、貴金
属及び貴金属合金等の金属材料から形成されることが好
ましい。これらの部品は通常、従来の写真平板エンドエ
ッチング又は沈着枝術によって挿入物836の上面即ち第
２面844に構成される。ボンディング端子852は挿入物の
エッジ846に隣接した列54に構成されている。第12図に
最もよく示されているように、ボンディング端子の４つ
の斯かる列54が存在し、その１つは挿入物の各エッジに
隣接している。
本発明のこの実施例に係る組立方法において、その上
に予め形成された端子848、部分リード50及びボンディ
ング端子852を有する挿入物836がチップ820上に配置さ
れ、これにより挿入物の第一面842がチップの前面822に
対向し且つ挿入物のエッジ846がチップ上の周辺接点830
の列832の内方に配置されるようにしている。ボンディ
ング端子852は従来のワイヤボンディング作業によりチ
ップ上の接点830に電気的に接続される。チップ上の周
辺接点830の列に平行な且つ隣接している列におけるボ
ンディング端子852の構成により、ワイヤボンディング
プロセスが実質的に容易になる。ワイヤボンディング作
業において通用された細い柔軟なボンディングワイヤ85
6は挿入物の上のボンディング端子852及び部分リード50
と融合して、チップの周辺接点から挿入物上の中心端子
に延設している複合リードを形成する。第13図に基づい
て最も良く理解されるように、各々の斯かる複合リード
は１つの周辺接点830から中心通路における関連の中心
端子848に内方に延設している。各々の斯かる複合リー
ドは挿入物のエッジ846を横断して延設している。
プロセスの次の段階において、シリコンラバー又は他
の流延可能エラストマ858等の低弾性率誘電体封入剤又
ははんだマスキング材料（第14図）が挿入物とチップの
上に且つボンディングワイヤ856の上に適用される。封
入剤は穴860を挿入物上の中心端子848の各々に対して整
合するように残すべく適用される。これは、第９図のア
センブリに言及して上記に論じられたように達成し得
る。この段階において、アセンブリは比較的凹凸があり
たやすく取り扱うことができる。斯くして、ワイヤ856
は封入剤によって完全に保護される。
封入剤858が適用される前あるいは後で、アセンブリ
内でなされるチップ及び接続の全ては、中心端子848へ
の一時的電気接続を行うことにより試験することができ
る。中心端子848はかなりな中心から中心への距離にあ
るため、これは第14図に略示されている複数のプローブ
セット862等のプローブとたやすく接触し得る。更に、
挿入物の底層840はしなやかであるため、各中心端子848
はチップ820の前面822に向かって且つ離れるように変位
可能である。斯くして、底層はプローブセット862の先
端864によって圧縮することができる。これにより、複
数のプローブと複数の中心端子との間の良好な電気的接
触を一度に行うことが非常に容易になり、従ってアセン
ブリのチップと他の部品の電気的試験を容易に行うこと
ができる。しなやかな層840のこの構成はこの作業に寄
与している。低弾性率の各かたまり843によって整合さ
れた端子848に裏打ち及び支持が与えられる。試験プロ
ーブセット862の先端864が端子に係合すると、各かたま
り843は垂直方向に圧縮され、従ってチップの平面に対
して平行な水平方向に膨張する傾向にある。穴841は斯
かる膨張に対して空きを与える。各端子848は実質的に
他の端子から独立してチップの方向に下方に移動するこ
とができる。しなやかな層840は隣接端子間及び／又は
試験プローブ間の垂直位置の差を許容することにより部
品及び試験装置における公差を許容するために端子848
の十分な下方移動を与えるだけでよい。通常、約0.125m
m以下のコンプライアンスである。例えば、しなやかな
層840は約0.2mmの厚さであり得る。
試験プローブセット862は数個の先端864のみを含んで
いるように略示されているが、実際この試験プローブセ
ットは、端子848の全てが同時に係合できるようにする
ために端子848の数と数的には等しい完全にコンプリメ
ントな先端864を含み得る。従って、試験プローブセッ
トは堅固で、信頼性があり且つ耐久性であり得る。先端
864の特定の形状は重大ではない。しかしながら、先端8
64は支持体865にははんだ付けされた小さな金属球体等
に形成されるのが望ましい。支持体865は、従来の半導
体基板に類似している適切な内部リードを有するセラミ
ック体であり得る。試験プローブセットはサブアセンブ
リにおける全ての端子に対して同時接続を行うことがで
きるため、且つ試験プローブセットは実際の基板に類似
の寸法及び構成を有し得るため、試験プローブを用いて
なされる一時的な電気的接続によってチップと挿入物の
サブアセンブリの現実的な試験を行うことができる。特
に、試験プローブセットは好ましくないインダクタンス
及び／又はキャパシタンスをもたらし得る長いリードを
含む必要がない。従って、試験プローブセットはチップ
を全速で試験し且つ作動するのに用いることができる。
試験プローブセットは単純な経済的なデバイスであるた
め、各チップが長い期間にわたって試験できるようにす
るために多くの斯かるプローブセットを製造工場におい
て配設することができる。
試験後の組立作業の次の段階では、チップと挿入物の
サブアセンブリがその上に電気的接触パッドを有する基
板に設置される。アセンブリは、中心端子848が基板上
の電気的接触パッドに向かって対向するように且つ各中
心端子848が１つの接触パッドに整合されるようにする
ために基板上に配置される。はんだ又は導電接着剤等の
導電ボンディング材料のかたまりを中心端子と基板の接
触パッドの間に配置することができる。これらのかたま
りは次に流されて次に中心端子848と接触パッドに結合
され、これにより中心端子と接触パッドの間に機械的且
つ電気的接続を形成する。このプロセスのこの段階は印
刷回路基板上の部品の組立のための表面組込技術に用い
られているのと実質的に同じ技術を利用することができ
る。中心端子848はかなりの中心から中心への距離に配
置されているため、この標準的な表面組込技術を用いる
ことができる。例えば、高いI/O計数を10-25ミル（250-
625マイクロメートル）の中心から中心距離で達成する
ことができる。代替の実施例において、基板上の各接触
パッドはソケット等の微小の分離可能コネクタであり
得、各端子にかみ合い分離可能コネクタを配設し得る。
例えば、各端子848は斯かるソケットを係合するように
適合されている小型ピンを組み込み得る。この場合、ピ
ンは端子848を基板の接触パッドに接続する手段として
作用する。封入剤又ははんだマスク層には、各穴860を
包囲する、従って各端子848を包囲する金属リングが配
設し得る。各々の斯かるリングははんだを塗ることので
きる予め選択された領域を画成しており、斯くして各接
合点のはんだを予め選択された領域に閉じ込める。ま
た、端子848との電気的接点におけるはんだマスク層の
穴には小さなスタッド、ボール又はピンを配置すること
ができ、これらのスタッドは基板にはんだ付けされ得
る。
チップ上の各周辺接点830が挿入物上の中心端子848の
１つに接続されており、且つ各々の斯かる中心端子は基
板上の接触パッドの１つに接続されているため、各々の
周辺接点830は基板の接触パッドの１つに接続されてい
る。この基板の接触パッドは勿論、基板に組み込まれて
いる従来の接続体（図示せず）を通して電気回路の他の
素子に接続し得る。例えば、基板はチップ820に加えて
種々の電子素子を組み込んでいる回路基板、回路パネル
又はハイブリッド回路基板であり得る。
チップと基板との間の（周辺接点830と接触パッドと
の間の）相互接続はチップ自体の領域内の、即ち、チッ
プ820によって占有されている基板上の領域内に収容さ
れる。斯くして、基板の表面上のどのスペースも従来の
「扇形」パターンの相互接続によって浪費されない。更
に、アセンブリは熱サイクルに対してかなり抵抗があ
る。チップ周辺接続の１つ及び挿入物上の中心端子848
の１つを接続している複合リードの各々は柔軟性であ
る。斯くして、挿入物面自体上の部分リード50（第13
図）は柔軟性であることが好ましく、この細いボンディ
ングワイヤ856はまた柔軟性である。挿入物自体、そし
て特に上層838及びしなやかな底層840は柔軟性であり得
る。従って、挿入物上の端子848のチップ上の接点830に
対するチップの前面に対して平行な方向への相対的な実
質的な移動があり得る。斯かる移動は、リードとチップ
接点との間の接合点に実質的な力を適用することなく許
容され得る。アセンブリの使用の期間中、チップ820と
基板の差異的な熱膨張によって基板上の接触パッドのチ
ップ上の周辺接点830に対する相対的なかなりの変位が
生じ得る。挿入物の中心端子848が比較的堅いしなやか
でない導電材料によって基板の接触パッドに結合されて
いるため、中心端子は接触パッドと共に移動する傾向が
ある。しかしながら、斯かる移動はたやすく許容され、
中心端子と接触パッドとの間のボンドにかなりの応力を
生じることがない。
第15図に示されているアセンブリは第11図乃至第14図
に言及して上記に論じられた挿入物と類似の挿入物83
6′を有している。しかしながら、端子848′に関連して
いる予め構成されたリード850′は挿入物のエッジ846′
を越えて外方に突出している外側即ち接触部分854′を
有している。予め構成されたリード850′が挿入物の上
層838′の上に配置されているため、予め構成されたリ
ードは挿入物の第１即ち底面842′の上のかなりの高さ
で挿入物のエッジ846′と公差する。この突出している
外側部分854′は挿入物の第一面842′に向かって下方に
弯曲している。この曲率は、挿入物がチップに組み立て
られる前に挿入物及びリードの構成の間に配設されるの
が望ましい。組立作業において、リード850′及び端子8
48′をその上に既に取り付けている挿入物836′は、外
側部854′がチップの接点830′と整合するようにするた
めにチップ820′の上に置かれる。これらのリードの曲
率により外側即ち接触部分854′はチップ接点830′と近
接に置かれる。外側部分に力を加えて、リード854′を
チップ接点830′と係合せしめて、これによりリード85
0′の外側部分854をチップ接点に直接結合せしめるため
にツール855が次に外側部分854′に適用される。通常、
圧力が熱及び／又は超音波エネルギと共にツール855に
適用される。このプロセスの段階は、内部リードをテー
プ自動化ボンディング即ち「TAB」作業で結合するのに
通常用いられる従来の熱圧縮又は超音波ボンディング技
術を用いることができる。このボンディングにより、如
何なる中間のワイヤボンディング作業も必要とすること
なく、各チップ接点850′と挿入物上の端子848′の１つ
との間に接続体を確立することができる。一旦接点及び
端子がこのように接続されると、その結果得られるサブ
アセンブリは封入され且つ上記に論じられたと実質的に
同じ様式で基板に結合することができる。リード850′
が柔軟性であるため、端子848′は熱膨張を補償するた
めに接点830′に対して可動である。
この構造体において用いられている端子848′及びリ
ード850′は写真平版技術によって構成することができ
る。例えば、挿入物は第二面844′を覆い且つエッジ84
6′を延設している銅又は他の金属の固体シートによっ
て初期的に構成され得る。挿入物のエッジを超えて延設
している金属シートのこれらの部分は下方の弯曲に衝撃
を与えるために型押しされ得る。挿入物から離れるよう
に上方に向いている（第15図では図面の上部に向かって
対向している）金属層の表面は従来のフォトレジストパ
ターンによって覆われ、これによりフォトレジストが端
子848′及びリード850′に対応する領域を覆うようにす
ることができる。シートの反対の面には挿入物のエッジ
846′を超えて延設している領域に更なるフォトレジス
トを覆うことができる。このシートは次にエッチング液
にさらして、これにより上面上のフォトレジストによっ
て覆われていない領域を除去、即ち端子848′及びリー
ド850′以外の金属シートの全ての領域を除去すること
ができる。フォトレジストが除去されると、その上に端
子及びリードが載っている挿入物が残る。型押しによっ
て金属シートに与えられた弯曲によってリードの外側部
分854′における望ましい下方弯曲が与えられる。ある
いは、これらのリードは成形ダイを用いてエッチングの
後に曲げることができる。更に別のリード成形方法で
は、誘電体挿入物、あるいは挿入物を構成している全体
的に平面の誘電体層の１つにはバンプ又は延伸うね等の
層の平面から突出している特徴が配設され得る。これら
のリードは、突出特徴にわたって延設しているリードを
形成するように金属又は他の導電材料を沈着することに
より、次に、例えば誘電層を選択的にエッチングして、
平面から弯曲しているリードを残すことによりこの突出
特徴を構成している誘電体層又は挿入物のこれらの部分
を除去することにより形成することができる。リードを
形成するために導電材料を沈着する段階は従来の技術を
用いて導電材料を選択的に沈着することにより、あるい
は誘電体層をエッチングする前に導電材料を沈着して、
導電材料を選択的にエッチングするかあるいは他の方法
で除去することにより実行することができる。
代替の全体的に類似の構成は、第11図乃至第14図に言
及して上記に論じられた挿入物の上層838に類似の柔軟
上層を組み込んでいる挿入物を含んでいる。この層の第
１即ち底面には端子及びリードが配置されており、これ
によりこの層がチップの所定位置にある時にこれらの端
子がチップに向かって対向するようにしている。挿入物
はまた、上層とチップの前面の間に、また端子の下に、
即ち端子とチップとの間い配置されている別のしなやか
な下層を含み得る。このしなやかな層は、上層及び端子
がしなやかな層に配置される前にチップ表面上に配置さ
れ得る。この場合、しなやかな層は上層をチップに結合
するべくその上面及び底面に接着剤を組み込み得る。し
なやかな層は柔らかいため、上層は、しなやかな層を通
してチップに境を接しても柔軟性を保ち、端子はチップ
の面い対して平行な方向に接点に対して依然として可動
である。あるいは、しなやかな層はいわゆる「Ｂ段階」
シリコンエラストマ等の部分的に硬化したエラストマか
ら形成され得る。上層の組立の後、この部分的に硬化し
た材料は、例えばそれを加熱することにより更に完全に
硬化され、これによりエラストマは上層及びチップ表面
と結合する。この構成において、端子は上層の下に配置
される。挿入物の第二即ち上面から端子にアクセスを与
えるために、挿入物の上層は、例えば端子と見当付けし
てレーザ等の放射エネルギ源からの放射エネルギを適用
することにより、端子と見当する穴を形成することによ
り穴をあけられる。穴が一旦形成されると、その結果生
じるサブアセンブリは上記に論じられたと同じ様式で基
板に結合することができる。これらの穴は挿入物がチッ
プに接続される前に形成することができ、実際端子が挿
入物に配置される前に形成することができる。更なる代
替構成において、これらの端子及びリードはしなやかな
層自体の上に配設することができる。
第16図に示されているアセンブリは第15図のアセンブ
リと類似している。しかしながら、リード8350のの外側
部分8354はチップの周辺接点8330を越えて外方に突出し
ている外方延設部を有している。これらの外方延設部は
固定素子8361に固定されている。第16図には１つの固定
素子8361のみが見られるが、第17図に見られるように挿
入物8336の各エッジに同様の固定素子8361が配設されて
いることが明白に理解されるべきである。各固定素子は
リードの外側部分を強化し且つ支持する働きがあり、且
つ組立の間挿入物とチップの表面に平行な方向のリード
の好ましくない曲がりを防止する働きがある。挿入物83
36と関連している中心端8348及び周辺接触リード8350は
挿入物の上層8338の第一即ちチップに対向している表面
8342の上に配置される。第17図に最もよく示されている
ように、固定素子8361はブリッジ素子8363によって挿入
物8336に接続される。これらのブリッジ素子は挿入物の
周辺の回りに離間された定位に配置される。挿入物、固
定素子及びブリッジ素子は一体ユニットとして形成され
るのが好ましい。これらの部品の全ては誘電体材料の一
体シートの諸部分であり得る。斯くして、挿入物8336、
ブリッジ素子8363及び固定素子8361は各々がその関連の
固定素子及びブリッジ素子を有する幾つかの挿入物8336
を含み得る延設されたテープ8381の部分として全て形成
し得る（第17図）。テープはまた、むだ即ちトリム領域
8383を含み得る。種々の組立及び取扱い作業の間、これ
らの挿入物及びチップはテープを進めることによりプロ
セスを通して進行し得る。
ブリッジ素子8363は挿入物の隅に配置される。この組
立に用いられるチップ8320は周辺接点8330の４つの列83
32を含み、これらの列は全体的に矩形のパターンを形成
している。しかしながら、周辺接点のこれらの列はこの
矩形パターンの隅の手前で停止しており、これによりこ
のパターンの隅領域が実質的に接点8330がないようにし
ている。ブリッジ素子8363はこれらの隅領域の上にのっ
ており、従って接点8330のどれにも覆っていない。
各固定素子8361は上層8301を含んでいる（第16図）。
各固定素子は挿入物のエッジ8346に全体的に平行に延設
している内側エッジ8365を有しており、これによりこれ
らの平行エッジが固定素子と挿入物との間の延長された
スロット8367を画成するようにしている。スロット8367
はチップの周辺接点8330の列8332と整合している。周辺
の接触リード8350はスロット8367を横断して延設してお
り、これらのリードの外側延設部8354は固定素子8361に
固定されており、これにより各周辺接触リード8350が挿
入物と固定素子の両方によって支持されるようにしてい
る。
各固定素子8361は隣接のスロット8367に対して全体的
に平行に延設している１つの列の外側端子8372を有して
いる。外側端子8372は各固定素子8361の上層8301の第一
即ちチップに対向している表面8369に配置される。外側
端子リード8374（第16図）はスロット8367を横断して外
側端子8372から内方に延設している。各々の斯かる外側
端子リードは挿入物8336に固定されている内側端子8376
を有している。斯くして、外側端子リード8372及び周辺
接触リード8350は両方共スロット8367を横断して延設し
ている。これらのリードは各スロット8367の長さ部分に
沿って互いに散在している。
穴8360が挿入物の中に且つ各固定素子の上層の中に中
心端子8348及び外側端子8372と整合して配設されてお
り、これにより中心端子及び外側端子が挿入物及び固定
素子の第二面から、即ち、チップから離れるように向い
ている表面からアクセスできるようにしている。
挿入物8336はしなやかな底層8340を含んでおり、各固
定素子8361はしなやかな底層8303を含み得る（第16
図）。これらのしなやかな層の全ては上記に論じられた
しなやかな層と同様であり、それらのコンプライアンス
を増大するために穴（図示せず）を含み得る。挿入物及
び固定素子のしなやかな層はこれらの部品から別々に形
成し且つ組み立てることができ、あるいはテープ8381の
中に組み込みことができる。
これらのリード及び端子は、上記に論じられたのと類
似のエッチングプロセスによって挿入物の上に且つ固定
素子の上に所定位置に形成することができる。究極的に
挿入物の上層8338及び固定素子の上層8301を形成するで
あろう銅又は他の金属のシートを誘電体シートに積層
し、フォトレジストパターンをカバーして、エッチング
により種々の端子及びリードを形成することができる。
レーザ放射線等の放射エネルギをシートに選択的に適用
することによりシートの諸部分を除去して穴8360及びス
ロット8367を端子及びリードの後に形成することができ
る。あるいは、これらのスロット及び穴は、例えば、誘
電シートをエッチングするかあるいは機械的に穴開けす
ることによりリード及び端子の前に形成することができ
る。これらのリード及び端子は次に金属層を適用して選
択的にエッチングすることにより形成され得る。この場
合、誘電体シートの穴及びスロットは穴及びスロットの
中に入ってくるエッチング液によるリード及び端子の好
ましくないエッチングを防ぐためにレジストで一時的に
充填すべきである。周辺接触リード8350及び外側端子リ
ード8374はスロット8367内で挿入物の底に向かって下方
に曲げられる。これらのリードの下方弯曲はこれらのリ
ードを形成するのに用いられるシートを型押しすること
により形成され得る。斯くして、各リード8350及び8374
が固定素子及び挿入物の底層8303及び8340の上からスロ
ット8367に延設しているが、各々の斯かるリードは挿入
物の底に延設している。挿入物がチップに組み立てられ
る前に、１組の支持素子8307がチップ8320に並置され、
これにより１つの斯かる支持素子がチップの各エッジ83
09に沿って置かれるようにしている。第19図において最
もよく判るように、支持素子8307はチップのエッジを容
接に包囲し得る一体的な矩形リング又は箱8311として配
設され得る。各支持素子はチップの前面即ち上面8322と
実質的に共面に置かれるように構成されている上面8313
（第16図）を有している。斯くして、チップ8320及び支
持素子8307は平面キャリヤ8315の上に配置され、支持素
子の厚さはチップの厚さと実質的に等しくなり得る。
挿入物をチップに組み立てる際、その上に種々の端子
及びリードが載っている挿入物はスロット、従ってリー
ドがチップ上の周辺接点と整合するようにチップ上に配
置される。各固定素子8361は１つの支持素子8307の上に
載っており、少なくとも斯かる素子によって部分的に支
持される。ボンディングツールは次に各スロット8367の
中に進められ、周辺接触リード8350と且つ外側端子リー
ド8372と係合し、各斯かるリードをチップ上の周辺接点
8330の１つと係合するようにしている。ボンディングを
促進するために熱、圧力及び超音波エネルギをツールに
適用することができる。スロット内のリードの構成によ
ってボンディングの作業が非常に容易になる。ボンディ
ングツール8355はスロット8367の１つの中に進められ、
スロットの長さ部分に沿って移動し、これによりリード
の全てをこのスロットに整合している周辺接点8330の全
てに結合する。このプロセスは各スロット8367に対して
反復され得る。このツールは多くのリードと同様に係合
し且つ結合せしめることができる。
これらのリードが接点に結合された後、低弾性率誘電
体封入剤（図示せず）が適用される。代替組立プロセス
において、しなやかな層8340及び8303が封入剤によって
形成され得る。斯くして、封入剤は挿入物（図示せず）
とチップの間に侵入して挿入物とチップの間にしなやか
な層8340を形成するべく適用され得る。挿入物はまた、
固定素子8361と支持素子8307の間に侵入してしなやかな
層8303を形成し且つスロット8367の中に侵入してリード
8374及び8350を覆う。封入剤は圧力下で液体又は流下可
能の状態で導入し、次に硬化され得る。封入剤、チップ
及び関連の素子はこのプロセスの期間中型の中に配置さ
れ、この型は封入剤の流れを制限するべくシート又はテ
ープのむだ領域8383（第17図）を締めつける。封入剤は
標準的な注入成形技術を用いて圧力下で注入される。封
入の後、第16図及び17図に示されているアセンブリはテ
ープから離れて、上記に論じられたアセンブリとほぼ同
じ方法で基板に取り付けられる。斯くして、外側端子83
72と中心端8348は両方共基板上の接触パッドに結合され
る。
第16図及び17図に示されているアセンブリは製造の間
リードの良好な補強を与える。また、外側端子は接続の
容量を増大する。固定素子及び外側端子はチップ上の周
辺接点を越えて外方に延設しているが、この外方の延長
即ち「扇形」は最小である。これらの固定素子及び外側
端子を有するアセンブリはチップ表面に対して平行な平
面の面積を約1.5倍を越えて占有することがないことが
好ましく、望ましくは約1.2倍を越えないことが望まし
く、この倍率はチップ自体によって占有される面積であ
る。
第18図に示されているように、本発明の更なる実施例
に係る挿入物8436は、第16図及び17図に言及して上記に
論じられた対応の部品に類似の固定素子8461、スロット
8467及び外側端子8472が配設されている。外側端子8472
は各固定素子の第二面、即ち、半導体チップ8420から離
れて向いている表面に配置されている。挿入物8436はま
た、挿入物の第二面に中心端子8448を有している。各中
心端子8448は部分リード8450及びボンディング端子8452
に接続されている。同様にして、各外側端子8472は類似
の部分リード8475且つボンディング端子8477に接続され
ている。各スロット8467の両側にはボンディング端子84
52及び8477の列が存在する。これらのボンディング端子
は第13図に言及して上記に論じられたのと類似のワイヤ
ボンディング作業によってチップ8420上の周辺接点8430
に接続されている。ここで再び、列状のボンディング端
子の配置によってワイヤボンディング作業が容易にな
る。
チップ8420はまた、チップの前面の中心領域に配置さ
れている中心接点8431を有している。挿入物8436はこれ
らの中心接点を包囲している穴8480を有している。特定
の中心端子8448に関連するボンディング端子8452の幾つ
かは穴8480のエッジに隣接して配置されている。これら
のボンディング端子はワイヤボンドによってチップの中
心接点8431に接続されており、これにより中心接点だけ
でなく周辺接点8430も挿入物の中心端子8448を通して基
板に接続されるようにしている。
本発明に係るアセンブリは機械的且つ電気的保護のた
めに付加的な素子を含み得る。斯くして、金属層等の薄
い導電接地層を挿入物の中に組み込み、これにより端子
をチップから電気的に絶縁し、且つ挿入物に沿って延設
しているリードのインピーダンスのより良好な制御を行
うことができる。斯かる導電層は誘電体層によって端子
から分離されなければならない。挿入物自体は、中間誘
電体層によって互いに分離された端子及びリードの多重
層を含み得る。斯かる構成によって、挿入物上のリード
は互いに接触することなく互いにその上を交差すること
ができ、また与えられた領域により多くのリード及び／
又はより広いリードを許容することができる。斯かる多
重層の挿入物の最上層は下層の端子と整合している穴を
有することができ、これによりこれらの下層の端子に対
するアクセスを行い且つ基板に対する接続を行うことが
できる。
第20図に示されている部品は第16図及び17図に示され
ている部品と類似である。斯くして、この構造は、その
間にスロット8767を画成している挿入物8736及び固定素
子8761を含んでおり、斯かる固定素子及びスロットの１
つのみが第20図に見える。これらの外側端子リード及び
周辺リードはスロットを横断して延設している諸部分87
54を含んでいる。各々の斯かるリード部分は関連の固定
素子のしなやかな層8703の上及び挿入物のしなやかな層
8740の上からスロットの中に延設している。第16図に示
されている状態において、リード部分8754のチップの端
子8730に対するボンディングの前に、これらのリード部
分は実質的に平面である。即ち、これらは挿入物8736の
平面に対して平行な、従って挿入物がチップの上に載っ
ている時にチップの前面8722の平面に対して平行な平面
に実質的に延設している。各々の斯かるリードはこの水
平平面に、即ちスロットの延長の方向に弯曲している。
斯くして、各々の斯かるリードはそれぞれ隣接の固定素
子8761と挿入物8736に隣接しているスロットのエッジに
端末部分8780及び8782を含んでいる。各リード部分8754
は更に、スロットの中心に隣接しており且つチップ8720
上の周辺接点8730の１つの上に載っている中間部8784を
含んでいる。各々の斯かる中間部分8784は端部8780及び
8782を接続している仮想軸からずれている。第20図に示
されているように、このずれはスロット8767の延長の方
向にある。組立のプロセスの間、ツール8786はスロット
8767に進み、リード部分8754をチップの周辺接点8730に
結合する。ツールは各リード部分の中間部8784に係合
し、中間部分を下方に押してチップ接点8730と係合せし
める。中間部が端部8780と8782を結合している軸からず
れているため、中間部のこの下方運動はこれらの端部の
制御されたねじれ運動によって許容され得る。中間部87
84はまた、ある程度下方に曲がり得る。この構造によっ
て中間部8784の制御された下方運動が行われる。各リー
ド部分8754がこの作業の間端部8780と8782に保持される
ため、これらの部分は所望位置に留まり、従ってチップ
の接点8730と適切に整合される。中間部8784の全てが同
一の方向にずれているため、これらリード部分における
ずれはスロット8767の長さ部分に沿ったリード部分8754
の間の所要スペースを認められる程度増大しない。更
に、挿入物の平面に存在するこれらのずれは、リードを
形成するのに用いられている同じエッチング作業におい
て、如何なる別の型押し又は弯曲作業をすることなく形
成することができる。ボンディングツールの幾つかのリ
ードの中間部分に同時に係合し且つ結合せしめることが
できる。
第21図及び22図に示されているように、チップの背面
即ち底面に端子を配設するのに用いられる接続部品930
は、裏打ち素子のエッジから突出している全体的に矩形
の裏打ち素子932及びフラップ934を含んでいる全体的に
十字架状の一体シートを含んでいる。このシートは導電
層936、絶縁層938及び更に導電層936の反対側に絶縁層9
40を含んでいる層構造を有している。層938は接続部品
の第一面942を画成しており、一方層940は第二面944を
画成している。接続部品の第一面942の裏打ち素子932の
中心領域には一組の端子946が配置されている。これら
の端子は直線上の格子状のアレイに配置され得る。説明
を簡潔にするために第21図には少しの端子しか示されて
いないが、典型的な部品には数百個の端子を配設し得
る。
接続部品930の第一面942の上にはリード948もまた形
成されており、各々の斯かるリードは１つの端子946と
一体的に且つこれと電気的に接続した状態で形成されて
いる。リード948はフラップ934上の裏打ち素子932から
離れるように外方に延設しており、且つフラップの端部
に突出している。斯くして、各々の斯かるリード948は
関連のフラップに沿って延設しているフラップ部分及び
フラップの内縁から関連の端子946に延設している中心
部分を含んでいる。接続部品930を構成している種々の
層の厚みは説明の簡潔のために第22図には大きく誇張さ
れている。実際は、これらの層の各々は電気的要求条件
を満たすために必要な最少厚さを有している。絶縁層93
8及び940は絶縁のピンホール及び破壊から自由を得るの
に必要な最少厚さを有しており、一方導電層936及びリ
ード948は電気的な連続性に必要な且つ比較的低い抵抗
の電流径路を提供するのに必要な最少厚さを有している
のが望ましい。これらの絶縁層の各々は約0.5mm未満の
厚さで、そしてより好ましくは約0.25mm未満の厚さであ
り、一方導電層936は約0.1mm未満の厚さで、そしてリー
ド948の各々は約0.1mm未満の厚さであることが好まし
い。接続部品930は、テープ自動化ボンディングプロセ
スに用いられたテープとほぼ同じ材質から且つほぼ同じ
方法で形成され得る。斯くして、絶縁層938及び940はポ
リィミド等の従来の重合体誘電材料を組み込むことがで
き、一方層936、導線948及び端子946は銅又は他の金属
から形成れ得る。これらの端子及び導線のパターンはテ
ープ自動化ボンディングテープ及びフレキシブル印刷回
路の製造に用いられるのと類似の写真化学エッチング又
は沈着技術を用いて形成され得る。
部品930は第23図及び24図に示されている箱状の素子9
50に用いられ得る。箱素子950は全体的に矩形のリング
及びこのリング内部を横断して延設している床素子954
を形成するべく構成されている４つの支持素子又は壁95
2を含んでおり、これにより壁952及び床素子954が上部
に開いている内部スペース956を有する直線閉底箱を共
同して画成するようにしている（第23図に見える側
面）。この箱はチップ920の対応の寸法よりも僅かに大
きな長さ１及び幅ｗを有しており、一方箱の深さｄはチ
ップ920の厚さよりも僅かに大きく、即ちチップの表面9
22と924の間の距離よりも僅かに大きいことが望まし
い。各支持部材又は壁952は床素子954の下を下方に延設
している突出部958を有しており、これにより突出部958
及び床素子954が床素子954の床側に更なる開いた内部ス
ペース960を共同して画成するようにしている。床素子
はスペース956と960の間を延設している幾つかの穴即ち
アパーチュア962を有している。スペース960はスペース
956よりも浅い。箱素子950はサーモプラスチック又は熱
硬化ポリマ、ガラス、セラミック、ガラスセラミック
材、ポリママトリクス複合材料及び金属マトリクス複合
材料、及び金属等の実質的に硬質な材料から形成され、
金属及びポリマが好ましい。
本発明の１つの特徴に係る形成プロセスにおいて、比
較的低い弾性率の材料から形成されている弾性的なしな
やかな層964（第25図）が箱素子950の下の即ち下方に向
いたスペース960の中に配設されている。この低弾性率
材料は、ショアＡ押込硬度が約20乃至約70の柔らかいゴ
ムと匹敵する弾性（弾性率を含む）を有している。しな
やかな層964は低弾性率の材料のかたまり968が散在して
いる穴966を有している。層964は穴開け又はパーフォレ
ーションを行うことにより穴966を形成して固体エラス
トマのシートから形成され、次に箱素子950の下部スペ
ース960に挿入され、箱素子950の床素子954の穴962を通
して延設している接着剤970によって所定位置に固定さ
れる。この接着剤の一部分は床素子954の上面を部分的
に且つ全体的に塗布し、これにより床素子の上面にある
程度の表面接着又は粘着力を与えることができる。ある
いは、しなやかな層964は箱素子の下部スペース内の所
定位置に成形することにより形成することができる。斯
くして、弾性材料は流体の状態で導入され、化学的にあ
るいは熱によって硬化して弾性状態になる。しなやかな
層964がこのようにして形成された場合、この弾性材料
の特定の部分は接着剤970とかなり同じように穴962を通
して突出し得る。これはしなやかな層を床素子の下面に
固定する働きがある。しなやかな層はまたスクリーン印
刷によっても適用され得る。更に別の代替の手順におい
て、しなやかな層は箱素子に固定することなく箱素子の
下部スペース内に簡易的に置くことができる。
組立プロセスの次の段階では、接続部品930は箱素子9
50に並置され、これにより接続部品の第二面44はしなや
かな層964の露出された即ち底面と対向し、且つ裏打ち
素子932が床素子954としなやかな層964と整合するよう
にしている。プロセスのこの段階において、接続部品93
0の各フラップ934は壁952を越えて外方に突出し且つ１
つの突出部958の下の端部を横切って延設している。斯
くして、端子946を支持している裏打ち素子の中心領域
はしなやかな層964と整合しており、これらの端子はし
なやかな層及び床素子954から離れるように下方に向い
ている。しなやかな層964におけるかたまり968の配列
は、端子946の配列に一致するように選択される。第26
図に最もよく示されているように（プロセスの後の段階
を示す）、各端子946は低弾性率の材料のかたまり968と
整合されており、一方層964における穴966は端子946間
のスペースと整合されている。
製造プロセスの次の段階では、フラップ934が箱素子9
50の壁又は支持素子952に沿って上方に曲げられてい
る。斯くして、各フラップ934及び斯かるフラップ上の
導線のフラップ部分48は関連の壁952に沿って上方に延
設している。各フラップの端部は関連の壁952の最上緑
にわたり内方に曲げられている。斯くして、第25図に示
されているように、フラップ934aの端部は壁952aの上側
端部において内方に曲げられている。同様にして、フラ
ップ934bは第26図に示されているように側壁952bに沿っ
て上方に延設しており、且つ壁952bの最上端にわたり内
方に曲げられている。斯くして、フラップのエッジに隣
接している導線948の端部は、スペース956の上部の開口
部の回りの床素子954から離れて壁952の上エッジに沿っ
て配置されている。導線948は、箱素子の下に配置され
ている端子946に向かって箱素子の壁に沿って下方に延
設している。接続素子930及び従ってフラップ934が柔軟
性であるため、この弯曲作業はたやすく実行され得る。
壁950の上エッジの上にのっているフラップの端部は壁
の上部に結合されている。
柔軟性であることが好ましい誘電体材料の層が裏打ち
素子932の下方に向いている第一面を覆っているはんだ
マスク層972として適用される。はんだマクス層972に
は、裏打ち素子946と整合しているアパーチュア974が配
設されている。このはんだマスク層は成形又はエラスト
マ材料の選択的硬化によって形成され得る。例えば、こ
の材料を流動可能な未硬化の状態で適用し、次に放射エ
ネルギによって硬化することができる。この放射エネル
ギは端子946の上にある部分を除く層の全ての部分を硬
化するべく選択的に適用し得る。この選択的硬化に引き
続き、未硬化部分を除去する。あるいは、はんだマスク
は固体層として適用され、端子946を論出するように穴
を開けることができる。以下に更に論じるように、はん
だマスク層972は特定の場合省略することもできる。
この段階におけるアセンブリは半導体チップを受ける
ように構成された受け器を構成する。これらの受け器は
大量生産において予め構成され半導体チップの製造者及
び使用者に供給することができる。あるいは、受け器は
半導体チップに一体化される直前に構成することもでき
る。
受け器は先ずチップ920（第26図）を箱素子950の上即
ち上部スペース956に置き、これによりチップの前面922
が床素子954及び裏打ち素子932から離れるように上方に
向くように処理することにより半導体チップ920に一体
化される。チップ920は床素子954の上面における接着剤
970によって受け器内の所定位置に一時的に保持され得
る。この位置において、チップのエッジ926は箱素子の
支持素子又は壁952に対向する。チップ920は第11図に示
されているようなほぼ同一の種類である。斯くして、チ
ップ920はその前面922に配置されている接点928を有し
ており、これらの接点はチップのエッジ926に隣接した
列に配列されている。フラップ934、従ってこれらのフ
ラップ上のリード部分948は、チップのエッジ926に沿っ
て上方に延設しており、これにより各々の斯かるフラッ
プ上のリードがチップ上の接点928の１つの列の近辺に
延設するようにしている。接点928の各々の列はフラッ
プ934の１つにおけるリード948の端部に直接隣接して配
置されている。チップの前面922、従って接点928はリー
ド948の端部とほぼ同じ高さで床素子954の上に置かれて
いるが、これらのリードの端部は表面922の僅か上に上
昇し得る。
チップがこの位置にある間、接点928はこれらの接点
をリードの隣接した端部にワイヤボンディングすること
によりリード948に電気的に接続される。ワイヤボンデ
ィング作業において、細いワイヤ974が接点928とリード
部分948の間に接続され、これにより各リード部分948を
接点の隣接した列における１つの接点928に電気的に接
続する。実際、ワイヤ974はリード部分948と融合し、端
子928から１つの壁素子952を回って、チップのエッジ92
6に沿って下方に裏打ち素子934上の１つの端子946に向
かって延設している複合リードを形成する。ワイヤボン
ディングのプロセスはそれ自体電子工業においてはよく
知られており、ここでは詳細には述べる必要がない。簡
単に言うと、このプロセスは可動のワイヤ供給ボンディ
ングヘッドを利用する。このヘッドは接続されようとし
ている素子の１つに供給され、細いワイヤの一端が斯か
る素子に結合される。次にヘッドは接続されるべき他方
の素子に到達するまでワイヤを消費しながら移動し、こ
の時点になるとワイヤは斯かる他方の素子に結合されて
切断され、このワイヤを所定位置に残す。ワイヤボンデ
ィングプロセスは通常、接続されるべき部品の相対的位
置及び配向を検出し、次にこれに従ってワイヤボンディ
ングヘッドを制御しワイヤを所望の素子に接触せしめる
ことにより制御される。これにより、たとえ接続される
べき部品の相対的位置が公称位置と異なる場合でも所望
相互接続がなされる。通常、部品の相対的位置及び配向
はテレビジョン式パターン認識システム等のロボット視
覚システムによって検出される。これらの技術は本発明
の方法のワイヤボンディング工程において用いられるの
が望ましい。斯かる技術が用いられる場合、チップ920
の位置決めのあるいはリード部分948の位置決めの高い
精度を与えることは必須でない。これにより上記に論じ
られた弯曲作業の厳密な制御の必要性が最少限になる。
ボンディングワイヤ974が取り付けられた後、熱伝導
充填材を有するシリコン等の柔らかい熱伝導材料のパッ
ド975がチップの前面922の上部に置かれる。このパッド
は接点918及びワイヤ974から離れて、チップの前面の中
心部を覆っている。封入剤976の層がチップの前面922の
上に適用される。柔らかい誘電体材料であることが望ま
しいこの封入剤は壁952の上部に配置されているボンデ
ィングワイヤ974、接点928及びリード部分948の端部を
覆う。封入剤はまた、チップのエッジ926と箱素子の対
向している壁952の間のスペースに侵入し、少なくとも
部分的に充填することが望ましい。次にアセンブリの頂
部の上にカバー978が置かれる。カバー978は通常「チッ
プカン」と呼ばれる箱状の金属素子であるか、あるいは
エポキシ等のポリマ材料からアセンブリ上のある位置に
成形され得る。カバー978はアセンブリをこの後の汚染
から封入するべくはんだ材料層972の周辺と一体化され
得る。封入剤976はチップの前面922と接触しまたカバー
978と接触し、これによりチップからカバーへの熱伝達
のための径路を提供する。これにより、チップの作業中
のチップからアセンブリの外側の周囲への熱伝達が容易
になる。カバー978はまた、層975と接触して、更に熱伝
達を容易にする。
アセンブリはより大きなアセンブリの部分として用い
られる前に試験されることが望ましい。アセンブリは適
切な試験回路に接続されており且つ共通の把持具即ち支
持体に固定的に取り付けられている多数のピンプローブ
を有する電気的試験把持具を用いて上記に論じられたと
ほぼ同じ方法で試験するのが望ましい。信頼性のある試
験を行うために、試験把持具の多数のピン又はプローブ
は同時にそれぞれの端子946と接触を保持しなければな
らない。この構成においても端子946は独立的にチップ9
22に向かって変位し得る。斯かる変位によって、試験把
持具及びアセンブリは、ピンの全てがそれぞれの端子94
6に係合するまで互いに向かって連続して移動すること
ができる。各端子946はしなやかな層の弾性によって試
験把持具の関連のピンに対して偏倚される。これによ
り、信頼性のある接触及び信頼性のある試験が保証され
る。上記に論じられたように、しなやかな層964の構成
はこの作業に寄与する。低弾性率材料の各々のかたまり
968はそれと整合している端子946に裏打ち及び支持を与
える。試験把持具のピンが端子と係合すると、各かたま
り968は垂直方向に圧縮され、従って水平方向に、即ち
チップの平面に対して平行に膨張する傾向を示す。穴96
6は斯かる膨張のためのスペースを提供する。しなやか
な層964は端子946の十分な移動を許容して試験装置にお
ける且つアセンブリ自体における公差を許容するだけで
よい。通常、約0.0005インチ（0.125mm）以下のコンプ
ライアンスで十分である。例えば、しなやなかな層964
は約0.008インチ（0.2mm）の厚さとなり得る。
試験の後、アセンブリは、上記に論じられたアセンブ
リを取り付けるのに用いられたのと類似の技術を用いて
電気接触パッド990を有する基板988に取り付けられる
（第26図）。例えば、アセンブリは、はんだ材料層972
におけるアパーチュア974及び端子946が基板の接触パッ
ド990と整合するように基板に置かれる。はんだ又は導
電接着剤等の導電ボンディング材料991のかたまりを端
子946と基板の接触パッド990の間に置くことができる。
これらのかたまりは、上記に論じられたと同じ方法で流
下され、端子及び接触パッドに結合され得る。
端子946はかなりの中心から中心の距離に配置される
ため、標準的な表面取付技術を用いることができる。こ
の点に関して、端子946はチップの底面924の全面積に略
等しい領域に分配されることを了解すべきである。これ
と対照的に、チップ自体の接点928は周辺の回りの列に
集中している。斯くして、端子946の間の中心からの中
心の距離は接点928の間の中心から中心の距離よりもか
なり大きくすることができる。典型的な応用において、
通常「I/O計数」と呼ばれるかなりの数の入力及び出力
端子を有するチップのための電気接続を10-25ミル（250
-625マイクロメートル）の中心から中心の距離で達成す
ることができる。
リード部分948及びボンドワイヤ974を含むこの複合リ
ードによって接点928と端子946の間に信頼性のある相互
接続が提供される。接続素子930の導電層936がリード部
分948と共にチップに沿って上方に延設しているため、
リード部分948は予想可能な制御されるインピーダンス
を有している。この信頼性のある電気的特徴は、リード
部分948の予想可能な幾何学的構成によって向上する。
各リード部分948は所定の幅を有しており且つ隣接のリ
ード部分に対して相対的な所定位置に定位されている。
これらの相対的位置及び幅は接続素子930が作られると
固定される。複合リードはボンディングワイヤ974を含
んではいないが、これらのボンディングワイヤは認めら
れる予期できないキャパシタンスをもたらすことがない
程短くなっている。
斯くしてアセンブリはコンパクトで頑丈で且つ経済的
なチップの取付けを行う。アセンブリの全体はチップ自
体よりも少し大きな面積（チップの平面における）を占
有する。リード及びフラップがチップに沿ってチップの
エッジに近接して延設しているため、アセンブリによっ
て占有される面積を実質的に増大せしめない。また、ア
センブリは基板に取り付ける前に予め試験できるため、
高品質を保証できる。上記に論じられた方法及び構造は
多数の様式で変化し得る。また、はんだマスク層972は
プロセスの任意の段階で適用し得る。所望に応じて、こ
の層は、例えばはんだ材料層932がカバー978と接触する
ように所定位置に成形することにより、接続素子930の
一部として形成されるかあるいはアセンブリの残りの部
品の後に適用される。
箱素子950の構成は説明した構成から変化し得る。床
素子954は全部省略することができ、あるいは床素子は
チップをそのエッジ又は隅だけにおいて支持するべく壁
952から内方に突出している小さなタブのみを含み得
る。どの場合でも、しなやかな層964はチップの底面と
且つ裏打ち素子と直接係合される。あるいは、床素子95
4の穴962は省略し得る。壁952の下方突出部958は省略す
ることができ、これにより壁が床素子と面一にあるいは
床素子が省略された場合はチップの底面と面一になるよ
うに終端する。壁の底エッジにはフラップが上方に弯曲
した時に接続部品930への破損を防止するべく面又は半
径を配設し得る。箱素子には、基本と係合するために、
下方に突出している箱素子の隅における側部等の支持体
を配設し得る。この場合、箱素子はチップを基板上で支
持するように働き、これにより製造手順あるいは使用中
のはんだ接合部の破砕を防止する。この構成は、熱シン
クがチップの前面と係合状態に強制的に保持される場所
には特に有用である。また、この箱素子はチップの回り
の気密シール構成の一部として用いられ得る。
裏打ち素子に隣接して配置されているしなやかな層96
4は壁又は支持素子952の外側表面に向かって外方に延設
できるため、これによりしなやかな層の一部分は各々の
斯かる壁又は支持素子のＦ部エッジと裏打ち素子の間に
挿入される。この構成は、端子946の幾つかが裏打ち素
子の壁の床エッジに整合した部分の上に配置される時に
特に有用である。
箱素子の熱膨張計数がチップの熱膨張計数とかなり異
なる場合、ボンディングワイヤ974は弯曲してチップ
と、壁の上部エッジの上に載っているフラップの端部に
おけるリード部分との相対的運動を補償することができ
る。リード948のフラップ部分が以下に論じられるよう
にチップ上の接点に直接結合される場合、リードのこれ
らのフラップ部分は類似の補償を与えるように柔軟性と
なり得る。箱素子の熱膨張計数が基板の熱膨張計数とか
なり異なる場合、裏打ち素子はしなやかな層を除いて箱
素子の底に結合されないのが好ましい。これにより、フ
ラップは曲がることができ且つ裏打ち素子は箱素子に対
して相対的に移動し且つ差異的な熱膨張を吸収すること
ができる。
熱伝達素子の構成はかなり変化することができる。斯
くして、熱電導パッド又は層975はチップの前面即ち上
面に結合されている金属スラブを含み得る。斯かる金属
熱シンクは熱伝達を更に容易にするためにピン、プレー
ト又は突出部を含み得る。複数のチップは同一の熱シン
クに係合することができる。従来の上向きチップアセン
ブリに用いることのできる熱シンクの実質的にどれも用
いることができる。
これらの裏打ち素子及びフラップは、特に複雑な相互
接続の要求条件を許容するべく２つ以上のリードの層を
含み得る。また、裏打ち素子の各エッジには２つ以上の
フラップを配設することができ、これらの多重フラップ
はチップのエッジに沿ってあるいは箱素子の壁に沿って
重なった関係で延設し得る。
第27図に示されているように、箱素子は省略できる。
斯くして、接続素子9130のフラップ9134は、壁部材に干
渉することなく、チップ9120のエッジ9126に沿って上方
に折り曲げることができる。また、しなやかな層9164
は、床素子に何ら干渉することなく、裏打ち素子9132と
チップ9120の底面即ち背面9124の間に直接配置され得
る。第27図に示されている構成において、各フラップ91
34はチップのエッジ9126に沿って上方に延設しているだ
けではなく、エッジ9126に隣接したチップの前面9122の
ヘリの部分にわたって内方に延設している。各フラップ
はチップ上の接点9128の列の上に載っているスロット91
37を有している。リード部分9148の端部9149はこのスロ
ットを横切って延設しており、従ってチップ接点9128の
上に載っている。組立プロセスにおいて、端部9149は第
16図及び20図に言及して上記に論じられたと類似の技術
によって端子9128に直接結合され得る。ボンディング作
業を容易にするために、端部9149はそれらがボンディン
グツール9151の影響の下でよりたやすく下方に撓み且つ
接点9128に係合するべく、スロット9137の長さ部分に平
行な方向に弯曲し得る。製造工程において、接続素子91
30及びしなやかな層9164はチップ9120に組み立てられ、
接続素子のフラップ9134はチップのエッジ9126に沿って
上方に直接折り曲げられる。次にフラップの端部はチッ
プの前面にわたって内方に折り曲げられる。第27図に示
されているアセンブリにはまた、上記に論じられたよう
なはんだマスク層、ハウジング及び封入剤が配設され得
る。
第28図の構成は、フラップ9234の端部がチップの前面
9222にわたって折り曲げられ、これによりリード部分92
48の端部9249をチップ上の接点9228に位置決めするとい
う点で、第27図に言及して上記に論じられたのと同様で
ある。しかしながらここで、接続素子は各リード端部92
49の下からフラップの第二面9244、即ち第一即ちリード
支持面9242から反対の表面に延設している径路9251を含
んでいる。各々の斯かる径路には熱圧縮ボンディング合
金9253等の導電ボンディング材料が充填されている。ボ
ンディング材料9253は、従来のボンディング技術を用い
て熱又は圧力により活性化して、各リード端部9249をチ
ップ上の１つの接点9228に結合せしめる。接続素子の導
電層9236は経路9251から離れて終端しており、これによ
りこの導電層は導電材料9253と電気接続を行うことがな
い。所望に応じて、導電層9236は、層9236に接地を与え
るべく経路9251の１つ又は少しに対して延設し得る。即
ち、リード9248の１つは、基板のアースに接続されてい
る１つの端子（図示せず）に接続され層9236はこのリー
ドを通して接地され得る。
熱圧縮又は他の従来ボンディング技術に対する代替と
して、これらのリードは、いわゆる「Ｚ導通」接着剤を
用いることによりチップ上の接点に接続することができ
る。斯かる材料は一般的に、この材料が薄層に適用され
た時に、この層を通る方向にはかなりの電気的導通を有
するが層に対して平行な方向にはほんの微々たる導通し
か有しないように選択された導電粒子を含んでいる。Ｚ
導通接着剤はまた、上記に論じられた挿入物のリードを
チップの接点に接続するのにも用いられ得る。
第29図に示されているように、本発明に係るサブアセ
ンブリは別のチップの上に取り付けられ得る。例えば、
第29図に示されているように、チップ9320の前面9322上
の接点9328は端子9346を通して半導体チップ9393の接点
9391に接続される。斯くして、チップ9393自体はチップ
9320を組み込んでいるアセンブリを取り付けるための基
板として作用する。チップ9393は従来のワイヤボンドリ
ード9395を経由して更なる基板に、従って他の電子素子
に接続される。逆に、チップ9377が更にチップ9320の前
面に載るように取り付けられている。挿入物9379がチッ
プの前面9322の上に配置されている。この挿入物は柔軟
なリードを経由してチップの前面上の接点9328の幾つか
に接続されている端子9381を有している。挿入物自体は
柔軟性があり、端子9381の間に配置されているしなやか
な層9383を含んでいる。これらの端子は別のサブアセン
ブリの端子9356に接続されており、このサブアセンブリ
はチップ9377の接点9338に接続されている。斯くして、
チップ9320及び9377はチップ9393の上に取り付けられて
いる重なり回路アセンブリの状態で相互接続されてい
る。任意の数のチップを斯かる積み重ねされたアセンブ
リにおいて相互接続することができる。
第30図に示されている、本発明の更なる実施例に係る
アセンブリにおいて、シート状接続部品の配向は逆にな
っている。即ち、リード支持即ち第一面9442はチップ94
20の方を向いている。端子9446が絶縁層9440及び9438を
通して延設している穴9473を通して露出されている。こ
れらの絶縁層の間に配置されている導電層9436は穴9473
から離れて終端しており、これによりこれら２つの絶縁
層は穴の境界において互いに融合しており、穴を層9436
から絶縁している。斯くして、端子9446を基板に接続す
るべくボンディング材料を穴9437に導入することができ
る。またこの構成において、フラップ9434の端部9435は
チップから離れるように外方に曲げられており、支持素
子9452の壁はフラップの外側に配置されている。即ち、
フラップは支持素子9452とチップとの間に置かれてい
る。しなやかな層9464は端子9446のすぐ下に置かれてい
る。
更なる異形（図示せず）において、この支持素子又は
壁は接続素子と一体とすることができ、特にフラップと
一体とすることができる。斯くして、接続素子はこれら
フラップを構成する比較的硬い領域及び中心又は裏打ち
素子を構成する柔軟な領域を有し得る。これらフラップ
を構成する硬い領域は自立構造体を形成するべく上方に
弯曲し得る。上記に論じられた構成と同じように、この
構成により、リード部分がチップを受けそれに接続する
ための開口部の周辺部の回りに配置されている開口上部
を有する全体的に箱状又はコップ状の構造体が提供され
る。
容易に了解されるように、請求の範囲によって規定さ
れるように本発明から逸脱することなく上記に論じられ
た特徴の多数の更なる変化及び組合せを利用することが
できる。１つの斯かる異形（図示せず）において、裏打
ち素子は実質的に上記に論じられたように配設される
が、フラップ及びフラップ上のリード部分は省略され
る。この構成によると、ボンディングワイヤは各リード
の主要部分を構成している。ボンディングワイヤはチッ
プのエッジに沿って下方に裏打ち素子に向かって延設し
ており、チップの背面即ち底面に隣接した裏打ち素子に
接合する。この構成において、ボンディングワイヤはチ
ップのエッジに沿って延設しているリードを構成してい
る。この構成は、上記に論じられた他の構成と同じ程度
の制御をリードインピーダンスに提供しないため、明ら
かに好適性が少ない。斯くして、好ましい実施例の前記
の説明は請求の範囲によって規定された本発明の限定で
はなく説明のために取られるべきである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−43676（ＪＰ，Ａ) 特開 昭63−72143（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 321

Claims (70)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の表面を有し且つ少なくとも１つの前
    記表面の上に接点と前記接点に電気的に接続された端子
    を有するシート状素子とを有する半導体チップを含む形
    式の半導体チップアセンブリであって、 前記シート状素子が前記半導体チップの１つの前記表面
    上に置かれ、少なくとも複数の前記接点が前記半導体チ
    ップの前記１つの表面上に置かれ、前記端子が前記半導
    体チップに関して可動であることを特徴とする半導体チ
    ップアセンブリ。
  2. 【請求項２】前記端子と前記半導体チップとの間に配置
    されたしなやかな層を有することを特徴とする請求項１
    記載の半導体チップアセンブリ。
  3. 【請求項３】前記しなやかな層がエラストマ材料から形
    成されることを特徴とする請求項２記載の半導体チップ
    アセンブリ。
  4. 【請求項４】前記しなやかな層が低弾性率材料のかたま
    りと、低弾性率材料の前記かたまりが散在する穴とを有
    しており、低弾性率材料の前記かたまりが前記端子と整
    列し、前記しなやかな層における前記穴が前記端子と整
    列していないことを特徴とする請求項２記載の半導体チ
    ップアセンブリ。
  5. 【請求項５】前記半導体チップアセンブリが前面を有
    し、前記接点が前記前面上に配置され、前記シート状素
    子及び前記端子が前記半導体チップの前記前面上に置か
    れることを特徴とする請求項１又は２記載の半導体チッ
    プアセンブリ。
  6. 【請求項６】前記半導体チップが反対に向いている前面
    及び背面を有し、前記接点が前記前面上に配置され、前
    記シート状素子及び前記端子が前記半導体チップの前記
    背面上に置かれることを特徴とする請求項１又は２記載
    の半導体チップアセンブリ。
  7. 【請求項７】前記シート状素子が柔軟性を有することを
    特徴とする請求項１〜４のいずれか１つに記載の半導体
    チップアセンブリ。
  8. 【請求項８】端子を有するシート状素子を半導体チップ
    に組み立てる段階と、前記シート状素子上の端子を前記
    半導体チップ上の接点と接続する段階とを含む、半導体
    チップアセンブリを製造する方法であって、 前記組み立てる段階が、前記シート状素子が前記半導体
    チップの表面上に置かれるように実行され、 前記シート状素子上の前記端子が前記半導体チップの前
    記表面上にあり、前記シート状素子が、前記端子が前記
    半導体チップに対して可動であるように組み立てられる
    ことを特徴とする方法。
  9. 【請求項９】しなやかな層が前記半導体チップと前記端
    子との間に配置されることを特徴とする請求項８記載の
    方法。
  10. 【請求項１０】複数の試験プローブと前記端子との間に
    一時的な電気接続を確立することによって前記半導体チ
    ップを試験する段階を更に含み、前記しなやかな層が、
    一時的な電気接続を確立する前記段階の期間に、少なく
    とも複数の前記端子に前記半導体チップの表面の方への
    変移を許容することを特徴とする請求項９記載の方法。
  11. 【請求項１１】一時的な電気接続を確立する前記段階
    が、複数の前記端子と試験把持具に固定された複数の試
    験プローブとの間に一時的な電気接続を同時に確立する
    段階を含むことを特徴とする請求項10記載の方法。
  12. 【請求項１２】前記シート状素子上の前記端子を接続す
    る前記段階が、柔軟性リードを接続し、該リードが前記
    シート状素子の少なくとも１つのアパーチュアを介して
    前記接点と前記端子との間に延設する段階を含むことを
    特徴とする請求項８記載の方法。
  13. 【請求項１３】前記シート状素子が、前記組み立てる段
    階の前に、該シート状素子上に位置する前記端子と予め
    形成されたリードとを有することを特徴とする請求項12
    記載の方法。
  14. 【請求項１４】前記リードを接続する前記段階が、それ
    ぞれの前記アパーチュアにツールを挿入することによっ
    て、前記予め形成されたリードを少なくとも１つのアパ
    ーチュアにおいて前記半導体チップ上の前記接点にボン
    ディングする段階を含むことを特徴とする請求項13記載
    の方法。
  15. 【請求項１５】基板上の接触パッドが前記シート状素子
    上の前記端子と対向するように前記の挿入物とともに基
    板を組み立てる段階と、前記端子を前記接触パッドとボ
    ンディングする段階とを有することを特徴とする請求項
    ８記載の方法。
  16. 【請求項１６】半導体チップを、端子を有する柔軟性シ
    ート状素子を含む回路基板に接続するための部品であっ
    て、前記端子の下に置かれるしなやかな層を備えること
    を特徴とする部品。
  17. 【請求項１７】前記しなやかな層が低弾性率材料のかた
    まりと該低弾性率のかたまりが散在する穴とをを含むこ
    とを特徴とする請求項16記載の部品。
  18. 【請求項１８】前記シート状素子が、前記しなやかな層
    の上に置かれ且つ熱硬化性ポリマ及び熱可塑性ポリマか
    らなる群から選択された材料から形成された薄い柔軟性
    の上層を備えることを特徴とする請求項16又は17記載の
    部品。
  19. 【請求項１９】前記端子が前記上層に配置されているこ
    とを特徴とする請求項18記載の部品。
  20. 【請求項２０】前記端子が前記上層と前記しなやかな層
    との間に配置され、前記上層が前記端子と整列したアパ
    ーチュアを有し、前記端子が前記しなやかな層と反対の
    前記シート状素子の表面からアクセス可能としたことを
    特徴とする請求項18記載の部品。
  21. 【請求項２１】前記端子へ延びる前記誘電体層上にリー
    ドを備えることを特徴とする請求項17記載の部品。
  22. 【請求項２２】半導体チップアセンブリで使用するため
    の部品であって、 外側エッジを有するシート状挿入物と、 前記挿入物と一体の少なくとも１つの固定素子であっ
    て、それぞれが前記挿入物の１つの前記外側エッジに平
    行に延びる内側エッジを有し、こうした平行なエッジが
    延長されたスロットを規定する固定素子と、 前記挿入物上に配置された複数の端子と、 前記端子に接続され且つ接触部分を有する複数の予め形
    成されたリードであって、前記スロットの近傍まで延
    び、前記接触部分が該リードに接続された端子に関して
    可動であるリードと、 を備えることを特徴とする部品。
  23. 【請求項２３】それぞれの前記リードの前記接触部分が
    前記スロットを横切って延設されることを特徴とする請
    求項22記載の部品。
  24. 【請求項２４】前記しなやかな層が前記端子の下に配置
    されることを特徴とする請求項22記載の部品。
  25. 【請求項２５】前記リードにおける制御されたインピー
    ダンスを提供するよう、前記誘電体層の電気材料によ
    り、前記リードから分離された導電層を有することを特
    徴とする請求項21又は22記載の部品。
  26. 【請求項２６】（ａ）上面を規定する前面を有し、前記
    前面が中心領域と該中心領域を包囲する周辺領域とを含
    み、前記中心領域が前記周辺領域の内方に配置された半
    導体チップであって、前記前面の前記周辺領域に配置さ
    れた複数の周辺接点を有する半導体チップを有する形式
    の半導体チップアセンブリであって、 （ｂ）前記半導体チップの前記前面の前記中心領域の上
    に置かれたシート状誘電体挿入物であって、前記半導体
    チップの方を向いた第一の面と、前記半導体チップから
    離れるように向いた第二の面とを有しており、前記周辺
    接点の内方に配置された外側エッジを有するシート状挿
    入物と、 （ｃ）前記挿入物に配置され、前記前面の前記中心領域
    の上に置かれた複数の中心端子と、 （ｄ）前記周辺接点の少なくとも幾つかを前記中心端子
    の少なくとも幾つかと接続する複数の周辺接触リードで
    あって、前記中心端子の１つと接続された中心端子端部
    及び前記挿入物の前記エッジの１つを超えて外側に突出
    していて前記周辺接点の１つと接続された接触端を有し
    ており、それぞれの前記周辺接触リードが前記周辺接点
    の１つから前記挿入物上の前記中心端子の１つへ内方へ
    延びており、前記中心端子が前記接点に関して可動であ
    る周辺接触リードと、 を具備することを特徴とする半導体チップアセンブリ。
  27. 【請求項２７】前記シート状誘電体挿入物が柔軟である
    ことを特徴とする請求項26記載の半導体チップアセンブ
    リ。
  28. 【請求項２８】前記半導体チップと前記端子との間に、
    しなやかな層が配置されたことを特徴とする請求項27記
    載の半導体チップアセンブリ。
  29. 【請求項２９】前記周辺接触リードが、前記接点におい
    て前記半導体チップの前記前面の方へ下向きに曲げられ
    ていることを特徴とする請求項26記載の半導体チップア
    センブリ。
  30. 【請求項３０】前記周辺接点から外方へ配置された少な
    くとも１つの固定素子を更に備え、それぞれの前記固定
    素子が前記挿入物の前記外側エッジの１つと平行に延び
    る内側エッジを有しており、こうした平行なエッジが前
    記固定素子と前記挿入物との間に、延長されたスロット
    規定することを特徴とする請求項26記載の半導体チップ
    アセンブリ。
  31. 【請求項３１】それぞれの前記固定素子と前記挿入物と
    の間に延びるブリッジ素子を備え、該ブリッジ素子が互
    いに離れており、前記スロットが前記ブリッジ素子の間
    に延び、前記固定素子と前記挿入物とが単一のシート状
    ユニットとして互いに一体に形成されていることを特徴
    とする請求項30記載の半導体チップアセンブリ。
  32. 【請求項３２】それぞれの前記固定素子の少なくとも一
    部分が前記半導体チップの外側に配置され、更に、少な
    くとも１つの前記固定素子と整列して前記半導体チップ
    に沿って配置された少なくとも１つの支持素子を備え、
    それぞれの前記支持素子が前記固定素子の１つに対向し
    且つ支持する前面を有することを特徴とする請求項31記
    載の半導体チップアセンブリ。
  33. 【請求項３３】前記少なくとも１つの固定素子上に取り
    付けられた複数の外側端子、及び、該外側端子と前記周
    辺接点との間に伸びる外側端子リードを更に備えること
    を特徴とする請求項23記載の半導体チップアセンブリ。
  34. 【請求項３４】前記中心端子の下側に配置されたしなや
    かな層と、前記外側端子の下側に配置されたしなやかな
    層とを備えることを特徴とする請求項33記載の半導体チ
    ップアセンブリ。
  35. 【請求項３５】前面と該前面上のパターン状に配置され
    た複数の接点とを有し、前記パターンが前記前面上の接
    触パターン領域を包囲する半導体チップと、 前記半導体チップの前記前面の上に置かれ、前記半導体
    チップに対向する第一面と、前記半導体チップに背を向
    けた第二面とを有するシート状誘電体挿入物と、を具備
    する形式の半導体チップアセンブリにおいて、 前記半導体チップの前記接触パターン領域上に置かれ且
    つ前記半導体チップの前記前面上に位置する、前記シー
    ト状誘電体挿入物の領域と、 前記挿入物の前記第二面にパターン状に配置された複数
    の端子であって、そのうちの幾つかが前記接触パターン
    領域の上に載る前記挿入物の前記領域に配置されてお
    り、前記半導体チップ上の前記接点に接続された端子
    と、 前記端子と前記接点との間に延びる柔軟性の導電リード
    であって、前記半導体チップの接点に接続された接触端
    部と前記端子に接続された端子端部とを備えた導電リー
    ドと、 を具備し、前記端子が前記半導体チップ上の前記接点に
    関して可動であることを特徴とする半導体チップアセン
    ブリ。
  36. 【請求項３６】前記挿入物が前記第一面から前記第二面
    へ貫通するアパーチュアを備え、前記リードの前記接触
    端部が前記アパーチュアにおいて前記接点と接続される
    ことを特徴とする請求項35記載の半導体チップアセンブ
    リ。
  37. 【請求項３７】それぞれの前記端子が、前記挿入物にお
    いて前記アパーチュアの１つに隣接して配置され、 それぞれの前記リードが、前記端子の１つから前記の隣
    接したアパーチュアを通って前記半導体チップ上の前記
    接点の１つ間で延びることを特徴とする請求項35記載の
    半導体チップアセンブリ。
  38. 【請求項３８】それぞれの前記リードが前記半導体チッ
    プの前記前面に平行に曲げられていることを特徴とする
    請求項35又は37記載の半導体チップアセンブリ。
  39. 【請求項３９】それぞれの前記リードが前記半導体チッ
    プの前記前面に対して直角に曲げられていることを特徴
    とする請求項35又は37記載の半導体チップアセンブリ。
  40. 【請求項４０】前記端子が、前記半導体チップの前記前
    面上に置かれた前記挿入物の領域全体に均一に分布して
    いることを特徴とする請求項35,37,38,39のいずれか１
    つに記載の半導体チップアセンブリ。
  41. 【請求項４１】前記半導体チップの前記前面と前記端子
    との間に、しなやかな層が配置されていることを特徴と
    する請求項35,37,38,39のいずれか１つに記載の半導体
    チップアセンブリ。
  42. 【請求項４２】前記挿入物に対向する基板と、 前記端子のパターンに対応するパターン状に配置され、
    前記挿入物上の前記端子と向かい合う複数の接続パッド
    と、 前記基板上の前記パッドを前記挿入物上の前記端子と接
    続するための手段と、を更に備えることを特徴とする請
    求項40記載の半導体チップアセンブリ。
  43. 【請求項４３】前記基板上の前記パッドを前記端子と接
    続するための前記手段が、前記端子と前記基板の関連す
    る接触パッドとの間に配置された導電性ボンディング材
    料のかたまりを含むことを特徴とする請求項42記載の半
    導体チップアセンブリ。
  44. 【請求項４４】（ａ）反対方向を向いた前面及び背面
    と、前記前面と前記背面との間に延びるエッジと、前記
    前面上の接点とを有する形式の半導体チップアセンブリ
    であって、 （ｂ）前記半導体チップ上に置かれたシート状裏打ち素
    子であって、前記半導体チップの前記背面の方を向いた
    上面と、前記半導体チップに背を向けた底面と、前記半
    導体チップ及び前記端子と整列した中心領域とを有して
    おり、前記端子の少なくとも幾つかは前記中心領域に配
    置されているシート状裏打ち素子と、 （ｃ）前記半導体チップの前面上の前記接点と前記シー
    ト状裏打ち素子の底面上の前記端子との間を接続する導
    電リードであって、前記エッジに沿って延びる導電リー
    ドと、 を備え、前記裏打ち素子上の前記端子が、前記半導体チ
    ップの熱的伸長を補償するように前記半導体チップに関
    して可動であることを特徴する半導体チップアセンブ
    リ。
  45. 【請求項４５】前記裏打ち素子及び前記リードが柔軟性
    を有することを特徴とする請求項44記載の半導体チップ
    アセンブリ。
  46. 【請求項４６】前記半導体チップの前記背面と前記端子
    との間に、しなやかな層が配置されていることを特徴と
    する請求項44又は45記載の半導体チップアセンブリ。
  47. 【請求項４７】前記導電リードが、前記半導体チップの
    前記前面上の前記接点から延び且つ前記半導体チップに
    沿って前記裏打ち素子へ下向きに延びるボンディングワ
    イヤを含むことを特徴とする請求項44記載の半導体チッ
    プアセンブリ。
  48. 【請求項４８】前記半導体チップの１つのエッジに沿っ
    て上向きに延びる少なくとも１つのシート状の柔軟性フ
    ラップを更に備え、それぞれの前記リードが前記フラッ
    プに沿って延びるフラップ部分を備えることを特徴とす
    る請求項44記載の半導体チップアセンブリ。
  49. 【請求項４９】前記半導体チップ上の前記接点が、前記
    半導体チップの１つの前記エッジに隣接して延びる少な
    くとも１つの延長列を有しており、それぞれの前記フラ
    ップが前記延長列の近傍まで延びていることを特徴とす
    る請求項48記載の半導体チップアセンブリ。
  50. 【請求項５０】それぞれの前記フラップが、導電層と、
    該導電層と前記リードの前記フラップ部分との間に配置
    された誘電体層とを含むことを特徴とする請求項49記載
    の半導体チップアセンブリ。
  51. 【請求項５１】前記裏打ち素子が導電層及び誘電体層を
    含み、それぞれの前記リードが前記裏打ち素子に沿って
    前記端子の１つへ延びる裏打ち素子部分を備え、前記裏
    打ち素子の前記誘電体層が前記裏打ち素子の前記導電層
    と前記リードの前記裏打ち素子部分との間に配置されて
    いることを特徴とする請求項44記載の半導体チップアセ
    ンブリ。
  52. 【請求項５２】前記半導体チップの１つのエッジに沿っ
    てそれぞれ配置された少なくとも１つの硬質の支持素子
    を更に備えることを特徴とする請求項48〜50のいずれか
    １つに記載の半導体チップアセンブリ。
  53. 【請求項５３】前記少なくとも１つのフラップが、互い
    に結合され且つ前記半導体チップを取り囲む箱を共同で
    規定する複数の支持素子を備えることを特徴とする請求
    項52記載の半導体チップアセンブリ。
  54. 【請求項５４】前記裏打ち素子に対向する上面を有する
    基板と前記上面上に配置された複数の接続パッドとを更
    に備え、前記裏打ち素子上の前記端子と前記上面上の前
    記接続パッドとが、１つの前記端子がそれぞれの前記接
    続パッドと整列するように対応するパターン状に配置さ
    れており、更に、前記基板上の前記接続パッドを前記裏
    打ち素子上の前記端子と接続するための手段を備えるこ
    とを特徴とする請求項44記載の半導体チップアセンブ
    リ。
  55. 【請求項５５】前記半導体チップの前記前面の上に置か
    れ且つ前記半導体チップ又は前記裏打ち素子上の前記端
    子と電気接続された挿入物を更に備えることを特徴とす
    る請求項44記載の半導体チップアセンブリ。
  56. 【請求項５６】請求項48記載の複数の半導体チップアセ
    ンブリを備えた回路アセンブリであって、 前記半導体チップアセンブリが上部及び底部を有する積
    重ね体に構成され、それによって、前記半導体チップア
    センブリが前記積重ね体の底部における前記半導体チッ
    プアセンブリの底部アセンブリと１つ以上の非底部アセ
    ンブリとを有し、それぞれの前記非底部アセンブリが前
    記半導体チップアセンブリの直下のアセンブリの上にあ
    り、 それぞれの前記非底部アセンブリの前記裏打ち素子が、
    前記半導体チップアセンブリの直下のアセンブリの前記
    挿入物に対向し、 それぞれの前記非底部アセンブリの裏打ち素子上の端子
    のうちの幾つかが、直下のアセンブリの挿入物上の端子
    に接続されており、それによって、前記半導体チップア
    センブリの半導体チップが互いに電気的に接続される ことを特徴とする回路アセンブリ。
  57. 【請求項５７】半導体チップアセンブリを製造する方法
    であって、 （ａ）シート状裏打ち素子を、該裏打ち素子の上面が半
    導体チップの背面の方を向き、前記裏打ち素子の中心領
    域の端子が前記半導体チップと整列するように位置させ
    る段階と、 （ｂ）前記裏打ち素子の前記端子と、前記背面及び前記
    裏打ち素子に背を向ける前記半導体チップの前面上の接
    点との間を導電リードによって接続し、前記導電リード
    が前記半導体チップのエッジに沿って延びるようにする
    段階であって、前記位置させる段階と前記リードを接続
    する段階とが、前記リードが接続された後に、前記端子
    が前記半導体チップに関して可動である段階と、 を備えることを特徴とする方法。
  58. 【請求項５８】接続する前記段階が、前記半導体チップ
    の少なくとも１つのエッジに沿って少なくとも１つのシ
    ート状フラップを位置させ、それぞれの前記フラップ上
    に延びる前記リードのフラップ部分が前記裏打ち素子か
    ら前記半導体チップの前記前面の方へ延びる段階を含む
    ことを特徴とする請求項57記載の方法。
  59. 【請求項５９】前記端子と前記半導体チップの前記底面
    との間に、しなやかな層を設ける段階を更に備えること
    を特徴とする請求項57記載の方法。
  60. 【請求項６０】複数の前記端子を複数の試験ピンに同時
    に係合させて前期試験ピンが前記端子と電気的に接触さ
    せ、前記係合させる段階において前記しなやかな層が前
    記端子を片寄らせることにより、前記半導体チップアセ
    ンブリを電気的に試験する段階を更に備えることを特徴
    とする請求項59記載の方法。
  61. 【請求項６１】複数の半導体チップアセンブリを製造す
    る方法であって、 （ａ）接点を有する複数の半導体チップを含むウェーハ
    を設ける段階と、 （ｂ）前記ウェーハから分離されたシートであって、端
    子を有する複数の挿入物を組み込んだシートを設ける段
    階と、 （ｃ）前記ウェーハの個別の半導体チップが前記シート
    の個別の挿入物と関連するように前記シートを前記ウェ
    ーハに組み立て、前記半導体チップ上の接点を該半導体
    チップと関連する挿入物上の端子と接続する段階と、 （ｄ）組み立て接続する前記段階の後、前記シートから
    個別の挿入物を切断するとともに、前記ウェーハから個
    別の半導体チップを切断して、それぞれが半導体チップ
    及び挿入物を含む複数のサブアセンブリを提供する段階
    と、 を備えることを特徴とする方法。
  62. 【請求項６２】切断する前記段階の前に、前記端子と前
    記接点との間の接続を誘電体包囲体によって包囲する段
    階を更に備えることを特徴とする請求項61記載の方法。
  63. 【請求項６３】複数の半導体チップアセンブリを製造す
    る方法であって、 （ａ）接点を有する複数の半導体チップを含むウェーハ
    を設ける段階と、 （ｂ）互いに且つ前記ウェーハから分離され、端子を有
    する複数の個別の挿入物を設ける段階と、 （ｃ）前記半導体チップが前記挿入物と関連するように
    前記挿入物を前記ウェーハに組み立て、前記半導体チッ
    プ上の接点を該半導体チップと関連する挿入物上の端子
    と接続する段階と、 （ｄ）組み立て接続する前記段階の後、前記ウェーハか
    ら個別の半導体チップを切断して、それぞれが半導体チ
    ップ及び挿入物を含む複数のサブアセンブリを提供する
    段階と、 を備えることを特徴とする方法。
  64. 【請求項６４】切断する前記段階の前に、前記端子と前
    記接点との間の接続を誘電体包囲体によって包囲する段
    階を更に備えることを特徴とする請求項63記載の方法。
  65. 【請求項６５】半導体チップアセンブリであって、 （ａ）上面を規定する前面であって、中心領域と該中心
    領域を取り囲む周辺領域とを有する前面を備え、前記中
    心領域が前記周辺領域の内側にあり、前記前面の前記中
    心領域に中心接点を配置してなる半導体チップと、 （ｂ）前記半導体チップの前面の上に置かれ、前記半導
    体チップに対向する第一面と前記半導体チップに背を向
    ける第二面とを有する誘電体素子と、 （ｃ）基板と接続するために前記誘電体素子上に配置さ
    れ、前記半導体チップの前記前面の上に置かれた複数の
    端子であって、前記中心接点と電気的に接続され且つ前
    記中心接点に関して可動である端子と、 を具備することを特徴とする半導体チップアセンブリ。
  66. 【請求項６６】前記誘電体素子が前記中心接点を取り囲
    む穴と該穴の境界となるエッジとを有し、複数の中心接
    点リードが前記中心接点の少なくとも幾つかと前記端子
    の少なくとも幾つかとの間に延び、それぞれの前記中心
    接点リードが前記端子の１つに接続された端子端部と前
    記中心接点の１つまで延びる接点端部とを有することを
    特徴とする請求項65記載の半導体チップアセンブリ。
  67. 【請求項６７】それぞれの前記中心接点リードがワイヤ
    ボンドを含むことを特徴とする請求項66記載の半導体チ
    ップアセンブリ。
  68. 【請求項６８】それぞれの前記中心接点リードの端子端
    部が前記端子の１つと一体に形成されていることを特徴
    とする請求項67記載の半導体チップアセンブリ。
  69. 【請求項６９】前記中心接点リードが柔軟性を有するこ
    とを特徴とする請求項66記載の半導体チップアセンブ
    リ。
  70. 【請求項７０】前記誘電体素子が低弾性率材料のしなや
    かな層を備え、該しなやかな層が前記端子の下に配置さ
    れていることを特徴とする請求項65記載の半導体チップ
    アセンブリ。
JP3516995A 1990-09-24 1991-09-24 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品 Expired - Lifetime JP2924923B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US586,758 1990-09-24
US07/586,758 US5148266A (en) 1990-09-24 1990-09-24 Semiconductor chip assemblies having interposer and flexible lead
US07/673,020 US5148265A (en) 1990-09-24 1991-03-21 Semiconductor chip assemblies with fan-in leads
US673,020 1991-03-21
PCT/US1991/006920 WO1992005582A1 (en) 1990-09-24 1991-09-24 Semiconductor chip assemblies, methods of making same and components for same

Publications (2)

Publication Number Publication Date
JPH06504408A JPH06504408A (ja) 1994-05-19
JP2924923B2 true JP2924923B2 (ja) 1999-07-26

Family

ID=27079801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3516995A Expired - Lifetime JP2924923B2 (ja) 1990-09-24 1991-09-24 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品

Country Status (11)

Country Link
US (7) US5148265A (ja)
EP (3) EP0551382B1 (ja)
JP (1) JP2924923B2 (ja)
KR (1) KR970005709B1 (ja)
AT (3) ATE297054T2 (ja)
AU (1) AU8731291A (ja)
CA (1) CA2091438C (ja)
DE (3) DE69132880T2 (ja)
DK (2) DK0551382T3 (ja)
ES (3) ES2242704T5 (ja)
WO (1) WO1992005582A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441500B1 (en) 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes

Families Citing this family (598)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
KR930008891A (ko) * 1991-10-30 1993-05-22 정몽헌 온-칩 디카플링 캐패시터 구성방법
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5854534A (en) 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
US5548091A (en) 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
EP0751561A4 (en) 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6690186B2 (en) 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6499216B1 (en) 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6191368B1 (en) 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US7204848B1 (en) 1995-03-01 2007-04-17 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JP3807508B2 (ja) 1995-09-18 2006-08-09 テセラ，インコーポレイテッド 誘電層を備えた超小形電子リード構造体
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
US5714800A (en) * 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
KR100616479B1 (ko) 1996-10-17 2006-08-28 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 플렉시블 기판
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP3612155B2 (ja) 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
KR100306937B1 (ko) * 1996-12-04 2001-12-17 모기 준이치 수지 밀폐형 반도체 장치 및 그의 제조 방법
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US5937276A (en) * 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
DE69830883T2 (de) 1997-03-10 2006-04-20 Seiko Epson Corp. Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
US6365975B1 (en) 1997-04-02 2002-04-02 Tessera, Inc. Chip with internal signal routing in external element
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2924854B2 (ja) 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US5994781A (en) * 1997-05-30 1999-11-30 Tessera, Inc. Semiconductor chip package with dual layer terminal and lead structure
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
JP3639088B2 (ja) 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
WO1999007014A1 (en) * 1997-08-01 1999-02-11 Minnesota Mining And Manufacturing Company Interposer/adhesive composite
JP3622435B2 (ja) 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US6335222B1 (en) * 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6064114A (en) 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6468830B1 (en) 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
EP0948048A1 (en) * 1998-03-20 1999-10-06 Caesar Technology Inc. Chip scale package
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
US6324754B1 (en) 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
US6080932A (en) 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6294407B1 (en) 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6309910B1 (en) 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
US5990566A (en) 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
US5951305A (en) * 1998-07-09 1999-09-14 Tessera, Inc. Lidless socket and method of making same
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
WO2000008685A1 (fr) * 1998-08-03 2000-02-17 Shinko Electric Industries Co., Ltd. Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP3502776B2 (ja) 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6197664B1 (en) 1999-01-12 2001-03-06 Fujitsu Limited Method for electroplating vias or through holes in substrates having conductors on both sides
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6356958B1 (en) 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US6334942B1 (en) 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
DE19909505C2 (de) * 1999-03-04 2001-11-15 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US6543131B1 (en) 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
JP4322347B2 (ja) * 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
TW432650B (en) 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
EP1061574A1 (en) * 1999-06-17 2000-12-20 Ming-Tung Shen Semiconductor device and method for manufacturing the same
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6562636B1 (en) * 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6239489B1 (en) 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6675469B1 (en) 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6524381B1 (en) * 2000-03-31 2003-02-25 Flex Products, Inc. Methods for producing enhanced interference pigments
US7118493B2 (en) * 1999-11-01 2006-10-10 Callaway Golf Company Multiple material golf club head
US6291884B1 (en) 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
DE19954888C2 (de) * 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6392428B1 (en) 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US20090100295A1 (en) * 2000-01-06 2009-04-16 Super Talent Electronics, Inc. Reliable memory module testing and manufacturing method
US6784024B2 (en) * 2000-01-18 2004-08-31 Micron Technology, Inc. Die attach curing method for semiconductor device
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001291822A (ja) * 2000-02-04 2001-10-19 Seiko Epson Corp 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2001230341A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP2001237348A (ja) 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US6380060B1 (en) 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6794202B2 (en) 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
DE10012882C2 (de) 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100336481B1 (ko) * 2000-08-11 2002-05-15 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6589819B2 (en) * 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
TW482328U (en) * 2000-12-13 2002-04-01 Via Tech Inc IC tray to prevent the IC encapsulant from being placed in wrong direction
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6469909B2 (en) * 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
TW567562B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
SG99333A1 (en) * 2001-01-15 2003-10-27 Chuen Khiang Wang Packaging of a microchip device
SG94734A1 (en) * 2001-01-15 2003-03-18 Chuen Khiang Wang Packaging of a microchip device
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
US6808958B2 (en) 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US6694609B2 (en) 2001-03-22 2004-02-24 Molex Incorporated Method of making stitched LGA connector
US6722896B2 (en) * 2001-03-22 2004-04-20 Molex Incorporated Stitched LGA connector
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6472251B1 (en) * 2001-04-09 2002-10-29 Delphi Technologies, Inc. Method for integrated circuit packaging
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
JP2002343478A (ja) 2001-05-16 2002-11-29 Tyco Electronics Amp Kk 電気コンタクトおよびそれを用いた電気接続部材
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
WO2003032370A2 (en) * 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US8089142B2 (en) * 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6575766B1 (en) 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
CN101488480A (zh) * 2002-06-17 2009-07-22 亨凯尔公司 间层电介质和预施涂的模片连接粘合剂材料
DE10297755T5 (de) * 2002-06-19 2005-09-01 United Test And Assembly Center (S) Pte Ltd. Konfektionierung einer Mikrochip-Vorrichtung
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
AU2003265417A1 (en) * 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
EP1579477A2 (en) * 2002-10-11 2005-09-28 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6877992B2 (en) 2002-11-01 2005-04-12 Airborn, Inc. Area array connector having stacked contacts for improved current carrying capacity
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US7176044B2 (en) * 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
JP4208840B2 (ja) * 2002-12-17 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US6979208B2 (en) 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
DE10261876B4 (de) * 2002-12-20 2004-12-09 Solarc Innovative Solarprodukte Gmbh Herstellungsverfahren für Solarmodule mittels Leitkleber-Bonding und Solarmodule mit Leitkleberbrücken
US7179286B2 (en) 2003-02-21 2007-02-20 Boston Scientific Scimed, Inc. Stent with stepped connectors
DE10308095B3 (de) 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
JP2006520102A (ja) * 2003-03-07 2006-08-31 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体装置、半導体本体並びにその製造方法
US7230339B2 (en) * 2003-03-28 2007-06-12 Intel Corporation Copper ring solder mask defined ball grid array pad
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US6905342B2 (en) * 2003-04-01 2005-06-14 Hewlett-Packard Development Company, L.P. Protected electrical interconnect assemblies
US6913343B2 (en) * 2003-04-30 2005-07-05 Hewlett-Packard Development Company, L.P. Methods for forming and protecting electrical interconnects and resultant assemblies
US7083267B2 (en) * 2003-04-30 2006-08-01 Hewlett-Packard Development Company, L.P. Slotted substrates and methods and systems for forming same
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US20050082654A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
US8489196B2 (en) * 2003-10-03 2013-07-16 Medtronic, Inc. System, apparatus and method for interacting with a targeted tissue of a patient
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
KR20060123285A (ko) * 2003-11-10 2006-12-01 헨켈 코포레이션 저-ｋ 유전재료-함유 반도체 소자와 함께 사용되는 전자패키징 재료
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US20050110131A1 (en) * 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7176043B2 (en) * 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20050163966A1 (en) * 2004-01-23 2005-07-28 Chengalva Mahesh K. Surface mounting of components
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
CN1961424B (zh) 2004-05-28 2010-08-11 Nxp股份有限公司 具有两组芯片触点的芯片
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
DE102004027787A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US8525314B2 (en) * 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US7208820B2 (en) * 2004-12-29 2007-04-24 Tessera, Inc. Substrate having a plurality of I/O routing arrangements for a microelectronic device
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US7456046B2 (en) * 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
CN101310380B (zh) * 2005-11-15 2011-02-09 日本电气株式会社 半导体封装、电子部件、以及电子设备
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7679201B2 (en) * 2005-12-20 2010-03-16 Intel Corporation Device package
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
TWI329917B (en) * 2006-04-04 2010-09-01 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof
US20070290321A1 (en) * 2006-06-14 2007-12-20 Honeywell International Inc. Die stack capacitors, assemblies and methods
WO2008020402A2 (en) 2006-08-17 2008-02-21 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
US8168537B2 (en) 2006-08-17 2012-05-01 Nxp B.V. Semiconductor component and assumbly with projecting electrode
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7988720B2 (en) 2006-09-12 2011-08-02 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
JP5048420B2 (ja) * 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
DE102007042593B4 (de) * 2007-09-07 2018-10-31 Continental Automotive Gmbh Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
KR101388538B1 (ko) 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
KR100794191B1 (ko) 2007-12-12 2008-01-11 주식회사 파이컴 탄성 변위에 따른 다수 개의 접속 소자의 정렬 방법
WO2009117345A2 (en) * 2008-03-17 2009-09-24 Henkel Corporation Adhesive compositions for use in die attach applications
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
WO2009142938A1 (en) * 2008-05-20 2009-11-26 E. I. Du Pont De Nemours And Company Thermally and dimensionally stable polyimide films and methods relating thereto
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8212346B2 (en) * 2008-10-28 2012-07-03 Global Foundries, Inc. Method and apparatus for reducing semiconductor package tensile stress
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
CN101925998B (zh) * 2009-01-22 2012-06-27 京瓷株式会社 元件搭载用基板及利用该基板的元件容纳用封装件
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
US8227918B2 (en) 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
KR20120096001A (ko) 2009-11-20 2012-08-29 이 아이 듀폰 디 네모아 앤드 캄파니 커버레이 구조체 및 그 관련 방법
US20110123796A1 (en) 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
US8698320B2 (en) * 2009-12-07 2014-04-15 Henkel IP & Holding GmbH Curable resin compositions useful as underfill sealants for use with low-k dielectric-containing semiconductor devices
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8854072B2 (en) * 2011-06-03 2014-10-07 Hai Dau High temperature-low leakage probe apparatus and method of manufacturing same
US8525338B2 (en) 2011-06-07 2013-09-03 Tessera, Inc. Chip with sintered connections to package
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
WO2013052347A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Memory module in a package and its pin configuration
JP5966009B2 (ja) 2011-10-03 2016-08-10 インヴェンサス・コーポレイション パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の２重の組を使用するスタブ最小化
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
DE102011115886B4 (de) * 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8637992B2 (en) 2011-11-30 2014-01-28 Invensas Corporation Flip chip package for DRAM with two underfill materials
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
CN104718619A (zh) 2012-08-02 2015-06-17 泰塞拉公司 用于两个或更多个裸片的多裸片倒装堆叠
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
TWI487921B (zh) * 2012-11-05 2015-06-11 矽品精密工業股份有限公司 半導體封裝件之測試方法
WO2014071312A1 (en) * 2012-11-05 2014-05-08 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US8786069B1 (en) 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9154972B2 (en) * 2013-06-12 2015-10-06 Apple Inc. Methods and apparatus for testing electronic devices with antenna arrays
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9754910B2 (en) * 2014-06-05 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9543277B1 (en) 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10157803B2 (en) * 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
USD887998S1 (en) * 2017-02-17 2020-06-23 Stat Peel Ag Chip
US11652031B2 (en) * 2018-12-13 2023-05-16 Intel Corporation Shrinkable package assembly
TWI700499B (zh) * 2019-07-17 2020-08-01 美商第一檢測有限公司 晶片測試系統
TWI743907B (zh) * 2020-07-28 2021-10-21 華烽科技股份有限公司 預燒測試高電流提昇裝置

Family Cites Families (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3302067A (en) * 1967-01-31 Modular circuit package utilizing solder coated
DE1238459B (de) 1961-04-27 1967-04-13 Hoechst Ag Verfahren zur Herstellung von Carbonsaeureestern von ungesaettigten Alkoholen
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3426252A (en) * 1966-05-03 1969-02-04 Bell Telephone Labor Inc Semiconductive device including beam leads
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
US3474297A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Interconnection system for complex semiconductor arrays
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3680206A (en) * 1969-06-23 1972-08-01 Ferranti Ltd Assemblies of semiconductor devices having mounting pillars as circuit connections
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3680037A (en) * 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
US3772575A (en) * 1971-04-28 1973-11-13 Rca Corp High heat dissipation solder-reflow flip chip transistor
US3670091A (en) 1971-05-20 1972-06-13 Sqrague Electric Co Encapsulated electrical components with protective pre-coat containing collapsible microspheres
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
GB1387587A (en) * 1971-07-22 1975-03-19 Plessey Co Ltd Electrical interconnectors and connector assemblies
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
UST955008I4 (en) * 1974-08-19 1977-02-01 International Business Machines Corporation Flip chip structure including a silicon semiconductor element bonded to an Si3 N4 base substrate
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS5379335A (en) † 1976-12-24 1978-07-13 Hitachi Ltd Memory unit
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
DE2745571A1 (de) 1977-10-11 1979-04-19 Klippan Nv Vorrichtung zum buendeln von waren
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
FR2439478A1 (fr) 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4225900A (en) 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4268848A (en) 1979-05-07 1981-05-19 Motorola, Inc. Preferred device orientation on integrated circuits for better matching under mechanical stress
US5861670A (en) 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
SU1003396A1 (ru) 1980-02-08 1983-03-07 Институт коллоидной химии и химии воды АН УССР Электрический соединитель
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4371912A (en) 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4549247A (en) 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
CA1183280A (en) 1981-02-09 1985-02-26 Francis N. Sinnadurai Integrated circuit chip carrier
US4525921A (en) 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
FR2521350B1 (fr) 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4754316A (en) 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
US4638348A (en) 1982-08-10 1987-01-20 Brown David F Semiconductor chip carrier
US4761681A (en) 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US4672737A (en) 1984-01-23 1987-06-16 Irvine Sensors Corporation Detector array module fabrication process
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
US4574470A (en) * 1984-03-19 1986-03-11 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
KR890004820B1 (ko) 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
GB8412674D0 (en) 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4631820A (en) 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS6159860A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体集積回路装置の製造方法
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4655524A (en) * 1985-01-07 1987-04-07 Rogers Corporation Solderless connection apparatus
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4628406A (en) * 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
DE3675321D1 (de) 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
JPS6253000A (ja) 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4949224A (en) 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4686998A (en) 1985-11-12 1987-08-18 Mediscan Research Limited Patient temperature and heartbeat rate monitoring system
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4700276A (en) 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4890152A (en) 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4734825A (en) 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
KR900007231B1 (ko) * 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPH0777247B2 (ja) 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
GB8626828D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Pressure contact interconnect from tape
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
US4801992A (en) 1986-12-01 1989-01-31 Motorola Inc. Three dimensional interconnected integrated circuit
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4990948A (en) 1986-12-27 1991-02-05 Canon Kabushiki Kaisha Flexible printed circuit board
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US4874722A (en) 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4953005A (en) 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4862249A (en) 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4933810A (en) 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector
KR880014671A (ko) 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JP2567870B2 (ja) * 1987-09-17 1996-12-25 株式会社日立製作所 半導体記憶装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US5016138A (en) 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
JPH01129431A (ja) 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US4841355A (en) 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4829405A (en) * 1988-03-14 1989-05-09 International Business Machines Corporation Tape automated bonding package
US4847146A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
US4987100A (en) 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
FR2634340B1 (fr) * 1988-07-13 1994-06-17 Thomson Csf Dispositif d'interconnexion entre un circuit integre et un circuit electrique, application du dispositif a la connexion d'un circuit integre notamment a un circuit imprime, et procede de fabrication du dispositif
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
US4939316A (en) 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US5192716A (en) 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
JPH07114223B2 (ja) † 1989-03-07 1995-12-06 日本電気株式会社 半導体装置
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US4953060A (en) 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
US5089880A (en) 1989-06-07 1992-02-18 Amdahl Corporation Pressurized interconnection system for semiconductor chips
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5412247A (en) 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5504035A (en) 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体
US5217916A (en) 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5006922A (en) 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5123850A (en) 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
EP0454447A3 (en) 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
US5065227A (en) 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
WO1991018957A1 (en) * 1990-06-08 1991-12-12 Minnesota Mining And Manufacturing Company Reworkable adhesive for electronic applications
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5173766A (en) 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5475920A (en) 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5377077A (en) 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
EP0509065A1 (en) 1990-08-01 1992-10-21 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5029325A (en) * 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
CA2050091C (en) 1990-10-03 1999-06-15 Richard C. Eden Electronic circuit and method with thermal management
US5117275A (en) 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5136366A (en) 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5379191A (en) 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5289346A (en) 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5252857A (en) 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5227583A (en) 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5161090A (en) * 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH05218281A (ja) 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5210939A (en) 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5266912A (en) 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5414298A (en) 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
DE69405832T2 (de) 1993-07-28 1998-02-05 Whitaker Corp Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5431571A (en) 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
KR100218996B1 (ko) 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
US6190509B1 (en) 1997-03-04 2001-02-20 Tessera, Inc. Methods of making anisotropic conductive elements for use in microelectronic packaging
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441500B1 (en) 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
DE10045043B4 (de) * 1999-09-13 2008-01-10 Sharp K.K. Halbleiterbauteil und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20020011663A1 (en) 2002-01-31
US6392306B1 (en) 2002-05-21
ATE352870T1 (de) 2007-02-15
ES2242704T3 (es) 2005-11-16
EP1111672A2 (en) 2001-06-27
DE69133468T3 (de) 2016-12-29
US6372527B1 (en) 2002-04-16
WO1992005582A1 (en) 1992-04-02
JPH06504408A (ja) 1994-05-19
ES2281598T3 (es) 2007-10-01
ATE297054T2 (de) 2005-06-15
DE69132880T2 (de) 2002-09-12
EP1111672B1 (en) 2005-06-01
EP1111672B2 (en) 2016-08-03
US6433419B2 (en) 2002-08-13
AU8731291A (en) 1992-04-15
ES2242704T5 (es) 2017-02-10
EP0551382B1 (en) 2001-12-19
ES2167313T3 (es) 2002-05-16
DE69133468T2 (de) 2005-10-13
DE69133558T2 (de) 2007-11-29
US6133627A (en) 2000-10-17
EP1111672A3 (en) 2002-09-18
EP0551382A1 (en) 1993-07-21
DK1353374T3 (da) 2007-05-21
EP0551382A4 (en) 1993-09-01
CA2091438A1 (en) 1992-03-25
US6465893B1 (en) 2002-10-15
US5347159A (en) 1994-09-13
DE69132880D1 (de) 2002-01-31
CA2091438C (en) 2000-08-08
US5148265A (en) 1992-09-15
EP1353374A1 (en) 2003-10-15
DK0551382T3 (da) 2002-04-15
EP1353374B1 (en) 2007-01-24
DE69133468D1 (de) 2005-07-07
KR970005709B1 (ko) 1997-04-19
DE69133558D1 (de) 2007-03-15
ATE211305T1 (de) 2002-01-15

Similar Documents

Publication Publication Date Title
JP2924923B2 (ja) 半導体チップアセンブリ、半導体チップアセンブリの製造方法及び半導体チップアセンブリの部品
US5950304A (en) Methods of making semiconductor chip assemblies
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
US5852326A (en) Face-up semiconductor chip assembly
US5258330A (en) Semiconductor chip assemblies with fan-in leads
US20050218495A1 (en) Microelectronic assembly having encapsulated wire bonding leads
EP2596529B1 (en) Stackable molded microelectronic packages and manufacturing method thereof
CN101268548B (zh) 微电子封装及其方法
JP2711263B2 (ja) ピン格子配列集積回路パッケージ
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13