CN101268548B - 微电子封装及其方法 - Google Patents

微电子封装及其方法 Download PDF

Info

Publication number
CN101268548B
CN101268548B CN2005800284765A CN200580028476A CN101268548B CN 101268548 B CN101268548 B CN 101268548B CN 2005800284765 A CN2005800284765 A CN 2005800284765A CN 200580028476 A CN200580028476 A CN 200580028476A CN 101268548 B CN101268548 B CN 101268548B
Authority
CN
China
Prior art keywords
microelectronic element
encapsulation
substrate
conductive pole
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800284765A
Other languages
English (en)
Other versions
CN101268548A (zh
Inventor
B·哈巴
M·贝罗泽
T-G·坎恩
久保田阳一
S·克里希南
J·B·莱利三世
I·穆罕默德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN101268548A publication Critical patent/CN101268548A/zh
Application granted granted Critical
Publication of CN101268548B publication Critical patent/CN101268548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种微电子封装(90)包括具有多个面、多个触点和一外部周边的微电子元件(62)，以及覆盖在微电子元件(62)的第一个面上并与其分隔开的柔性衬底(42)，该柔性衬底(42)的外部区域(86)延伸到微电子元件(62)的外部周边之外。该封装(90)还包括在柔性介质(42)的表面上露出、并与微电子元件(62)电互连的多个导电柱(40a-40f)，由此导电柱(40a-40f)的至少之一被设置在柔性衬底(42)的外部区域(86)内，并且顺应层(74)被设置在微电子元件(62)的第一个面和柔性衬底(42)之间，其中该顺应层(74)覆盖在被设置在柔性衬底(42)的外部区域(86)内的导电柱的至少之一上。该封装包括与微电子元件(62)和顺应层(74)相接触的支持元件(84)，由此支持元件(84)覆盖在柔性衬底(42)的外部区域(86)上。

Description

微电子封装及其方法
相关申请的交叉引用
本发明要求2005年5月27日提交的序列号为11/140,312的美国专利申请的优先权，该专利申请要求2004年10月25日提交的序列号为60/621,865的美国临时专利申请以及2004年6月25日提交的序列号为60/583,066的美国临时专利申请的优先权，这些申请的公开内容通过引用结合于此。
发明领域
本发明一般涉及微电子封装，尤其涉及制造和测试微电子封装的方法。
发明背景
诸如半导体芯片的微电子器件通常都需要与其他电子部件的许多输入和输出连接。半导体芯片或其他类似器件的输入和输出触点通常被设置成基本上覆盖器件的表面的栅格状图案(通常称之为“面阵”)、或者被设置成平行于器件正面的每个边缘延伸并与之邻近的细长行，或者被设置在正面的中央。通常，诸如芯片的器件必须被物理安装在诸如印刷电路板的衬底上，并且该器件的触点必须电连接至电路板的导电结构元件。
通常会在封装中设置半导体芯片，这有利于在制造期间以及在将芯片安装至诸如电路板或其他电路板的外部衬底期间对芯片的处理。例如，会在封装中提供适于表面安装的许多半导体芯片。已为各种应用提供了该通用类型的各种封装。通常情况下，这些封装包括通常称为“芯片载体”的介电元件，其中在该电介质上端子形成为经电镀或蚀刻的金属结构。这些端子通常由诸如沿着芯片载体本身延伸的薄迹线的结构元件以及由在芯片触点和端子或迹线之间延伸的精细导线或引线连接至芯片本身的触点。在表面安装的操作中，封装被置入电路板，使得该封装上的每个端子都与电路板上相应的接触焊盘对齐。在端子和接触焊盘之间设置有焊料或其他粘合材料。封装可通过加热组件以熔化或“回流”焊料或者以其它方式活化粘合材料的方法而被永久地粘合到位。
许多封装包括附至封装端子并具有焊料球形式的焊料块，其中这些焊料球的直径通常约为0.1mm至0.8mm(5至30mil)。具有从其下表面突出的焊料球阵列的封装通常被称为球栅阵列或“BGA”封装。称为岸面栅格阵列或“LGA”封装的其他封装由焊料形成的薄层或岸面固定至衬底。此类封装可相当紧密。某些通常称为“芯片级封装”的封装在电路板上占据的面积等于或仅略大于并入该封装的器件的面积。这样的好处在于减小了组件的整体尺寸并允许在衬底上各器件之间使用短互连，而这又限制了器件之间的信号传播时间并因而有助于组件的高速运行。
包括封装的组件能承受由器件和衬底的差热膨胀和收缩而施加的应力。在操作以及制造期间，半导体芯片趋于膨胀和收缩的量与电路板膨胀和收缩的量不同。在封装的各端子相对于芯片或其他器件固定的情况下，这些效应趋于使得各端子相对电路板上的接触焊盘移动。这会对连接端子和衬底的焊料施加应力。正如在美国专利5,679,977、5,148,266、5,148,265、5,455,390和5,518,964(它们的公开内容通过引用结合于此)的某些较佳实施例中所公开的那样，半导体芯片封装能够具有可相对结合到封装中的芯片和其他器件移动的端子。这些移动能明显地补偿差热膨胀和收缩。
测试已封装器件会造成另一个可怕的问题。在某些制造工艺中，需要在已封装器件的端子和测试夹具之间建立临时连接，并通过这些连接操作该器件以确保该器件是完全起作用的。在通常情况下，必须在未将封装端子粘合至测试夹具的情况下做出这些临时连接。重要的是确保所有端子都可靠地连接到测试夹具的导电元件。然而通过将封装按压在诸如带有平面焊盘的普通电路板的简单测试夹具上是难以建立连接的。如果封装的端子不共面，或者如果测试夹具的导电元件不共面，则部分端子就无法接触它们在测试夹具上的相应接触焊盘。例如，在BGA封装中，连接至各端子的焊料球直径的差异以及芯片载体的非平面性会导致某些焊料球位于不同的高度。
这些问题通过使用带有设置成补偿非平面性的结构元件的专门构造测试夹具就能得到减轻。然而这些结构元件增加了测试夹具的成本，并在某些情况下会将不可靠性引入测试夹具本身。这是尤为不可取的，因为测试夹具以及器件与测试夹具的接合应该比已封装器件本身更为可靠，以便于提供有意义的测试。此外，旨在高频运行的器件必须通过施加高频信号来测试。该要求对测试夹具内信号路径的电特性施加了限制，并进一步使测试夹具的结构复杂化。
此外，当已封装器件在其端子上有焊料球的情况下，焊料易于在该测试夹具上接合这些焊料球的部分上聚积。这会缩短测试夹具的寿命并削弱它的可靠性。
已经提出了诸多解决方案来处理上述问题。在前述专利中公开的某些封装具有可相对微电子器件移动的端子。这些移动可在某些程度上补偿测试期间各端子的非平面性。
都授权给Nishiguchi等人的美国专利5,196,726和5,214,308公开了一种BGA类方法，其中芯片的面上的凸点引线容纳于衬底上的杯状插座中并通过低熔点材料接合其中。授权给Beaman等人的美国专利4,975,079公开了其中测试衬底上的拱形触点被设置在锥形导件内的用于芯片的测试插座。芯片被紧压在衬底上使得焊料球进入锥形导件并与衬底上的拱形管脚相接合。施加了足够大的力从而拱形管脚实际上使得芯片的焊料球变形。
BGA插座的另一个示例可以在1998年9月8日授权的共同授让的美国专利5,802,699中找到，其中该专利的公开内容通过引用结合于此。′699专利公开了一种具有多个孔的片状连接器。每个孔都设置有向内延伸穿过孔的至少一个弹性片状触点。BGA器件的凸点引线先行进入各孔使得这些凸点引线与触点相接合。组件可得到测试，并且如果发现其可接受，则能将这些凸点引线永久地接合至各触点。
2001年3月20日授权的共同授让的美国专利6,202,297(其公开内容通过引用结合于此)公开了一种用于具有凸点引线的微电子器件的连接器、以及用于制造并使用该连接器的方法。在′297专利的一个实施例中，介电衬底具有从正面向上延伸的多个柱。这些柱可被排列成柱组阵列的形式，其中每个柱组限定它们之间的间隙。普通的片状触点从每个柱的顶部伸出。为了测试一器件，该器件的凸点引线被分别插入相应的间隙内，由此在凸点引线被连续插入时接合与靠着凸点引线滑动的触点。通常，当凸点引线被插入间隙时，触点的远端部分通常朝衬底向下、并朝远离间隙的中央的方向偏斜。
共同授让的美国专利6,177,636(其公开内容通过引用结合于此)公开了一种在微电子器件和支持衬底之间提供互连的方法和装置。在′636专利的一个较佳实施例中，一种制造用于微电子器件的互连部件的方法包括提供具有第一和第二表面的、并将导电片耦合至该芯片载体的第一表面的柔性芯片载体。该导电片随后被选择性地蚀刻以产生多个足够刚性的柱。在支持结构的第二表面上设置有顺应层，并且诸如半导体芯片的半导体器件与该顺应层接合使得该顺应层位于微电子器件和芯片载体之间，并使多个柱从芯片载体的外露表面突出。这些柱电连接至微电子器件。这些柱形成能在插座内接合或用焊料接合至衬底(例如，电路板)的结构元件的突出封装端子。因为这些柱可相对微电子器件移动，所以这一封装基本上能够适应器件使用时器件与支持衬底之间热膨胀系数的失配。此外，柱的顶端可以是共面或接近共面的。
提供具有可相对于微电子元件移动的管脚或导电柱的微电子封装已经带来诸多优势。2004年10月6日提交的共同授让的美国专利申请No.10/959,465的某些较佳实施例公开了包括具有多个面和多个触点的微电子元件以及与该微电子器件的第一个面分隔开并覆盖其上的柔性衬底。该封装具有从柔性衬底中伸出并朝远离微电子器件的第一个面的方向突出的多个导电柱，其中导电柱的至少一部分与微电子器件电互连。该微电子封装包括支持柔性衬底位于微电子元件之上的多个支持元件。导电柱与支持元件相偏离以便于衬底的弯曲以及柱相对微电子器件的移动。
题为“Micro Pin Grid Array With Wiping Action”(滑动接触的微型矩阵式引脚对装)的共同授让的美国临时专利申请No.60/533,393的某些较佳实施例公开了一种微电子封装，该封装包括安装结构、与该安装结构相关联的微电子元件、以及与安装结构物理连接并与微电子器件电连接的多个导电柱。导电柱从安装结构中向上突出，其中导电柱的至少之一是偏置柱。每个偏置柱都具有连接至安装结构的基座，并且每个偏置柱的基座都限定了一个质心。每个偏置柱还限定具有质心的上端，上端的质心与基座的质心在与向上方向正交的水平偏置方向上偏离。安装衬底适于允许每个偏置柱围绕水平轴倾斜从而上端可在相对电路板的接触焊盘两端滑动。
题为“Micro Pin Grid Array With Pin Motion Isolation”(引脚移动隔离的微型矩阵式引脚对装)的共同授让的美国临时专利申请No.60/533,437的某些较佳实施例公开了一种微电子封装，该封装包括具有多个面和多个触点的微电子元件、覆盖在微电子元件的第一个面上并与其分隔开的柔性衬底、以及在柔性衬底表面露出的多个导电端子。导电端子与微电子元件电互连、并且柔性衬底包括至少部分地围绕导电端子的至少之一延伸的间隙。在某些实施例中，封装包括置于微电子元件的第一个面与柔性衬底之间的诸如顺应层的支持层。在其它实施例中，支持层包括与导电端子之一至少部分地对齐的至少一个开口。
尽管有了本领域内的上述全部优点，但是仍然需要具有能适应具有非平面接触焊盘的测试板的端子的微电子封装。还需要能在封装的测试和老化期间能够与电路板形成可靠电互连的微电子封装。因而，仍然需要进一步改进微电子封装的制作和测试。
发明内容
在本发明的某些较佳实施例中，微电子封装包括带有多个面和多个触点的微电子元件，诸如半导体芯片，该微电子元件具有外部周边。该封装可包括覆盖在微电子元件的第一个面上并与其分隔开的柔性衬底，诸如由聚合材料制成的介电衬底，由此所述柔性衬底的外部区域延伸到微电子元件的外部周边之外。封装期望具有多个在柔性介质表面上露出、并与微电子元件电互连的导电柱，而导电柱的至少之一被设置在柔性衬底的外部区域内。顺应层被优选地设置在微电子元件的第一个面和柔性衬底之间，该顺应层覆盖在置于柔性衬底外部区域内的导电柱的至少之一上。封装还期望包括与微电子元件和顺应层相接触的支持元件，由此该支持元件覆盖在柔性衬底的外部区域上。
在某些较佳实施例中，导电柱可以彼此独立地移动，并能相对微电子元件移动。导电柱的独立移动使得各个柱能够与第二微电子元件的非共面表面相吻合，以便在该封装和第二微电子元件之间形成可靠的电互连。
在某些较佳实施例中，微电子元件的第一个面是微电子元件的正面、并且可在正面接触到这些触点。在另一个较佳实施例中，微电子元件具有背对柔性衬底的第二个面，由此可在第二个面接触到这些触点。微电子元件可用于在约300MHz以上的频率下通过导电柱的至少之一来互换信号。柔性衬底可包括设置其上的导电迹线，其中这些导电迹线将至少部分的导电柱电互连至微电子元件。柔性衬底期望具有面对微电子元件的第一表面，而导电迹线沿着柔性衬底的第一表面延伸。在其它较佳实施例中，柔性衬底可具有背对微电子元件的第二表面，而各导电迹线则沿着柔性衬底的第二表面延伸。
在某些较佳实施例中，微电子元件上的触点可在微电子元件的多个面之一上以栅格阵列的形式分隔开。在其它实施例中，触点可设置成在微电子元件的一个面上延伸的一行或多行。
用于封装的支持期望包括覆盖微电子元件以及背对导电柱的顺应层的第一表面的刚性保护层。刚性保护层期望由从环氧树脂、玻璃和聚合物组成的组中选出的材料制成。柔性衬底优选地延伸到顺应层的外缘之外以限定一间隙。刚性保护层优选地填充该间隙。
在本发明的其他较佳实施例中，微电子组件包括上述封装以及具有接触焊盘的电路板，导电柱具有远离柔性衬底导电柱的端部。导电柱的部端面向接触焊盘并与这些接触焊盘电连接。组件还包括将导电柱固定于接触焊盘的传导接合材料。
在本发明另外的较佳实施例中，微电子封装包括具有多个面和多个触点的微电子元件、覆盖在微电子元件的第一个面上并与其分隔开的柔性衬底、以及在柔性衬底的表面上露出并与微电子元件电互连的多个导电柱，这些导电柱的至少之一位于延伸到微电子元件外部周边之外的柔性衬底的外部区域内。该封装还期望包括被设置在微电子元件的第一个面与柔性衬底之间的顺应层，由此该顺应层包括覆盖在位于柔性衬底外部区域内导电柱的至少之一上的部分，以及与微电子元件和覆盖在位于所述柔性衬底外部区域内的导电柱的至少之一上的顺应层的部分相接触的保护层。
柔性衬底期望具有面对微电子元件的第一表面和背对微电子元件的第二表面。导电迹线可覆盖在柔性衬底的第一表面上。在其它实施例中，导电迹线可覆盖在柔性衬底的第二表面上。
在某些较佳实施例中，微电子元件可具有面向柔性衬底的第一个面以及背对柔性衬底的第二个面。触点可在微电子元件的第一个面和/或微电子元件的第二个面上接触到。封装还包括用于电互连微电子元件和导电柱的引线接合。
在本发明的其他一些较佳实施例中，微电子封装包括带有多个面和多个触点的微电子元件、覆盖在微电子元件的第一个面上并与其分隔开的衬底、在衬底表面上露出并与微电子元件电互连的多个导电柱、以及延伸穿过衬底并与微电子元件热连通用以排除封装中热量的至少一个导热元件。该至少一个导热元件优选地与微电子元件电绝缘。
该封装可包括在微电子元件与至少一个导热元件之间、用于将热能从微电子元件传送到至少一个导热元件的导热材料。该导热材料期望包括介电材料。封装还可包括覆盖微电子元件和衬底的保护性密封层，该保护性密封层期望包括从由环氧树脂、聚合物和玻璃所组成的组中选出的材料。
上述带具有散热器的微电子封装可用具有导电接触焊盘和至少一个导热焊盘的电路板组装。在组装期间，其端部远离柔性衬底的导电柱被放置成与接触焊盘接合、并与该接触焊盘电连接，其中至少一个导热元件与至少一个导热焊盘热连通。组件可包括将导电柱固定于接触焊盘的导电接合材料。
在本发明的另一些较佳实施例中，微电子封装包括带有多个面和多个触点的微电子元件、覆盖在微电子元件的第一个面上并与其分隔开的介电衬底、以及从衬底下表面伸出并与微电子元件电互连的多个导电柱。该封装期望包括覆盖衬底的上表面并密封微电子元件的刚性保护层，由此刚性保护层限制导电柱相对微电子元件的移动。在某些较佳实施例中，介电衬底包括柔性介电片。该封装还可包括将半导体元件固定至衬底的粘合剂。该粘合剂可以是硬性的。
在本发明的又一些较佳实施例中，微电子组件包括至少两个叠层微电子封装。每个微电子封装期望包括微电子元件，具有上表面和下表面的柔性衬底，该衬底覆盖在微电子元件的某一个面上并与其分隔开，以及在柔性衬底的下表面露出的多个导电柱，这些导电柱与微电子元件电互连。这至少两个叠层微电子封装期望包括第一微电子封装以及第二微电子封装，该第二微电子封装堆叠在该第一微电子封装的顶部，从而该第二微电子封装的传导端子能面向第一微电子封装的柔性衬底的上表面。该组件还期望包括将第二微电子封装的导电端子的端部和第一微电子封装的柔性衬底相连接的刚性传导材料，其中该刚性材料阻止第二微电子封装的导电端子的端部的移动。
在本发明的另一些较佳实施例中，微电子组件包括具有上表面或第一表面、以及与之远离的下表面或第二表面的介电衬底。微电子组件期望包括在第二表面的顶部形成的导电迹线。在其他较佳实施例中，导电迹线可在第一表面上形成、或者同时在第一表面和第二表面上形成。微电子组件优选地包括与导电迹线电互连、并从介电衬底的一个表面中突出的导电管脚或导电柱。导电柱可优选地由诸如金的高度导电材料覆盖。在某些较佳实施例中，导电柱的直径约为50至200微米而长度约为50至200微米。在更佳的实施例中，导电柱的端部的直径约为100微米。导电管脚的中心到中心节距较佳地为100至300微米，更佳地为225至275微米，而最佳地为约250微米。
微电子组件还优选地包括具有第一接触支承面和与之远离的第二个面的微电子元件，诸如半导体芯片。微电子元件的高度较佳地为约50至200微米，更佳地为少于200微米。微电子元件可使用由粘合剂或密封材料组成的填料层组装至介电衬底。在微电子元件被组装至介电衬底之后，导电柱的端部优选地突出到微电子元件之外。
微电子组件优选地具有从介电衬底的第一表面延伸至导电柱端部的高度。在某些较佳实施例中，微电子组件的高度约为75至300微米，更佳地在100至200微米之间。
通过利用两个或多个上述微电子组件就能组装微电子叠层。在某些较佳的层叠方法中，第一微电子组件的导电柱与在另一个电路元件(诸如，印刷电路板)上的导电焊盘电互连。用于形成电互连的一种较佳方法是利用诸如焊料的传导材料。在第一微电子组件连接至诸如印刷电路板的外部元件之后，传导材料被优选地置于在第一微电子组件的介电衬底上设置的导电焊盘顶上。第二微电子组件被优选地组装在第一微电子组件之上，以使得第二微电子组件的导电柱与第一微电子组件的导电焊盘电接触。再一次使用诸如焊料的传导材料将第二微电子组件的导电柱固定至第一微电子组件的导电焊盘。这一工艺可通过将第三微电子组件堆叠在第二微电子组件之上以及后续的类似动作而重复。在某些较佳实施例中，可在第一微电子组件的导电柱与印刷电路板电互连之前形成该叠层组件。
在其它一些较佳实施例中，可在将微电子组件组装至印刷电路板之前或之后在该叠层的一层或多层之上提供包覆成型(overmold)。在一个较佳实施例中，微电子组件可在被组装成一叠层之前独立地包覆成型。在其他较佳实施例中，微电子组件可被安排在一叠层内、包覆成型、然后连接至诸如印刷电路板的另一电路元件。在另一些较佳实施例中，微电子元件可被组装成在印刷电路板顶部的叠层、然后对整个叠层进行包覆成型。
在其它的较佳实施例中，微电子组件的导电柱可从相应的介电衬底的各个面中突出。在其他的较佳实施例中，导电柱可由从介电衬底的上表面或下表面突出的导电球所代替。
在本发明其他的较佳实施例中，可通过断开在组件的介电衬底上延伸的导电迹线来编程微电子组件。微电子组件期望包括在介电衬底的一个或多个表面上延伸的导电迹线。导电迹线具有与微电子元件上的触点电互连的第一端、以及终止在导电焊盘处的第二端。微电子组件还优选地包括与传导焊盘电互连、并从介电衬底的第二表面突出的导电柱。
微电子组件期望包括与微电子元件电互连的主迹线。该主迹线优选地与多个分支迹线电互连，而这些分支迹线又分别与导电焊盘电连接。这些分支迹线中的每一条都包括为了使一个或多个导电焊盘与主迹线电绝缘而可被切断的可切断部分。结果，除一个导电焊盘之外的其他导电焊盘都与主迹线和微电子元件电绝缘。多个这样的组件可彼此堆叠在一起。
在其它较佳实施例中，代替切割分支迹线来编程微电子组件，分支迹线中的一条可连接至主迹线，而其余的分支迹线则保持与主迹线的电绝缘。这样，通过在分支迹线中的一条与主迹线之间形成电互连就能对组件进行编程。
本发明的这些和其他较佳实施例将在以下得到更为详尽的描述。
附图简述
图1A至1K示出了根据本发明某些较佳实施例的一种制作微电子封装的方法。
图1L至1M示出了根据本发明某些较佳实施例的一种测试图1K中所示的微电子封装的方法。
图2示出了根据本发明另一较佳实施例的微电子封装。
图3示出了根据本发明其他较佳实施例的微电子封装。
图4示出了根据本发明其他较佳实施例的微电子封装。
图5示出了根据本发明其他较佳实施例的微电子封装。
图6示出了根据本发明其他较佳实施例的微电子封装。
图7示出了根据本发明又一较佳实施例的微电子封装。
图8A示出了包括散热器的现有微电子封装的横截面视图。
图8B示出了图8A所示的现有技术微电子封装的俯视图。
图9A示出了根据本发明某些较佳实施例的具有柔性衬底以及延伸穿过柔性衬底的散热器的微电子封装的横截面视图。
图9B示出了图9A的微电子封装的俯视图。
图10A示出了根据本发明其他较佳实施例的微电子封装的横截面视图。
图10B示出了图10A所示微电子封装的俯视图。
图11A示出了根据本发明其他较佳实施例的微电子封装的横截面视图。
图11B示出了图11A所示微电子封装的俯视图。
图12A示出了根据本发明其他较佳实施例的微电子封装的横截面视图。
图12B示出了图12A所示微电子封装的俯视图。
图13A示出了根据本发明其他较佳实施例的微电子封装的俯视图。
图13B示出了图13A所示微电子封装的横截面视图。
图14A示出了根据本发明其他较佳实施例的包括彼此堆叠在一起的多个微电子封装的微电子组件的俯视图。
图14B示出了图14A所示微电子组件的横截面视图。
图15A示出了根据本发明某些较佳实施例的包括导电柱的介电衬底的顶部透视图。
图15B示出了图15A所示介电衬底的底部透视图。
图16示出了根据本发明某些较佳实施例的具有触点的微电子元件的透视图。
图17示出了图16的微电子元件以及组装图15A和15B的介电衬底的粘合剂层。
图18A示出了具有粘合剂层的图17所示介电衬底以及与其组装的微电子元件的顶部透视图。
图18B示出了图18A所示子组件的俯视图。
图19A示出了包括彼此堆叠在一起的如图18A所示的三个单元的微电子叠层。
图19B示出了具有在其上形成的保护层的图19A的封装。
图20示出了包括介电层、与之组装的微电子元件以及从介电层中突出的导电柱的微电子组件的横截面视图。
图21示出了根据本发明某些较佳实施例的彼此堆叠在一起、并且连接至印刷电路板的如图20所示的多个微电子组件。
图22示出了包括介电层、组装有介电层的微电子元件、以及从介电层中突出的多个导电柱的微电子组件的横截面视图。
图23示出了根据本发明某些较佳实施例的彼此堆叠在一起、并且连接至印刷电路板的如图22所示的多个微电子组件。
图24示出了包括介电层、组装有介电层的微电子元件以及连接至介电层的导电元件的微电子组件的横截面视图。
图25示出了根据本发明某些较佳实施例的彼此堆叠在一起、并且该叠层内大多数子组件的底部连接至印刷电路板的如图24所示的多个微电子组件。
图26示出了包括介电片的微电子组件的横截面视图，其中介电片具有与之组装的微电子元件和从介电片中突出的传导元件。
图27示出了根据本发明某些较佳实施例的彼此堆叠在一起、并且该叠层内最上部的元件连接至印刷电路板的如图26所示的多个微电子组件。
图28A示出了根据本发明其他较佳实施例的微电子组件的横截面视图。
图28B示出了图28A所示的微电子组件的俯视图。
图28C示出了根据本发明某些较佳实施例的具有被阻断导电迹线的图28B所示的组件。
图29A示出了包括介电层、组装有介电层的微电子元件以及从介电层中突出的导电柱的微电子组件的横截面视图。
图29B示出了图29A所示的微电子组件的俯视图。
图29C示出了根据本发明某些较佳实施例的具有连接至主迹线的导电迹线的图29A和29B所示的微电子组件的另一个视图。
图30示出了根据本发明某些较佳实施例的与第二微电子组件电互连的第一微电子组件的横截面视图。
图31示出了在第一和第二微电子组件已连接在一起之后图30所示实施例的横截面视图。
图32示出了包括具有中央开口和柔性突起的插座的图30的第二微电子组件的俯视图。
详细描述
参看图1A，在本发明的某些较佳实施例中，微电子子组件可通过诸如在共同未决、共同授让的美国临时申请No.60/508,970(该申请的公开内容通过引用接合于此)的某些较佳实施例中所公开的工艺来制作。正如在′970申请的某些较佳实施例中所公开的那样，金属板30包括由导电材料制成的顶层32、中间蚀刻终止层34以及由传导材料制成的底层36。顶层32和底层36可包括诸如铜的导电材料。中间蚀刻终止层34可包括诸如镍的材料。参看图1B和1C，金属板30的底层36被模压或蚀刻以移除底层36的部分38a至38g，从而形成导电端子或柱40a至40f。参看图1C和1D，在已形成柱40a至40f之后，通过将顶层32和柱40a至40f留在原地的工艺来移除蚀刻终止层34(图1C)。用于移除蚀刻终止层的一种较佳方法包括化学蚀刻工艺。
导电柱的尺寸可在很大的范围内变化，但是每个柱在介电衬底表面以上的最典型高度约为50至300μm。每个柱都具有接近介电衬底的基座以及远离介电衬底的端部。在某些较佳实施例中，各柱通常是截头圆锥体的，从而每个柱的基座和端部基本上是圆形的。各柱基座的直径通常约为100至600μm，而端部的直径通常为40至200μm。各柱可由任何导电材料制成，但是理想地由诸如铜、铜合金、金以及其组合的金属材料制成。例如，各柱可主要由铜形成，并且在各柱的表面上具有一层金。
参看图1D和1E，聚酰亚胺膜的柔性介电片42与顶层32和柱40a至40f组装在一起以使得柱40a至40f能够突出穿过介电层42。如图1D所示，介电层42的第一个面44面向顶层32而第二个面46背对顶层32。介电层42可通过在顶层32上以及端子40a至40f周围涂覆诸如聚酰亚胺的介电层来制造。在其他较佳实施例中，介电层42可通过用力接合介电片与端子来使端子穿透介电片而与顶层32和柱40a至40f组装在一起。虽然介电层42的厚度可根据应用发生变化，但是介电层优选地厚度为15至100μm。参看图1F，一旦介电层42到位，就蚀刻顶层32以在介电层42的第一个面44上形成各条导电迹线48a至48f。在某些较佳实施例中，导电迹线被置于介电层的下表面上。然而，在其它实施例中，导电迹线在介电层的上表面上延伸；在介电层的上表面和下表面上或在其内部延伸。因而，如在本公开内容中使用的第一结构元件被设置在第二结构元件“上”的状态不应该理解为要求将第一结构元件放在第二结构元件的表面上。导电迹线可由任何导电材料制成，但是通常可由铜、铜合金、金以及这些材料的组合形成。这些迹线的厚度也可根据应用变化，并且通常为约5μm至25μm。
在如图1A至1F所示的具体实施例中，柔性介电层42在顶层32被处理之前就与顶层32组装在一起。然而在其它实施例中，柔性介电层42可在已形成导电迹线48a至48f(图1F)之后或者在随后的工艺步骤中被附至顶层32。在其他较佳实施例中，诸如电镀的常规工艺可形成迹线。还可使用蚀刻工艺，由此就可使用在共同授让让的美国专利6,177,636(其公开内容通过引用结合于此)中公开的方法来形成导电柱40a至40f。在其他较佳实施例中，可将导电柱40a至40f制造成独立元件、并且能以将导电柱40a至40f连接到导电迹线48a至48f的任何合适方式将导电柱40a至40f组装至柔性介电层。在此使用的术语“导电端子”也可指导电凸点或者其高度明显大于其宽度的导电柱。
参看1F和1G，每个导电端子40a至40f都具有外露的接触表面50。参看图1G，在导电柱40a至40f的外表面上形成诸如金的高度导电层52。如图1G所示的组件在下文中可称为连接部件54。
参看图1H，连接部件54被置于具有上表面58的支持元件56上。支持元件56的上表面58最好大致平坦或共面，以使导电柱40a至40f的底部60能够位于同一平面。诸如半导体芯片的微电子元件62包括具有触点66的正面64以及远离正面64的背面68。正面64由真空夹盘70夹持并移向柔性介电层42的第一表面44。
参看图1I，框架72紧靠在微电子子组件54的上表面。将诸如可固化弹性体74的可固化介电材料引入半导体芯片62的背面68与微电子组件54之间。框架72可引导可固化弹性体材料74的流动。
参看图1J，可固化弹性体材料74被固化以提供在半导体芯片62和微电子组件54之间延伸的顺应层74。顺应层可由诸如凝胶、泡沫之类的顺应性材料制成。在某些较佳实施例中，顺应层可包括由多个焊盘组成的多孔顺应层，其中还在这些焊盘之间限定了通道。正如在共同授让的美国专利5,659,952(其公开内容通过引用结合于此)中所公开的那样，可固化弹性体可被注入到顺应焊盘之间的通道中。在较佳实施例中，顺应层74具有覆盖在最外面的导电柱40a和40f上的外部周边76。半导体芯片62通过使用具有连接至芯片触点66的第一端80和连接至导电迹线48之一的第二端82的引线接合来与一个或多个导电柱40a至40f电互连。在某些较佳实施例中，引线接合78可在将可固化材料74(图1I)引入半导体芯片62和微电子子组件54间之前就形成。在本发明的另一个较佳实施例中，顺应层74可在置于半导体芯片和微电子子组件间之前预形成。所预形成的顺应层可具有延伸贯穿其中的一个或多个开口以使得引线接合或导线能够穿过，由此就可电互连半导体芯片62和微电子子组件。
参看图1K，诸如可固化环氧树脂的保护层84被设置在半导体芯片62、顺应层74和微电子子组件54上。保护层84可由各种介电材料组成，诸如环氧树脂、聚合物和玻璃。保护层84在被固化时最好是硬的。在图1K所示的具体较佳实施例中，顺应层74具有覆盖在所有导电柱40a至40f之上的外部周边76。然而，顺应层74的外部周边76不会一直延伸到介电层42的外部周边86。结果，保护层84填充顺应层74的外部周边76与柔性介电层42的外部周边86之间的间隙88。
如图1K所示，导电柱40a至40f延伸到被半导体芯片62覆盖的区域之外。被导电柱覆盖的区域更宽就能为微电子封装提供更多的输入和输出连接。这就带来了诸多好处。首先，可为半导体芯片62形成大量连接。此外，导电柱40a至40f之间可设置更多间隔，这将最小化在电信号送入封装以及从封装中送出时的干扰。提供了覆盖所有导电柱40a至40f的顺应层74就使得导电端子能够彼此独立移动。顺应层74还使导电柱能相对于半导体芯片62移动。保护层84提供防止柔性介电层42的外部区域在压力下过度弯曲或断裂的刚性衬垫。例如，这会在将导电柱压在相对接触焊盘时的测试操作期间出现。这样，保护层84就为柔性介电层42的外部周边提供了支持，而导电柱也由于顺应层74的存在而能够移动。
图1L示出了与诸如印刷电路板或测试板的第二微电子元件92并置的微电子封装90。第二微电子元件92包括具有传导焊盘96a至96f形成其上的上表面94。传导焊盘96c之一的高度H1基本大于相邻导电焊盘的高度H2。
参看图1M，微电子封装90的导电焊盘40a至40f紧靠相对的导电焊盘96a至96f。当微电子封装90靠近测试板92时，第三导电端子40c将会是接触导电焊盘96之一的第一个导电端子。这是因为导电焊盘96的高度H1要大于相邻导电焊盘的高度H2的事实。当微电子封装90继续下移时，导电端子40c上的顺应层74压缩以使得导电端子40c能够更接近半导体芯片62以及其他的导电柱40a至40b和40d至40f。因为对封装施加了向下压力，所以保护层84为封装的边缘提供支持，以避免柔性介电层42的周边区域弯曲。
由于诸如微电子器件正面的非平面性；介电衬底的翘曲；以及各柱本身的高度不等之类的因素，会使得各柱的顶端可能不会彼此精确共面。封装也可能会相对电路板略微倾斜。出于这些和其他原因，各柱的顶端和接触焊盘之间的垂直距离可能不相等。
各柱相对彼此的独立位移允许所有柱的端部接触测试衬底上所有的接触焊盘。例如，在导电柱40c附近的柔性衬底比在导电柱40b和40d附近的柔性衬底弯曲得更厉害。
因为所有柱的端部都能与各接触焊盘可靠地接合，所以经由测试电路板并经由接合的柱和接触焊盘来施加测试信号、功率和地电势就能够可靠地测试封装。此外，使用简单的测试电路板就能实现该可靠接合。例如，测试电路板的接触焊盘是简单的平面焊盘。测试电路板无需结合特定的结构元件来补偿非平面性或复杂的插座配置。测试电路板可使用通常用于形成普通电路板的技术来制造。这从本质上降低了测试电路板的成本，并且还有利于用可兼容高频信号的简单配置来构造具有迹线(未示出)的测试电路板。同样地，测试电路板也可按某些高频信号处理电路所需在接近接触焊盘的地方结合诸如电容器的电子元件。这里再一次地，因为测试电路板无需为了适应非平面性而结合特定结构元件，所以对这些电子元件的设置就更为简单。在某些情况下，期望使测试电路板做的尽可能平坦以降低系统的非平面性、并使得管脚需要移动的距离最小。例如，在测试电路板是高度平坦的陶瓷电路板(诸如抛光氧化铝陶瓷结构)的情况下，管脚仅移动20μm就足够了。
虽然在图1A至1M中所示的实施例不限于任何具体的操作理论，但是应该相信提供了本文中示出的具有扇出排列的微电子封装能在对所有导电柱施加压力同时保持微电子封装的完整性。此外，在所有导电柱上延伸的顺应层使得各导电柱可彼此独立地移动、并能相对于半导体芯片62移动。
参看图2，微电子封装190包括柔性介电衬底142以及贯穿介电层142突出的多个导电柱140。封装190包括用于电互连微电子元件162和导电柱140的导电元件，诸如细长的迹线或引线198。封装190还包括被置于微电子元件162的正面164与柔性介电层142之间的顺应层174。顺应层174不延伸至封装190的边缘，但是顺应层174在所有导电柱140上延伸。组装至柔性介电层和顺应层174的导电柱140的组合使得导电柱140能彼此独立地、并相对微电子元件162移动。封装190还包括覆盖微电子元件162和顺应层174的保护模层184。模184填充顺应层174的外部周边176与柔性介电层142的边缘186之间的间隙188。优选地，模184基本上是刚性的，以便对封装、特别是封装的介电层142提供支持。虽然本发明不受任何特定操作理论的限制，但是应该相信模184向包括有置于边缘附近导电柱140的介电层142的边缘提供稳定化的支持。在操作中，导电柱140能彼此独立地、并相对于微电子元件162自由移动。
图3示出了根据本发明另一较佳实施例的微电子封装290。微电子封装290通常类似于图2所示的封装。然而顺应层274延伸至封装290的边缘297。
图4示出了根据本发明又一较佳实施例的微电子封装390。微电子封装390包括柔性介电层342和延伸穿过介电层342的多个导电柱或管脚340。介电层342和导电柱340形成微电子子组件354。微电子子组件354包括在延伸穿过其中的中心开口355，这些中心开口355优选地用于穿过微电子元件362和微电子子组件354之间的电互连。微电子封装390包括被置于微电子元件362和微电子子组件354之间的顺应层374。该顺应层374包括在微电子子组件354的外边缘处的导电柱340上延伸的外周边376。微电子元件362使用诸如引线或迹线的导电元件398与微电子子组件354电互连。微电子封装390还包括用于密封微电子元件362和顺应层374的保护层384，诸如环氧包覆成型。如上所述，保护层384保护微电子元件362并在微电子子组件354的外周边386处提供稳定化支持。
图5示出了根据本发明再一较佳实施例的微电子封装490。微电子封装490通常类似于图4所示的封装。微电子封装490包括设置在微电子元件462和微电子子组件454之间的顺应层474。顺应层474使得各导电柱440可彼此独立地移动也能相对于半导体芯片462移动。顺应层474延伸至微电子封装490的边缘497。
图6示出了微电子封装590，包括由柔性介电层542和多个导电柱540制成的微电子子组件554。封装590包括诸如半导体芯片的微电子元件562以及设置在微电子元件562和微电子子组件554之间的顺应层574。封装590包括电互连微电子元件562和微电子子组件554的引线接合578。引线接合578可在微电子元件562和微电子子组件554之间设置顺应层574之前或之后形成。封装590还包括密封微电子元件562、引线接合578和顺应层574的保护层584。保护层584填充顺应层的外边缘576与微电子子组件的外边缘之间的间隙588。如上所述，保护层584提供对封装的全面稳定化支持，从而导电柱540能够有效紧压第二微电子元件，诸如测试板。保护层584还向微电子子组件554的外周边提供支持。
图7示出了通常类似于图6所示的封装的微电子封装690。在图7的实施例中，顺应层674延伸至封装690的边缘697。
图8A和8B示出了常规的RF微电子封装41。常规封装41包括与散热器45热连通的半导体芯片43。封装41包括与芯片43电互连的引线47。封装41包括密封微电子芯片43的环氧成模化合物49。散热器45被设计成从封装中排除热量。当封装41被组装至印刷电路板时，散热器45通常被放置成与印刷电路板上的导热焊盘热连通。封装41基本上是刚性的从而散热器无法相对半导体芯片43移动。这样会让散热器45从封装41中有效转移热量的能力最小。因而，需要对从微电子封装中排除热量的改进型设计。
图9A和9B示出了根据本发明另一较佳实施例的微电子封装。微电子封装790包括由柔性介电层742和延伸穿过介电层742的多个导电柱740制成的微电子子组件754。该微电子子组件754还包括延伸穿过介电层742的散热器755。可使用以上如图1A至1K所示并描述的方法来形成导电柱740和散热器755。封装790包括安装在微电子子组件754之上的微电子元件762，诸如半导体芯片。封装790还包括用于将微电子元件762附至散热器755的导热材料757。导热材料757优选地在微电子元件762和散热器755之间传导热量。然而，导热材料757优选地不导电以使得散热器755与微电子元件762电绝缘。微电子元件762使用诸如引线接合的导电元件778与导电柱740电互连。封装790包括密封微电子元件762和导电元件778的保护层784。保护层784可由诸如环氧树脂、聚合物或玻璃的介电材料制成。保护层784可由诸如弹性体的顺应材料制成。在保护层784是顺应性的实施例中，导电柱740能彼此独立地、并能相对于微电子元件762移动。在操作中，封装790被安装在诸如测试板或印刷电路板的第二微电子元件顶上。导电柱740被优选地放置成与第二微电子元件上相对的导电焊盘接触。散热器755被优选地放置成与相对的导热焊盘对齐。散热器755被优选地放置成与用于从封装790中抽取热量的导热焊盘接触。
图10A和10B示出了根据本发明另一较佳实施例的微电子封装890。微电子封装890包括由柔性介电层842和多个导电柱840制成的微电子子组件854。微电子子组件854还包括延伸穿过介电层842的散热器855。微电子子组件854还包括在其第一表面844上形成的接触焊盘859。微电子封装890还包括通过诸如焊料球的导电块861与接触焊盘859互连的微电子元件862。微电子封装890包括在微电子元件862和微电子子组件854之间延伸的导热材料854。导热材料857在微电子元件862和散热器855之间传递热量以便从封装90中排除热量。微电子封装890还包括密封微电子元件862并覆盖柔性介电层842的第一表面844的保护层884。在某些较佳实施例中，保护层884由诸如环氧树脂或玻璃的刚性材料制成。在其它较佳实施例中，保护层884可由诸如弹性体的顺应材料制成。在另外一些较佳实施例中，层842可以基本上是刚性的。在操作中，封装890与第一微电子元件组装在一起使得散热器855与导热焊盘相接触以便排除封装中的热量。
图11A和11B示出了通常类似于图10A和10B所示封装的微电子封装990。在图11A和11B所示的实施例中，封装990包括使用导热材料957与微电子元件962热连通的两个散热器955a和955b。封装990包括带有介电层942和导电柱940的微电子子组件954。某些导电柱940通过诸如焊料球的导电元件961与微电子元件962电互连。
图12A和12B示出了根据本发明另外一些较佳实施例的微电子封装90。微电子封装1090包括由两个金属带制成的微电子子组件1054。微电子子组件1054包含具有第一表面1044和第二表面1046的介电层1042。介电层1042包括设置在第一表面1044和第二表面1046上的导电金属。这些金属如上所述地经过处理以在介电层1042的第一表面1044和第二表面1046处设置导电结构元件。微电子子组件1054还包括适于排除封装1090中热量的导热散热器1055。封装1090还包括与微电子元件1062和散热器1055热连通的导热材料1057。导热材料1057在微电子元件1062和散热器1055之间传递热量。微电子元件1062被放置成相对微电子子组件1054面向下、并且使用诸如焊料球的导电元件1061与微电子子组件电互连。在操作中，导电柱1040与第二微电子元件上的接触焊盘接合，以便电互连封装1090和第二微电子元件。此外，散热器1055被优选地放置成与第二微电子元件上的导热焊盘热连通，以便将热量从封装1090传递至第二微电子元件上的导热焊盘。微电子封装1090还包括密封微电子元件1062、并覆盖介电层1042的第一表面1044的保护层1084。保护层1084可由诸如环氧树脂或玻璃的刚性材料制成。保护层1084还可由诸如弹性体的顺应材料制成。介电层1042可由柔性材料制成以使得导电柱1040能彼此独立地、并相对于微电子元件1062移动。
图13A和13B示出了根据本发明另一较佳实施例的微电子封装1190。微电子封装1190包括具有第一表面1144以及与之远离的第二表面1146的介电衬底1142。封装1190包括从介电层1142的第二表面1146中突出的多个导电柱1140。封装1190包括与导电柱1140电互连的微电子元件1162，诸如半导体芯片。该封装包括将微电子元件1162附至介电层1142的刚性粘合剂1157。封装1190还包括密封微电子元件1162并覆盖介电层1142第一表面1144的刚性包覆成型1184。导电柱1140被刚性锁定以避免移动。结果，导电柱无法彼此独立地、并无法相对于微电子元件1162移动。
图14A和14B示出了包括彼此堆叠在一起的多个微电子封装1290a至1290d的微电子组件1291。每个微电子封装1290都包括具有从中突出的导电柱1240的介电层1242。每个微电子封装1290还包括附至介电层1242并与一个或多个导电柱1240电互连的一个或多个微电子元件1262。介电层1242在某些较佳实施例中可以是柔性的。在其他较佳实施例中，介电层1242可以基本上是刚性的。各个微电子封装1290彼此堆叠在一起。在一特定实施例中。导电封装彼此堆叠在一起以使得一个封装的导电柱1240与另一个封装的导电柱大致对齐，并使得微电子元件1262彼此基本上对齐。第四微电子封装1290d的导电柱1240使用诸如焊料的导电材料1261与第三微电子封装1290c电互连。导电材料126将上部封装的导电柱刚性锁定到下部封装的衬底1242上。结果，导电柱1240被刚性锁定而无法移动。在某些较佳实施例中，第二、第三和第四微电子封装1290b至1290d的导电柱可被刚性锁定，而第一微电子封装1290a的导电柱则可自由地彼此相对移动。
参看图15A和15B，根据本发明的某些较佳实施例，微电子组件包括具有上表面1344和下表面1346的介电衬底1342。该微电子组件包括从介电衬底的第一表面1344中突出的导电柱1340。参看图15B，微电子封装还包括能在介电衬底1342的第一表面1344处接触到的接触焊盘1348。至少一部分接触焊盘1348与从相应接触焊盘1348之一延伸至细长开口1350的导电迹线1398电互连，其中细长开口1350在介电衬底1342的第一表面1344和第二表面1346之间延伸。至少一部分迹线1398具有覆盖在介电衬底1342的细长开口1350上的部分1352。
参看图16。微电子子组件还包括诸如半导体芯片的微电子元件1362，该微电子元件1362具有包括触点1366的第一个面1364以及远离第一个面1364的第二个面1368。微电子元件1362还包括在触点1366顶上形成的导电凸点1370，诸如焊料或金凸点。凸点可以被精压。
参看图17，微电子元件1362通过首先将粘合层1374置于微电子元件1362的第一个面1364与介电衬底1342的第一个面1344之间来组装至介电衬底1342。在图17所示的特定较佳实施例中，粘合层1374包括圆形开口1376和细长开口1378。圆形开口1376被优选地置于与介电衬底1342上的导电柱1340的位置呈镜像之处。在组装期间，粘合层1374优选地紧靠介电衬底1342的上表面1344，而微电子元件1362的第一个面1364紧靠粘合层1374。
图18A示出了在微电子元件1362、粘合剂层1374和介电衬底1342已被组装在一起之后的微电子组件。在某些较佳实施例中，导电柱1340的上端部1341可延伸到微电子元件1362的第二个面1368上。处于与微电子元件1362相比介电衬底1342的第一个面1344之上更高处的结果是导电柱能简便地与类似于图18A所示的另一个微电子组件相连。然而在其他较佳实施例中，导电柱1340的上端部1341未延伸至微电子元件1362的第二个面1368上。在这些较佳实施例中，导电块被置于导电柱1340的上端部1341之上以增加导电柱的高度并用于做出可靠的电互连。
参看图18B，在微电子元件(未示出)已被组装至介电衬底1342之后，导电迹线1398的端子端部1352与微电子元件的触点(未示出)电互连。在导电迹线1398与微电子元件的触点之间的电互连可使用本领域普通技术人员所公知的任何电互连方法形成，包括焊接、超声压焊和热压缩压焊。
参看图19A，在某些较佳实施例中，两个或多个微电子组件1340A至1340C彼此堆叠在一起。在图19A所示的一个具体较佳实施例中，第一微电子组件1340A堆叠在第二微电子组件1340B顶上，而第二微电子组件1340B又堆叠在第三微电子组件1340C顶上。优选地，第三微电子组件1340C的导电柱(未示出)与第二微电子组件1340B的接触焊盘(未示出)相接触。而第二微电子组件1340B的导电柱(未示出)又与第一微电子组件1340A的接触焊盘(未示出)相接触。结果，组装至介电衬底1340A至1340C的微电子元件1362彼此电互连。三个微电子组件1340A至1340C优选地在设计和外观上彼此基本相似。然而在其他较佳实施例中，这三个叠层微电子组件可显著不同。
为了对这些微电子组件的每一个编程，迹线可能会经历将迹线切断或连接在一起的通常称为“芯片选择”的工艺。执行芯片选择工艺的较佳方法包括激光消融、蚀刻、打孔或导电材料的沉积。结果，用于贯穿封装的导电迹线电互连的较佳路径可被编程以达到封装的要求。
图19B示出了在包覆成型工艺之后的图19A的装配。在某些较佳实施例中，包覆成型可以是环氧树脂或玻璃。包覆成型优选地保护微电子组件并提供处理期间的稳定性。包覆成型还可增强处理和操作期间封装的稳定性。在某些较佳实施例中，包覆成型是刚性材料，然而在其它较佳实施例中，包覆成型可以是部分或完全顺应性的。在其他较佳实施例中，仅具有一个介电衬底层的封装可被独立地包覆成型。
图20示出了根据本发明另一较佳实施例的微电子组件1490。该微电子组件包括具有顶表面或第一表面1444以及与之远离的底表面或第二表面1446的介电衬底1442。微电子组件1490包括在介电衬底1442的第二表面1446顶部形成的导电迹线1498。在其它较佳实施例中，可仅在第一表面1444，或在第一表面1444和第二表面1446上都形成有导电迹线1498。微电子组件1490还包括与导电迹线1498电互连并从介电衬底1442的第二表面1446中突出的导电管脚或柱1440。导电柱1440优选地用诸如金1441的高度导电材料覆盖。在某些较佳实施例中，导电柱的直径约为50至200微米而长度约为50至200微米。在某些更为优选的实施例中，导电柱的端部直径约为100微米。管脚的中心到中心节距优选地为100至300微米。在某些更为优选的实施例中，管脚的中心到中心节距为225至275微米，而最好为约250微米。
微电子组件1490还优选地包括具有第一接触支承面1464和与之远离的第二个面1466的微电子元件1462，诸如半导体芯片。微电子元件1462优选地高度为约50至200微米，更为优选地高度为小于200微米。微电子元件1462可使用由粘合剂或密封材料制成的填料层1474组装至介电衬底1442。可使用引线接合、倒装技术或用于将管芯附至电路化衬底的其他公知方法将微电子元件1462连接至介电衬底1442。在微电子元件1462被组装至介电衬底1442之后，导电柱1440的下端部1460优选地突出到微电子元件1462的第二表面1446之外。
微电子组件1490优选地具有从介电衬底1442的第一表面1444延伸至导电柱1440的端部1460的高度。在某些较佳实施例中，微电子组件的高度约为75至300微米，更优选地在约100至200微米之间。
参看图21，通过利用图20所示的两个或多个微电子组件1490可组装微电子叠层。在图21中，第一微电子组件1490A的导电柱1440利用诸如焊料的导电材料1461与印刷电路板1497上的触点1495电互连。导电材料被优选地置于设置在介电衬底1442上的导电焊盘1448上。第二微电子组件1490B被优选地组装在第一微电子组件1490A之上，从而第二微电子组件1490B的导电柱1440与第一微电子组件1490A的导电焊盘1448电接触。再一次，第二微电子组件1490B的导电柱1440使用诸如焊料的导电材料1461被固定至第一微电子组件1490A的导电焊盘1448。这一工艺可通过将第三微电子组件1490C堆叠在第二微电子组件1490B之上并将第四微电子组件1490D堆叠在第三微电子组件1490C之上来重复。可在第一微电子组件1490A的导电柱1440与印刷电路板1497的触点电互连之前组装该叠层组件。在其它较佳实施例中，微电子叠层可被组装在印刷电路板1497的顶部。
在另外一些较佳实施例中，可在微电子组件组装至印刷电路板1497之前或之后在叠层的一层或多层上设置包覆成型。在一较佳实施例中，微电子组件在它们被组装成一叠层之前就被独立地包覆成型。在其它较佳实施例中，微电子组件被排列成叠层、被包覆成型，然后与诸如印刷电路板的另一电路元件相连。在另外一些较佳实施例中，微电子元件可在印刷电路板顶部组装成一叠层，然后整个叠层被包覆成型。
参看图22和23，在本发明另一较佳实施例中，微电子组件1590包括具有第一表面1544以及与之远离的第二表面1546的介电衬底1542。微电子组件1590包括设置在介电衬底1542的第二表面1546上的导电迹线1574。微电子子组件1554还包括与相应导电迹线1574电互连的导电焊盘1548。微电子组件1590还包括突出至介电衬底1542的第一表面1544之上的导电管脚或柱1540。在图22所示的具体较佳实施例中，导电柱延伸穿过介电衬底1542。微电子组件1590包括使用置于微电子元件1562与介电衬底1542的第二表面1546之间的密封或粘合层1574组装至介电衬底1542的微电子元件1562。密封或粘合层可覆盖在微电子元件上提供的导电触点或凸点。
参看图23，两个或多个微电子组件1590A至1590D彼此堆叠在一起以形成微电子叠层。然后该组装好的叠层与印刷电路板1597电互连。在某些较佳实施例中，可使用诸如环氧树脂或玻璃的材料包覆成型整个叠层组件。包覆成型的材料可以是刚性的或顺应性的，或者其硬度在刚性材料和顺应性材料之间。
图24示出了与图20所示组件相类似的微电子组件1690。在图24所示的特定组件中，图20所示的导电柱1640已由诸如焊料球的导电元件1640所替代。参看图25，两个或多个微电子组件1690彼此堆叠在一起以形成叠层组件。叠层内被示为组件1690D的最低组件直接与印刷电路板1697上的触点1695相连。其余的微电子组件1690A至1690C堆叠在最低微电子组件1690的顶部。微电子元件1662优选地彼此电互连。
参看图26，根据本发明另一较佳实施例的微电子组件1790通常类似于图22所示的组件。图26的组件1790使用诸如焊料球的导电元件1740，而不是在图22实施例中示出的导电柱。参看图27，叠层组件由彼此堆叠在一起的两个或多个微电子组件1790堆叠而成。在图27中，四个微电子组件1790A至1790D彼此堆叠在一起。最上面的微电子组件1790A通过导电元件1740电互连至印刷电路板1797的触点1795。
图28A和28B示出了可通过断开在组件的介电衬底上延伸的导电迹线而编程的微电子组件。参看图28A，微电子组件1890包括具有第一表面1844以及与之远离的第二表面1846的介电衬底1842。微电子组件1890包括在介电衬底1842的第二表面1846上延伸的导电迹线1898。导电迹线具有与微电子元件1862上的触点电气互连的第一端以及在导电焊盘1848处终止的第二端。微电子组件1890还包括与导电焊盘1848电互连、并从介电衬底1842的第二表面1846中突出的导电柱1840。相应导电柱1840的最低端1860优选地延伸至微电子元件1862的第二个面1866之下。然而，在其他较佳实施例中，端部1860可不延伸至微电子元件1862的第二表面1866之下。在这些具体实施例中，可使用诸如焊料的导电块在端部1860处形成电互连。导电块优选地增加了导电柱1840的总高度从而可形成可靠的电互连。
参看图28B，微电子组件1890包括在其上形成的多个导电焊盘1848。如图28A所示，导电焊盘1848与导电柱1840电互连并基本与之对齐。在其他较佳实施例中，导电焊盘1848可不与导电柱1860对齐。在其他一些较佳实施例中，导电焊盘1848可略与导电柱1860对齐。
参看图28B，微电子组件1890包括与微电子元件1862电互连的主迹线1898。该主迹线与四条分支迹线1899A至1899D电互连。虽然图28B中仅示出了一条主迹线，但是微电子组件可具有连接至相应分支迹线的多条主迹线。第一分支迹线1899A与第一导电焊盘1848A电互连，而第二分支迹线1899B与第二导电焊盘1848B电互连。第三分支迹线1899C与第三导电焊盘1848C电互连，而第四分支迹线1899D与第四导电焊盘1848D电互连。分支迹线1899中的每一条都包括可切断而使一个或多个导电焊盘1848与主迹线1898电绝缘的可切断部分1893。
参看图28C，为了编程微电子组件1890，切断一条或多条分支迹线1899以便于使一个或多个导电焊盘1848与主迹线1898电绝缘。在图28C中，第一分支迹线1899A、第三分支迹线1899C和第四分支迹线1899D在可切断部分1893处被切断。结果，第一导电焊盘1848A、第三导电焊盘1848C和第四导电焊盘1848D都与主迹线1898和微电子元件1862电绝缘。只有第二导电焊盘1848B仍通过分支迹线1899B和主迹线1898与微电子元件1862电互连。如本领域普通技术人员所公知的，可切断或保持分支迹线与微电子元件1862的电连接以形成无限数目的经编程微电子组件。分支迹线的数量可多于图28B所示的四条。
在图28C中示出的多个微电子组件彼此堆叠在一起以形成叠层组件。整个组件可通过如上所述使用环氧树脂或玻璃来包覆成型。
图29A至29C示出了可编程的微电子组件，其中组件通过在分支迹线和主迹线之间形成电互连而编程。这与在通过割断或切断分支迹线而对微电子组件编程的图28A至28C示出的情况有所不同。
参看图29A，微电子组件1990包括具有第一表面1944以及与之远离的第二表面1946的介电衬底1942。微电子组件包括在介电衬底1942的第二表面1946上形成的导电迹线1998。导电迹线具有与微电子元件1962电互连的第一端(未示出)以及与导电焊盘1948电互连的外端部。微电子组件1990还包括从介电衬底1942的第二表面1946中突出的导电柱1940。相应导电柱1940包括延伸至微电子元件1962的第二个面1966之下的顶端端部1960。然而在其他较佳实施例中，导电柱1940的顶端端部1960可不延伸至微电子元件1962的第二表面1966之下。
参看图29B，微电子组件1990可通过电互连一条或多条分支迹线1999与主迹线1998而编程。在图29B所示的具体较佳实施例中，微电子组件1990具有与第一分支迹线1999A电互连的第一导电焊盘1948A、与第二分支迹线1999B电互连的第二导电焊盘1948B、与第三分支迹线1999C电互连的第三导电焊盘1948C、与第四分支迹线1999D电互连的第四导电焊盘1948D。然而，分支迹线1999A至1999D中的每一条都与主迹线1998电绝缘。如图29B的放大部分所示，第一分支迹线1999A在绝缘部分1993处与主迹线1998电绝缘。
参看图29C，导电焊盘通过电互连一条或多条分支迹线与主迹线就能与微电子元件1962电互连。在图29C所示的具体实施例中，第一导电焊盘1948A通过第一分支迹线1999A与主迹线1998的连接而电互连至主迹线1998。这可通过结合分支迹线1999A与主迹线1998来实现，诸如通过引线接合、导线接合、沉积导电材料或用于形成电互连的其他公知方法。
在本发明另一个较佳实施例中，第一微电子组件2010包括具有正面2014和与之远离的背面2016的半导体芯片2012。半导体芯片2012还包括在正面2014上露出的触点2018。细长的导电柱2020与触点2018电连接并且背离半导体芯片2012的正面2014突出。
参看图30和32，第二微电子组件2030包括在其上设置的多个插座2032。插座优选地具有中心开口2034以及朝中心开口2034向内延伸的柔性突出2036。柔性突出2036能响应于施加其上的力而弯曲。第二微电子组件具有可插入第三微电子组件的导电插座的导电柱。
参看图30和31，第一微电子组件2010和第二微电子组件2030彼此电互连以形成叠层组件。如图30和31所示，第一组件2010的细长导电柱2020插入第二组件2030的插座2032。因为导电柱2020被插入插座2032，所以柔性突出2036就如图31所示向彼此分开的方向弯曲。
虽然图30至32所示的实施例仅示出了两个彼此堆叠且电互连在一起的微电子组件，但是可用类似的方式以垂直阵列的方式组装并电互连多个微电子元件。因而，本发明就可预期通过将细长的导电柱插入下面或上面的微电子组件的柔性插座而将三个、四个或多个的微电子组件以一个位于另一个的顶部的方式垂直堆叠。在又一较佳实施例中，微电子组件可具有延伸至组件之上和之下以便与其上和其下的其他微电子组件的插座电互连的导电柱。
虽然本发明不受任何特定操作理论的限制，但是应该相信多个微电子组件可以卡扣连接或插接在一起。结果，能可靠测试叠层微电子组件而无需高温回流工艺。在某些较佳实施例中，可在插入之前在导电柱或管脚或插座上放置导电溶液以改进组件的导电性和可靠性。这样就能方便地测试叠层微电子组件。如果一个或多个部件无法有效工作，则可通过将独立的微电子部件卡扣连接或插接在一起来移除具体的部件并重新形成组件。这一方法可去除至少一个回流循环，由此增加可靠性并减少缺陷部件。本发明还能快速解开叠层封装并使之与一个或多个工作部件重新组装。此外，还可不使用焊料而可靠地互连本发明的叠层组件。图30至31所示的具体实施例可用于将本申请中所示的任何封装组装在一起。本申请还可结合共同授让的美国专利No.6,177,636所示的任何组件，其中该专利的公开内容通过引用结合于此。
在本发明的某些较佳实施例中，诸如在美国专利4,804,132和5,083,697(这些专利的公开内容通过引用结合于此)中公开的微粒涂层可被设置在微电子封装的一个或多个导电部分上，以增强在微电子元件之间形成的电互连并方便对微电子封装的测试。优选地，在诸如导电端子或导电柱的顶端端部的导电部分上提供微粒涂层。在一具体的较佳实施例中，微粒涂层是使用标准光刻胶技术被选择性地电镀在微电子元件的导电部分上的金属化金刚石晶体涂层。在操作中，具有金刚石晶体涂层的导电部分可被压在相对接触焊盘上，以刺穿存在于接触焊盘外表面的氧化层。金刚石晶体涂层除了传统的滑动接触以外还通过刺穿氧化物层来促进可靠电互连的形成。
如上所述，柱的移动包括倾斜移动。该倾斜移动导致每个柱的端部随着端部与导电焊盘的接合而跨接在接触焊盘的两端。这就提供了更可靠的电接触。正如在2004年11月10日提交的题为“MICRO PIN GRID ARRAY WITH WIPINGACTION”的共同授让的共同未决美国专利申请No.10/985,126[律师案卷号No.3.0-375](其公开内容通过引用结合于此)中所详细讨论的那样，各个柱可设置有具有能促进这一滑动接触、并有助于柱与触点接合的结构元件。正如在2004年11月10日提交的题为“MICRO PIN GRID WITH PIN MOTION ISOLATION”的共同授让的共同未决美国专利申请No.10/985,119[律师案卷号No.1.0-376](其公开内容通过引用结合于此)中所详细讨论的那样，柔性衬底可设置有具有能增强各个柱彼此独立移动能力、并增强倾斜和滑动接触的结构元件。
正如在与本申请同日提交的题为“MICROELECTRONIC PACKAGES ANDMETHODS THEREFOR”(微电子封装及其方法)的共同授让的共同未决美国临时申请No.60/533,210[律师案卷号No.1.0-374](其公开内容通过引用结合于此)中所详细讨论的那样，支持结构包括多个分隔开的支持元件并且还可包括覆盖在支持元件上的柔性片。导电柱可在水平方向上偏置支持元件。柱和支持元件之间的偏置允许柱(具体地柱的基座)相对于微电子元件彼此独立移动。
正如在题为“BALL GRID ARRAY WITH BUMPS”(具有凸点的球栅阵列)的共同授让的序列号为No.10/786,819的美国专利申请(其公开内容通过引用结合于此)的某些较佳实施例中所详细讨论的那样，半导体芯片组件包括具有介电层和导电端子的芯片载体，其中所述导电端子具有与介电层上的迹线一体化形成的突出凸点的形式。凸点具有期望中空并可变形的凸面。凸点的底部凸面端通过少量焊料或其他接合材料与电路板表面上的接触焊盘相接合。该结构提供了接触焊盘和凸点之间的坚固连接且无需相对较大的焊料球。可使用与常规表面安装技术良好集成的技术来制作该组件。
正如在题为“FORMATION OF CIRCUITY WITH MODIFICATION OFFEATURE HEIGHT”(通过更改结构元件的高度形成电路)的共同授让的共同未决美国临时申请No.60/508,970(其公开内容通过引用结合于此)的某些较佳实施例中所详细讨论的那样，通过挤压或以其它方式降低至少一部分柱的高度就可从包括从介电元件中突出的各个柱的起动单元中形成用于安装芯片或其他微电子元件的连接部件。虽然本文中已参考具体实施例对本发明进行了讨论，但是应该理解这些实施例仅仅示出了本发明的原理和应用。因此应该理解可对示出的实施例做出多种修改，并可设计其他的排列而不背离由所附权利要求限定的本发明的精神和范围。
工业实用性的声明
本发明可应用于半导体工业。

Claims (42)

1.一种微电子封装，包括：
具有上表面和下表面的衬底；
覆盖在所述衬底的上表面上的微电子元件；
多个导电迹线，沿着所述衬底的上表面或下表面中的至少一个延伸，并与所述微电子元件电连接；
在所述衬底的下表面露出的多个主要为铜的导电柱，通过蚀刻分层金属结构来整体性的形成所述导电迹线和所述导电柱；以及
密封成型材料，与所述微电子元件相接触，并且覆盖所述衬底的上表面，其中所述密封成型材料延伸到所述衬底的外部边缘并定义了所述微电子封装的最外面边缘。
2.如权利要求1所述的封装，其特征在于，所述微电子元件具有多个面以及耦合所述面的多个外围边缘，所述衬底的上表面具有延伸超出所述微电子元件的多个外围边缘中至少一个外围边缘的区域。
3.一种按照权利要求2所述的微电子封装，其中所述导电柱的至少一个与所述区域相对准。
4.如权利要求2所述的封装，其特征在于，所述导电柱中的至少一个与所述上表面的外部区域对准。
5.如权利要求1所述的封装，其特征在于，所述密封成型材料向外延伸超出所述导电柱中最外面的导电柱。
6.如权利要求5所述的封装，其特征在于，所述衬底是柔性的。
7.如权利要求1所述的封装，其特征在于，所述衬底包括介电材料。
8.如权利要求4所述的封装，其特征在于，还包括：设置在所述微电子元件和所述衬底之间的顺应层，其中所述顺应层覆盖在置于所述衬底的外部区域内的所述导电柱的至少之一上。
9.如权利要求1所述的封装，其特征在于，所述导电柱可彼此独立地移动。
10.如权利要求1所述的封装，其特征在于，所述导电柱可相对于所述微电子元件来移动。
11.如权利要求10所述的封装，其特征在于，所述微电子元件具有在面对所述衬底的上表面的面上可接触到的触点。
12.如权利要求10所述的封装，其特征在于，所述微电子元件具有背对所述衬底的上表面的面，所述面上具有触点。
13.如权利要求1所述的封装，其特征在于，所述微电子元件可用于在约300MHz以上的频率上通过所述导电柱的至少一些导电柱来互换信号。
14.如权利要求1所述的封装，其特征在于，所述微电子元件具有在所述微电子元件的一个或多个面上以栅格阵列的形式分隔开的触点。
15.如权利要求14所述的封装，其特征在于，所述微电子元件具有被设置成在所述微电子元件的一个或多个面上延伸的一行或多行的触点。
16.如权利要求14所述的封装，其特征在于，所述密封成型材料是作为覆盖所述微电子元件和所述衬底的上表面的刚性保护层。
17.如权利要求16所述的封装，其特征在于，所述成型材料是由从环氧树脂、玻璃和聚合物组成的组中选出的材料而制成的。
18.如权利要求16所述的封装，其特征在于，所述衬底延伸超出所述微电子元件的外部周边以限定一间隙，并且所述成型材料填充所述间隙。
19.如权利要求1所述的组件，其特征在于，所述微电子元件包括半导体芯片。
20.一种包括如权利要求1所述的封装以及具有接触焊盘的电路面板的微电子组件，所述导电柱具有远离所述柔性衬底、面对所述接触焊盘并与之电连接的顶端。
21.如权利要求20所述的封装，其特征在于，还包括：将所述导电柱固定于所述接触焊盘的导电粘合材料。
22.如权利要求1所述的封装，其特征在于，还包括：延伸贯穿所述衬底并与所述微电子元件热连通以便从所述封装中排除热量的至少一个导热元件，所述至少一个导热元件与所述微电子元件电绝缘。
23.如权利要求1所述的封装，其特征在于，所述导电柱延伸贯穿所述衬底。
24.如权利要求1所述的封装，其特征在于，所述导电柱具有与所述衬底的其中一个表面接近的基座。
25.如权利要求1所述的封装，其特征在于，所述衬底具有在所述微电子元件的区域之外延伸的区域，并且所述导电柱中的至少一个被置于所述衬底的中央区域中。
26.一种微电子封装，包括：
具有上表面和下表面的衬底；
覆盖在所述衬底的上表面上的微电子元件，所述微电子元件具有外部周边、多个面以及在多个面的一个或多个上可接触的触点；
多个导电迹线，沿着所述衬底的上表面或下表面中的至少一个延伸，并与所述微电子元件电连接；
在所述衬底的下表面露出的多个主要为铜的导电柱，通过蚀刻分层金属结构来整体性的形成所述导电迹线和所述导电柱，所述导电柱中包括被置于与所述衬底的外部周边最接近的最外面的多个导电柱；以及
保护层，与所述微电子元件相接触，并覆盖所述衬底，其中所述保护层向外延伸超出所述导电柱中最外面的多个导电柱。
27.如权利要求26所述的封装，其特征在于，所述保护层具有定义了所述微电子封装的最外面边缘的外部周边。
28.如权利要求26所述的封装，其特征在于，所述导电柱中的至少一个与所述衬底的外部区域相对准，所述衬底的外部区域延伸超出所述微电子元件的外围边缘，所述封装还包括设置在所述微电子元件和所述衬底之间的顺应层，其中所述顺应层包括一区域，该区域覆盖在与所述衬底的外部区域相对准的所述导电柱的至少一个之上。
29.如权利要求26所述的封装，其特征在于，所述衬底是柔性的并且包括介电片。
30.如权利要求29所述的封装，其特征在于，所述介电片包括聚合物。
31.如权利要求26所述的封装，其特征在于，所述微电子元件具有正面面对所述衬底的第一个面和背对所述衬底的第二个面。
32.如权利要求31所述的封装，其特征在于，所述多个触点可在所述微电子元件的所述第一个面上接触到。
33.如权利要求31所述的封装，其特征在于，所述多个触点可在所述微电子元件的所述第二个面上接触到。
34.如权利要求33所述的封装，其特征在于，还包括：引线接合，用于电互连所述微电子元件和所述导电柱。
35.如权利要求26所述的封装，其特征在于，所述微电子元件包括半导体芯片。
36.如权利要求26所述的封装，其特征在于，还包括：延伸贯穿所述衬底并与所述微电子元件热连通以便从所述封装中排除热量的至少一个导热元件，所述至少一个导热元件与所述微电子元件电绝缘。
37.如权利要求26所述的封装，其特征在于，所述导电柱延伸贯穿所述衬底。
38.如权利要求26所述的封装，其特征在于，所述衬底具有在所述微电子元件的区域之外延伸的区域，并且所述导电柱中的至少一个被置于所述衬底的中央区域中。
39.一种微电子封装，包括：
具有多个面和多个触点的微电子元件，所述微电子元件具有一外部周边；
覆盖在所述微电子元件的第一个面上并与其分隔开的衬底，所述衬底的外部区域延伸超出所述微电子元件的外部周边；
多个导电迹线，沿着上表面或下表面中的至少一个延伸，并与所述微电子元件电连接；
在所述衬底的表面上露出的多个主要为铜的导电柱，通过蚀刻分层金属结构来整体性的形成所述导电迹线和所述导电柱，所述导电柱的至少一个被置于所述衬底的外部区域中；以及
密封成型材料，与所述微电子元件相接触，并且覆盖所述衬底的外部区域。
40.如权利要求39所述的封装，其特征在于，还包括：被置于所述微电子元件和所述衬底之间的顺应层。
41.如权利要求40所述的封装，其特征在于，所述顺应层覆盖所有的所述导电柱。
42.如权利要求39所述的封装，其特征在于，所述密封成型材料向外延伸超出所述导电柱中最外面的导电柱，并定义了所述封装的外部边缘。
CN2005800284765A 2004-06-25 2005-06-21 微电子封装及其方法 Active CN101268548B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US58306604P 2004-06-25 2004-06-25
US60/583,066 2004-06-25
US62186504P 2004-10-25 2004-10-25
US60/621,865 2004-10-25
US11/140,312 US7453157B2 (en) 2004-06-25 2005-05-27 Microelectronic packages and methods therefor
US11/140/312 2005-05-27
PCT/US2005/021968 WO2006012127A2 (en) 2004-06-25 2005-06-21 Microelectronic packages and methods therefor

Publications (2)

Publication Number Publication Date
CN101268548A CN101268548A (zh) 2008-09-17
CN101268548B true CN101268548B (zh) 2011-06-22

Family

ID=35504761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800284765A Active CN101268548B (zh) 2004-06-25 2005-06-21 微电子封装及其方法

Country Status (4)

Country Link
US (4) US7453157B2 (zh)
JP (2) JP5572288B2 (zh)
CN (1) CN101268548B (zh)
WO (1) WO2006012127A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495878B (zh) * 2014-02-17 2015-08-11 Hon Hai Prec Ind Co Ltd 測試用托盤

Families Citing this family (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
TW200536089A (en) * 2004-03-03 2005-11-01 United Test & Assembly Ct Ltd Multiple stacked die window csp package and method of manufacture
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US20060027899A1 (en) * 2004-06-25 2006-02-09 Tessera, Inc. Structure with spherical contact pins
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US7817434B2 (en) * 2004-10-14 2010-10-19 Agere Systems Inc. Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7345353B2 (en) * 2005-12-30 2008-03-18 International Business Machines Corporation Silicon carrier having increased flexibility
JP2009533865A (ja) * 2006-04-14 2009-09-17 アギア システムズ インコーポレーテッド 集積回路および回路ボードのダイレクト・チップ・アタッチ結合構成における熱エネルギーの消散を改善するための方法および装置
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US7719121B2 (en) * 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7683468B2 (en) * 2006-12-21 2010-03-23 Tessera, Inc. Enabling uniformity of stacking process through bumpers
KR101053746B1 (ko) * 2007-05-23 2011-08-02 텍사스 인스트루먼츠 인코포레이티드 반도체 시스템 및 그 제조 방법
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US8299626B2 (en) * 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
KR101572600B1 (ko) * 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP4991495B2 (ja) * 2007-11-26 2012-08-01 東京エレクトロン株式会社 検査用保持部材及び検査用保持部材の製造方法
JP2009302095A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP5629969B2 (ja) * 2008-09-29 2014-11-26 凸版印刷株式会社 リードフレーム型基板の製造方法と半導体装置の製造方法
KR101044008B1 (ko) * 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8981568B2 (en) * 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8739392B2 (en) * 2009-06-30 2014-06-03 Intel Corporation Cast grid array (CGA) package and socket
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
US20110147923A1 (en) * 2009-12-21 2011-06-23 Jiun Hann Sir Surface Mounting Integrated Circuit Components
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
KR101078743B1 (ko) 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US8697457B1 (en) 2011-06-22 2014-04-15 Bae Systems Information And Electronic Systems Integration Inc. Devices and methods for stacking individually tested devices to form multi-chip electronic modules
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8815651B2 (en) * 2011-12-30 2014-08-26 Infineon Technologies Ag Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8823407B2 (en) * 2012-03-01 2014-09-02 Integrated Device Technology, Inc. Test assembly for verifying heat spreader grounding in a production test
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9159849B2 (en) * 2013-05-24 2015-10-13 Oxford Instruments Analytical Oy Semiconductor detector head and a method for manufacturing the same
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9237647B2 (en) 2013-09-12 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with through molding via
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9159690B2 (en) * 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9437782B2 (en) 2014-06-18 2016-09-06 X-Celeprint Limited Micro assembled LED displays and lighting elements
US9550353B2 (en) 2014-07-20 2017-01-24 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
BR112015025989A8 (pt) * 2014-11-12 2020-01-14 Intel Corp soluções de sistema em embalagem flexível para dispositivos trajáveis
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
KR20160149905A (ko) * 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 슬라이딩 접속 구조를 포함하는 반도체 패키지
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US9543277B1 (en) * 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
DE112016005323T5 (de) * 2015-11-20 2018-09-13 Idex Asa Auf einem starren Substrat getragener elektronischer Sensor
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
FR3083920A1 (fr) * 2018-07-13 2020-01-17 Linxens Holding Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede
US10796971B2 (en) 2018-08-13 2020-10-06 X Display Company Technology Limited Pressure-activated electrical interconnection with additive repair
US11652031B2 (en) * 2018-12-13 2023-05-16 Intel Corporation Shrinkable package assembly
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
US20230187850A1 (en) * 2021-12-13 2023-06-15 Intel Corporation Liquid metal connection device and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5361491A (en) * 1989-11-06 1994-11-08 Nippon Mektron, Ltd. Process for producing an IC-mounting flexible circuit board
US6340793B1 (en) * 1999-03-17 2002-01-22 Hitachi, Ltd. Semiconductor device
US6703705B2 (en) * 2000-11-28 2004-03-09 Nec Corporation Semiconductor device and method for packaging same
CN1482658A (zh) * 1997-07-30 2004-03-17 ������������ʽ���� 半导体封装件的制造方法

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US518029A (en) * 1894-04-10 Goire feomholt
US3465435A (en) * 1967-05-08 1969-09-09 Ibm Method of forming an interconnecting multilayer circuitry
JPS5146904B2 (zh) * 1971-09-30 1976-12-11
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4258382A (en) * 1978-07-03 1981-03-24 National Semiconductor Corporation Expanded pad structure
DE3047886A1 (de) * 1979-12-20 1981-10-29 The Fujikura Cable Works, Ltd., Tokyo Verfahren zur herstellung eines stanzwerkzeugs und nach diesem verfahren hergestelltes stanzwerkzeug
US4280458A (en) * 1980-09-02 1981-07-28 Shell Oil Company Antiknock component
US4466184A (en) * 1981-04-21 1984-08-21 General Dynamics, Pomona Division Method of making pressure point contact system
US4666735A (en) * 1983-04-15 1987-05-19 Polyonics Corporation Process for producing product having patterned metal layer
CA1243690A (en) * 1984-03-27 1988-10-25 Duncan Seddon Production of gasoline
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
JPS63240096A (ja) * 1987-03-27 1988-10-05 富士通株式会社 グリ−ンシ−ト多層法
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4783594A (en) * 1987-11-20 1988-11-08 Santa Barbara Research Center Reticular detector array
US4996827A (en) * 1988-02-11 1991-03-05 Wellep International (Uk), Limited Headplate and tree system for a saddle
US5225771A (en) * 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
US4878990A (en) 1988-05-23 1989-11-07 General Dynamics Corp., Pomona Division Electroformed and chemical milled bumped tape process
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
US4969827A (en) 1989-06-12 1990-11-13 Motorola, Inc. Modular interconnecting electronic circuit blocks
US4961259A (en) * 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
CA2030865C (en) * 1989-11-30 1993-01-12 Kenichi Fuse Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
AU637874B2 (en) 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
AU645283B2 (en) 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5285382A (en) * 1991-02-25 1994-02-08 Keyosk Corporation System and method for processing credit and debit card validity and funds transactions from vending machines and similar terminals
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
US5239746A (en) * 1991-06-07 1993-08-31 Norton Company Method of fabricating electronic circuits
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5160409A (en) 1991-08-05 1992-11-03 Motorola, Inc. Solder plate reflow method for forming a solder bump on a circuit trace intersection
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
WO1993004375A1 (en) * 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
US5213676A (en) * 1992-05-11 1993-05-25 Eastman Kodak Company Method of generating a substrate electrode for flip chip and other applications
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
US5251455A (en) * 1992-08-14 1993-10-12 Whirlpool Corporation Energy efficient insulation system for refrigerator/freezer
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
JP3215991B2 (ja) 1993-03-26 2001-10-09 日本酸素株式会社 物品の凍結装置
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
JPH07221104A (ja) 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
JP2003332491A (ja) * 1994-08-24 2003-11-21 Fujitsu Ltd 半導体装置
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JP3617504B2 (ja) * 1996-10-08 2005-02-09 日立化成工業株式会社 半導体素子搭載用接着フィルム
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP3269977B2 (ja) 1996-11-13 2002-04-02 アルプス電気株式会社 フラットケーブルの接続構造、及びこのフラットケーブルの接続構造を用いた回転コネクタ
EP1443555A3 (en) * 1997-01-23 2005-02-23 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
JPH10330983A (ja) * 1997-05-30 1998-12-15 Fukuda Metal Foil & Powder Co Ltd 電解銅箔及びその製造方法
US5840598A (en) * 1997-08-14 1998-11-24 Micron Technology, Inc. LOC semiconductor assembled with room temperature adhesive
WO1999009595A1 (en) 1997-08-19 1999-02-25 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
EP1036316B1 (en) 1997-12-04 2011-07-13 Roche Diagnostics Operations, Inc. Blood glucose test instrument with internal heating control for the housing
JPH11288973A (ja) * 1998-04-01 1999-10-19 Canon Inc 半導体の接続構造と半導体の接続方法及び半導体デバイス
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6258625B1 (en) * 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6216278B1 (en) * 1999-11-12 2001-04-17 Le Nguyen Protective hair covering for use when tanning
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
EP1346411A2 (en) * 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6551859B1 (en) * 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
JP2002289749A (ja) * 2001-03-28 2002-10-04 Hitachi Metals Ltd 半導体素子搭載用配線板及びそれを用いた半導体素子搭載パッケージ
US6765287B1 (en) * 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) * 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6657296B2 (en) * 2001-09-25 2003-12-02 Siliconware Precision Industries Co., Ltd. Semicondctor package
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2005522863A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス及びその製造方法
JP4196606B2 (ja) * 2002-07-29 2008-12-17 日立化成工業株式会社 配線板の製造方法
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
JP3666749B2 (ja) * 2003-01-07 2005-06-29 沖電気工業株式会社 半導体装置
US20040222518A1 (en) 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US6992380B2 (en) * 2003-08-29 2006-01-31 Texas Instruments Incorporated Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
FR2861216B1 (fr) * 2003-10-21 2006-02-10 St Microelectronics Sa Boitier semi-conducteur a puce sur plaque-support
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
TWI253736B (en) * 2004-02-25 2006-04-21 Optimum Care Int Tech Inc Composition structure of high-density pin
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361491A (en) * 1989-11-06 1994-11-08 Nippon Mektron, Ltd. Process for producing an IC-mounting flexible circuit board
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
CN1482658A (zh) * 1997-07-30 2004-03-17 ������������ʽ���� 半导体封装件的制造方法
US6340793B1 (en) * 1999-03-17 2002-01-22 Hitachi, Ltd. Semiconductor device
US6703705B2 (en) * 2000-11-28 2004-03-09 Nec Corporation Semiconductor device and method for packaging same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495878B (zh) * 2014-02-17 2015-08-11 Hon Hai Prec Ind Co Ltd 測試用托盤

Also Published As

Publication number Publication date
US20110269272A1 (en) 2011-11-03
US20070205496A1 (en) 2007-09-06
US7745943B2 (en) 2010-06-29
WO2006012127A2 (en) 2006-02-02
JP2008504689A (ja) 2008-02-14
US7453157B2 (en) 2008-11-18
WO2006012127A3 (en) 2007-05-18
JP5572288B2 (ja) 2014-08-13
JP2014168094A (ja) 2014-09-11
US20100258956A1 (en) 2010-10-14
US20050285246A1 (en) 2005-12-29
CN101268548A (zh) 2008-09-17
US7999397B2 (en) 2011-08-16
US8329581B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
CN101268548B (zh) 微电子封装及其方法
US5258330A (en) Semiconductor chip assemblies with fan-in leads
EP1111672B2 (en) Semiconductor chip assemblies, methods of making same and components for same
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
US5950304A (en) Methods of making semiconductor chip assemblies
US5852326A (en) Face-up semiconductor chip assembly
TW201209939A (en) Stackable molded microelectronic packages
US20050218495A1 (en) Microelectronic assembly having encapsulated wire bonding leads
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JP2642074B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant