JP2006520102A - 半導体装置、半導体本体並びにその製造方法 - Google Patents

半導体装置、半導体本体並びにその製造方法 Download PDF

Info

Publication number
JP2006520102A
JP2006520102A JP2006506650A JP2006506650A JP2006520102A JP 2006520102 A JP2006520102 A JP 2006520102A JP 2006506650 A JP2006506650 A JP 2006506650A JP 2006506650 A JP2006506650 A JP 2006506650A JP 2006520102 A JP2006520102 A JP 2006520102A
Authority
JP
Japan
Prior art keywords
electrical connection
semiconductor body
semiconductor
conductors
connection regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006506650A
Other languages
English (en)
Inventor
ヨセフス、アー．アー．デン、オウデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006520102A publication Critical patent/JP2006520102A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

この発明は、内部にＩＣが形成され、表面上にＩＣのための多くの接続領域（１）を有し、少なくとも二つの接続領域（１Ａ）が供給接続のためである半導体本体（１１）を備えた半導体装置（１０）であって、半導体本体（１１）の下側に多くのさらなる電気的接続領域（２）が設けられ、これらは、半導体本体（１１）の側面上に存在し、そこから電気的に絶縁されている電気的接続部（３）により接続領域（１）に接続され、半導体本体（１１）はリードフレーム（４）に固定され、ワイヤ接続部（５）がリードフレーム（４）のリード（４Ａ）と接続領域（１）との間に形成されている。この発明によれば、電気的接続部（３）は複数の平行で、等間隔で配置されたストリップ状導体（３Ａ）を備え、そして、供給接続のための接続領域（１Ａ）が、各々、二つ又はそれ以上のストリップ状導体（３Ａ）により、さらなる接続領域（２）に接続され、このさらなる接続領域は直接フレーム（４）のリード（４Ｂ）に接続され、接続領域の残部（１Ｂ）はワイヤ接続部（５）により直接リード（４）に接続される。このような装置（１０）は供給電圧が非常に安定であり、高周波での動作に優れており、供給電流も非常に大きくなる。この発明は、さらに、そのような装置（１０）に用いるのに適した半導体本体（１１）とそのような装置（１０）を製造する方法を備える。

Description

この発明は、基板及び半導体領域を有する半導体本体を備えた半導体装置であって、前記半導体本体は集積回路の形態で複数の半導体素子を収容し、前記半導体本体の表面には前記集積回路のための多くの複数電気的接続部が設けられ、少なくとも二つの電気的接続部は供給接続のためであり、前記表面と反対側に位置する前記半導体本体の側部に多くのさらなる複数電気的接続領域が設けられ、該さらなる複数電気的接続部は、前記表面とある角度を成す前記半導体本体の側面上に位置し、且つ、該側面から絶縁されている電気的接続部により、前記半導体本体の前記表面上の電気的接続領域に接続され、そして、前記半導体本体はリードフレームに固定され、そして、該リードフレームの一部を成す複数接続導体と複数電気的接続領域との間にさらなる複数電気的接続が形成される半導体装置に関する。そのような装置は、好ましくは、合成樹脂の収納手段が設けられ、重要な電子モジュールを構成する。この発明は、さらに、そのような装置に適切に用いることができる半導体本体並びにそのような装置の製造方法に関する。
冒頭に記載されたような種類の半導体装置はＪＰ−Ａ−０８−２５５８１０により知られており、これはこの番号で１９９６年１０月１日に発行されたものである。この文書では（図３参照）、一般に、リードフレームと呼ばれる接続導体フレームが見られ、その上に、半導体ＩＣ（集積回路）、特に、高集積密度のＩＣが固定されている。その上部には複数接続領域が位置し、そのうちの二領域は供給接続のために用いられ、その下部には複数のさらなる接続領域が位置し、それらは、ＩＣの側面上に延在する電気的接続部により相互接続されている。ＩＣとリードフレームの一部を成す接続導体、即ち、リードとの間にワイヤ接続部が形成されている。高集積化の観点からすると、ＩＣ上のワイヤ接続部（図４参照）はＩＣ下部のさらなる接続導体上又はＩＣ側面上の電気的接続部上のみに位置している。これによりＩＣ上面全体に活性半導体素子を形成できる。
この既知の装置の問題は、動作時の供給電流及び周波数がさらに高まる将来のＩＣに対しては不適切ということである。
この発明の目的は、冒頭に記載されたような種類の半導体装置であって、集積度が高く、動作電圧が低く、且つ、高周波での動作が良好な半導体装置を提供するものである。
これを達成するために、この発明は、冒頭で述べた種類の装置であって、前記電気的接続部は複数の等間隔で平行に配置されたストリップ状導体を備え、前記供給接続のための複数電気的接続領域が各々、二つ又はそれ以上の前記ストリップ状導体により、さらなる接続領域に接続され、該さらなる接続領域は、直接、前記リードフレームの一部を成す接続導体に接続され、一方、その他の前記複数電気的領域が、前記さらなる複数電気的接続部により、直接、前記リードフレームの一部を成す複数接続導体に接続されることを特徴とする。この発明は、第一に、将来、ＩＣへの供給電流は１００Ａをも超える値へ実質的に増加するという認識に立っている。さらに、この発明は、供給電流がより大きくなると半導体本体への供給電圧を安定させるのは非常に困難であるという認識に立っている。供給電圧が低くなるに従いこの問題は大きくなり、それが現状である。供給のための接続領域へのワイヤ接続のインピーダンスにより供給電圧がＤＣ（直流）とは異なったものとなる。その結果、ＩＯ（入出力）ノイズマージンが低減され、さらなる電力消費が起きる。さらにダイナミックインピーダンスが大きいことによる供給電圧のふらつきにより信号の完全性がさらに失われる。ＩＣ側面を介して供給接続部をＩＣ下側上のさらなる接続導体に接続することにより、供給接続のための接続領域とリードフレームの一部を成す接続導体との間の直接的な電気的接続が簡単になる。これにより、ワイヤ接続に関係する（ダイナミック）インピーダンスの問題がこの発明の装置から除かれる。さらに、供給接続部の自己インダクタンスが非常に小さいため、ＩＣに接続されたキャパシタにより外部ＡＣ（交流）デカップリングがＩＣへの供給に良い影響を与える。
二つ又はそれ以上、好ましくは、複数のストリップ状導体をＩＣ側面に設けることにより、当該接続領域と当該さらなる接続領域との間の接続が形成され、上記の問題がなく、非常に大きな供給電流が受け入れられる。それに加えて、ＩＣ側面に「ゼブラ」パターンのストリップ状導体を設けることにより、接続領域位置に関する配置の自由度が得られるという重要なさらなる驚くべき効果がある。結局、これらは半導体本体端部近傍の如何なる部位にも設置でき、毎回、（非常に）多くのストリップ状導体とコンタクトでき、近傍接続領域に接続されるストリップ状導体と短絡が生じない。一方、「ゼブラ」パターンにより、流れる高電流とそれに関わる熱放散により電気的接続内に起きる機械的ストレスが大きくなりすぎない。
この発明の半導体装置の好ましい実施形態では、この半導体装置は、供給接続のための多くの複数電気的接続領域を備え、該複数電気的接続領域の各々は供給電流の一部を前記集積回路に供給し、そして、前記複数電気的接続領域は前記半導体本体の表面端部に位置し、前記複数ストリップ状導体により、前記複数電気的接続領域の各々が個々のさらなる電気的接続領域に接続される。多くの複数電気的接続領域とは供給接続のための数百の接続領域を意味する。この点に関しては以下の認識が大事である。ＣＭＯＳＩＣのＭＯＳ（金属酸化半導体）トランジスタのように非常に多くの半導体素子数が単一の供給接続部に接続されるとトランジスタの供給電圧の安定性に影響が出る。この安定性は、個々の供給接続部に接続されるトランジスタ数を減らす、又は、供給毎によりヘビーデューティな接続とすることにより実質的に改善される。
好ましくは、上述の複数供給接続部は、前記半導体本体の表面上のどこにでも配することができ、実質的にグループで前記半導体本体の端部に位置する供給セグメントに結合される。これら供給接続のための電気的接続領域は細長く、その最長側部は前記半導体本体の側面に平行に延び、そして、その側面上で直に境界を成す。
前記複数ストリップ状導体が１０μｍから１００μｍの間の範囲の幅を有し、互いに１μｍと１００μｍとの間の範囲の距離離れて位置すると良い結果が得られる。前記複数ストリップ状導体の幅及び距離はこれらストリップ状導体を形成するために用いられる技術により決められる。この目的のため後段で議論するように様々なアプローチが可能である。
さらなる好ましい実施形態では、前記半導体本体は合成樹脂の収納手段に収納され、該収納手段から横方向に前記リードフレームの前記複数接続導体が突出し、前記複数接続導体にはワイヤ接続部が設けられ、そして、前記さらなる複数電気的接続領域が前記収納手段の下部に電気的にアクセスできる。そのような接続領域は、所謂、表面実装技術に適するような形状することができる。しかし、それらは、ＩＣ端部に位置するＩ／Ｏ（入出力）信号ピンのように、前記収納手段から突出し、例えば、ＰＣＢ（プリント基板）に取り付けられ、固定されるピン形状とすると効果的である。
この発明は、さらに、この発明の半導体装置に適切に用いられる半導体本体であって、基板及び半導体領域を有し、前記半導体本体は集積回路の形態で複数の半導体素子を収容し、前記半導体本体の表面には前記集積回路のための多くの複数電気的接続領域が設けられ、該複数電気的接続領域の少なくとも一つは供給接続のためであり、前記表面と反対側に位置する前記半導体本体の側部に多くのさらなる電気的接続領域が設けられ、該さらなる電気的接続領域は、前記表面とある角度を成す前記半導体本体の側面上に位置し、且つ、該側面から絶縁されている電気的接続部により、前記半導体本体の前記表面上の電気的接続領域に接続され、前記電気的接続部は複数の一定間隔で平行に設けられたストリップ状導体を備え、前記供給接続のための前記複数電気的接続部は、各々、二つ又はそれ以上の前記ストリップ状導体によりさらなる電気的接続領域に接続されることを特徴とする半導体本体を備える。
前記半導体本体は、好ましくは、多くの供給接続のための多くの複数電気的接続領域を備え、該複数電気的接続領域の各々は供給電流を前記集積回路の一部に供給し、そして、前記複数電気的接続領域は前記半導体本体の表面端部に位置し、前記複数ストリップ状導体により、前記複数電気的接続領域の各々が個々のさらなる電気的接続領域に接続される。前記半導体本体内のＩＣの供給電圧のための多くの接続は、好ましくは、グループとして供給接続のための前記複数電気的接続領域の一つに結合され、それら接続領域は細長く、最長側部が前記半導体本体側面に平行となる。前記複数ストリップ状導体は、好ましくは、１０μｍから１００μｍの間の幅を有し、互いに１μｍから１００μｍの範囲の距離離れて位置する。
この発明は、さらに、基板及び半導体領域を有する半導体本体を備えた半導体装置であって、前記半導体本体は集積回路の形態で複数の半導体素子を収容し、前記半導体本体の表面には前記集積回路のための多くの複数電気的接続部が設けられ、該複数電気的接続部の少なくとも一つは供給接続のためであり、前記表面と反対側に位置する前記半導体本体の側部に多くのさらなる複数電気的接続領域が設けられ、該さらなる複数電気的接続領域は、前記表面とある角度を成す前記半導体本体の側面上に位置し、且つ、該側面から絶縁されている電気的接続部により、前記半導体本体の前記表面上の電気的接続部に接続され、そして、前記半導体本体はリードフレームに固定され、そして、該リードフレームの一部を成す複数接続導体と複数電気的接続領域との間にさらなる複数電気的接続が形成され、前記複数電気的接続部が複数の一定間隔で平行に設けられたストリップ状導体として形成され、前記供給接続のための前記複数電気的接続領域は、各々、二つ又はそれ以上の前記ストリップ状導体により、前記リードフレームの一部を成す接続導体に直接接続されるさらなる電気的接続領域に接続され、他の前記複数電気的接続領域が、前記さらなる複数電気的接続部を介して、前記リードフレームの一部を成す複数接続導体に直接接続されることを特徴とする半導体装置の製造方法に関する。
この発明の第一の実施形態では、前記半導体本体上にマスクを設けることにより前記ストリップ状導体が形成され、前記マスクは前記半導体本体の側面を覆い、前記マスクは局部的にスリットが設けられ、前記マスクが除去された後、前記半導体本体上に導電層が蒸着される。
他の変形例では、互いに集積化されるために多くの半導体本体が形成され、そして、個々の半導体本体が互いに分離される表面の領域上に複数穴が形成され、該複数穴の壁が導電層で覆われ、個々の半導体本体が互いから分離された後、各穴内の前記導電層から二つの導体が形成され、該導体の一つはある半導体本体の側面に位置し、前記導体の他の一つは近傍半導体本体の側面に位置する。
これら並びのその他のアスペクトが以下に記載される（各）実施形態を参照することにより明らか且つ明瞭となる。
各図は実際のスケール通りには描かれておらず、ある寸法、例えば、厚み方向の寸法が明瞭化のために誇張されている。異なる図面において対応する領域又は部分は可能な限り同じ参照番号で示されている。
図１はこの発明の半導体装置の一実施形態の概略平面図であり、図２、図３は、それぞれ、図１のII、IIIで示される方向からの概略側面図である。半導体装置１０は、この場合シリコンである基板と、この場合シリコンであり基板上に設けられている半導体領域とを有する半導体本体１１を備えており、半導体本体は集積回路の形態で複数の半導体素子を収容し、半導体本体の表面２１１には集積回路のための多くの電気的接続領域１が設けられ、少なくとも二つの電気的接続領域１Ａが供給接続のためである。表面２１１と反対側に位置する半導体本体１１の側部には多くのさらなる電気的接続領域２が設けられており、これらは、二酸化シリコン層により基板から分離されており、そして、電気的接続部３により半導体本体１１の表面上の電気的接続領域１に接続され、この電気的接続部３は、表面２１１に対して略垂直に延在し、そして、この場合、二酸化シリコンの絶縁層１１２により表面２１１から電気的に絶縁されている半導体本体１１の側面上に位置している。半導体本体１１は、この場合、ハンダ付けにより、リードフレーム４に固定されており、リードフレーム４の一部を成す接続導体４Ａと電気的接続領域１との間にさらなる電気的接続部５が形成されている。
この発明によれば、電気的接続部３は、複数の、規則正しく間隔をおいて平行に配置されたストリップ状導体３Ａを備え、二つ又はそれ以上のストリップ状導体３Ａにより、供給接続のための各電気的接続領域１が、リードフレーム４の一部を形成する接続導体４Ｂに直接接続されているさらなる電気的接続領域２に接続されており、一方、他の電気的接続領域４Ｂは、さらなる電気的接続部５、この場合では、ワイヤ接続部５により、直接、リードフレーム４の一部を成す接続導体４Ａに接続されている。これには多くの効果があり、特に、ＩＣが非常に多くの半導体素子を備え、従って、フレーム４が非常に多くの、例えば、数百の接続導体４Ａ、４Ｂを備えている場合に効果的である。最も重要な効果は、供給電圧が（より）低く、且つ、供給電流が非常に大きい場合でも電圧を安定供給でき、且つ、高周波での動作が優れているということである。さらには、「ゼブラ状」のストリップ状導体３Ａにより、一方では、接続領域（位置）に関して設計上の自由度が大きい。また、他方では、このパターン３により、高電流が流れることにより生じる機械的ストレス及びそれに伴う熱放散が過度に高くなることがない。
この例では、装置１０は、供給接続のために非常に多くの電気的接続領域１Ａを備え、各々は供給接続部を有して集積回路の一部を成し、半導体本体１１の表面端部に位置し、そして、複数のストリップ状導体３Ａにより各々がさらなる電気的接続領域２に接続されている。供給接続のための電気的接続部１Ａは、好ましくは、細長く、この場合、最長側部が半導体本体１１の側面に平行に延びている。この例では、ストリップ状導体３Ａは幅が約１０μｍで、その間隔も約１０μｍである。これは、表面積が１ｃｍ２のＩＣでは、その側面に、約１０，０００／２０ ＝ ５００個のストリップ状導体３Ａを設けることができることを意味する。図に示されているものとは異なり、半導体本体１１の１，３又は４側面にゼブラパターンのストリップ状導体３Ａを設けることができることに留意されたい。
この例では、装置１０の電気的且つ機械的に最も弱い部分が、この場合、如何なるエポキシ材料でもよい、合成樹脂の収納手段１２に収納され、そこからリードフレーム４の接続導体４Ａが横方向に突出し、これらにはワイヤ接続部５が設けられ、そして、さらなる電気的接続領域２がこの収納手段の下部に電気的にアクセスできるようになっている。この例では、さらなる電気的接続領域２は、接続導体４Ｂを介して、収納手段１２から突出しているピン４Ｃに接続されていることにより、アクセス可能となっている。さらに、図では平坦に示されている導体４Ａは下方に屈曲されてもよい。これにより、この例の装置１０を最終的にＰＣＢ上に搭載しやすくなる。
図４は、この発明の方法による製造のある段階における図１の装置を示している。ＩＣが半導体本体１１内に形成され、その上側に所望のパターンの接続領域１Ａ、１Ｂが設けられ、下側に所望のパターンのさらなる接続領域２が設けられると、半導体本体１１上に、例えば、金属のマスク４０が置かれる。このマスクは半導体本体１１の上側を覆い、そして、その側面の一部分を覆う。マスク４０の側面にはスリット状の孔４１が設けられる。次に、この構造体が蒸着又はスパッタリング装置内に置かれた後、例えば、アルミニウムの導電層が蒸着又はスパッタリングされる。孔４１内に、電気的接続領域１をさらなる領域２に接続するストリップ状導体３Ａが形成される。必要に応じて、スリット状孔４１の小部分がマスク４０の上側のスリット状の窪み内に延びるようにしてもよい。これにより、半導体本体１１の上端近傍のストリップ状導体３Ａと接続領域１Ａとの接続がさらに簡単に成される。そのような窪みを有するプレート状のマスクを、半導体本体１１を逆さにして下側に設けても良く、さらなる領域２とストリップ状導体３Ａとの接続と同様な良好な電気的コンタクトが得られる。この後、マスク４０が再度除去され、そして、半導体本体１１（図１参照）が、例えば、ハンダ付けで、フレーム４上に工程される。ワイヤ接続部５及び収納手段１２が設けられた後、装置１０が最終的な構造体となり、使用することができる。
図５はこの発明の方法の他の実施形態による製造のある段階における図１の装置を示す。この段階では、単一の半導体本体１１１が依然として多くの半導体本体１１を収容し、半導体本体１１１の表面が、図示されないマスク層により覆われる。図５は９個の半導体本体１１Ａ．．．１１Ｈのみを示している。位置５０では、これら半導体本体１１Ａ．．．１１Ｈは最終的には分離されるが、孔５１がフォトリソグラフィ及びエッチングによりマスク層内に形成される。次に、エッチングにより、孔５１の位置において穴５１が半導体本体１１１に形成される。続いて、例えば、蒸着により導体層５２が穴５１内に設けられ、穴５１の壁が導体層５２により覆われる。次に、マスク層が再度除去され、そして、リフトオフにより、このマスク層上に蒸着した導体層５２部分も除去される。個々の半導体本体１１Ａ．．．１１Ｈが、ソーイング等の分離技術によりは最終的に分離されると、各穴５１内の導体層５２が二部分に分割され、各部分が二つの隣り合う半導体本体１１Ｄ，１１Ｅ等の側面上にストリップ状導体３Ａを形成する。そして、例えば、図４で説明したのと同様な方法でさらなる処理が行われる。
この発明は上記の例に限定されるものではなく、この発明の範囲内において多くの変形及び変更が当業者にとって可能である。例えば、異なる形状且つ又は寸法の装置を製造することができる。特に、信号を、直接、リードフレームの導体を介してＩＣとの間で接続するさらなる電気的接続部については、ワイヤ接続のみならず、所謂バンプそしてこれに関わる実装技術を用いることができる。この場合、リードフレームの一部分が半導体本体表面上になければならない。これは、一平面内には存在しないリードフレームにより達成できる。さらに、二つの分離されたリードフレームを用い、一つを半導体本体上側用、他の一つを半導体本体下側用とすることもできる。
リードフレームに関しては、これは、接続導体を有する如何なる電気的絶縁キャリアでもよい。そのようなキャリアは従来から知られている重合体又はセラミック材料でも、又、代わりに、半導体基板でもよい。後の実施形態は標準のスタック・ダイ構成を成す。しかし、コストの理由から従来のリードフレームが好ましい。
さらに、製造については様々な変更が可能である。例えば、半導体本体側面上にストリップ状導体を設けるのは所謂３Ｄフォトリソグラフィでもよく、この場合、形成されるストリップ状導体間に位置する導電層の部分がフォトリソグラフィ及びエッチングにより除去される。その中間部分は、また、レーザビームにより導電層の一部分を局部的に除去することにより除去してもよい。そのような技術は、例えば、ソーイングの代わりに、半導体本体を分離することに用いても良い。
最後に、半導体本体は半導体基板を備えてもよい。その場合、半導体基板から、絶縁層により、上記さらなる接続領域が電気的に絶縁される。必要に応じて、上記のさらなる接続領域の一つ又はそれ以上がその層内の開口を介して基板に接続されてもよい。所謂、基板転送技術の場合にように、半導体本体が絶縁基板上に設けられる場合は、勿論、その層は不要となる。ストリップ状導体トラックが上部に存在する半導体本体の側面は、勿論、絶縁が施されなければならない。これは、側面に絶縁層を設けることにより達成できる。この場合は半導体本体自体は比較的薄いので、その側面を、半導体本体表面からの熱酸化により絶縁することもできる。
この発明の半導体装置の一実施形態の概略平面図である。 図１に見られる装置のIIで示される方向からの概略側面図である。 図１に見られる装置のIIIで示される方向からの概略側面図である。 この発明の方法による製造のある段階における図１の装置を示す図である。 この発明の方法の他の実施形態による製造のある段階における図１の装置を示す図である。

Claims (13)

  1. 基板及び半導体領域を有する半導体本体を備えた半導体装置であって、前記半導体本体は集積回路の形態で複数の半導体素子を収容し、前記半導体本体の表面には前記集積回路のための多くの複数電気的接続部が設けられ、該複数電気的接続部の少なくとも二つは供給接続のためであり、前記表面と反対側に位置する前記半導体本体の側部に多くのさらなる複数電気的接続領域が設けられ、該さらなる複数電気的接続領域は、前記表面とある角度を成す前記半導体本体の側面上に位置し、且つ、該側面から絶縁されている電気的接続部により、前記半導体本体の前記表面上の電気的接続領域に接続され、そして、前記半導体本体はリードフレームに固定され、そして、該リードフレームの一部を成す複数接続導体と複数電気的接続領域との間にさらなる複数電気的接続が形成され、
    前記電気的接続部は複数の一定間隔で平行に設けられたストリップ状導体を備え、
    前記供給接続のための前記複数電気的接続領域は、各々、二つ又はそれ以上の前記ストリップ状導体により、前記リードフレームの一部を成す接続導体に直接接続されるさらなる電気的接続領域に接続され、
    他の複数電気的接続領域が、前記さらなる複数電気的接続部により、前記リードフレームの一部を成す複数接続導体に直接接続されることを特徴とする半導体装置。
  2. 供給接続のための多くの複数電気的接続領域を備え、該複数電気的接続領域の各々は供給電流の一部を前記集積回路に供給し、そして、前記複数電気的接続領域は前記半導体本体の表面端部に位置し、前記複数ストリップ状導体により、前記複数電気的接続領域の各々が個々のさらなる電気的接続領域に接続されることを特徴とする請求項１に記載の半導体装置。
  3. 前記供給接続のための複数電気的接続領域は細長く、その最長側部は前記半導体本体に平行に延び、そして、前記半導体本体の側面上で境界を成すことを特徴とする請求項２に記載の半導体装置。
  4. 前記複数ストリップ状導体は１０μｍと１００μｍとの間の範囲の幅を有し、互いに１μｍと１００μｍとの間の範囲の距離離れて位置していることを特徴とする請求項１、２又は３に記載の半導体装置。
  5. 前記半導体本体は合成樹脂の収納手段に収納され、該収納手段から横方向に前記リードフレームの前記複数接続導体が突出し、前記複数接続導体にはワイヤ接続部が設けられ、そして、前記さらなる複数電気的接続領域が前記収納手段の下部に電気的にアクセスできることを特徴とする請求項１乃至４いずれかに記載の半導体装置。
  6. 前記さらなる複数電気的接続部は複数ワイヤ接続部であることを特徴とする請求項１乃至５いずれかに記載の半導体装置。
  7. 請求項１乃至５いずれかに記載の半導体装置に適切に用いられる半導体本体であって、基板及び半導体領域を有し、前記半導体本体は集積回路の形態で複数の半導体素子を収容し、前記半導体本体の表面には前記集積回路のための多くの複数電気的接続領域が設けられ、該複数電気的接続領域の少なくとも一つは供給接続のためであり、前記表面と反対側に位置する前記半導体本体の側部に多くのさらなる複数電気的接続領域が設けられ、該さらなる複数電気的接続領域は、前記表面とある角度を成す前記半導体本体の側面上に位置し、且つ、該側面から絶縁されている電気的接続部により、前記半導体本体の前記表面上の電気的接続領域に接続され、
    前記電気的接続部は複数の一定間隔で平行に設けられたストリップ状導体を備え、
    前記供給接続のための前記複数電気的接続領域は、各々、二つ又はそれ以上の前記ストリップ状導体によりさらなる電気的接続領域に接続されることを特徴とする半導体本体。
  8. 供給接続のための多くの複数電気的接続領域を備え、該複数電気的接続領域の各々は供給電流を前記集積回路の一部に供給し、そして、前記複数電気的接続領域は前記半導体本体の表面端部に位置し、前記複数ストリップ状導体により、前記複数電気的接続領域の各々が個々のさらなる電気的接続領域に接続されることを特徴とする請求項７に記載の半導体本体。
  9. 前記供給接続のための複数電気的接続領域は細長く、その最長側部は前記半導体本体に平行に延び、そして、前記半導体本体の側面に直に境界を成すことを特徴とする請求項８に記載の半導体本体。
  10. 前記複数ストリップ状導体は１０μｍと１００μｍとの間の幅を有し、互いに１μｍから１００μｍの範囲の距離離れて位置していることを特徴とする請求項８に記載の半導体本体。
  11. 基板及び半導体領域を有する半導体本体を備えた半導体装置であって、前記半導体本体は集積回路の形態で複数の半導体素子を収容し、前記半導体本体の表面には前記集積回路のための多くの複数電気的接続領域が設けられ、該複数電気的接続領域の少なくとも一つは供給接続のためであり、前記表面と反対側に位置する前記半導体本体の側部に多くのさらなる複数電気的接続領域が設けられ、該さらなる複数電気的接続領域は、前記表面とある角度を成す前記半導体本体の側面上に位置し、且つ、該側面から絶縁されている電気的接続部により、前記半導体本体の前記表面上の電気的接続領域に接続され、そして、前記半導体本体はリードフレームに固定され、そして、該リードフレームの一部を成す複数接続導体と複数電気的接続領域との間にさらなる複数電気的接続が形成され、
    前記複数電気的接続部が複数の一定間隔で平行に設けられたストリップ状導体として形成され、
    前記供給接続のための前記複数電気的接続領域は、各々、二つ又はそれ以上の前記ストリップ状導体により、前記リードフレームの一部を成す接続導体に直接接続されるさらなる電気的接続領域に接続され、他の前記複数電気的接続領域が、前記さらなる複数電気的接続部を介して、前記リードフレームの一部を成す複数接続導体に直接接続されることを特徴とする半導体装置の製造方法。
  12. 前記半導体本体上にマスクを設けることにより前記複数ストリップ状導体が形成され、前記マスクは前記半導体本体の複数側面を覆い、前記マスクはその場でスリットが設けられ、前記マスクが除去された後、前記半導体本体上に導電層が蒸着されることを特徴とする請求項１１に記載の方法。
  13. 互いに集積化されるために多くの半導体本体が形成され、そして、個々の半導体本体が互いに分離される表面の領域上に複数穴が形成され、該複数穴の壁が導電層で覆われ、個々の半導体本体が互いに分離された後、各穴内の前記導電層から二つの導体が形成され、該導体の一つはある半導体本体の側面に位置し、前記導体の他の一つは近傍半導体本体の側面に位置することを特徴とする請求項１１に記載の方法。
JP2006506650A 2003-03-07 2004-02-27 半導体装置、半導体本体並びにその製造方法 Withdrawn JP2006520102A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03100568 2003-03-07
PCT/IB2004/050161 WO2004079822A1 (en) 2003-03-07 2004-02-27 Semiconductor device, semiconductor body and method of manufacturing thereof

Publications (1)

Publication Number Publication Date
JP2006520102A true JP2006520102A (ja) 2006-08-31

Family

ID=32946923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506650A Withdrawn JP2006520102A (ja) 2003-03-07 2004-02-27 半導体装置、半導体本体並びにその製造方法

Country Status (8)

Country Link
US (1) US7196409B2 (ja)
EP (1) EP1604401B1 (ja)
JP (1) JP2006520102A (ja)
CN (1) CN100401510C (ja)
AT (1) ATE388488T1 (ja)
DE (1) DE602004012235T2 (ja)
TW (1) TW200501383A (ja)
WO (1) WO2004079822A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254437B (en) * 2003-12-31 2006-05-01 Advanced Semiconductor Eng Leadless package
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US9175400B2 (en) * 2009-10-28 2015-11-03 Enthone Inc. Immersion tin silver plating in electronics manufacture
TWI411051B (zh) * 2009-12-02 2013-10-01 Mstar Semiconductor Inc 封裝層疊方法與結構及其電路板系統

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5498580A (en) * 1978-01-20 1979-08-03 Nec Corp Field effect transistor
JPS57211771A (en) * 1981-06-23 1982-12-25 Nec Corp Semiconductor element
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3599813B2 (ja) * 1995-03-15 2004-12-08 三洋電機株式会社 半導体装置
ATE212752T1 (de) * 1996-06-14 2002-02-15 Infineon Technologies Ag Verfahren zur herstellung eines trägerelements für halbleiterchips
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
ATE388488T1 (de) 2008-03-15
EP1604401A1 (en) 2005-12-14
EP1604401B1 (en) 2008-03-05
CN100401510C (zh) 2008-07-09
WO2004079822A1 (en) 2004-09-16
US7196409B2 (en) 2007-03-27
US20060202327A1 (en) 2006-09-14
DE602004012235T2 (de) 2009-03-19
DE602004012235D1 (de) 2008-04-17
TW200501383A (en) 2005-01-01
CN1757110A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US5290971A (en) Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same
KR100876881B1 (ko) 반도체 소자의 패드부
US9559056B2 (en) Electronic component
KR100815655B1 (ko) 전자 소자 및 집적 회로
TW439162B (en) An integrated circuit package
US4949220A (en) Hybrid IC with heat sink
JP2001168234A (ja) 半導体チップ用の接地平面
JP3927783B2 (ja) 半導体部品
EP0912997B1 (en) Rf power package with a dual ground
CN101499454B (zh) 配线电路基板及其制造方法
JP2006520102A (ja) 半導体装置、半導体本体並びにその製造方法
US7265445B2 (en) Integrated circuit package
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
US20040060724A1 (en) Current-carrying electronic component and method of manufacturing same
US20050178582A1 (en) Circuit board with mounting pads for reducing parasitic effect
JPH06216526A (ja) 薄膜多層配線基板
JPH06132473A (ja) ハイブリッドｉｃ
JPH04237154A (ja) 半導体パッケージ
JP2755255B2 (ja) 半導体搭載用基板
KR20040081173A (ko) 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치
KR100648752B1 (ko) 접속 영역을 갖는 집적 반도체 회로
JP2004022907A (ja) 半導体装置及びその製造方法
KR20030093036A (ko) 감결합 커패시터를 내장하는 집적회로 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091001