KR20030093036A - 감결합 커패시터를 내장하는 집적회로 패키지 - Google Patents
감결합 커패시터를 내장하는 집적회로 패키지 Download PDFInfo
- Publication number
- KR20030093036A KR20030093036A KR1020020030909A KR20020030909A KR20030093036A KR 20030093036 A KR20030093036 A KR 20030093036A KR 1020020030909 A KR1020020030909 A KR 1020020030909A KR 20020030909 A KR20020030909 A KR 20020030909A KR 20030093036 A KR20030093036 A KR 20030093036A
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- metal plate
- pad
- circuit package
- power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
감결합 커패시터를 내장하는 집적회로 패키지가 개시된다. 상기 집적회로 패키지는 전원패드와 접지패드를 구비하는 집적회로칩, 제 1금속판과 제 2금속판 사이에 형성된 유전체를 구비하는 제 1리드프레임, 및 상기 접지패드와 상기 제 1금속판에 접속되어 상기 접지패드에 접지전압을 공급하는 제 2리드프레임을 구비하며, 상기 제 2금속판은 상기 전원패드에 접속되어 상기 전원패드로 소정의 전원전압을 공급하는 것을 특징으로 한다. 상기 집적회로 패키지는 감결합 커패시터에 의한 집적회로의 칩의 크기의 문제를 줄여주며, 상기 감결합 커패시터의 위치를 집적회로의 온칩에서 패키지 내부로 배치시킴으로 상기 감결합 커패시터를 크게할 수 있고, 전원전압이 잡음의 영향을 많이 받는 외부 전원에 가까운 곳에 상기 감결합 커패시터를 배치하게 되어 감결합 커패시터의 효율성을 극대화하는 효과가 있다.
Description
본 발명은 집적회로 패키지에 관한 것으로, 특히 감결합 커패시터를 내장하는 집적회로 패키지에 관한 것이다.
집적회로가 형성된 반도체 칩이 동작하기 위해서는 상기 반도체 칩에 전원전압이 인가되어야 한다. 상기 전원전압에는 전원잡음이 포함되어 있는데, 이러한 전원잡음은 상기 집적회로의 동작에 커다란 영향을 준다. 특히 집적회로의 집적도가 증가함에 따라 상기 전원잡음이 집적회로에 미치는 영향은 더욱 더 커지게 되어 심한 경우에는 집적회로의 오동작을 유발시키기도 한다.
따라서, 상기 전원잡음을 감소시키는 것은 집적회로칩의 품질 및 신뢰성을 향상시키는 데 있어서 매우 중요하다. 이와 같은 전원잡음을 감소시키기 위하여 사용하는 것이 바로 감결합 커패시터(Decoupling Capacitor)이다.
감결합 커패시터는 반도체 칩의 내부에 형성되는 온칩(on-chip) 감결합 커패시터와 반도체 칩의 외부에 설치되는 오프칩(off-chip) 감결합 커패시터가 있다. 온칩 감결합 커패시터는 전원잡음을 상당히 감소시킬 수 있는 효과가 많은 반면 반도체 칩의 크기를 증가시키는 문제점이 있다. 반면, 오프칩 감결합 커패시터는 구현이 간단한 반면 전원잡음을 감소시키는 효과가 적은 단점이 있다.
온칩 감결합 커패시터가 좋은 효과를 가져오는 이유는 반도체 칩에 가까이 있기 때문이다. 만일 반도체 칩과 먼 곳에 설치되면 커패시터와 칩 사이를 연결하는 전원선이 길어지게 되어 그에 따른 자기 인덕턴스가 형성되기 때문에 좋은 효과를 가져오지 못한다.
이러한 이유로 종래에는 집적회로의 온칩상에 감결합 커패시터를 배치시켜 사용하고 있었으나, 집적회로가 소형화 되어감에 따라 온칩상에 감결합 커패시터를 배치시키는 데 한계가 나타나면서, 감결합 커패시터에 의한 집적회로 칩의 크기가 커지게 되는 문제점이 대두되고 있다. 또한 집적회로가 고집적화되고 낮은 전원전압으로 동작하는 집적회로가 상용화되어 가면서, 전원전압 간의 전원잡음을 향상시키기 위한 감결합 커패시터의 효율성 또한 중요한 문제로 제기되고 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 종래의 집적회로의 온칩 상에 있던 감결합 커패시터를 패키지의 내부로 배치시켜 감결합 커패시터에 의한 집적회로의 칩의 크기의 문제(Size Penalty)를 줄여주는 데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는 감결합 커패시터를 외부에서 공급되는 전원전압의 외부 소스에 가깝게 배치하고 집적회로의 온칩에 배치되었을 때와 대비할 때 상기 감결합 커패시터의 커패시턴스를 크게 해 줌으로써 감결합 커패시터의 효율성을 극대화시키는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 집적회로 패키지의 제 1실시예를 나타낸 도면이다.
도 2는 본 발명에 따른 집적회로 패키지의 제 2실시예를 나타낸 도면이다.
도 3은 본 발명에 따른 상기 제 2실시예를 측면에서 바라본 측단면도이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면은 집적회로 패키지에 관한 것이다. 본 발명의 일면에 따른 집적회로 패키지는 전원패드와 접지패드를 구비하는 집적회로칩; 제 1금속판과 제 2금속판 사이에 형성된 유전체를 구비하는 제 1리드프레임; 및, 상기 접지패드와 상기 제 1금속판에 접속되어 상기 접지패드에 접지전압을 공급하는 제 2리드프레임을 구비하며, 상기 제 2금속판은 상기 전원패드에 접속되어 상기 전원패드로 소정의 전원전압을 공급하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또다른 일면도 집적회로 패키지에 관한 것이다. 본 발명의 또다른 일면에 따른 집적회로 패키지는 전원패드와 접지패드를 구비하는 집적회로칩; 상기 전원패드를 통하여 소정의 전원전압을 공급하는 제 1 리드프레임; 및, 상기 접지패드를 통하여 접지전압을 공급하는 제 2 리드프레임을 구비하며, 상기 제 1 리드프레임은 제 1금속판과 제 2금속판 사이에 형성된 유전체를 구비하고, 상기 유전체가 형성된 부분의 제 1금속판은 상기 전원패드에 접속되고 상기 유전체가 형성된 부분의 제 2금속판은 상기 접지패드에 접속되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또다른 일면도 집적회로 패키지에 관한 것이다. 본 발명의 또다른 일면에 따른 집적회로 패키지는 기판의 제 1면위에 형성된 유전체; 상기 유전체 상에 소정의 간격을 두고 형성되는 패턴 형태의 제 1 금속판과 패턴 형태의 제 2 금속판; 상기 기판의 제 2면에 접촉되고 접지패드와 전원패드를 구비하는 집적회로칩을 구비하며, 상기 제 1 금속판은 상기 전원패드와 접속되고 상기 제 2 금속판은 상기 접지패드와 접속되는 것을 특징으로 한다.
바람직하기로는, 상기 집적회로 패키지는 플립-칩 구조인 것을 특징으로 하며, 또한 바람직하기로는 상기 기판은 인쇄회로기판인 것을 특징으로 한다. 또한 바람직하기로는, 상기 기판은 전기전도성이 없는 박막인 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 집적회로 패키지(100)의 제 1실시예를 측면에서 본 측면도이다. 집적회로 패키지(100)는 집적회로칩(10)과 제 1리드프레임(15), 그리고 제 2리드프레임(미도시)을 구비하고 있다. 집적회로칩(10)은 집적회로칩(10)으로 소정의 전원전압을 공급하기 위한 전원패드(11)와 집적회로칩(10)으로 접지전압을 공급하기 위한 접지패드(16)을 구비하고 있으며, 전원패드(11)는 제 1금속판(12)과 전기적으로 접속되어 있다. 또한 접지패드(16)은 제 2금속판(14)과 전기적으로 접속되어 있다. 제 1금속판(12)과 제 2금속판(14) 사이에는 소정의 유전체(13)가 형성되어 있으며, 제 2리드프레임은 접지패드(16)에 접지전압을 공급한다.
도 1의 집적회로 패키지(100)의 제 1리드프레임은 제 1금속판(12) 및 제 2금속판(14), 그리고 제 1금속판(12)과 제 2금속판(14)의 사이에 유전체(13)를 형성한다. 이러한 특정한 전원전압의 레벨을 가지는 제 1리드프레임(15)의 상판(12)과 접지전압의 레벨을 가지는 제 1리드프레임(15)의 하판(14) 간에 형성된 유전체(13)의 구조로 인하여, 전원전압과 접지전압 사이에 커패시터가 형성되어 특정 전원전압의 잡음의 영향을 향상시켜주는 감결합 커패시터의 역할을 하게 된다.
도 2 및 도 3은 본 발명에 따른 집적회로 패키지(200)의 제 2실시예를 나타낸 것이다. 그리고 도 3은 본 발명의 제 2실시예를 측면에서 본 것이다. 상기 실시예에서 집적회로 패키지(200)는 플립-칩(flip-chip) 구조로 구현될 수 있다. 또한, 집적회로 패키지(200)에 사용되는 금속판(23)은 인쇄회로기판(Printed Circuit Board; PCB)이나 박막과 같은 기판(21)위에 패턴으로 형성된다.
금속판(23)은 얇은 기판(21) 위에 패턴 형태로 증착시키고 기판이 없는 부분에서 집적회로칩(20)의 전원전압 및 접지전압 패드와 연결시킨 후에, 금속판(23)의 패턴 부분에 BGA(Ball Grid Array;볼 격자 어레이)의 볼 커넥터(24)와 같은 구조로외부의 전원전압 또는 접지전압과 연결시켜 준다.
또한 기판(21)과 금속판(23) 사이에 얇은 유전체(22)를 형성하고, 전원전압을 제 1금속판(30)에 연결하고 접지전압을 제 2금속판(31)에 연결하여, 전원전압과 접지전압 간에 잡음 면역성(Noise Immunity)을 향상시켜주기 위한 감결합 커패시터가 형성되는 것을 특징으로 한다. 여기에서 제 1금속판(30) 및 제 2금속판(31)은 각각 접지전압 및 전원전압에 연결될 수 있다.
이상에서와 같이 도면과 명세서에 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르는 집적회로 패키지는 감결합 커패시터의 특성을 가지는 리드프레임을 구성하여, 감결합 커패시터의 위치를 집적회로의 온칩에서 패키지 내부로 배치시켜 상기 감결합 커패시터에 의한 집적회로의 칩의 크기의 문제(Size Penalty)를 줄여주는 효과가 있다.
아울러, 상기 감결합 커패시터의 위치를 집적회로의 온칩에서 패키지 내부로 배치시켜 상기 감결합 커패시터를 크게할 수 있고, 전원전압이 잡음의 영향을 많이받는 외부 전원에 가까운 곳에 상기 감결합 커패시터를 배치하게 되어 상기 감결합 커패시터의 효율성을 극대화하는 효과가 있다.
Claims (6)
- 전원패드와 접지패드를 구비하는 집적회로칩;제 1금속판과 제 2금속판 사이에 형성된 유전체를 구비하는 제 1리드프레임; 및,상기 접지패드와 상기 제 1금속판에 접속되어 상기 접지패드에 접지전압을 공급하는 제 2리드프레임을 구비하며,상기 제 2금속판은 상기 전원패드에 접속되어 상기 전원패드로 소정의 전원전압을 공급하는 것을 특징으로 하는 집적회로 패키지.
- 전원패드와 접지패드를 구비하는 집적회로칩;상기 전원패드를 통하여 소정의 전원전압을 공급하는 제 1 리드프레임; 및,상기 접지패드를 통하여 접지전압을 공급하는 제 2 리드프레임을 구비하며,상기 제 1 리드프레임은 제 1금속판과 제 2금속판 사이에 형성된 유전체를 구비하고, 상기 유전체가 형성된 부분의 제 1금속판은 상기 전원패드에 접속되고 상기 유전체가 형성된 부분의 제 2금속판은 상기 접지패드에 접속되는 것을 특징으로 하는 집적회로 패키지.
- 기판의 제 1면위에 형성된 유전체;상기 유전체 상에 소정의 간격을 두고 형성되는 패턴 형태의 제 1 금속판과 패턴 형태의 제 2 금속판;상기 기판의 제 2면에 접촉되고 접지패드와 전원패드를 구비하는 집적회로칩을 구비하며,상기 제 1 금속판은 상기 전원패드와 접속되고 상기 제 2 금속판은 상기 접지패드와 접속되는 것을 특징으로 하는 집적회로 패키지.
- 제 3항에 있어서, 상기 집적회로 패키지는플립-칩 구조인 것을 특징으로 하는 집적회로 패키지.
- 제 3항에 있어서, 상기 기판은인쇄회로기판인 것을 특징으로 하는 집적회로 패키지.
- 제 3항에 있어서, 상기 기판은전기전도성이 없는 박막인 것을 특징으로 하는 집적회로 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020030909A KR20030093036A (ko) | 2002-06-01 | 2002-06-01 | 감결합 커패시터를 내장하는 집적회로 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020030909A KR20030093036A (ko) | 2002-06-01 | 2002-06-01 | 감결합 커패시터를 내장하는 집적회로 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030093036A true KR20030093036A (ko) | 2003-12-06 |
Family
ID=32385552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020030909A KR20030093036A (ko) | 2002-06-01 | 2002-06-01 | 감결합 커패시터를 내장하는 집적회로 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030093036A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7489035B2 (en) | 2004-11-09 | 2009-02-10 | Samsung Electronics Co., Ltd. | Integrated circuit chip package having a ring-shaped silicon decoupling capacitor |
| KR100896595B1 (ko) * | 2005-10-21 | 2009-05-07 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 고속 입/출력 회로의 전력 공급 및 디커플링용 내장커패시터 어레이를 갖는 패키지 및 그를 형성하는 방법 |
| KR100912580B1 (ko) * | 2005-10-21 | 2009-08-19 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 중간-주파수 영역에서의 전력 공급 및 디커플링용 내장커패시터의 어레이를 갖는 패키지 및 그를 형성하는 방법 |
-
2002
- 2002-06-01 KR KR1020020030909A patent/KR20030093036A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7489035B2 (en) | 2004-11-09 | 2009-02-10 | Samsung Electronics Co., Ltd. | Integrated circuit chip package having a ring-shaped silicon decoupling capacitor |
| KR100896595B1 (ko) * | 2005-10-21 | 2009-05-07 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 고속 입/출력 회로의 전력 공급 및 디커플링용 내장커패시터 어레이를 갖는 패키지 및 그를 형성하는 방법 |
| KR100912580B1 (ko) * | 2005-10-21 | 2009-08-19 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 중간-주파수 영역에서의 전력 공급 및 디커플링용 내장커패시터의 어레이를 갖는 패키지 및 그를 형성하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7463492B2 (en) | Array capacitors with voids to enable a full-grid socket | |
| CA2313611C (en) | Semiconductor device | |
| US6346743B1 (en) | Embedded capacitor assembly in a package | |
| US11018121B2 (en) | Semiconductor packages | |
| US20040067605A1 (en) | Semiconductor device having additional functional element and method of manufacturing thereof | |
| US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
| US20050104209A1 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| KR20100076502A (ko) | 반도체 장치 및 그를 포함하는 반도체 패키지 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US6777795B2 (en) | Semiconductor integrated circuit modules, manufacturing methods and usage thereof | |
| EP0878025A1 (en) | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate | |
| KR20030093036A (ko) | 감결합 커패시터를 내장하는 집적회로 패키지 | |
| US6509646B1 (en) | Apparatus for reducing an electrical noise inside a ball grid array package | |
| US20040026715A1 (en) | Package for a non-volatile memory device including integrated passive devices and method for making the same | |
| US20050012226A1 (en) | Chip package structure | |
| JP3109488B2 (ja) | ヒートシンク実装方式 | |
| KR100747995B1 (ko) | 반도체 패키지 | |
| KR0176112B1 (ko) | 노이즈를 감소하기 위한 반도체 칩 패키지 | |
| US20120025898A1 (en) | Circuit Device | |
| KR19990086685A (ko) | 감결합 캐패시터를 내장하는 집적회로 패키지 | |
| KR200426929Y1 (ko) | 내부 접지층을 갖는 집적회로 패키지 | |
| US20030107116A1 (en) | Windowframe capacitor | |
| KR20050058839A (ko) | 내부에 실리콘 커패시터를 포함하는 전자 소자 패키지 | |
| US20090001548A1 (en) | Semiconductor package | |
| JPH08236692A (ja) | 混成集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |