KR19990086685A

KR19990086685A - 감결합 캐패시터를 내장하는 집적회로 패키지

Info

Publication number: KR19990086685A
Application number: KR1019980019794A
Authority: KR
Inventors: 윤영환
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-05-29
Filing date: 1998-05-29
Publication date: 1999-12-15

Abstract

본 발명은 감결합 캐패시터(Decoupling Capacitor)를 내장하는 집적 회로 패키지에 관한 것으로서, 집적 회로가 형성된 제1 면과 집적 회로가 형성되지 않은 제2 면을 구비하며 상기 제1 면에 전원 전압이 인가되는 전원 패드와 접지 전압이 인가되는 접지 패드가 형성된 반도체 칩, 상기 반도체 칩에 인접하며 제1 전극을 갖는 제1 판과 제2 전극을 갖는 제2 판을 구비하며 상기 제1 및 제2 판들은 각각 상기 전원 패드 또는 상기 접지 패드와 전기적으로 연결되는 감결합 캐패시터, 및 상기 반도체 칩과 상기 감결합 캐패시터를 밀봉하며 외부에 다수개의 핀들을 구비하고 상기 다수개의 핀들 중 소정의 핀들은 각각 상기 감결합 캐패시터의 제1 전극 또는 제2 전극과 전기적으로 연결되는 패키지를 구비함으로써 반도체 칩의 크기가 커지지 않고 집적 회로 패키지의 외부에 감결합 캐패시터를 설치하기 위한 공간이 필요치 않게 된다.

Description

감결합 캐패시터를 내장하는 집적 회로 패키지

본 발명은 집적 회로 패키지에 관한 것으로서, 특히 감결합 캐패시터를 내장하는 집적 회로 패키지에 관한 것이다.

집적 회로가 형성된 반도체 칩이 동작하기 위해서는 상기 반도체 칩에 전원 전압이 인가되어야만 한다. 상기 전원 전압에는 전원 잡음(power noise)이 포함되어있다. 상기 전원 잡음은 상기 집적 회로의 동작에 커다란 영향을 준다. 특히 집적 회로의 집적도가 증가함에 따라 상기 전원 잡음이 집적 회로에 미치는 영향은 더욱 커지게 되어 심한 경우에는 집적 회로의 오동작을 유발하기도 한다. 따라서, 상기 전원 잡음을 감소시키는 것은 반도체 칩의 품질 및 신뢰성을 향상시키는데 있어서 매우 중요하다. 이와 같은 전원 잡음을 감소시키기 위하여 감결합 캐패시터가 이용된다.

종래의 감결합 캐패시터는 반도체 칩 내부에 형성되거나 또는 반도체 칩을 내장하는 집적 회로 패키지의 외부에서 설치된다. 상기 감결합 캐패시터가 반도체 칩의 내부에 형성되는 온칩(on-chip) 감결합 캐패시터와 집적 회로 패키지의 외부에 설치되는 오프칩(off-chip) 감결합 캐패시터의 장단점은 아래 표 1과 같다.

	장점	단점
온 칩 감결합 캐패시터	1.효과가 많다.2.고주파에서 오프칩감결합 캐패시터에 비해 효과가 좋음.	반도체 칩의 크기가 커진다.
오프 칩 감결합 캐패시터	설치가 간단하다.저주파에서 효과가 좋다.	1.효과가 적다.2.인쇄회로기판에 캐패시터를 장착하는 공간이 필요함.

상기 표 1에서 나타나있는 바와 같이, 온칩 감결합 캐패시터의 장점은 오프칩 캐패시터의 단점이 되고, 온칩 감결합 캐패시터의 단점은 오프칩 캐패시터의 장점이 된다. 따라서, 감결합 캐패시터의 효과를 극대화하기 위해서는 온칩 캐패시터의 장점과 오프칩 캐패시터의 장점을 모두 가질 수 있어야만 한다.

온칩 캐패시터가 감결합에 효과가 좋은 이유는 동작하는 반도체 칩에 가까이 있기 때문이다. 감결합 캐패시터가 반도체 칩과 먼 곳에 설치되면 캐패시터와 반도체 칩 사이의 전원선(power line)이 길어지게되며, 이에 따라 전원선에 있는 자기 인덕턴스(self-inductance)가 많게 되므로 회로 이론에 따라 출렁거리는 전압을 안정시키기가 어려워질 수가 있다. 따라서, 본 발명에서는 반도체 칩 가까이에 감결합 캐패시터를 장착하려고 하였으며 온칩보다 큰 용량의 캐패시터를 장착하려고 하였다.

본 발명이 이루고자하는 기술적 과제는 반도체 칩의 크기를 증대시키지 않는 감결합 캐패시터를 구비하는 집적 회로 패키지를 제공하는데 있다.

본 발명이 이루고자하는 다른 기술적 과제는 집적 회로 패키지의 외부에 감결합 캐패시터를 설치하기 위한 공간을 필요로 하지 않는 집적 회로 패키지를 제공하는데 있다.

도 1은 본 발명의 바람직한 실시예에 따른 집적 회로 패키지의 측단면도.

도 2는 상기 도 1에 도시된 집적 회로 패키지의 개략적인 평단면도.

상기 기술적 과제들을 이루기 위하여 본 발명은, 집적 회로가 형성된 제1 면과 집적 회로가 형성되지 않은 제2 면을 구비하며 상기 제1 면에 전원 전압이 인가되는 전원 패드와 접지 전압이 인가되는 접지 패드가 형성된 반도체 칩, 상기 반도체 칩에 인접하며 제1 전극을 갖는 제1 판과 제2 전극을 갖는 제2 판을 구비하며 상기 제1 및 제2 판들은 각각 상기 전원 패드 또는 상기 접지 패드와 전기적으로 연결되는 감결합 캐패시터, 및 상기 반도체 칩과 상기 감결합 캐패시터를 밀봉하며 외부에 다수개의 핀들을 구비하고 상기 다수개의 핀들 중 소정의 핀들은 각각 상기 감결합 캐패시터의 제1 전극 또는 제2 전극과 전기적으로 연결되는 패키지를 구비하는 것을 특징으로 하는 집적 회로 패키지를 제공하는데 있다.

바람직하기는, 상기 제2 면은 상기 제1 판과 접촉하고, 상기 제1 전극은 상기 접지 패드와 도선을 본딩(bonding)함에 의해 전기적으로 연결되며, 상기 제2 전극은 상기 전원 패드와 도선을 연결함에 의해 전기적으로 연결된다. 또한, 상기 제1 판은 상기 제2 면보다 넓고, 상기 제2 판은 상기 제1 판보다 넓으며, 상기 제1 및 제2 판은 금속이다.

바람직하기는 또한, 상기 소정의 핀들 중 상기 제1 전극과 연결되는 핀에는 외부로부터 접지 전압이 인가되고 상기 제2 전극과 연결되는 핀에는 외부로부터 전원 전압이 인가되고, 상기 소정의 핀들은 상기 제1 및 제2 전극들과 도선을 본딩함에 의해 연결된다.

상기 본 발명에 의하여 반도체 칩의 크기가 커지지 않고 집적 회로 패키지의 외부에 감결합 캐패시터를 설치하기 위한 공간이 필요치 않게 된다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 바람직한 실시예에 따른 집적 회로 패키지의 측단면도이다. 도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 집적 회로 패키지는 반도체 칩(111), 감결합 캐패시터(121) 및 패키지를 구비한다.

반도체 칩(111)은 집적 회로가 형성된 제1 면(113)과 집적 회로가 형성되지 않은 제2 면(115)을 구비하며, 제1 면(113)에 전원 전압이 인가되는 전원 패드(117)와 접지 전압이 인가되는 접지 패드(119)가 형성되어있다. 제2 면(115)에는 접지 전압이 인가된다.

감결합 캐패시터(121)는 제1 전극, 예컨대 접지 전극을 갖는 제1 판(123)과 제2 전극, 예컨대 전원 전극을 갖는 제2 판(125)을 구비하며 제1 판(123)은 전원 패드(117)와 전기적으로 연결되고 제2 판(125)은 접지 패드(119)와 전기적으로 연결되어있다. 제1 판(123)과 제2 판(125)은 각각 접지 패드(119) 및 전원 패드(117)와 도선(141), 예컨대 골드 와이어(gold wire) 또는 알루미늄 와이어(aluminium wire)를 본딩(bonding)함으로써 상호 전기적으로 연결된다. 제2 판(125)이 제1 판(123)보다 면적이 더 넓다. 따라서, 제1 판(123)보다 넓은 제2 판(125)의 부위(129)에 전원 패드(117)와 접지 패드(119)에 본딩된 도선들(141)이 본딩된다. 제1 판(123)과 제2 판(125) 사이에는 얇은 유전체(127)가 삽입되어있어서 전하가 축적된다. 유전체(127)가 얇을수록 감결합 캐패시터(121)의 캐패시턴스(capacitance)가 커진다. 반도체 칩(111)의 제2 면(115)에 감결합 캐패시터(121)의 제1 판(123)이 접착되어있다.

감결합 캐패시터(121)의 제1 및 제2 판들(123,125)은 금속으로 형성한다. 따라서, 감결합 캐패시터(121)와 전원 패드(117)와 접지 패드(119)를 연결하는 도선들(141)은 제1 판(123) 또는 제2 판(125)의 어느 곳에나 본딩이 가능하므로 도선(141)을 본딩하기가 용이해진다. 또한, 제1 판(123) 및 제2 판(125)에는 많은 수의 도선들(151)이 본딩될 수가 있다. 제1 판(123)및 제2 판(125)에 본딩되는 도선(151)의 수가 많으면 많을수록 도선(151)에 의한 인덕턴스 및 저항이 감소되므로 그만큼 전원 잡음 감소 효과는 커지게 된다. 반도체 칩(111)의 제2 면(115)과 감결합 캐패시터(121)의 제1 판(123)은 전극이 동일하므로 서로간에 전기적 간섭을 받지 않게 된다. 감결합 캐패시터(121)와 반도체 칩(111)이 접촉하고 있어서 반도체 칩(111)과 감결합 캐패시터(121) 및 핀들(161,163)을 연결하는 도선들(141,151)이 짧아지기 때문에 도선들(141,151)로 인한 인덕턴스와 저항이 작아져서 전원 잡음 감소 효과가 매우 커지게 된다. 따라서, 온칩 감결합 캐패시터와 거의 동일한 효과를 나타낸다.

패키지(131)는 반도체 칩(111)과 감결합 캐패시터(121)를 밀봉하며 외부에 전원 핀(161)과 접지 핀(163)이 부착되어있다. 전원 핀(161)은 제2 판(125)과 전기적으로 연결되고 접지 핀(163)은 제1 판(123)과 전기적으로 연결된다. 제1 판(123)과 제2 판(125)은 각각 접지 핀(163) 및 전원 핀(161)과 도선들(161), 예컨대 골드 와이어 또는 알루미늄 와이어를 본딩함으로써 상호 전기적으로 연결된다. 전원 핀(161)에는 외부로부터 전원 전압이 인가되고, 접지 핀(163)에는 외부로부터 접지 전압이 인가된다.

도 2는 상기 도 1에 도시된 집적 회로 패키지의 평단면도이다. 도 2를 참조하면, 반도체 칩(111)에는 전원 패드(117)와 접지 패드(119)가 형성되어있다. 반도체 칩(111)의 제1 면(113)에 집적 회로(241)가 형성되어있고, 전원 패드(117)와 접지 패드(119)는 집적 회로(241)와 전기적으로 연결된다. 패키지(131)의 외부에 다수개의 핀들(271)이 부착되어있다. 다수개의 핀들(271) 중 제1 판(123)과 연결되는 핀(163)에는 외부로부터 접지 전압이 인가되고, 제2 판(125)과 연결되는 핀(161)에는 외부로부터 전원 전압이 인가된다. 용도에 따라서 다수개의 핀들이 제1 판(123) 또는 제2 판(125)과 전기적으로 연결될 수도 있다. 다수개의 핀들이 제1 판(123) 또는 제2 판(125)과 전기적으로 연결됨으로써 상호간에 저항 및 인덕턴스(inductance)가 감소될 수가 있다.

도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따르면 반도체 칩(111)의 크기가 커지지 않고 패키지(131)의 외부에 감결합 캐패시터(121)를 설치하기 위한 공간이 필요치 않으며 전원 잡음 감소 효과가 크다.

Claims

집적 회로가 형성된 제1 면과 집적 회로가 형성되지 않은 제2 면을 구비하며 상기 제1 면에 전원 전압이 인가되는 전원 패드와 접지 전압이 인가되는 접지 패드가 형성된 반도체 칩;

상기 반도체 칩에 인접하며 제1 전극을 갖는 제1 판과 제2 전극을 갖는 제2 판을 구비하며 상기 제1 및 제2 판들은 각각 상기 전원 패드 또는 상기 접지 패드와 전기적으로 연결되는 감결합 캐패시터; 및

상기 반도체 칩과 상기 감결합 캐패시터를 밀봉하며 외부에 다수개의 핀들을 구비하고 상기 다수개의 핀들 중 소정의 핀들은 각각 상기 감결합 캐패시터의 제1 전극 또는 제2 전극과 전기적으로 연결되는 패키지를 구비하는 것을 특징으로 하는 집적 회로 패키지.
제1항에 있어서, 상기 제2 면은 상기 제1 판과 접촉하는 것을 특징으로 하는 집적 회로 패키지.
제1항에 있어서, 상기 제1 전극은 상기 접지 패드와 전기적으로 연결되는 것을 특징으로 하는 집적 회로 패키지.
제3항에 있어서, 상기 제1 전극은 상기 접지 패드와 도선을 본딩함에 의해 연결되는 것을 특징으로 하는 집적 회로 패키지.
제1항에 있어서, 상기 제2 전극은 상기 전원 패드와 전기적으로 연결되는 것을 특징으로 하는 집적 회로 패키지.
제5항에 있어서, 상기 제2 전극은 상기 전원 패드와 도선을 본딩함에 의해 연결되는 것을 특징으로 하는 집적 회로 패키지.
제1항에 있어서, 상기 제1 판은 상기 제2 면보다 넓은 것을 특징으로 하는 집적 회로 패키지.
제1항에 있어서, 상기 제2 판은 상기 제1 판보다 넓은 것을 특징으로 하는 집적 회로 패키지.
제1항에 있어서, 상기 제1 및 제2 판은 금속인 것을 특징으로 하는 집적 회로 패키지.
제1항에 있어서, 상기 소정의 핀들 중 상기 제1 전극과 연결되는 핀에는 외부로부터 접지 전압이 인가되고 상기 제2 전극과 연결되는 핀에는 외부로부터 전원 전압이 인가되는 것을 특징으로 하는 집적 회로 패키지.
제10항에 있어서, 상기 소정의 핀들은 상기 제1 및 제2 전극들과 도선을 본딩함에 의해 연결되는 것을 특징으로 하는 집적 회로 패키지.