JPH07114223B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07114223B2 JPH07114223B2 JP5533689A JP5533689A JPH07114223B2 JP H07114223 B2 JPH07114223 B2 JP H07114223B2 JP 5533689 A JP5533689 A JP 5533689A JP 5533689 A JP5533689 A JP 5533689A JP H07114223 B2 JPH07114223 B2 JP H07114223B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- columnar member
- insulating columnar
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
近年エレクトロニクス機器の小型化，高機能化にともな
い、半導体集積回路の高密度実装が重要となっている。
とりわけ半導体集積回路と回路基板間の高密度接続がキ
ーポイントとなっている。従来の高密度接続に適した半
導体装置としてはテープ・オートメーテッド・ボンディ
ング（TAB）あるいはテープキャリアボンディング方式
の半導体装置がある。
い、半導体集積回路の高密度実装が重要となっている。
とりわけ半導体集積回路と回路基板間の高密度接続がキ
ーポイントとなっている。従来の高密度接続に適した半
導体装置としてはテープ・オートメーテッド・ボンディ
ング（TAB）あるいはテープキャリアボンディング方式
の半導体装置がある。
第４図（ａ）はテープキャリアボンディング方式の半導
体装置を示す平面図であり、第４図（ｂ）は部分断面図
である。
体装置を示す平面図であり、第４図（ｂ）は部分断面図
である。
しかしながら、従来のTAB方式の半導体装置は、半導体
チップの端部の周辺からのみしか電極を取り出す事が出
来ない。高密度な接続を実施するには、電極パッド（Cu
バンプ９）及びリード（Cuリード10）の設計ピッチを極
小化するしか無く、ボンディングの精度，信頼性に重大
な問題が発生する。又、基板側でも半導体装置実装部の
周辺にリードの接続領域が必要であり、高密度実装を妨
げる要因となる。さらに、前述の電極配置の制約は、半
導体チップ表面の全面に電極パッドを配置出来ないとい
う致命的欠点を有していた。
チップの端部の周辺からのみしか電極を取り出す事が出
来ない。高密度な接続を実施するには、電極パッド（Cu
バンプ９）及びリード（Cuリード10）の設計ピッチを極
小化するしか無く、ボンディングの精度，信頼性に重大
な問題が発生する。又、基板側でも半導体装置実装部の
周辺にリードの接続領域が必要であり、高密度実装を妨
げる要因となる。さらに、前述の電極配置の制約は、半
導体チップ表面の全面に電極パッドを配置出来ないとい
う致命的欠点を有していた。
本発明の半導体装置は、半導体チップの所定部に設けら
れた電極パッドと、前記電極パッドに隣接して設けられ
前記電極パッドより厚い絶縁性柱状部材と、一端が前記
電極パッドに接合され他端が前記絶縁性柱状部材上にあ
る金属リードとを有しているというものである。
れた電極パッドと、前記電極パッドに隣接して設けられ
前記電極パッドより厚い絶縁性柱状部材と、一端が前記
電極パッドに接合され他端が前記絶縁性柱状部材上にあ
る金属リードとを有しているというものである。
次に本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の一実施例を示す平面
図及び断面図である。
図及び断面図である。
この実施例は、半導体チップ１の所定部に設けられた電
極パッド３と、電極パッド３に隣接して設けられ電極パ
ッド３より厚いポリイミドからなる絶縁性柱状部材４
と、一端が電極パッド３に接合され、他端が絶縁性柱状
部材４上にあるリボン状の金属リード５とを有している
というものである。なお、絶縁性柱状部材４、金属パッ
ド４の配置は図示のものに限らないのはいうまでもな
い。
極パッド３と、電極パッド３に隣接して設けられ電極パ
ッド３より厚いポリイミドからなる絶縁性柱状部材４
と、一端が電極パッド３に接合され、他端が絶縁性柱状
部材４上にあるリボン状の金属リード５とを有している
というものである。なお、絶縁性柱状部材４、金属パッ
ド４の配置は図示のものに限らないのはいうまでもな
い。
次に、この実施例の製造方法について説明する。
第２図（ａ），（ｂ）はこの実施例の製造方法を説明す
るための工程順に配置した半導体チップの断面図であ
る。
るための工程順に配置した半導体チップの断面図であ
る。
まず、第２図（ａ）に示す様に拡散工程完了後電極パッ
ド３を所定部に設けた半導体チップ１（又はウェーハ）
上面にポリイミド樹脂をスピンオンコーティングし、通
常の熱処理を行なう事により約50μｍ厚のポリイミド層
を全面に形成する。次いで、通常のリソグラフィとエッ
チング手法を用い、電極パッド３より厚い絶縁性柱状部
材４をパッシベーション膜２上に形成する。この時、Si
O2，Si3N4等の無機材料を同様の手法、あるいはCVD法，
スパッタ法等による成膜とリソグラフィ，エッチング手
法により形成し、絶縁性柱状部材４とする事も当然可能
である。本実施例での絶縁性柱状部材は底部が50μｍ×
50μｍの直方体である。
ド３を所定部に設けた半導体チップ１（又はウェーハ）
上面にポリイミド樹脂をスピンオンコーティングし、通
常の熱処理を行なう事により約50μｍ厚のポリイミド層
を全面に形成する。次いで、通常のリソグラフィとエッ
チング手法を用い、電極パッド３より厚い絶縁性柱状部
材４をパッシベーション膜２上に形成する。この時、Si
O2，Si3N4等の無機材料を同様の手法、あるいはCVD法，
スパッタ法等による成膜とリソグラフィ，エッチング手
法により形成し、絶縁性柱状部材４とする事も当然可能
である。本実施例での絶縁性柱状部材は底部が50μｍ×
50μｍの直方体である。
次いで、第２図（ｂ）に示す様に、（前工程でウェーハ
上に絶縁性柱状部材を形成した場合は、チップにブレー
キング後）、Al又はAl合金又はAuより成るIC側の電極パ
ッド３表面にAu又はCuより成る幅30μｍ、厚さ約10μｍ
のリボン状の金属リード５をリボンボンダーにより熱圧
着する。次いで金属リード５を絶縁性柱状部材４の頂部
迄引き上げカットする。この時絶縁性柱状部材４と金属
リボン５は接着されていない。
上に絶縁性柱状部材を形成した場合は、チップにブレー
キング後）、Al又はAl合金又はAuより成るIC側の電極パ
ッド３表面にAu又はCuより成る幅30μｍ、厚さ約10μｍ
のリボン状の金属リード５をリボンボンダーにより熱圧
着する。次いで金属リード５を絶縁性柱状部材４の頂部
迄引き上げカットする。この時絶縁性柱状部材４と金属
リボン５は接着されていない。
次ぎに、第１図に示すように、絶縁性柱状部材４の頂部
に至らない厚さ、約30μｍ厚のポリイミドからなるオー
バコート層４′をスピンコート及び熱処理により形成
し、チップ及びIC側接続部を保護する。
に至らない厚さ、約30μｍ厚のポリイミドからなるオー
バコート層４′をスピンコート及び熱処理により形成
し、チップ及びIC側接続部を保護する。
第３図はこの実施例の実装状態を示す断面図である。
配線基板６上の基板側接続パッド７に、半導体装置の金
属リード５を導電性接着材８により接続する。金属リー
ド５にCuを使用する場合、当然半田接続出来る。配線基
板６がセラミック，ガラスエポキシ,Siあるいはガラス
の場合、又、基板側接続パッドがCu,Ag,Ag-Cu,Auあるい
はITOの場合等、多岐の組み合わせにわたって本方式が
適用出来る事も言うまでもない。
属リード５を導電性接着材８により接続する。金属リー
ド５にCuを使用する場合、当然半田接続出来る。配線基
板６がセラミック，ガラスエポキシ,Siあるいはガラス
の場合、又、基板側接続パッドがCu,Ag,Ag-Cu,Auあるい
はITOの場合等、多岐の組み合わせにわたって本方式が
適用出来る事も言うまでもない。
なお、金属リードとしては、金属リボンのみでなく、金
属ワイヤを使用してもよい。
属ワイヤを使用してもよい。
以上説明した様に本発明は、電極パッドに隣接して絶縁
性柱状部材を設け、電極パッドに金属リードの一端を接
合し他端を絶縁性柱状部材上に非接着状態で配置する事
により、半導体チップ周辺部のみならず中心部を含む内
部表面からの電極引き出しを可能とし、パターン設計自
由度を改善し、高密度接続を容易に実現出来る効果があ
る。
性柱状部材を設け、電極パッドに金属リードの一端を接
合し他端を絶縁性柱状部材上に非接着状態で配置する事
により、半導体チップ周辺部のみならず中心部を含む内
部表面からの電極引き出しを可能とし、パターン設計自
由度を改善し、高密度接続を容易に実現出来る効果があ
る。
さらに、金属リードと絶縁性柱状部材が接着されていな
い為、半導体チップと配線基板との熱膨張係数の差によ
る応力を金属リードで吸収出来る構造となっていること
により、高信頼性接続（実装）が実現されるという大き
な効果を有している。
い為、半導体チップと配線基板との熱膨張係数の差によ
る応力を金属リードで吸収出来る構造となっていること
により、高信頼性接続（実装）が実現されるという大き
な効果を有している。
又、実装に際して、配線基板側との接続に熱圧着等のリ
ペア不能な接続を使用しなくても良い為、補修の為のチ
ップ交換も容易に出来る効果もある。
ペア不能な接続を使用しなくても良い為、補修の為のチ
ップ交換も容易に出来る効果もある。
第１図（ａ）及び（ｂ）は本発明の一実施例を示す平面
図及び断面図、第２図（ａ）及び（ｂ）は一実施例の製
造方法を説明するための工程順に配置した半導体チップ
の断面図、第３図は一実施例の実装状態を示す断面図、
第４図（ａ）及び（ｂ）は従来例のTAB方式の半導体装
置を示す平面図及び部分断面図である。 １…半導体チップ、２…パッシベーション膜、３…電極
パッド、４…絶縁性柱状部材、４′…オーバコート層、
５…金属リード、６…配線基板、７…基板側接続パッ
ド、７′…基板側配線層、８…導電性接着材、９…Cuバ
ンプ、10…Cuリード、11…テープキャリア。
図及び断面図、第２図（ａ）及び（ｂ）は一実施例の製
造方法を説明するための工程順に配置した半導体チップ
の断面図、第３図は一実施例の実装状態を示す断面図、
第４図（ａ）及び（ｂ）は従来例のTAB方式の半導体装
置を示す平面図及び部分断面図である。 １…半導体チップ、２…パッシベーション膜、３…電極
パッド、４…絶縁性柱状部材、４′…オーバコート層、
５…金属リード、６…配線基板、７…基板側接続パッ
ド、７′…基板側配線層、８…導電性接着材、９…Cuバ
ンプ、10…Cuリード、11…テープキャリア。
Claims (1)
- 【請求項１】半導体チップの所定部に設けられた電極パ
ッドと、前記電極パッドに隣接して設けられ前記電極パ
ッドより厚い絶縁性柱状部材と、一端が前記電極パッド
に接合され他端が前記絶縁性柱状部材上にある金属リー
ドとを有していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5533689A JPH07114223B2 (ja) | 1989-03-07 | 1989-03-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5533689A JPH07114223B2 (ja) | 1989-03-07 | 1989-03-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02234449A JPH02234449A (ja) | 1990-09-17 |
| JPH07114223B2 true JPH07114223B2 (ja) | 1995-12-06 |
Family
ID=12995685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5533689A Expired - Lifetime JPH07114223B2 (ja) | 1989-03-07 | 1989-03-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114223B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148265A (en) † | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
-
1989
- 1989-03-07 JP JP5533689A patent/JPH07114223B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02234449A (ja) | 1990-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874721A (en) | Method of manufacturing a multichip package with increased adhesive strength | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| JP3578770B2 (ja) | 半導体装置 | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JPH10313074A (ja) | 半導体装置およびその製造方法 | |
| KR20070009427A (ko) | 반도체 장치 및 전자 기기 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| US20010022397A1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JP2893522B2 (ja) | Ｂｇａ半導体パッケージ及びその製造方法 | |
| JPS61214444A (ja) | 半導体装置 | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07114223B2 (ja) | 半導体装置 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100417854B1 (ko) | 칩크기 패키지 구조 및 그 제조방법 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JPH02121361A (ja) | 半導体装置用リードフレーム | |
| JP2000299399A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20071206 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |