JPH02121361A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH02121361A JPH02121361A JP63274761A JP27476188A JPH02121361A JP H02121361 A JPH02121361 A JP H02121361A JP 63274761 A JP63274761 A JP 63274761A JP 27476188 A JP27476188 A JP 27476188A JP H02121361 A JPH02121361 A JP H02121361A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- semiconductor element
- internal
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 229920005989 resin Polymers 0.000 abstract description 23
- 239000011347 resin Substances 0.000 abstract description 23
- 238000000034 method Methods 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000011888 foil Substances 0.000 abstract description 9
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000004033 plastic Substances 0.000 description 17
- 239000000919 ceramic Substances 0.000 description 12
- 238000005452 bending Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000007789 sealing Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009863 impact test Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電極の数が多い半導体素子を搭載するのに好適
の半導体装置用リードフレームに関する。
の半導体装置用リードフレームに関する。
［従来の技術］
樹脂封止型半導体装置（以下、プラスチックパッケージ
という）に使用される従来のリードフレームは、第８図
に示すように、外部導出用リード（以下、外部リードと
いう）ｌａと、半導体素子搭載部（以下、アイランドと
いう）３ａと、外部リード１ａとアイランド３ａとの間
に外部リード１ａに接続されて配設された内部リード４
ａとを備えている。このリードフレーム２ａに対し、そ
のアイランド３ａに半導体素子（図示せず）を固着し、
内部リード４ａと半導体素子とを金属細線（以下、ワイ
ヤという）によりボンディングした後、外部リードが露
呈するように半導体素子及びワイヤをエポキシ樹脂等で
封止することにより樹脂封止型半導体装置が製造される
。
という）に使用される従来のリードフレームは、第８図
に示すように、外部導出用リード（以下、外部リードと
いう）ｌａと、半導体素子搭載部（以下、アイランドと
いう）３ａと、外部リード１ａとアイランド３ａとの間
に外部リード１ａに接続されて配設された内部リード４
ａとを備えている。このリードフレーム２ａに対し、そ
のアイランド３ａに半導体素子（図示せず）を固着し、
内部リード４ａと半導体素子とを金属細線（以下、ワイ
ヤという）によりボンディングした後、外部リードが露
呈するように半導体素子及びワイヤをエポキシ樹脂等で
封止することにより樹脂封止型半導体装置が製造される
。
ここで、上記半導体装置（以゛下、パッケージという）
の製造工程のうち、半導体素子上の電極（以下、パッド
という）とアイランド３ａの周囲に配列された内部リー
ド４ａとをワイヤで結ぶボンディング工程においては、
最近の半導体素子能力の向上に伴い、パッド数が著しく
増加しているため、種々の問題が生じてきている。特に
、最近は５００乃至１０００リードのボンディングが要
求されており、これらのリード数又はそれ以上のリード
数についてのボンディングを考えた場合、従来のリード
フレームでは殆ど対処することができない。
の製造工程のうち、半導体素子上の電極（以下、パッド
という）とアイランド３ａの周囲に配列された内部リー
ド４ａとをワイヤで結ぶボンディング工程においては、
最近の半導体素子能力の向上に伴い、パッド数が著しく
増加しているため、種々の問題が生じてきている。特に
、最近は５００乃至１０００リードのボンディングが要
求されており、これらのリード数又はそれ以上のリード
数についてのボンディングを考えた場合、従来のリード
フレームでは殆ど対処することができない。
例えば、１０００リードのワイヤボンディングを考えた
場合、以下のような問題点が考えられる。
場合、以下のような問題点が考えられる。
■半導体素子サイズが一辺長で１５＋ｕ＋まで大型化し
た場合においても、パッドピッチは約６０μｍ以下にせ
ざるを得す、この６０μｍはパッドピッチ限界をはるか
に超えている。一般に、ワイヤの熱圧着ボンディングに
は第９図に示すようなポンデイグツール５ａを使用する
。先ず、Ａｕ等のワイヤ６ａの先端に、電気放電等によ
りボール７ａを形成し、このボール７ａを加熱しつつ半
導体素子８ａ上のパッド９ａにボンディングツール５ａ
により押し付けてボンディングする。しかし、パッドピ
ッチが小さくなると、ボンディングツールが直前にボン
ディングしたワイヤと接触してワイヤを押し倒す等の事
故が発生し易くなる。また、圧着後のボール径は接着強
度上最低でも約５０乃至６０μｍ必要である。これらの
ことから、パッドピッチを小さくすることには限界があ
り、ボンディング技術上の改良を加えても最小パッドピ
ッチは１００乃至１２０μｍが現状の一般的な限界であ
る。
た場合においても、パッドピッチは約６０μｍ以下にせ
ざるを得す、この６０μｍはパッドピッチ限界をはるか
に超えている。一般に、ワイヤの熱圧着ボンディングに
は第９図に示すようなポンデイグツール５ａを使用する
。先ず、Ａｕ等のワイヤ６ａの先端に、電気放電等によ
りボール７ａを形成し、このボール７ａを加熱しつつ半
導体素子８ａ上のパッド９ａにボンディングツール５ａ
により押し付けてボンディングする。しかし、パッドピ
ッチが小さくなると、ボンディングツールが直前にボン
ディングしたワイヤと接触してワイヤを押し倒す等の事
故が発生し易くなる。また、圧着後のボール径は接着強
度上最低でも約５０乃至６０μｍ必要である。これらの
ことから、パッドピッチを小さくすることには限界があ
り、ボンディング技術上の改良を加えても最小パッドピ
ッチは１００乃至１２０μｍが現状の一般的な限界であ
る。
■パッド数の増加により、アイランド周囲に配列するリ
ード数が増加する。しかし、リードフレームの製造能力
に限界があること、及びワイヤが半導体素子又はアイラ
ンドの縁に接触しないように、ワイヤループを正常に形
成するためのワイヤ長さに制約があること等の理由によ
って、アイランド周囲に配列可能なリード数には限度が
ある。
ード数が増加する。しかし、リードフレームの製造能力
に限界があること、及びワイヤが半導体素子又はアイラ
ンドの縁に接触しないように、ワイヤループを正常に形
成するためのワイヤ長さに制約があること等の理由によ
って、アイランド周囲に配列可能なリード数には限度が
ある。
一般にリードフレームの厚さは１００μｍが現状で最も
薄いものであるが、このときリードピッチのエツチング
製造上の限界は一般的には約２００μｍである。従って
、１０００リードの場合、−辺長が約５０ｍｍの正方形
の４辺の位置にリード先端が配置される。このとき、半
導体素子サイズが一辺長で１５開であっても、ワイヤの
長さはワイヤに角度をもたせてボンディングすることを
考慮すると約１８乃至２５ｍｍにもなり、ワイヤ長の限
界が通常数ｍｍであることを考えるとこの限界をはるか
に超えている。
薄いものであるが、このときリードピッチのエツチング
製造上の限界は一般的には約２００μｍである。従って
、１０００リードの場合、−辺長が約５０ｍｍの正方形
の４辺の位置にリード先端が配置される。このとき、半
導体素子サイズが一辺長で１５開であっても、ワイヤの
長さはワイヤに角度をもたせてボンディングすることを
考慮すると約１８乃至２５ｍｍにもなり、ワイヤ長の限
界が通常数ｍｍであることを考えるとこの限界をはるか
に超えている。
以上の主要な問題点の他に、ワイヤボンディングに関し
てはボンディングの高精度化及び半導体素子搭載の高精
度化等があるが、これらは装置の改良により実現可能で
あると考えられる。
てはボンディングの高精度化及び半導体素子搭載の高精
度化等があるが、これらは装置の改良により実現可能で
あると考えられる。
更に、多数リード化により、リード曲がりを主因とする
リードフレームの製造歩留の低下、樹脂封止時のワイヤ
変形による電気的ショートの発生、パッケージの大型化
に伴う樹脂封止の困難性と熱的衝撃試験時における樹脂
クラックの発生及び外部リードピッチの縮小化に伴う外
部リード曲がりの発生等の多くの問題点があり、多数リ
ードパッケージを実現する上ではこれらもあわせて考慮
する必要がある。
リードフレームの製造歩留の低下、樹脂封止時のワイヤ
変形による電気的ショートの発生、パッケージの大型化
に伴う樹脂封止の困難性と熱的衝撃試験時における樹脂
クラックの発生及び外部リードピッチの縮小化に伴う外
部リード曲がりの発生等の多くの問題点があり、多数リ
ードパッケージを実現する上ではこれらもあわせて考慮
する必要がある。
以上多くの問題点からプラスチックパッケージについて
は、約２００リード前後のリードフレームが実用化され
ているにすぎない。
は、約２００リード前後のリードフレームが実用化され
ているにすぎない。
これに対して、５００リード又はそれ以上のリード数の
ボンディングを実現しているものとしては、セラミック
パッケージ、フィルムキャリヤパッケージ又はフリップ
チップ等がある。
ボンディングを実現しているものとしては、セラミック
パッケージ、フィルムキャリヤパッケージ又はフリップ
チップ等がある。
セラミックパッケージは、プラスチックパッケージと同
様に、ワイヤボンディングが一般的である。この場合に
、第１０図及び第１１図に示すように、セラミックパッ
ケージ３０上に搭載された半導体素子３１のパッド３２
とパッケージ３０のステッチランドに形成された内部リ
ード３３の接続部とを二列に且つ千鳥配列にすることに
より、実質上のパッドピッチ及び内部リードピッチを半
減させる効果を利用している。これにより、例えば、−
列のパッドピッチが１２０μｍであっても、千鳥配列に
より実質的には６０μｍのパッドピッチが実現されたこ
とになる。内部リード側もセラミックパッケージ１０ａ
の多層構造を利用して千鳥配列にすることにより、内部
リード幅を十分なものにすることができ、内部リードピ
ッチの半減を実現している。更に、多ＮｙＩ造により内
側と外側のワイヤに高さ方向の差を効果的に生じさせ、
ワイヤにショートを防止するのに有効な構造とじている
。
様に、ワイヤボンディングが一般的である。この場合に
、第１０図及び第１１図に示すように、セラミックパッ
ケージ３０上に搭載された半導体素子３１のパッド３２
とパッケージ３０のステッチランドに形成された内部リ
ード３３の接続部とを二列に且つ千鳥配列にすることに
より、実質上のパッドピッチ及び内部リードピッチを半
減させる効果を利用している。これにより、例えば、−
列のパッドピッチが１２０μｍであっても、千鳥配列に
より実質的には６０μｍのパッドピッチが実現されたこ
とになる。内部リード側もセラミックパッケージ１０ａ
の多層構造を利用して千鳥配列にすることにより、内部
リード幅を十分なものにすることができ、内部リードピ
ッチの半減を実現している。更に、多ＮｙＩ造により内
側と外側のワイヤに高さ方向の差を効果的に生じさせ、
ワイヤにショートを防止するのに有効な構造とじている
。
しかしながら、セラミックパッケージの製造上、内部リ
ード３３は、厚膜印刷により形成したパターンを焼成し
て形成するため、内部リードピッチは２００乃至３００
μｍ程度が限界であり、従って千鳥配列にしても １０
０乃至１５０μｍが限界となる。
ード３３は、厚膜印刷により形成したパターンを焼成し
て形成するため、内部リードピッチは２００乃至３００
μｍ程度が限界であり、従って千鳥配列にしても １０
０乃至１５０μｍが限界となる。
また、ワイヤに角度を持たせてボンディングすると、隣
接する内部リードとショートするので、原則的には第１
０図に示すようにパッド３２と内部リード３３とは一直
線上に結ぶ位置に配列した方が良く、結局、パッドピッ
チも １００乃至１５０μｍとなる。
接する内部リードとショートするので、原則的には第１
０図に示すようにパッド３２と内部リード３３とは一直
線上に結ぶ位置に配列した方が良く、結局、パッドピッ
チも １００乃至１５０μｍとなる。
内部リードパターンの形成を厚膜印刷から薄膜蒸着等の
方法に変更することにより、パターンの微細化を図るこ
とができるが、製造コストが極めて高くなる。また、配
列を三重又は四重にすれば、更に多数リード化が可能で
あるが、ボンディング上の問題がある。従ってセラミッ
クパッケージとしては、５００リ一ド前後が妥当な限界
であると考えられる。
方法に変更することにより、パターンの微細化を図るこ
とができるが、製造コストが極めて高くなる。また、配
列を三重又は四重にすれば、更に多数リード化が可能で
あるが、ボンディング上の問題がある。従ってセラミッ
クパッケージとしては、５００リ一ド前後が妥当な限界
であると考えられる。
なお、セラミックパッケージと略々同様の構造をセラミ
ックの代わりにガラスエポキシ基板を利用した多層樹脂
基板で実現することができる９このとき、内部リードは
基板上に接着されたＣｕ箔をエツチング法によりパター
ン形成して得るため、Ｃｕ箔の厚さを薄くすることによ
り内部リードピッチを縮小化することは可能である。こ
のため、千鳥配列と組合せることにより、１００乃至１
２０μｍの内部リードピッチを実現する可能性は十分に
あるといえる。
ックの代わりにガラスエポキシ基板を利用した多層樹脂
基板で実現することができる９このとき、内部リードは
基板上に接着されたＣｕ箔をエツチング法によりパター
ン形成して得るため、Ｃｕ箔の厚さを薄くすることによ
り内部リードピッチを縮小化することは可能である。こ
のため、千鳥配列と組合せることにより、１００乃至１
２０μｍの内部リードピッチを実現する可能性は十分に
あるといえる。
ところで、セラミック及び多層樹脂基板のパッケージは
、多数リードの場合は第１１図に示す如く、パッケージ
の下面に格子状に外部リード３５を設けた所謂ＰＧＡ
（ビン グリッド アレイ）構造を一般的に有している
。
、多数リードの場合は第１１図に示す如く、パッケージ
の下面に格子状に外部リード３５を設けた所謂ＰＧＡ
（ビン グリッド アレイ）構造を一般的に有している
。
いずれのパッケージも、多数リード化に有利であること
、熱放散性が比較的良好であること、高密度実装が可能
であること等幾つかの利点を有しているが、コスト的な
面ではプラスチックパッケージの数倍になり、このため
プラスチックパッケージを多数リード化する技術の開発
が重要な課題となっている。
、熱放散性が比較的良好であること、高密度実装が可能
であること等幾つかの利点を有しているが、コスト的な
面ではプラスチックパッケージの数倍になり、このため
プラスチックパッケージを多数リード化する技術の開発
が重要な課題となっている。
フィルムキャリヤパッケージにおいては、第１２図及び
第１３図に示す如く、搬送及び位置決め用のスプロケッ
トホール４１と、半導体素子４゜が入るデバイスホール
４２とを有するポリイミド等からなる絶縁フィルム上に
、Ｃｕ箔を接着した後これをエツチングすることにより
、内部リード４３、外部リード４４及び電気選別用パッ
ド４５を形成してフィルムキャリヤテープ４６が構成さ
れている。そして、こ内部リード４３と半導体素子４０
のパッド上に設けた金属突起物であるバンブ４７とをボ
ンディングし、必要に応じて樹脂封止を行なってフィル
ムキャリアパッケージが製造される。フィルムキャリヤ
パッケージを実装する場合は、外部リード４４を所望の
長さに切断してリードと半導体素子をフィルムキャリヤ
テープ４６から分離した後、接着剤等により半導体素子
４０をプリント基板上に固着し、外部リード４４をプリ
ント基板上のポンディングパッドにボンディングする。
第１３図に示す如く、搬送及び位置決め用のスプロケッ
トホール４１と、半導体素子４゜が入るデバイスホール
４２とを有するポリイミド等からなる絶縁フィルム上に
、Ｃｕ箔を接着した後これをエツチングすることにより
、内部リード４３、外部リード４４及び電気選別用パッ
ド４５を形成してフィルムキャリヤテープ４６が構成さ
れている。そして、こ内部リード４３と半導体素子４０
のパッド上に設けた金属突起物であるバンブ４７とをボ
ンディングし、必要に応じて樹脂封止を行なってフィル
ムキャリアパッケージが製造される。フィルムキャリヤ
パッケージを実装する場合は、外部リード４４を所望の
長さに切断してリードと半導体素子をフィルムキャリヤ
テープ４６から分離した後、接着剤等により半導体素子
４０をプリント基板上に固着し、外部リード４４をプリ
ント基板上のポンディングパッドにボンディングする。
このフィルムキャリヤパッケージは、バンブ４７と内部
リード４３とのボンディングを、ブロック状のボンディ
ングツールによりバンブと位置合わせされた内部リード
４３の上方から一括して加熱加圧することにより実施す
るため、ボンディングツールによるバンブピッチに対す
る制約が無いこと、殆んどのリードがフィルムキャリヤ
テープ４６上に支持されているのでフィルムキャリヤテ
ープ上のリードの長さに制約が無いこと、リードはエツ
チングによりパターン形成されるのでリード厚を薄くす
れば内部リードピッチを１００μｍ以下に縮小すること
が可能であること等の理由により、５００リ一ド以上の
パッケージを実現することができる。
リード４３とのボンディングを、ブロック状のボンディ
ングツールによりバンブと位置合わせされた内部リード
４３の上方から一括して加熱加圧することにより実施す
るため、ボンディングツールによるバンブピッチに対す
る制約が無いこと、殆んどのリードがフィルムキャリヤ
テープ４６上に支持されているのでフィルムキャリヤテ
ープ上のリードの長さに制約が無いこと、リードはエツ
チングによりパターン形成されるのでリード厚を薄くす
れば内部リードピッチを１００μｍ以下に縮小すること
が可能であること等の理由により、５００リ一ド以上の
パッケージを実現することができる。
なお、これらのフィルムキャリヤパッケージをプリント
基板に直接実装するのではなく、プラスチックパッケー
ジのリードフレーム又はセラミックパッケージのセラミ
ックケースにボンディングすることにより、夫々ワイヤ
の代替としてフィルムキャリャパッケージを使用するこ
とも可能である。
基板に直接実装するのではなく、プラスチックパッケー
ジのリードフレーム又はセラミックパッケージのセラミ
ックケースにボンディングすることにより、夫々ワイヤ
の代替としてフィルムキャリャパッケージを使用するこ
とも可能である。
しかしながら、フィルムキャリヤパッケージの場合、ワ
イヤボンディングのように高さ方向への段差を設けるこ
とが困難であるため、千鳥配列による効果が得られない
こと及び半導体素子上に設けるバンブの形成コストが高
いこと等の問題点がある。
イヤボンディングのように高さ方向への段差を設けるこ
とが困難であるため、千鳥配列による効果が得られない
こと及び半導体素子上に設けるバンブの形成コストが高
いこと等の問題点がある。
フリップチップは、半導体素子上に格子状にパッドを配
列し、更にパッド上に半田の突起物である半田バンプを
設け、半導体素子の表面をプリント基板の表面と一致さ
せ、半田バンプとプリント基板上に設けられたポンディ
ングパッドとを直接ボンディングして実装するものであ
る。このフリップチップは、最近は半田バンプの他、導
電性樹脂等を利用した例もみられ、所謂面実装方式であ
る。従って、その構造上多数パッド化が可能であり、コ
スト的にも安価であるが、半導体素子とプリント基板と
の熱膨張差によるボンディング部の劣化があること、熱
放散性が悪いこと、実装前の半導体素子の電気選別又は
スクリーニングが難しいこと等の信頼性上の問題が幾つ
かあり、実用上の制約が多い。
列し、更にパッド上に半田の突起物である半田バンプを
設け、半導体素子の表面をプリント基板の表面と一致さ
せ、半田バンプとプリント基板上に設けられたポンディ
ングパッドとを直接ボンディングして実装するものであ
る。このフリップチップは、最近は半田バンプの他、導
電性樹脂等を利用した例もみられ、所謂面実装方式であ
る。従って、その構造上多数パッド化が可能であり、コ
スト的にも安価であるが、半導体素子とプリント基板と
の熱膨張差によるボンディング部の劣化があること、熱
放散性が悪いこと、実装前の半導体素子の電気選別又は
スクリーニングが難しいこと等の信頼性上の問題が幾つ
かあり、実用上の制約が多い。
上述した従来の技術を背景として、リード数が約２００
乃至５００以上であって、信頼性を有し、コスト上有利
なワイヤボンディングによるプラスチックパッケージを
考えると以下のようになる。
乃至５００以上であって、信頼性を有し、コスト上有利
なワイヤボンディングによるプラスチックパッケージを
考えると以下のようになる。
（１）半導体素子のパッド及びリードフレームの内部リ
ードは２列の千鳥配列とし、夫々内側と外側のパッドと
内部リードとを高さ方向の段差を設けてワイヤボンディ
ングする。
ードは２列の千鳥配列とし、夫々内側と外側のパッドと
内部リードとを高さ方向の段差を設けてワイヤボンディ
ングする。
（２）ワイヤと隣接した内部リードとの間のショートを
防止するため、パッドと内部リードとは一直線上に配列
される方が良い。
防止するため、パッドと内部リードとは一直線上に配列
される方が良い。
［発明が解決しようとする課題］
しかしながら、上記条件を満足するためには従来技術で
は幾つかの問題点がある。
は幾つかの問題点がある。
即ち、従来技術の中で説明したように、リードフレーム
のエツチング製造上の問題から、アイランド近傍に配列
できる内部リード数には限界があり、特に上記（２）の
条件のように、パッドと一直線上に内部リードを配列す
ることは更に内部リードピッチを縮小化する必要が生じ
てくる。例えば５００リードを考えた場合、内部リード
ピッチは約１２０μｍ以下が要求される。上述のセラミ
ックパッケージの場合は多層構造のため、千鳥配列にす
れば一つの層における内部リードピッチは２４０μｍで
良いが、リードフレームの場合は多層構造ではないため
、１２０μｍのピッチにする必要がある。この場合に、
リード厚を約６０μｍ以下にすればこのような微細間隔
のエツチングが可能となるが、内部リードの曲がりによ
るリードフレーム製造上及びボンディング精度上の問題
と外部リードの曲がりによる電気選別と実装上の問題が
生じる。
のエツチング製造上の問題から、アイランド近傍に配列
できる内部リード数には限界があり、特に上記（２）の
条件のように、パッドと一直線上に内部リードを配列す
ることは更に内部リードピッチを縮小化する必要が生じ
てくる。例えば５００リードを考えた場合、内部リード
ピッチは約１２０μｍ以下が要求される。上述のセラミ
ックパッケージの場合は多層構造のため、千鳥配列にす
れば一つの層における内部リードピッチは２４０μｍで
良いが、リードフレームの場合は多層構造ではないため
、１２０μｍのピッチにする必要がある。この場合に、
リード厚を約６０μｍ以下にすればこのような微細間隔
のエツチングが可能となるが、内部リードの曲がりによ
るリードフレーム製造上及びボンディング精度上の問題
と外部リードの曲がりによる電気選別と実装上の問題が
生じる。
また、内部リードを千鳥配列とした場合でも、セラミッ
クパッケージのように多層構造による段差を設けること
がむずかしいので、内側と外側のワイヤについて十分な
高さ方向の段差を設けることが困難である。
クパッケージのように多層構造による段差を設けること
がむずかしいので、内側と外側のワイヤについて十分な
高さ方向の段差を設けることが困難である。
なお、特開昭５４−１１６４６２号等で提案されている
ように、プレス加工により、内部リードに段差を設ける
ことは可能であるが、上述のようにリードピッチが縮小
化し、更にリード厚も薄い内部リードに対し段差を加え
た場合、内部リード曲がりが一層著しくなることが予想
され、実際上は多数リード化に制限が生じる。
ように、プレス加工により、内部リードに段差を設ける
ことは可能であるが、上述のようにリードピッチが縮小
化し、更にリード厚も薄い内部リードに対し段差を加え
た場合、内部リード曲がりが一層著しくなることが予想
され、実際上は多数リード化に制限が生じる。
本発明はかかる問題点に鑑みてなされたものであって、
多数のリードを備え、パッド数が増大した半導体素子を
低コストで且つ高信頼性で搭載することができる半導体
装置用リードフレームを提供することを目的とする。
多数のリードを備え、パッド数が増大した半導体素子を
低コストで且つ高信頼性で搭載することができる半導体
装置用リードフレームを提供することを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置用リードフレームは、半導体素
子搭載部と、この半導体素子搭載部を囲んで配列された
リードとを有する半導体装置用リードフレームにおいて
、前記半導体素子搭載部を囲んで配置され前記リードが
支持される絶縁性の枠を有し、前記リードのうち、隣り
合う一方のリードの先端は前記絶縁枠を通り越して前記
半導体素子搭載部側に延出し、更に前記絶縁枠の裏面側
に位置すると共に、他方のリードの先端は前記絶縁枠上
に位置することを特徴とする。
子搭載部と、この半導体素子搭載部を囲んで配列された
リードとを有する半導体装置用リードフレームにおいて
、前記半導体素子搭載部を囲んで配置され前記リードが
支持される絶縁性の枠を有し、前記リードのうち、隣り
合う一方のリードの先端は前記絶縁枠を通り越して前記
半導体素子搭載部側に延出し、更に前記絶縁枠の裏面側
に位置すると共に、他方のリードの先端は前記絶縁枠上
に位置することを特徴とする。
［作用］
本発明においては、リードが絶縁性枠に支持されている
ので、リード厚を薄くしてリードピッチを微細にし、リ
ード数を大幅に増加させることができる。そして、隣り
合うリードの一方のリードの先端を絶縁性枠の裏面側に
位置させ、他方のリードの先端を表面側に位置させ、更
に前記一方のリードの先端を絶縁枠よりも内側に延出さ
せて、この先端部と前記他方のリードの先端部とを２列
の千鳥状に配置しである。このため、同様に、パッドが
２列に千鳥状に配置された半導体素子を用意すれば、絶
縁性枠よりも内側の前記一方のリードの先端部と外側の
パッドとをワイヤボンディングし、前記他方の外側のリ
ードの先端部と内側のパッドとをワイヤボンディングす
ることにより、ショート等の問題を発生させることなく
、高信頼性で半導体素子を搭載することができる。
ので、リード厚を薄くしてリードピッチを微細にし、リ
ード数を大幅に増加させることができる。そして、隣り
合うリードの一方のリードの先端を絶縁性枠の裏面側に
位置させ、他方のリードの先端を表面側に位置させ、更
に前記一方のリードの先端を絶縁枠よりも内側に延出さ
せて、この先端部と前記他方のリードの先端部とを２列
の千鳥状に配置しである。このため、同様に、パッドが
２列に千鳥状に配置された半導体素子を用意すれば、絶
縁性枠よりも内側の前記一方のリードの先端部と外側の
パッドとをワイヤボンディングし、前記他方の外側のリ
ードの先端部と内側のパッドとをワイヤボンディングす
ることにより、ショート等の問題を発生させることなく
、高信頼性で半導体素子を搭載することができる。
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図及び第２図は夫々本発明の第１の実施例に係るリ
ードフレームを示す平面図及び縦断面図である。リード
フレーム２ｂは、搬送及び位置決め用の孔であるスプロ
ケットホールｌｌｂ及びデバイスホール１２ｂが穿孔さ
れ、支持枠となるサスペンダ１６ｂが設けられたポリイ
ミド等の樹脂フィルム上に、エツチング等により内部リ
ード１７ｂ、１８ｂ、外部リード１ｂ及び半導体素子搭
載用のアイランド３ｂを少なくとも形成したＣｕ箔を積
層させた構造を有している。この内部り−ド１７ｂ、１
８ｂはその先端部が交互に千鳥状に配列され、外側の内
部リード１７ｂはサスペンダ１６ｂ上にその先端部があ
り、内側の内部リード１８ｂの先端部はデバイスホール
１２ｂ内に延出し、しかもサスペンダ１６ｂの側面に沿
って下方に曲がり、更にサスペンダ１６ｂの裏面位置で
アイランド３ｂに向けて曲がり、アイランド部３ｂの近
傍に位置している。従って、リード１７ｂとリード１８
ｂとはその先端部が高低差を有している。また、アイラ
ンド３ｂもアイランド支持り一ド１９ｂに段差を設ける
ことにより、内側の内部リード１８ｂの先端部と同一面
上にある構造となっている。
ードフレームを示す平面図及び縦断面図である。リード
フレーム２ｂは、搬送及び位置決め用の孔であるスプロ
ケットホールｌｌｂ及びデバイスホール１２ｂが穿孔さ
れ、支持枠となるサスペンダ１６ｂが設けられたポリイ
ミド等の樹脂フィルム上に、エツチング等により内部リ
ード１７ｂ、１８ｂ、外部リード１ｂ及び半導体素子搭
載用のアイランド３ｂを少なくとも形成したＣｕ箔を積
層させた構造を有している。この内部り−ド１７ｂ、１
８ｂはその先端部が交互に千鳥状に配列され、外側の内
部リード１７ｂはサスペンダ１６ｂ上にその先端部があ
り、内側の内部リード１８ｂの先端部はデバイスホール
１２ｂ内に延出し、しかもサスペンダ１６ｂの側面に沿
って下方に曲がり、更にサスペンダ１６ｂの裏面位置で
アイランド３ｂに向けて曲がり、アイランド部３ｂの近
傍に位置している。従って、リード１７ｂとリード１８
ｂとはその先端部が高低差を有している。また、アイラ
ンド３ｂもアイランド支持り一ド１９ｂに段差を設ける
ことにより、内側の内部リード１８ｂの先端部と同一面
上にある構造となっている。
上記リードフレーム２ｂのアイランド３ｂ上には第２図
に示す如く半導体素子８ ’ｃが搭載され、半導体素子
８ｂ上のパッドと内部リード１７ｂ、１８ｂとがワイヤ
６ｂにより接続されている。ここで、半導体素子上のパ
ッドも半導体素子周縁に沿って２列の千鳥配列となって
おり、内側のパッドと外側の内部リード１７ｂとを、ま
た外側のパッドと内側の内部リード１８ｂとを夫々ワイ
ヤ６ｂで接続する。
に示す如く半導体素子８ ’ｃが搭載され、半導体素子
８ｂ上のパッドと内部リード１７ｂ、１８ｂとがワイヤ
６ｂにより接続されている。ここで、半導体素子上のパ
ッドも半導体素子周縁に沿って２列の千鳥配列となって
おり、内側のパッドと外側の内部リード１７ｂとを、ま
た外側のパッドと内側の内部リード１８ｂとを夫々ワイ
ヤ６ｂで接続する。
次に、上述の構造を有するプラスチックパッケージの製
造方法について説明する。
造方法について説明する。
第１図に示すように、ポリイミド等の絶縁フィルムにス
プロケットホールｌｌｂ、デバイスホール１２ｂ及び外
部リード用ホール２１ｂを穿孔しこれによりサスペンダ
１６ｂ及びサスペンダ支持枠２０ｂを形成する。絶縁フ
ィルム上にＣｕ等の金属箔を接着し、この金属箔をエツ
チングすることにより所望の形状の内部リード１７ｂ、
１８ｂ、外部リード１ｂ、アイランド３ｂ、アイランド
支持リード１９ｂ、樹脂ダム２２ｂ及び電気選別用パッ
ド１３ｂを形成する。次に、リード１ｂ、１７ｂ、１８
ｂ及びアイランド３ｂ等の金属部に必要に応じてＡｕ、
Ａｇ又ははんだ等のめっきを行う。めっきについては従
来技術を利用して実施すれば良く、例えばボンディング
性を考慮して内部リード１７ｂ、１８ｂの先端部のみに
Ａｕ又はＡｇをめっきし、実装性を考慮して外部リード
部１ｂのみに半田を施す等、その種類や組合せについて
特に制約は無い。
プロケットホールｌｌｂ、デバイスホール１２ｂ及び外
部リード用ホール２１ｂを穿孔しこれによりサスペンダ
１６ｂ及びサスペンダ支持枠２０ｂを形成する。絶縁フ
ィルム上にＣｕ等の金属箔を接着し、この金属箔をエツ
チングすることにより所望の形状の内部リード１７ｂ、
１８ｂ、外部リード１ｂ、アイランド３ｂ、アイランド
支持リード１９ｂ、樹脂ダム２２ｂ及び電気選別用パッ
ド１３ｂを形成する。次に、リード１ｂ、１７ｂ、１８
ｂ及びアイランド３ｂ等の金属部に必要に応じてＡｕ、
Ａｇ又ははんだ等のめっきを行う。めっきについては従
来技術を利用して実施すれば良く、例えばボンディング
性を考慮して内部リード１７ｂ、１８ｂの先端部のみに
Ａｕ又はＡｇをめっきし、実装性を考慮して外部リード
部１ｂのみに半田を施す等、その種類や組合せについて
特に制約は無い。
次に、金型を使用したプレス加工により、内部リードの
うち内側の内部リード１８ｂにおけるデバイスホール１
２ｂ内に延出した部分及びアイランド支持リード１９ｂ
の一部に段差を設け、内側の内部リード１８ｂの先端部
とアイランド３ｂとがサスペンダ１６ｂの裏面と同一面
上に位置するようにする。
うち内側の内部リード１８ｂにおけるデバイスホール１
２ｂ内に延出した部分及びアイランド支持リード１９ｂ
の一部に段差を設け、内側の内部リード１８ｂの先端部
とアイランド３ｂとがサスペンダ１６ｂの裏面と同一面
上に位置するようにする。
なお、ワイヤのループをより容易に形成するため、アイ
ランド３ｂを内側の内部リード１８ｂの先端部より更に
下方に位置させて段差を設けても良いが、プレス加工性
及びリードフレームの搬送性等を考慮すると、アイラン
ド３ｂと内部リード１８ｂの先端部とは同一面上に位置
し、更にサスペンダ１６ｂの裏面と同一か、又はこの裏
面よりか少し上方に位置した方が良い。
ランド３ｂを内側の内部リード１８ｂの先端部より更に
下方に位置させて段差を設けても良いが、プレス加工性
及びリードフレームの搬送性等を考慮すると、アイラン
ド３ｂと内部リード１８ｂの先端部とは同一面上に位置
し、更にサスペンダ１６ｂの裏面と同一か、又はこの裏
面よりか少し上方に位置した方が良い。
次に、サスペンダ支持枠２０ｂの一部をプレス加工等に
より打ち抜き除去する。除去する部分は、第１図に示す
実施例においては、金属箔のある部分とサスペンダ−１
６ｂ本体とに挾まれた部分である。
より打ち抜き除去する。除去する部分は、第１図に示す
実施例においては、金属箔のある部分とサスペンダ−１
６ｂ本体とに挾まれた部分である。
なお、本工程は前記の内側内部リード１８ｂ及びアイラ
ンド３ｂに段差を設ける工程と同時に実施することも可
能であり、また、後工程にまわすことも可能である。更
にリードフレーム製造段階からサスペンダ支持枠２０ｂ
を設けないことも可能である。
ンド３ｂに段差を設ける工程と同時に実施することも可
能であり、また、後工程にまわすことも可能である。更
にリードフレーム製造段階からサスペンダ支持枠２０ｂ
を設けないことも可能である。
次に、第２図に示すように半導体素子８ｂをアイランド
３ｂ上に固着した後、半導体素子８ｂ上のパッドと内部
リード１７ｂ、１８ｂとをワイヤで接続する。ここでパ
ッドは半導体素子８ｂ上に予め２列の千鳥配列で形成し
てあり、内側のパッドと外側の内部リード１７ｂとを、
また外側のパッドと内側の内部リード１８ｂとを夫々接
続する。
３ｂ上に固着した後、半導体素子８ｂ上のパッドと内部
リード１７ｂ、１８ｂとをワイヤで接続する。ここでパ
ッドは半導体素子８ｂ上に予め２列の千鳥配列で形成し
てあり、内側のパッドと外側の内部リード１７ｂとを、
また外側のパッドと内側の内部リード１８ｂとを夫々接
続する。
次いで、第３図に示す如く、半導体素子８ｂと内部リー
ド１７ｂ、１８ｂとを含む部分を樹脂封止する。なお、
第３図においては、樹脂封止部２３ｂと樹脂ダム２２ｂ
との間に流出する樹脂パリについては図示を省略してい
る。
ド１７ｂ、１８ｂとを含む部分を樹脂封止する。なお、
第３図においては、樹脂封止部２３ｂと樹脂ダム２２ｂ
との間に流出する樹脂パリについては図示を省略してい
る。
その後、樹脂ダム２２ｂをプレス加工等により切断除去
した後、選別パッド１３ｂを利用して電気選別を行ない
、外部リード１ｂを所望の長さに切断成形すると共にリ
ードフレーム２ｂから分離して本実施例のプラスチック
パッケージが完成する。
した後、選別パッド１３ｂを利用して電気選別を行ない
、外部リード１ｂを所望の長さに切断成形すると共にリ
ードフレーム２ｂから分離して本実施例のプラスチック
パッケージが完成する。
プラスチックパッケージは、従来のプラスチックパッケ
ージと比べて多くの利点と応用例を有する。即ち、 （１）リードフレーム２ｂの製造は、フィルムキャリヤ
テープの製造技術を利用して容易に実施することができ
る。
ージと比べて多くの利点と応用例を有する。即ち、 （１）リードフレーム２ｂの製造は、フィルムキャリヤ
テープの製造技術を利用して容易に実施することができ
る。
（２）リード厚を薄くすることにより、リードパターン
の微細化が可能であり、アイランド３ｂの周囲に多数の
リード１７ｂ、１８ｂを配置することが可能である。
の微細化が可能であり、アイランド３ｂの周囲に多数の
リード１７ｂ、１８ｂを配置することが可能である。
（３）内部リードは千鳥配列で、且つ内側の内部リード
１８ｂと外側の内部リード１７ｂとは互いに段差を有し
ているので、半導体素子上のパッドを千鳥配列として夫
々をワイヤで接続した場合、内側と外側のワイヤは高さ
方向の差を有し、ワイヤショートを防止することができ
る。
１８ｂと外側の内部リード１７ｂとは互いに段差を有し
ているので、半導体素子上のパッドを千鳥配列として夫
々をワイヤで接続した場合、内側と外側のワイヤは高さ
方向の差を有し、ワイヤショートを防止することができ
る。
（４）少なくとも内部リードを千鳥配列にすることによ
り、パッドは一列であっても、多数リードのワイヤボン
ディングが可能となる。
り、パッドは一列であっても、多数リードのワイヤボン
ディングが可能となる。
（５）内部リードは多数リード化のため、リード厚が薄
く、リード幅が細く、更に一部は段差を有しているが、
絶縁性枠としてのサスペンダ１６ｂに支持されているの
で、リード曲がりが殆ど生じない。
く、リード幅が細く、更に一部は段差を有しているが、
絶縁性枠としてのサスペンダ１６ｂに支持されているの
で、リード曲がりが殆ど生じない。
（６）外部リードについても、リードが薄くかつ細くな
るため、電気選別及び実装時にリード曲がりが問題とな
るが、外部リードが絶縁フィルムに支持されている状態
で接触子を接触させて電気選別すれば、リード曲がりは
殆ど生じない。また、リードが極端に細い場合は上記実
施例の如く予め別に設けた選別用パッド１３ｂで電気選
択を実施することができる。また、実装時のリード曲が
りについては、外部リードの切断位置を絶縁フィルムの
一部が残るように設定すれば、第４図に示すように、絶
縁フィルムの支持枠２４ｂが残存するので、リード曲が
りを防止することができる。
るため、電気選別及び実装時にリード曲がりが問題とな
るが、外部リードが絶縁フィルムに支持されている状態
で接触子を接触させて電気選別すれば、リード曲がりは
殆ど生じない。また、リードが極端に細い場合は上記実
施例の如く予め別に設けた選別用パッド１３ｂで電気選
択を実施することができる。また、実装時のリード曲が
りについては、外部リードの切断位置を絶縁フィルムの
一部が残るように設定すれば、第４図に示すように、絶
縁フィルムの支持枠２４ｂが残存するので、リード曲が
りを防止することができる。
このような効果により、２００乃至５００リ一ド以上の
多数リード化に対応したプラスチックパッケージを実現
することができる。
多数リード化に対応したプラスチックパッケージを実現
することができる。
なお、上記実施例では、フィルムキャリヤーテープを基
本としたリードフレームの製造方法を示したが、第８図
に示す従来のプラスチックパック−ジ用のリードフレー
ムに対し、サスペンダのみを、リ−１（フレーム形成後
所定の位置に接着し、プレス加工により所望の段差を設
けることによっても、同一効果のあるリードフレームを
形成することが可能である。
本としたリードフレームの製造方法を示したが、第８図
に示す従来のプラスチックパック−ジ用のリードフレー
ムに対し、サスペンダのみを、リ−１（フレーム形成後
所定の位置に接着し、プレス加工により所望の段差を設
けることによっても、同一効果のあるリードフレームを
形成することが可能である。
また、リード数を更に一層増大させるためには、従来技
術で述べたように、対応するパッドと内部リードとを一
直線上に配置することが効果的である。
術で述べたように、対応するパッドと内部リードとを一
直線上に配置することが効果的である。
第５図及び第６図は本発明の第２の実施例に係るリード
フレームの平面図及び縦断面図である。
フレームの平面図及び縦断面図である。
リードフレーム２ｃは、搬送及び位置決め用の孔２５Ｃ
、デバイスホール１２ｃ及び支持枠となるサスペンダー
１６ｃを有するガラスエポキシ等からなる絶縁基板上に
、Ｃｕ箔等を接着した後このＣｕ箔をエツチングするこ
とにより内部リード２６ｃ、２７ｃ、外部リードＩＣ及
び半導体素子搭載用のアイランド３Ｃを形成した構造を
有する。
、デバイスホール１２ｃ及び支持枠となるサスペンダー
１６ｃを有するガラスエポキシ等からなる絶縁基板上に
、Ｃｕ箔等を接着した後このＣｕ箔をエツチングするこ
とにより内部リード２６ｃ、２７ｃ、外部リードＩＣ及
び半導体素子搭載用のアイランド３Ｃを形成した構造を
有する。
更に、上述のＣｕ箔のエツチングにより形成されるパタ
ーンは絶縁基板の両面に存在し、アイランド３Ｃ及び内
部リードの一部が下層に形成される。
ーンは絶縁基板の両面に存在し、アイランド３Ｃ及び内
部リードの一部が下層に形成される。
下層の内部リード２６ｃはスルホール２８ｃを介して上
層の外部リードＩＣと接続されている。
層の外部リードＩＣと接続されている。
また、下層の内部リード２６ｃはデバイスホール１２ｃ
内に延出し、その先端部はサスペンダ１６Ｃ上に位置す
る上層の内部リード２７ｃの先端部と交互に、即ち千鳥
状になるように配列されている。
内に延出し、その先端部はサスペンダ１６Ｃ上に位置す
る上層の内部リード２７ｃの先端部と交互に、即ち千鳥
状になるように配列されている。
リードフレーム２Ｃのアイランド３Ｃ上には、第６図に
示す如く、半導体素子８Ｃが搭載され、半導体素子８Ｃ
上のパッドと内部リード２６Ｃ１２７ｃとがワイヤ６Ｃ
により接続されている。ここで半導体素子８Ｃ上のパッ
ドも第１の実施例と同様に２列の千鳥配列となっており
、内側のパ・ンドと上層の外側の内部リード２７ｃとが
、また外側のパッドと下層の内側の内部リード２６ｃと
が夫々ワイヤ６Ｃで接続されている。
示す如く、半導体素子８Ｃが搭載され、半導体素子８Ｃ
上のパッドと内部リード２６Ｃ１２７ｃとがワイヤ６Ｃ
により接続されている。ここで半導体素子８Ｃ上のパッ
ドも第１の実施例と同様に２列の千鳥配列となっており
、内側のパ・ンドと上層の外側の内部リード２７ｃとが
、また外側のパッドと下層の内側の内部リード２６ｃと
が夫々ワイヤ６Ｃで接続されている。
次に、このように構成されたプラスチックパッケージの
製造方法について説明する。
製造方法について説明する。
第５図に示すように、搬送及び位置決め用の孔２５ｃが
穿設され、サスペンダ１６ｃ及びサスペンダ支持枠２０
ｃを形成するように外部リード用ホール２１ｃが穿設さ
れたガラスエポキシ等からなる絶縁基板の表面に、Ｃｕ
等の金属箔を接着した後、金属箔及び絶縁基板の双方を
穿設してデバイスホール１２ｃを形成し、更に前記絶縁
基板の裏面にＣｕ等の金属箔を接着して両面に金属箔を
有する絶縁基板を製造する。次に、金属箔を所望の形状
にバターニングして、内部リード２６ｃ。
穿設され、サスペンダ１６ｃ及びサスペンダ支持枠２０
ｃを形成するように外部リード用ホール２１ｃが穿設さ
れたガラスエポキシ等からなる絶縁基板の表面に、Ｃｕ
等の金属箔を接着した後、金属箔及び絶縁基板の双方を
穿設してデバイスホール１２ｃを形成し、更に前記絶縁
基板の裏面にＣｕ等の金属箔を接着して両面に金属箔を
有する絶縁基板を製造する。次に、金属箔を所望の形状
にバターニングして、内部リード２６ｃ。
２７ｃ、外部リード１ｃ、アイランド３ｃ、アイランド
支持リード１９Ｃ１樹脂ダム２２ｃ及び電気選別用パッ
ド１３ｃを形成する。次に、スルーホール２８ｃを形成
し、スルーホール内をめっきすると共に、リード及びア
イランド等の金属部に必要に応じてＡｕ、Ａｇ又は半田
等のめっきを行なう。
支持リード１９Ｃ１樹脂ダム２２ｃ及び電気選別用パッ
ド１３ｃを形成する。次に、スルーホール２８ｃを形成
し、スルーホール内をめっきすると共に、リード及びア
イランド等の金属部に必要に応じてＡｕ、Ａｇ又は半田
等のめっきを行なう。
上述のリードフレーム２ｃの製造方法は、基本的には両
面パターンのプリント基板の製造方法と類似しているが
、各種ホール内にパターンが突出しているので工程は若
干複雑である。なお、リードフレーム２Ｃの製造方法と
しては、上記方法以外にも、種々考えられる。例えは搬
送及び位置決め用の孔２５ｃをデバイスポール１２ｃの
形成時に設けることも可能である。
面パターンのプリント基板の製造方法と類似しているが
、各種ホール内にパターンが突出しているので工程は若
干複雑である。なお、リードフレーム２Ｃの製造方法と
しては、上記方法以外にも、種々考えられる。例えは搬
送及び位置決め用の孔２５ｃをデバイスポール１２ｃの
形成時に設けることも可能である。
次に、第６図に示すように、半導体素子６Ｃをアイラン
ド３Ｃ上に固着した後、そのパッドと内部リード２６ｃ
、２７ｃとをワイヤ６Ｃにより接続する。パッドは第１
の実施例と同様に２列の千鳥配列に形成されており、内
側のパッドは外側の内部リードである上層の内部リード
２７ｃと、また外側のパッドは内側の内部リードである
下層の内部リード２６ｃと夫々接続する。
ド３Ｃ上に固着した後、そのパッドと内部リード２６ｃ
、２７ｃとをワイヤ６Ｃにより接続する。パッドは第１
の実施例と同様に２列の千鳥配列に形成されており、内
側のパッドは外側の内部リードである上層の内部リード
２７ｃと、また外側のパッドは内側の内部リードである
下層の内部リード２６ｃと夫々接続する。
次いで、第１の実施例と同様に、樹脂封止、樹脂ダム切
断除去、電気選別及び外部リード切断成形等を経て本実
施例のプラスチックパッケージが完成する。
断除去、電気選別及び外部リード切断成形等を経て本実
施例のプラスチックパッケージが完成する。
以上に示した第２の実施例のプラスチックパッケージは
、第１の実施例と同様の効果を有している他、内部リー
ドが上層と下層の２層に分離しているため、第１の実施
例と同一のリードピッチであってもリード幅を広くとる
ことができ、リード上へのボンディングの安定性が良い
という利点を有し、第１の実施例よりも更に一層の多数
リード化が可能となる。
、第１の実施例と同様の効果を有している他、内部リー
ドが上層と下層の２層に分離しているため、第１の実施
例と同一のリードピッチであってもリード幅を広くとる
ことができ、リード上へのボンディングの安定性が良い
という利点を有し、第１の実施例よりも更に一層の多数
リード化が可能となる。
但し、リードフレームが２層構造のため、製造工程が複
雑になり、第１の実施例よりはコスト高となる。
雑になり、第１の実施例よりはコスト高となる。
なお、第２の実施例の場合、下層のパターンであるアイ
ランド３Ｃ及び下層の内部リード２６ｃが絶縁基板の下
面に位置しているため、第７図に示すように、絶縁基板
２９ｃをリードフレーム２Ｃの下面に接着する構造とす
ると、リード曲がり等に対し略々完全な対策となる。
ランド３Ｃ及び下層の内部リード２６ｃが絶縁基板の下
面に位置しているため、第７図に示すように、絶縁基板
２９ｃをリードフレーム２Ｃの下面に接着する構造とす
ると、リード曲がり等に対し略々完全な対策となる。
また、第１の実施例においてはフィルムキャリヤテープ
の製造方法を基本にした長尺状態、第２の実施例におい
てはプリント基板の製造方法を基本にした個片又は短冊
状態でのリードフレームの製造方法を示したが、夫々い
ずれの方法でも製造可能であり、製造方法に制約は無い
。
の製造方法を基本にした長尺状態、第２の実施例におい
てはプリント基板の製造方法を基本にした個片又は短冊
状態でのリードフレームの製造方法を示したが、夫々い
ずれの方法でも製造可能であり、製造方法に制約は無い
。
更に、樹脂封止についても第１及び第２の実施例では従
来のトランスファーモールドで実施ルているが、液状樹
脂の滴下等でも可能であり、樹脂封止後の工程において
も制約は無い。
来のトランスファーモールドで実施ルているが、液状樹
脂の滴下等でも可能であり、樹脂封止後の工程において
も制約は無い。
［発明の効果］
以上説明したように本発明は、リードを絶縁性の枠に支
持させたから、リード厚を薄くすることによりリードピ
ッチを縮小してアイランドの周囲に配列可能なリード数
を大幅に増加させることができる。また、隣り合う一方
のリードと他方のリードとはその先端部を２列に千鳥状
に配列すると共に、絶縁性枠の厚さ方向に段差を設けた
から、半導体素子上のパッドも同様に２列の千鳥配列と
し、内側の内部リードと外側のパッド及び外側の内部リ
ードと内側のパッドとを夫々ワイヤボンディングするこ
とにより、ワイヤのショートを回避しつつ更に一層多数
のリードを設けることができる０以上の効果により、従
来２００リ一ド前後であった多数リード化を、２００乃
至５００リ一ド以上に迄増大させることが可能であり、
本発明に係るリードフレームを使用することにより、多
数のり−ドを有する半導体装置を安価でかつ高信頼性で
製造することができる。
持させたから、リード厚を薄くすることによりリードピ
ッチを縮小してアイランドの周囲に配列可能なリード数
を大幅に増加させることができる。また、隣り合う一方
のリードと他方のリードとはその先端部を２列に千鳥状
に配列すると共に、絶縁性枠の厚さ方向に段差を設けた
から、半導体素子上のパッドも同様に２列の千鳥配列と
し、内側の内部リードと外側のパッド及び外側の内部リ
ードと内側のパッドとを夫々ワイヤボンディングするこ
とにより、ワイヤのショートを回避しつつ更に一層多数
のリードを設けることができる０以上の効果により、従
来２００リ一ド前後であった多数リード化を、２００乃
至５００リ一ド以上に迄増大させることが可能であり、
本発明に係るリードフレームを使用することにより、多
数のり−ドを有する半導体装置を安価でかつ高信頼性で
製造することができる。
第１図は本発明の第１の実施例に係るリードフレームを
示す平面図、第２図乃至第４図はこのリードフレームを
使用した半導体装置の製造途中の工程における図で、第
２図はワイヤボンディング後の状態を示す断面図、第３
図は樹脂封止後の状態を示す平面図、第４図はリード切
断成形後の状態を示す断面図、第５図は本発明の第２の
実施例に係るリードフレームを示す平面図、第６図はワ
イヤボンディング後の状態を示す断面図、第７図は同じ
くその変形例を示す断面図、第８図は従来のリードフレ
ームを示す平面図、第９図乃至第１１図はボンディング
の状態を示す図、第１２図及び第１３図は夫々フィルム
キャリヤパッケージの平面図及び断面図である。 ｌａ、ｌｂ、ｌｃ；外部リード、２ａ、 ２ｂ。 ２Ｃ；リードフレーム、３ａ、３ｂ、３ｃ ；アイラン
ド、４ａ；内部リード、５ａ；ボンディングツール、６
ａ、６ｂ、６ｃ；ワイヤ、７ａ、ボール、８ａ、８ｂ、
８ｃ ；半導体素子、９ａ；パッド、１１ｂ：スプロケ
ットホール、１２ａ、１２ｂ、１２ｃ；デバイスホール
、１３ａ、 １３ｔ）。 １３ｃ；電気選別用パッド、１６ｂ、１６ｃ；サスペン
ダ、１７ｂ；外側の内部リード、１８ｂ；内側の内部リ
ード、１９ｂ、１９ｃ；アイランド支持リード、２０ｂ
、２０ｃ；サスペンダ支持枠、２２ｂ、２２ｃ ；樹脂
ダム、２３ｂ；樹脂封止部、２４ｂ；絶縁フィルム支持
枠、２５ａ、２５ｃ ；搬送及び位置決め用孔、２６ｃ
；下層の内部リード、２７ｃ；上層の内部リード、２８
ｃ；スルーホール
示す平面図、第２図乃至第４図はこのリードフレームを
使用した半導体装置の製造途中の工程における図で、第
２図はワイヤボンディング後の状態を示す断面図、第３
図は樹脂封止後の状態を示す平面図、第４図はリード切
断成形後の状態を示す断面図、第５図は本発明の第２の
実施例に係るリードフレームを示す平面図、第６図はワ
イヤボンディング後の状態を示す断面図、第７図は同じ
くその変形例を示す断面図、第８図は従来のリードフレ
ームを示す平面図、第９図乃至第１１図はボンディング
の状態を示す図、第１２図及び第１３図は夫々フィルム
キャリヤパッケージの平面図及び断面図である。 ｌａ、ｌｂ、ｌｃ；外部リード、２ａ、 ２ｂ。 ２Ｃ；リードフレーム、３ａ、３ｂ、３ｃ ；アイラン
ド、４ａ；内部リード、５ａ；ボンディングツール、６
ａ、６ｂ、６ｃ；ワイヤ、７ａ、ボール、８ａ、８ｂ、
８ｃ ；半導体素子、９ａ；パッド、１１ｂ：スプロケ
ットホール、１２ａ、１２ｂ、１２ｃ；デバイスホール
、１３ａ、 １３ｔ）。 １３ｃ；電気選別用パッド、１６ｂ、１６ｃ；サスペン
ダ、１７ｂ；外側の内部リード、１８ｂ；内側の内部リ
ード、１９ｂ、１９ｃ；アイランド支持リード、２０ｂ
、２０ｃ；サスペンダ支持枠、２２ｂ、２２ｃ ；樹脂
ダム、２３ｂ；樹脂封止部、２４ｂ；絶縁フィルム支持
枠、２５ａ、２５ｃ ；搬送及び位置決め用孔、２６ｃ
；下層の内部リード、２７ｃ；上層の内部リード、２８
ｃ；スルーホール
Claims (1)
- （１）半導体素子搭載部と、この半導体素子搭載部を囲
んで配列されたリードとを有する半導体装置用リードフ
レームにおいて、前記半導体素子搭載部を囲んで配置さ
れ前記リードが支持される絶縁性の枠を有し、前記リー
ドのうち、隣り合う一方のリードの先端は前記絶縁枠を
通り越して前記半導体素子搭載部側に延出し、更に前記
絶縁枠の裏面側に位置すると共に、他方のリードの先端
は前記絶縁枠上に位置することを特徴とする半導体装置
用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274761A JPH0834282B2 (ja) | 1988-10-31 | 1988-10-31 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274761A JPH0834282B2 (ja) | 1988-10-31 | 1988-10-31 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02121361A true JPH02121361A (ja) | 1990-05-09 |
| JPH0834282B2 JPH0834282B2 (ja) | 1996-03-29 |
Family
ID=17546212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63274761A Expired - Lifetime JPH0834282B2 (ja) | 1988-10-31 | 1988-10-31 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834282B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106472A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 樹脂封止型半導体装置 |
| JPH07130943A (ja) * | 1993-11-08 | 1995-05-19 | Nec Kyushu Ltd | 半導体装置 |
| US5731962A (en) * | 1994-09-22 | 1998-03-24 | Nec Corporation | Semiconductor device free from short-circuit due to resin pressure in mold |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150253A (ja) * | 1984-12-24 | 1986-07-08 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム |
-
1988
- 1988-10-31 JP JP63274761A patent/JPH0834282B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150253A (ja) * | 1984-12-24 | 1986-07-08 | Furukawa Electric Co Ltd:The | 半導体リ−ドフレ−ム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106472A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 樹脂封止型半導体装置 |
| JPH07130943A (ja) * | 1993-11-08 | 1995-05-19 | Nec Kyushu Ltd | 半導体装置 |
| US5731962A (en) * | 1994-09-22 | 1998-03-24 | Nec Corporation | Semiconductor device free from short-circuit due to resin pressure in mold |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834282B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100224133B1 (ko) | 범프를 통해 회로기판에 접속되는 반도체칩 실장방법 | |
| US9633968B2 (en) | Microelectronic packages having cavities for receiving microelectronic elements | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| US20030001281A1 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| US6060775A (en) | Semiconductor device | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
| KR100654338B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| KR20050023930A (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
| KR20020097036A (ko) | 전자 부품의 실장 기판 및 실장 구조를 갖는 전자 장치 | |
| KR100390967B1 (ko) | 솔더-흐름 감소/정지 패턴을 구비하는 볼 그리드 어레이형 반도체 장치 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH02121361A (ja) | 半導体装置用リードフレーム | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JPH06104375A (ja) | 半導体集積回路装置 | |
| KR20000042665A (ko) | 칩 사이즈 패키지 및 그의 제조 방법 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| JPH07283274A (ja) | 半導体装置及び接合シート |