JPH01287934A - フレキシブルプリント基板へのｉｃチツプ搭載構造 - Google Patents
フレキシブルプリント基板へのｉｃチツプ搭載構造Info
- Publication number
- JPH01287934A JPH01287934A JP11755688A JP11755688A JPH01287934A JP H01287934 A JPH01287934 A JP H01287934A JP 11755688 A JP11755688 A JP 11755688A JP 11755688 A JP11755688 A JP 11755688A JP H01287934 A JPH01287934 A JP H01287934A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flexible printed
- printed circuit
- circuit board
- cover film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013039 cover film Substances 0.000 claims abstract description 32
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 238000007789 sealing Methods 0.000 claims abstract description 19
- 239000003292 glue Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000011888 foil Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はフレキシブルプリント基板にＩＣチップを直接
搭載するための技術に関する。
搭載するための技術に関する。
（従来の技術）
ＩＣチップをフレキシブルプリント基板に直接搭載する
ことは次のような利点があるので広く用いられている。
ことは次のような利点があるので広く用いられている。
第１にパッケージされたＩＣを搭載するのに比し、回路
構成を寸法的に小型化でき、第２にパッケージされたＩ
Ｃを用いる時はパッケージ内におけるＩＣとパッケージ
リードとの間の接続および、パッケージリードとプリン
ト基板上の接続パターンとの接続の２個所の接続が必要
になるが、ＩＣチップを直接搭載すると、パケージリー
ドと接続パターンとの接続に相当する接続個所がな（な
り、接続個所が減少することにより、回路の信頼性が向
上する。このような理由でＩＣチップをフレキシブルプ
リント基板上に直接搭載することが行われているが、こ
の場合ＩＣチップとプリント基板への取付および回路接
続の技術はパッケージされたＩＣにおけるＩＣチップと
パッケージリードとの間の接続と同じで、ワイヤボンデ
ィング法が用いられている。
構成を寸法的に小型化でき、第２にパッケージされたＩ
Ｃを用いる時はパッケージ内におけるＩＣとパッケージ
リードとの間の接続および、パッケージリードとプリン
ト基板上の接続パターンとの接続の２個所の接続が必要
になるが、ＩＣチップを直接搭載すると、パケージリー
ドと接続パターンとの接続に相当する接続個所がな（な
り、接続個所が減少することにより、回路の信頼性が向
上する。このような理由でＩＣチップをフレキシブルプ
リント基板上に直接搭載することが行われているが、こ
の場合ＩＣチップとプリント基板への取付および回路接
続の技術はパッケージされたＩＣにおけるＩＣチップと
パッケージリードとの間の接続と同じで、ワイヤボンデ
ィング法が用いられている。
第４図はＩＣチップをフレキシブルプリント基板に直接
搭載する場合の一般的な構造を示す。１はフレキシブル
プリント基板のベースフィルムであり、２はプリント回
路を構成している導体箔を覆うカバーフィルムで、３は
プリント回路パターンの導体箔である。４はＩＣチップ
で導体箔のダイパターン上に接着され、５はＩＣチップ
と導体箔の回路パターンにおけるボンディングパターン
部との間を接続するボンディングワイヤであり、ＩＣチ
ップ上のポンディングパッドとフレキシブルプリント基
板上のボンディングパターンの夫々において熱超音波ボ
ンディング法等により接続されている。このワイヤボン
ディングを行うため、フレキシブルプリント基板のＩＣ
チップが接着されるダイパターン部およびボンディング
パターン部はカバーフィルム２が除去され、導体箔が露
出させであるので、そのま＼では防湿およびリーク電流
阻止ができないので、ＩＣチップおよびフレキシブルプ
リント基板のカバーフィルム除去部分を封止用樹脂６で
覆っである。この構造で問題になるのは封止用樹脂６が
占める面積である。前述したようにＩＣチップをフレキ
シブル基板に直接搭載するのは、それによってＩＣ部分
が占める面積を小さくし、回路全体を小型化し、各種装
置例えばカメラ等にフレキシブルプリント基板を組込む
のを容易にするためである。この場合上記した封止用樹
脂の占有面積が広いと、その分プリント基板上のＩＣ実
装密度が低下すると共に封止用樹脂の部分ではフレキシ
ブルプリント基板の可撓性もいわば殺されているので、
基板全体としての曲げの自由度が低下する。モして封止
用樹脂の占有面積はフレキシブルプリント基板上のＩＣ
チップ搭載のためのカバーフィルム除去部分の面積に若
干の余裕を加えた面積である。他方カバーフィルム除去
部の面積はＩＣチップをフレキシブルプリント基板にワ
イヤボンディングする場合の作業性の点からみると広い
方が好ましい。それはこの面積が広い、即ちプリント回
路のボンディングパターンの露出面積が広ければカバー
フィルム除去部の位置および寸法のばらつき、ボンディ
ングパターンとＩＣチップとの相対的位置のばらつき、
ボンディング加工機の動作上の誤差等の吸収が容易だか
らである。このため従来は格別な基準もなくカバーフィ
ルム除去部をかなり広くしていた。
搭載する場合の一般的な構造を示す。１はフレキシブル
プリント基板のベースフィルムであり、２はプリント回
路を構成している導体箔を覆うカバーフィルムで、３は
プリント回路パターンの導体箔である。４はＩＣチップ
で導体箔のダイパターン上に接着され、５はＩＣチップ
と導体箔の回路パターンにおけるボンディングパターン
部との間を接続するボンディングワイヤであり、ＩＣチ
ップ上のポンディングパッドとフレキシブルプリント基
板上のボンディングパターンの夫々において熱超音波ボ
ンディング法等により接続されている。このワイヤボン
ディングを行うため、フレキシブルプリント基板のＩＣ
チップが接着されるダイパターン部およびボンディング
パターン部はカバーフィルム２が除去され、導体箔が露
出させであるので、そのま＼では防湿およびリーク電流
阻止ができないので、ＩＣチップおよびフレキシブルプ
リント基板のカバーフィルム除去部分を封止用樹脂６で
覆っである。この構造で問題になるのは封止用樹脂６が
占める面積である。前述したようにＩＣチップをフレキ
シブル基板に直接搭載するのは、それによってＩＣ部分
が占める面積を小さくし、回路全体を小型化し、各種装
置例えばカメラ等にフレキシブルプリント基板を組込む
のを容易にするためである。この場合上記した封止用樹
脂の占有面積が広いと、その分プリント基板上のＩＣ実
装密度が低下すると共に封止用樹脂の部分ではフレキシ
ブルプリント基板の可撓性もいわば殺されているので、
基板全体としての曲げの自由度が低下する。モして封止
用樹脂の占有面積はフレキシブルプリント基板上のＩＣ
チップ搭載のためのカバーフィルム除去部分の面積に若
干の余裕を加えた面積である。他方カバーフィルム除去
部の面積はＩＣチップをフレキシブルプリント基板にワ
イヤボンディングする場合の作業性の点からみると広い
方が好ましい。それはこの面積が広い、即ちプリント回
路のボンディングパターンの露出面積が広ければカバー
フィルム除去部の位置および寸法のばらつき、ボンディ
ングパターンとＩＣチップとの相対的位置のばらつき、
ボンディング加工機の動作上の誤差等の吸収が容易だか
らである。このため従来は格別な基準もなくカバーフィ
ルム除去部をかなり広くしていた。
第５図は受光素子を含むＩＣのフレキシブルプリント基
板への搭載構造の従来例を示す。第４図の例と同じく、
ＩＣチップ４がダイパターン上に接着され、ワイヤ５に
よってプリント回路のボンディングパターンと接続され
、ＩＣチップの周囲に枠７を接着して、この枠内に透明
樹脂を注入してＩＣチップ周辺を封止する。この場合枠
７はフレキシブルプリント基板のカバーフィルム除去部
分に接着される。このためカバーフィルム除去部分の面
積は枠７の外周より外側まで広がる大きさとせねばなら
ず、枠７の外周に導体箔３の露出部分ができる。この部
分の防湿を行うため、枠７の外周に封止用樹脂を塗布せ
ねばならない。カバーフィルム除去部分の大きさを枠７
の内側寸法より小さ（しておけば枠７はカバーフィルム
上に接着されることになり、外周に封止用樹脂を塗布す
る必要はなくなるが、そのようにすると前述したように
ワイヤボンディングの作業性からカバーフィルム除去部
はかなり大きくしであるので、枠７は更にその外側に位
置することになりＩＣ封止構造は一層大きくなってしま
う。
板への搭載構造の従来例を示す。第４図の例と同じく、
ＩＣチップ４がダイパターン上に接着され、ワイヤ５に
よってプリント回路のボンディングパターンと接続され
、ＩＣチップの周囲に枠７を接着して、この枠内に透明
樹脂を注入してＩＣチップ周辺を封止する。この場合枠
７はフレキシブルプリント基板のカバーフィルム除去部
分に接着される。このためカバーフィルム除去部分の面
積は枠７の外周より外側まで広がる大きさとせねばなら
ず、枠７の外周に導体箔３の露出部分ができる。この部
分の防湿を行うため、枠７の外周に封止用樹脂を塗布せ
ねばならない。カバーフィルム除去部分の大きさを枠７
の内側寸法より小さ（しておけば枠７はカバーフィルム
上に接着されることになり、外周に封止用樹脂を塗布す
る必要はなくなるが、そのようにすると前述したように
ワイヤボンディングの作業性からカバーフィルム除去部
はかなり大きくしであるので、枠７は更にその外側に位
置することになりＩＣ封止構造は一層大きくなってしま
う。
（発明が解決しようとする課題）
本発明はフレキシブルプリント基板にＩＣチップを直接
搭載する場合に、封止用樹脂或は封止構造が同基板上に
占める面積を可及的に小さくしようとするものである。
搭載する場合に、封止用樹脂或は封止構造が同基板上に
占める面積を可及的に小さくしようとするものである。
（課題を解決するための手段）
フレキシブルプリント基板上にワイヤボンディングによ
ってＩＣチップを搭載する場合に、フレキシブルプリン
ト基板のボンディングパターンの露出部分の長さを２ｍ
ｍ以下、露出部分における直線部分の長さを０．４ｍｍ
以上とするようにカバーフィルム除去部分の寸法を設定
した。また上記構成で更にＩＣチップの周囲に枠を接着
して枠内に封止用樹脂を注入する構造とする場合、枠を
カバーフィルム上に接着するようにした。
ってＩＣチップを搭載する場合に、フレキシブルプリン
ト基板のボンディングパターンの露出部分の長さを２ｍ
ｍ以下、露出部分における直線部分の長さを０．４ｍｍ
以上とするようにカバーフィルム除去部分の寸法を設定
した。また上記構成で更にＩＣチップの周囲に枠を接着
して枠内に封止用樹脂を注入する構造とする場合、枠を
カバーフィルム上に接着するようにした。
（作用）
フレキシブルプリント基板上にワイヤボンディングによ
ってＩＣチップを搭載する場合の作業を分析した結果、
プリント基板上のボンディングパターンでＩＣチップ接
続用ワイヤがボンディングされる部分はワイヤの延びて
いる方向に０．４ｍｍ以上の直線部分が必要であり、カ
バーフィルムが除かれた露出部分の長さは２ｍｍまであ
れば充分なことが明らかとなった。即ちカバーフィルム
はボンディングパターンを長さ０．４〜２ｍｍの範囲で
露出するように除去すればよい。０．４ｍｍ以上の直線
部分が必要であるのは、ワイヤボンディング加工機の動
き量のばらつきを吸収するためと、ワイヤがボンデング
されるとき押つぶされて横に広がることによってワイヤ
とボンディングパターンとの間の接続が確保されるので
あるから、この広がりを受入れるだけの面積がボンデン
グパターン側に必要だからである。次にボンディングパ
ターンの露出部分の長さが全体として２ｍｍあれば充分
であるのは、上述したようにワイヤボンディングの確実
性を得るのに必要な０．４ｍｍに加えて、導体パターン
形成のためのエツチングにおける導体パターン端縁部の
エツチングだれによる導体パターン長さの公称寸法より
の減少が０．１ｍｍ程度あり、更にカバーフィルムはＩ
Ｃチップを搭載する部分に窓を抜いてプリント基板上に
貼着するので、そのときの貼り位置のずれの公差が０．
３ｍｍ程度必要であり、貼着用接着剤が上記した窓の内
側にはみ出す分が０．３ｍｍ程度あるので、これらを全
部合せると、０．４＋０．１＋０．３＋０．３＝１．１
ｍｍとなり、ワイヤボンディングの確実性を保証するた
めの０゜４ｍｍのボンディングパターン直線部の長さを
確保するにはボンディングパターンの露出部の公称長さ
は１．１ｍｍあれば充分である。本発明ではこの１．１
ｍｍに更に相当の余裕をつけて露出部分の長さの最大を
２ｍｍとした。このようにすると、カバーフィルムの貼
りずれ０．３ｍｍと接着剤のはみ出し０．３ｍｍで、露
出部分が０．６ｍｍ短かくなり、更にエツチングだれに
よってボンディングパターンが０．１ｍｍ短かくなって
いてもボンディングパターンの露出部分の長さは１゜３
ｍｍとなってワイヤボンディングの確実性を得るには余
りある長さとなっている。
ってＩＣチップを搭載する場合の作業を分析した結果、
プリント基板上のボンディングパターンでＩＣチップ接
続用ワイヤがボンディングされる部分はワイヤの延びて
いる方向に０．４ｍｍ以上の直線部分が必要であり、カ
バーフィルムが除かれた露出部分の長さは２ｍｍまであ
れば充分なことが明らかとなった。即ちカバーフィルム
はボンディングパターンを長さ０．４〜２ｍｍの範囲で
露出するように除去すればよい。０．４ｍｍ以上の直線
部分が必要であるのは、ワイヤボンディング加工機の動
き量のばらつきを吸収するためと、ワイヤがボンデング
されるとき押つぶされて横に広がることによってワイヤ
とボンディングパターンとの間の接続が確保されるので
あるから、この広がりを受入れるだけの面積がボンデン
グパターン側に必要だからである。次にボンディングパ
ターンの露出部分の長さが全体として２ｍｍあれば充分
であるのは、上述したようにワイヤボンディングの確実
性を得るのに必要な０．４ｍｍに加えて、導体パターン
形成のためのエツチングにおける導体パターン端縁部の
エツチングだれによる導体パターン長さの公称寸法より
の減少が０．１ｍｍ程度あり、更にカバーフィルムはＩ
Ｃチップを搭載する部分に窓を抜いてプリント基板上に
貼着するので、そのときの貼り位置のずれの公差が０．
３ｍｍ程度必要であり、貼着用接着剤が上記した窓の内
側にはみ出す分が０．３ｍｍ程度あるので、これらを全
部合せると、０．４＋０．１＋０．３＋０．３＝１．１
ｍｍとなり、ワイヤボンディングの確実性を保証するた
めの０゜４ｍｍのボンディングパターン直線部の長さを
確保するにはボンディングパターンの露出部の公称長さ
は１．１ｍｍあれば充分である。本発明ではこの１．１
ｍｍに更に相当の余裕をつけて露出部分の長さの最大を
２ｍｍとした。このようにすると、カバーフィルムの貼
りずれ０．３ｍｍと接着剤のはみ出し０．３ｍｍで、露
出部分が０．６ｍｍ短かくなり、更にエツチングだれに
よってボンディングパターンが０．１ｍｍ短かくなって
いてもボンディングパターンの露出部分の長さは１゜３
ｍｍとなってワイヤボンディングの確実性を得るには余
りある長さとなっている。
カバーフィルム上に枠を接着する場合、枠の内側寸法は
カバーフィルムの除去部分の寸法と一致するよりわずか
大であればよい。
カバーフィルムの除去部分の寸法と一致するよりわずか
大であればよい。
（実施例）
第１図に本発明の一実施例におけるフレキシブルプリン
ト基板のＩＣチップ搭載部分を示す。この図でＤはダイ
パターンでこの上にＩＣチップが接着される。Ｂがボン
ディングパターンで、方形の枠線Ｃの内側がカバーフィ
ルム除去部分である。この実施例で図示Ｘの寸法は公称
１．１〜１．５ｍｍであり、各ボンディングパターンＢ
は全てカバーフィルム除去部分内ではＩＣチップの各ポ
ンディングパッドからのワイヤ引出し方向に延びている
直線となっており、その長さは最短のもので１．１ｍｍ
（公称）、最長のものは図で左上隅のパターンで長さは
約１．５ｍｍ（公称）である。
ト基板のＩＣチップ搭載部分を示す。この図でＤはダイ
パターンでこの上にＩＣチップが接着される。Ｂがボン
ディングパターンで、方形の枠線Ｃの内側がカバーフィ
ルム除去部分である。この実施例で図示Ｘの寸法は公称
１．１〜１．５ｍｍであり、各ボンディングパターンＢ
は全てカバーフィルム除去部分内ではＩＣチップの各ポ
ンディングパッドからのワイヤ引出し方向に延びている
直線となっており、その長さは最短のもので１．１ｍｍ
（公称）、最長のものは図で左上隅のパターンで長さは
約１．５ｍｍ（公称）である。
第２図第３図は受光素子を含むＩＣチップ４をフレキシ
ブルプリント基板上に直接搭載する場合の実施例で、１
はフレキシブルプリント基板のベースフィルム、２はカ
バーフィルムで第３図にＣで示す方形の内側がカバーフ
ィルム除去部分であり、３は導体箔である。ＩＣチップ
４は導体箔のグイパターン３ｄ上に接着剤８で接着され
、ボンディングパターン３ｂとの間がワイヤ５で接続さ
れている。７は枠でカバーフィルム除去部分Ｃの外周に
位置せしめられ、接着剤９によってカバーフィルム２に
接着され、内側に封止用の透明樹脂１０が注入され、内
向き段１１上に平滑な透明樹脂板１２が嵌着され透明樹
脂１０と接着される。
ブルプリント基板上に直接搭載する場合の実施例で、１
はフレキシブルプリント基板のベースフィルム、２はカ
バーフィルムで第３図にＣで示す方形の内側がカバーフ
ィルム除去部分であり、３は導体箔である。ＩＣチップ
４は導体箔のグイパターン３ｄ上に接着剤８で接着され
、ボンディングパターン３ｂとの間がワイヤ５で接続さ
れている。７は枠でカバーフィルム除去部分Ｃの外周に
位置せしめられ、接着剤９によってカバーフィルム２に
接着され、内側に封止用の透明樹脂１０が注入され、内
向き段１１上に平滑な透明樹脂板１２が嵌着され透明樹
脂１０と接着される。
この実施例でボンディングパターン３ｂのカバーフィル
ム除去部分内へ突出長さＸは１．１〜１゜５ｍｍである
。
ム除去部分内へ突出長さＸは１．１〜１゜５ｍｍである
。
（効果）
本発明はフレキシブルプリント基板へＩＣチップを直接
搭載する場合の作業を分析した結果フレキシブルプリン
ト基板上のＩＣボンディングパターンの露出部分の長さ
を最短０．４最長２ｍｍの範囲とするのがワイヤボンデ
ィングの確実性を保証し、しかもボンディングパターン
の露出部分の長さを極力長（しない上で最も好ましいも
のであることを見出したもので、本発明によって封止用
樹脂の占める面積は可及的に小さくできしかも回路の信
頼性は少しも低下することがない。またボンディングパ
ターンの露出長さを不必要に大きく採っていないので、
枠を設けて封止用樹脂を注入する構造においても、枠を
カバーフィルム上に接着することができ、従って封止構
造の外形を大形化しないで、しかも外周に更に封止用樹
脂を塗布して防湿を確保すると云った手間が省ける。
搭載する場合の作業を分析した結果フレキシブルプリン
ト基板上のＩＣボンディングパターンの露出部分の長さ
を最短０．４最長２ｍｍの範囲とするのがワイヤボンデ
ィングの確実性を保証し、しかもボンディングパターン
の露出部分の長さを極力長（しない上で最も好ましいも
のであることを見出したもので、本発明によって封止用
樹脂の占める面積は可及的に小さくできしかも回路の信
頼性は少しも低下することがない。またボンディングパ
ターンの露出長さを不必要に大きく採っていないので、
枠を設けて封止用樹脂を注入する構造においても、枠を
カバーフィルム上に接着することができ、従って封止構
造の外形を大形化しないで、しかも外周に更に封止用樹
脂を塗布して防湿を確保すると云った手間が省ける。
第１図は本発明の一実施例におけるフレキシブルプリン
ト基板の搭載部の平面図、第２図は本発明の他の実施例
の要部縦断側面図、第３図は同じく平面図、第４図は従
来例の要部縦断側面図、第５図は他の従来例の要部縦断
側面図である。 Ｄ・・・フレキシブルプリント基板上のグイパターン、
Ｂ・・・同じくボンディングパターン、Ｃ・・・カバー
フィルム除去部分の外周、１・・・フレキシブルプリン
ト基板のベースフィルム、２・・・同じ（カバーフィル
ム、３・・・同じく導体箔、４・・−ＩＣチップ、５・
・・ボンディングワイヤ、６・・・封止用樹脂、７・・
・枠、８．９・・・接着剤、１０・・・透明樹脂。 代理人 弁理士 縣 浩 介 １ｍ 第２図 第３図 ム
ト基板の搭載部の平面図、第２図は本発明の他の実施例
の要部縦断側面図、第３図は同じく平面図、第４図は従
来例の要部縦断側面図、第５図は他の従来例の要部縦断
側面図である。 Ｄ・・・フレキシブルプリント基板上のグイパターン、
Ｂ・・・同じくボンディングパターン、Ｃ・・・カバー
フィルム除去部分の外周、１・・・フレキシブルプリン
ト基板のベースフィルム、２・・・同じ（カバーフィル
ム、３・・・同じく導体箔、４・・−ＩＣチップ、５・
・・ボンディングワイヤ、６・・・封止用樹脂、７・・
・枠、８．９・・・接着剤、１０・・・透明樹脂。 代理人 弁理士 縣 浩 介 １ｍ 第２図 第３図 ム
Claims (2)
- （１）フレキシブルプリント基板上にワイヤボンディン
グによってＩＣチップを搭載する場合において、フレキ
シブルプリント基板のボンディングパターンの露出部分
の長さを２ｍｍ以下、露出部分においてボンディングワ
イヤの延びている方向における直線部分の長さを０．４
ｍｍ以上とするように、カバーフィルム除去部分の寸法
を設定したことを特徴とするフレキシブルプリント基板
へのＩＣチップ搭載構造。 - （２）フレキシブルプリント基板のＩＣチップ搭載部分
におけるカバーフィルム除去部分の外周に枠を接着し、
同枠内に封止用樹脂を注入するようにした特許請求の範
囲第１項記載のフレキシブルプリント基板へのＩＣチッ
プ搭載構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117556A JP2570381B2 (ja) | 1988-05-13 | 1988-05-13 | フレキシブルプリント基板へのｉｃチツプ搭載構造 |
| US07/895,260 US5253010A (en) | 1988-05-13 | 1992-06-08 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117556A JP2570381B2 (ja) | 1988-05-13 | 1988-05-13 | フレキシブルプリント基板へのｉｃチツプ搭載構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01287934A true JPH01287934A (ja) | 1989-11-20 |
| JP2570381B2 JP2570381B2 (ja) | 1997-01-08 |
Family
ID=14714740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63117556A Expired - Lifetime JP2570381B2 (ja) | 1988-05-13 | 1988-05-13 | フレキシブルプリント基板へのｉｃチツプ搭載構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570381B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482096U (ja) * | 1990-11-26 | 1992-07-16 | ||
| EP0720232A4 (en) * | 1993-09-14 | 1996-11-13 | Toshiba Kk | MANY CHIP MODULE |
| EP1814153A2 (en) * | 1996-09-12 | 2007-08-01 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129738U (ja) * | 1980-02-29 | 1981-10-02 | ||
| JPS61271848A (ja) * | 1985-05-27 | 1986-12-02 | Matsushita Electric Works Ltd | 半導体パツケ−ジの製法 |
| JPS62179732A (ja) * | 1986-02-03 | 1987-08-06 | Minolta Camera Co Ltd | フレキシブルプリント配線基板 |
-
1988
- 1988-05-13 JP JP63117556A patent/JP2570381B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129738U (ja) * | 1980-02-29 | 1981-10-02 | ||
| JPS61271848A (ja) * | 1985-05-27 | 1986-12-02 | Matsushita Electric Works Ltd | 半導体パツケ−ジの製法 |
| JPS62179732A (ja) * | 1986-02-03 | 1987-08-06 | Minolta Camera Co Ltd | フレキシブルプリント配線基板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482096U (ja) * | 1990-11-26 | 1992-07-16 | ||
| EP0720232A4 (en) * | 1993-09-14 | 1996-11-13 | Toshiba Kk | MANY CHIP MODULE |
| EP1814153A2 (en) * | 1996-09-12 | 2007-08-01 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| EP1814153A3 (en) * | 1996-09-12 | 2008-09-24 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570381B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067783A (ko) | LOC(lead on chip)유형의 적층 칩 패키지 | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| JPS61198769A (ja) | 混成集積回路 | |
| JPH01287934A (ja) | フレキシブルプリント基板へのｉｃチツプ搭載構造 | |
| JPH0455334B2 (ja) | ||
| JPS622628A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3317010B2 (ja) | 電子装置 | |
| JP2661115B2 (ja) | Ｉｃカード | |
| JP3520976B2 (ja) | 半導体装置の接合構造 | |
| JPH10284633A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| US6324756B1 (en) | Method and system for sealing the edge of a PBGA package | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JPH033354A (ja) | 半導体装置 | |
| JPH07326778A (ja) | センサーモジュール | |
| JPS598067B2 (ja) | 半導体装置の製造方法 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPH0231436A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |