JP2007013073A - 半導体発光素子のパッケージ用基板を作製する方法及びそのパッケージ用基板 - Google Patents
半導体発光素子のパッケージ用基板を作製する方法及びそのパッケージ用基板 Download PDFInfo
- Publication number
- JP2007013073A JP2007013073A JP2005349598A JP2005349598A JP2007013073A JP 2007013073 A JP2007013073 A JP 2007013073A JP 2005349598 A JP2005349598 A JP 2005349598A JP 2005349598 A JP2005349598 A JP 2005349598A JP 2007013073 A JP2007013073 A JP 2007013073A
- Authority
- JP
- Japan
- Prior art keywords
- base
- frame
- semiconductor element
- metal plate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000002861 polymer material Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 238000004080 punching Methods 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】熱放散装置の余分な実装プロセスを必要としない、少なくとも1つの半導体素子のパッケージ用基板、およびその基板の作製方法を提供する。
【解決手段】(a)第1の金属板を打ち抜いて、第1のフレームと、周縁部、底面および上面を有するベース11と、第1のフレームとベースとの間を接続するためにそれぞれが形成される少なくとも1つの第1の支持部とを形成する段階と、(b)第1のフレームに噛み合う第2のフレームと、それぞれの接合パッドを有するN個の接合部13と、第2のフレームと接合部13のうちの1つとの間を接続するためにそれぞれが形成されるN個の外側電極15とを形成する段階であって、Nが2以上の正の整数である段階と、(c)第2のフレームを前記第1のフレーム上にパレット化する段階と、(d)絶縁材17を成形して、ベースおよび接合部を実質的にパッケージングする段階と、からなる。
【選択図】図1A
【解決手段】(a)第1の金属板を打ち抜いて、第1のフレームと、周縁部、底面および上面を有するベース11と、第1のフレームとベースとの間を接続するためにそれぞれが形成される少なくとも1つの第1の支持部とを形成する段階と、(b)第1のフレームに噛み合う第2のフレームと、それぞれの接合パッドを有するN個の接合部13と、第2のフレームと接合部13のうちの1つとの間を接続するためにそれぞれが形成されるN個の外側電極15とを形成する段階であって、Nが2以上の正の整数である段階と、(c)第2のフレームを前記第1のフレーム上にパレット化する段階と、(d)絶縁材17を成形して、ベースおよび接合部を実質的にパッケージングする段階と、からなる。
【選択図】図1A
Description
本発明は、基板及びそれを作製する方法に関し、より詳細には、半導体素子のパッケージ用基板及びそれを作製する方法に関する。
半導体チップ、例えば半導体発光素子は、日常生活の至る所に利用されている。小容積、低消費電力などこれら半導体製品使用の利点が、こうした製品の開発を促進している。しかし、こうした半導体製品の多くは、結果として半導体チップ動作の低効率につながり、半導体チップの短寿命にさえもつながることがある温度上昇という同じ問題を有する。優れた熱伝導能力および熱放散能力を有する半導体チップ実装部は、半導体チップのパッケージ用基板には重要である。
さらに、熱放散装置、例えばヒート・シンクは、今日では、たいていの場合、銅またはアルミニウム材料などの優れた熱伝導性を有する金属材料によって形成され、半導体チップまたは半導体チップのキャリアに実装される。熱放散装置のこの実装プロセスは、基板を製造する際に余分なコストを生むことがある。
従って、本発明の目的は、熱放散装置の余分な実装プロセスを必要としない、少なくとも1つの半導体素子のパッケージ用基板、およびその基板の作製方法を提供することである。より具体的には、この方法によって、基板作製プロセスの複雑性を低減することができる。
本発明により、少なくとも1つの半導体素子のパッケージ用基板の作製方法を提供する。最初に、第1の金属板を打ち抜いて、第1のフレームと、第1のフレームのほぼ中央部に形成されるベースと、それぞれが第1のフレームとベースとの間を接続するために形成される少なくとも1つの第1の支持部とを形成する。さらに、ベースは、周縁部、底部および上面を有する。
その後、第2の金属板を打ち抜いて、第1のフレームに噛み合わせることのできる第2のフレームを形成する。それぞれの接合パッドをそれぞれ有するN個の接合部を、第2のフレームの中央部から離して形成する。さらに、第2のフレームと接合部のうちの1つとの間を接続するためにそれぞれが使用されるN個の外側電極を形成する。Nは2以上の正の整数である。
次いで、第2のフレームを第1のフレームに位置合わせし、第1のフレーム上にパレット化する。従って、接合部はベースの周縁部の回りに配設され、ベースから間隔が置かれる。
最後に、絶縁材を成形して、ベースの上面および底面、ならびに接合パッドが露出するようにベースおよび接合部を実質的にパッケージングする。少なくとも1つの半導体素子をベースの上面に実装した場合、少なくとも1つの半導体素子の電極が接合パッドに接続される。
又、前記少なくとも1つの第1の支持部および/または前記第2のフレームとともに、前記第1のフレームを選択的に除去する段階(e)をさらに含むことが好適である。
又、前記少なくとも1つの半導体素子のパッケージングを完了した後は、前記少なくとも1つの半導体素子の動作中に発生した熱を、前記ベースの前記上面から前記底面に伝導させ、次いで前記ベースの前記底面で放散させることが好適である。
又、前記第1の金属板が、特殊形状金属板または標準形状金属板であることが好適である。
又、前記第1の金属板の厚さが、前記第2の金属板の厚さ以上であることが好適である。
又、前記少なくとも1つの半導体素子のそれぞれが、半導体発光素子であることが好適である。
又、前記絶縁材が、ポリマー材またはセラミック材であることが好適である。
又、前記段階(d)において、前記絶縁材を成形して、前記接合パッドおよび前記ベースの前記上面を囲む防壁も形成し、前記防壁内に透明なポリマー材を充填して、前記少なくとも1つの半導体素子のパッケージング中に、前記少なくとも1つの半導体素子、前記ベースおよび前記接合パッドを封止することが好適である。
又、前記段階(b)において、前記第2の金属板を打ち抜いて、前記第2のフレームと前記接合部のうちの1つとの間を接続するためにそれぞれが形成される、少なくとも1つの第2の支持部も形成し、前記少なくとも1つの半導体素子のパッケージングを完了した後は、前記少なくとも1つの第2の支持部の除去も行うことが好適である。
又、前記少なくとも1つの第1の支持部および/または前記第2のフレームとともに、前記第1のフレームを選択的に除去する段階(e)をさらに含むことが好適である。
又、前記少なくとも1つの半導体素子のパッケージングを完了した後は、前記少なくとも1つの半導体素子の動作中に発生した熱を、前記ベースの前記上面から前記底面に伝導させ、次いで前記ベースの前記底面で放散させることが好適である。
又、前記第1の金属板が、特殊形状金属板または標準形状金属板であることが好適である。
又、前記第1の金属板の厚さが、前記第2の金属板の厚さ以上であることが好適である。
又、前記少なくとも1つの半導体素子のそれぞれが、半導体発光素子であることが好適である。
又、前記絶縁材が、ポリマー材またはセラミック材であることが好適である。
又、前記段階(d)において、前記絶縁材を成形して、前記接合パッドおよび前記ベースの前記上面を囲む防壁も形成し、前記防壁内に透明なポリマー材を充填して、前記少なくとも1つの半導体素子のパッケージング中に、前記少なくとも1つの半導体素子、前記ベースおよび前記接合パッドを封止することが好適である。
又、前記段階(b)において、前記第2の金属板を打ち抜いて、前記第2のフレームと前記接合部のうちの1つとの間を接続するためにそれぞれが形成される、少なくとも1つの第2の支持部も形成し、前記少なくとも1つの半導体素子のパッケージングを完了した後は、前記少なくとも1つの第2の支持部の除去も行うことが好適である。
本発明による、少なくとも1つの半導体素子のパッケージ用基板は、ベースと、N個の接合部と、N個の外側電極と、絶縁材とを含む。Nは2以上の正の整数である。
ベースは、周縁部と、底面と、少なくとも1つの半導体素子がその上に実装される上面とを有する。さらに、ベースの周縁部の周りにそれぞれが配設されるN個の接合部は、ベースから間隔が置かれ、少なくとも1つの半導体素子の電極のうち少なくとも1つが接続される接合パッドをそれぞれ有する。さらに、N個の外側電極のそれぞれを、接合部のうちの1つから突出させる。さらに、絶縁材を成形して、ベースの上面および底面、ならびに接合パッドを露出させるようにベースおよび接合部を実質的にパッケージングする。
少なくとも1つの半導体素子のパッケージングを完了した後は、少なくとも1つの半導体素子の動作中に発生した熱は、ベースの上面から底面に伝導され、次いでベースの底面で放散される。
又、前記ベースが、厚肉金属材で形成され、前記接合部および前記外側電極が、薄肉金属材で一体構造的に形成されることが好適である。
又、前記絶縁材を成形して、前記接合パッドおよび前記ベースの前記上面を囲む防壁も形成することが好適である。
又、前記少なくとも1つの半導体素子のそれぞれが、半導体発光素子であることが好適である。
さらに、前記絶縁材が、ポリマー材またはセラミック材であることが好適である。
又、前記ベースが、厚肉金属材で形成され、前記接合部および前記外側電極が、薄肉金属材で一体構造的に形成されることが好適である。
又、前記絶縁材を成形して、前記接合パッドおよび前記ベースの前記上面を囲む防壁も形成することが好適である。
又、前記少なくとも1つの半導体素子のそれぞれが、半導体発光素子であることが好適である。
さらに、前記絶縁材が、ポリマー材またはセラミック材であることが好適である。
本発明の実施の形態の例を図面に従って説明する。
本発明は、半導体発光素子のパッケージ用基板の作製方法を提供する。
本発明による、少なくとも1つの半導体素子のパッケージ用基板は、ベース、N個の接合部、N個の外側電極、および絶縁材を含む。Nは2以上の正の整数であることを留意されたい。実際には、少なくとも1つの半導体素子は、半導体発光素子である。
本発明の一実施形態による、少なくとも1つの半導体素子(図示せず)のパッケージ用基板1の平面図、側面図および底面図をそれぞれ示す、図1A、図1Bおよび図1Cを参照されたい。この実施の形態では、基板1は、ベース11、2つの接合部13、2つの外側電極15、および絶縁材17を含む。
ベース11は、周縁部113、底面117、および上面115を有する。さらに、少なくとも1つの半導体素子を、ベース11の上面115上に実装する。実際には、ベース11は、厚肉の金属材から形成することができる。
それぞれの接合パッド(図示せず)をそれぞれ有する接合部13を、ベース11の周縁部113の周りに配設し、ベース11から間隔を置く。さらに、少なくとも1つの半導体素子の電極のうち少なくとも1つを、接合部13の接合パッドに接続する。さらに、外側電極15を接合部13のうちの1つからそれぞれ突出させる。実際には、接合部13および外側電極15を、薄肉金属材で一体構造的に形成する。
さらに、絶縁材17を成形して、ベース11の上面115および底面117、ならびに接合パッドを露出させるように、ベース11および接合部13を実質的にパッケージングする。さらに、絶縁材17を成形して接合パッドおよびベース11の上面115を囲む防壁を形成することもできる。実際には、絶縁材17は、ポリマー材またはセラミック材でよい。
少なくとも1つの半導体素子のパッケージングを完了した後は、少なくとも1つの半導体素子の動作中に発生した熱を、ベース11の上面115から底面117に伝導させ、次いでベース11の底面117から放散させる。
図2に示すように、別の実施形態では、少なくとも1つの半導体素子(図示せず)のパッケージ用基板2は、ベース21、4つの接合部23、4つの外側電極25、および絶縁材27を含む。
本発明の一実施形態による、少なくとも1つの半導体素子のパッケージ用基板の作製方法を示す図3A〜図3Dを参照されたい。本発明による、少なくとも1つの半導体素子、例えば半導体発光素子のパッケージ用基板の作製方法は、4つの主な段階を含む。
まず、図3Aに示すように、第1の金属板を打ち抜いて第1のフレーム3を形成する。このように、底面および上面を有するベース11は、第1のフレーム3のほぼ中央部に形成される。さらに、少なくとも1つの第1の支持部31も形成し、それぞれを第1のフレーム3とベース11との間に接続する。実際には、第1の金属板は、特殊形状金属板か標準形状金属板である。さらに、実際には、第1の金属板は、鋼板、銅板またはアルミニウム板でよい。
図3Bを参照すると、その後、第2の金属板を打ち抜いて、第1のフレーム3に噛み合わせることのできる第2のフレーム5を形成する。第2のフレーム5上に、それぞれの接合パッドをそれぞれ有するN個の接合部13を、第2のフレーム5の中央部から離して形成する。さらに、第2のフレーム5と接合部13のうちの1つとの間を接続するためにそれぞれが形成される、N個の外側電極15を形成する。この実施形態では、Nは2に等しいが、Nは2以上の正の整数であることを留意されたい。実際には、第2の金属板の厚さは、第1の金属板の厚さ以下である。
図3Bに示すように、一実施形態では、第2の金属板を打ち抜いて、第2のフレーム5と接合部13のうちの1つとの間を接続するためにそれぞれが形成される、少なくとも1つの第2の支持部51も形成する。さらに、少なくとも1つの半導体素子のパッケージングを完了した後は、少なくとも1つの第2の支持部51の除去も行う。
図3Cを参照すると、第3の段階は、接合部13がベース11の周縁部の周りに配設され、かつベース11から間隔が置かれるように第2のフレームを第1のフレームに位置合わせする段階である。
図3Dに示すように、最後の段階は、絶縁材17、例えばポリマー材またはセラミック材を成形して、ベース11の上面および底面、ならびに接合パッドが露出されるように、ベース11および接合部13を実質的にパッケージングする段階である。ベース11の上面に少なくとも1つの半導体素子を実装する場合は、少なくとも1つの半導体素子の電極を、第1の接合パッドに接続する。
一実施形態では、絶縁材を成形して、接合パッドおよび上面を囲む防壁も形成する。さらに、次いで防壁内に透明なポリマー材を充填して、少なくとも1つの半導体素子をパッケージング中に、少なくとも1つの半導体素子、ベースおよび接合パッドを封止することができる。
一実施形態では、少なくとも1つの半導体素子のパッケージ用基板の作製方法は、少なくとも1つの第1の支持部および/または第2のフレームとともに第1のフレームを選択的に除去する段階をさらに含むことができる。
一実施形態では、少なくとも1つの半導体素子のパッケージングを完了した後は、少なくとも1つの半導体素子の動作中に発生した熱を、ベースの上面から底面に伝導させ、次いでベースの底面で放散させる。
当業者であれば、本発明の教示を保持しつつ、本発明の様々な修正および変更が行えることに容易に気付くであろう。従って、先の開示は、特許請求の範囲によってのみ限定されると解釈すべきである。
1 基板
11 ベース
13 接合部
15 外側電極
17 絶縁材
113 周縁部
115 上面
117 底面
2 基板
21 ベース
23 接合部
25 外側電極
27 絶縁材
3 第1のフレーム
31 第1の支持部
5 第2のフレーム
51 第2の支持部
11 ベース
13 接合部
15 外側電極
17 絶縁材
113 周縁部
115 上面
117 底面
2 基板
21 ベース
23 接合部
25 外側電極
27 絶縁材
3 第1のフレーム
31 第1の支持部
5 第2のフレーム
51 第2の支持部
Claims (14)
- 少なくとも1つの半導体素子のパッケージ用基板を作製する方法であって、
(a)第1の金属板を打ち抜いて、第1のフレームと、前記第1のフレームのほぼ中央部に形成され、周縁部、底面および上面を有するベースと、前記第1のフレームと前記ベースとの間を接続するためにそれぞれが形成される少なくとも1つの第1の支持部とを形成する段階と、
(b)第2の金属板を打ち抜いて、前記第1のフレームに噛み合う第2のフレームと、前記第2のフレームの中央部から離れて形成され、それぞれの接合パッドを有するN個の接合部と、前記第2のフレームと前記接合部のうちの1つとの間を接続するためにそれぞれが形成されるN個の外側電極とを形成する段階であって、Nが2以上の正の整数である段階と、
(c)前記第2のフレームを前記第1のフレームに位置合わせし、前記接合部が、前記ベースの周縁部の周りに配置され、かつ前記ベースから間隔が置かれるように、前記第2のフレームを前記第1のフレーム上にパレット化する段階と、
(d)前記ベースの前記上面および前記底面、ならびに前記接合パッドが露出されるように、絶縁材を成形して前記ベースおよび接合部を実質的にパッケージングする段階と、
からなり、
前記少なくとも1つの半導体素子が、前記ベースの前記上面上に実装され、前記少なくとも1つの半導体素子の前記電極が、前記接合パッドに接続されることを特徴とする方法。 - 前記少なくとも1つの第1の支持部および/または前記第2のフレームとともに、前記第1のフレームを選択的に除去する段階(e)をさらに含むことを特徴とする請求項1に記載の方法。
- 前記少なくとも1つの半導体素子のパッケージングを完了した後は、前記少なくとも1つの半導体素子の動作中に発生した熱を、前記ベースの前記上面から前記底面に伝導させ、次いで前記ベースの前記底面で放散させることを特徴とする請求項2に記載の方法。
- 前記第1の金属板が、特殊形状金属板または標準形状金属板であることを特徴とする請求項3に記載の方法。
- 前記第1の金属板の厚さが、前記第2の金属板の厚さ以上であることを特徴とする請求項3に記載の方法。
- 前記少なくとも1つの半導体素子のそれぞれが、半導体発光素子であることを特徴とする請求項3に記載の方法。
- 前記絶縁材が、ポリマー材またはセラミック材であることを特徴とする請求項3に記載の方法。
- 前記段階(d)において、前記絶縁材を成形して、前記接合パッドおよび前記ベースの前記上面を囲む防壁も形成し、前記防壁内に透明なポリマー材を充填して、前記少なくとも1つの半導体素子のパッケージング中に、前記少なくとも1つの半導体素子、前記ベースおよび前記接合パッドを封止することを特徴とする請求項3に記載の方法。
- 前記段階(b)において、前記第2の金属板を打ち抜いて、前記第2のフレームと前記接合部のうちの1つとの間を接続するためにそれぞれが形成される、少なくとも1つの第2の支持部も形成し、前記少なくとも1つの半導体素子のパッケージングを完了した後は、前記少なくとも1つの第2の支持部の除去も行うことを特徴とする請求項3に記載の方法。
- 少なくとも1つの半導体素子のパッケージ用基板であって、
前記基板が、周縁部と底部と前記少なくとも1つの半導体素子をその上に実装する上面とを有するベースと、
前記ベースの前記周縁部の周りにそれぞれが配設され、前記ベースから間隔が置かれ、前記少なくとも1つの半導体素子の前記電極のうちの少なくとも1つが接続される接合パッドをそれぞれ有するN個の接合部であって、Nが2以上の正の整数である接合部と、
前記接合部のうちの1つからそれぞれ突出するN個の外側電極と、
前記ベースの前記上面および前記底面、ならびに接合パッドを露出するように、前記ベースおよび前記接合部を実質的にパッケージングするために成形される絶縁材と、
からなり、
前記少なくとも1つの半導体素子のパッケージングを完了した後は、前記少なくとも1つの半導体素子の動作中に発生した熱を、前記ベースの前記上面から前記底面に伝導させ、次いで前記ベースの前記底面で放散させることを特徴とする基板。 - 前記ベースが、厚肉金属材で形成され、前記接合部および前記外側電極が、薄肉金属材で一体構造的に形成されることを特徴とする請求項10に記載の基板。
- 前記絶縁材を成形して、前記接合パッドおよび前記ベースの前記上面を囲む防壁も形成することを特徴とする請求項11に記載の基板。
- 前記少なくとも1つの半導体素子のそれぞれが、半導体発光素子であることを特徴とする請求項11に記載の基板。
- 前記絶縁材が、ポリマー材またはセラミック材であることを特徴とする請求項11に記載の基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094211176U TWM279026U (en) | 2005-07-01 | 2005-07-01 | Base for surface-mount-type LED |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007013073A true JP2007013073A (ja) | 2007-01-18 |
Family
ID=37020336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005349598A Pending JP2007013073A (ja) | 2005-07-01 | 2005-12-02 | 半導体発光素子のパッケージ用基板を作製する方法及びそのパッケージ用基板 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20070001189A1 (ja) |
JP (1) | JP2007013073A (ja) |
KR (1) | KR100730626B1 (ja) |
DE (1) | DE102005058880A1 (ja) |
TW (1) | TWM279026U (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286699A (ja) * | 2005-03-31 | 2006-10-19 | Toyoda Gosei Co Ltd | Ledランプ装置及びその製造方法。 |
JP2006352064A (ja) * | 2005-05-19 | 2006-12-28 | Toyoda Gosei Co Ltd | Ledランプ及びledランプ装置 |
JP4946363B2 (ja) | 2005-12-07 | 2012-06-06 | 豊田合成株式会社 | Ledランプ装置およびledランプ装置用のメタル基板パッケージ |
DE102008053489A1 (de) * | 2008-10-28 | 2010-04-29 | Osram Opto Semiconductors Gmbh | Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers |
DE102012207678A1 (de) * | 2012-05-09 | 2013-11-14 | Osram Opto Semiconductors Gmbh | Vorrichtung zum formen einer gehäusestruktur für eine mehrzahl von elektronischen bauteilen und gehäusestruktur für eine mehrzahl von elektronischen bauteilen |
TWI469405B (zh) * | 2012-08-17 | 2015-01-11 | Fusheng Electronics Corp | 熱固型發光二極體的支架結構製作方法 |
CN105470210B (zh) * | 2014-09-12 | 2018-04-10 | 旺宏电子股份有限公司 | 半导体装置及其制造方法 |
JP6341822B2 (ja) * | 2014-09-26 | 2018-06-13 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3801728A (en) * | 1972-10-20 | 1974-04-02 | Bell Telephone Labor Inc | Microelectronic packages |
JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Loc構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
US6812481B2 (en) * | 2001-09-03 | 2004-11-02 | Toyoda Gosei Co., Ltd. | LED device and manufacturing method thereof |
-
2005
- 2005-07-01 TW TW094211176U patent/TWM279026U/zh not_active IP Right Cessation
- 2005-11-21 KR KR1020050111321A patent/KR100730626B1/ko active IP Right Grant
- 2005-11-28 US US11/287,404 patent/US20070001189A1/en not_active Abandoned
- 2005-12-02 JP JP2005349598A patent/JP2007013073A/ja active Pending
- 2005-12-09 DE DE102005058880A patent/DE102005058880A1/de not_active Ceased
-
2008
- 2008-09-11 US US12/208,858 patent/US20090008757A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR20070003514A (ko) | 2007-01-05 |
US20090008757A1 (en) | 2009-01-08 |
KR100730626B1 (ko) | 2007-06-21 |
TWM279026U (en) | 2005-10-21 |
US20070001189A1 (en) | 2007-01-04 |
DE102005058880A1 (de) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3888439B2 (ja) | 半導体装置の製造方法 | |
JP2007013073A (ja) | 半導体発光素子のパッケージ用基板を作製する方法及びそのパッケージ用基板 | |
JP5696780B2 (ja) | 半導体装置およびその製造方法 | |
JP2006528846A (ja) | 集積型熱拡散器リッド | |
KR20020061225A (ko) | 적층형 반도체 패키지 | |
TWI505519B (zh) | 發光二極體燈條及其製造方法 | |
JP2009295959A (ja) | 半導体装置及びその製造方法 | |
JP2015128194A (ja) | 半導体装置 | |
JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
US10707158B2 (en) | Package with vertical interconnect between carrier and clip | |
JP2010182958A (ja) | 半導体装置および半導体装置の製造方法 | |
CN110021565B (zh) | 具有芯片载体的至少部分暴露的内侧壁的包封式无引线封装 | |
JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006261519A (ja) | 半導体装置及びその製造方法 | |
JP2008300663A (ja) | リードフレーム、このリードフレームを用いる半導体装置及びその製造方法 | |
TW201539674A (zh) | 四方扁平無引腳封裝及其製造方法 | |
US7768104B2 (en) | Apparatus and method for series connection of two die or chips in single electronics package | |
JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
TWI327364B (en) | Substrate structure for semiconductor package and package method thereof | |
JP5620437B2 (ja) | 半導体装置 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP5056429B2 (ja) | 半導体装置の製造方法 | |
JP2005209805A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090721 |