KR100730626B1 - 반도체 발광 장치를 위한 기판 제조 방법 - Google Patents
반도체 발광 장치를 위한 기판 제조 방법 Download PDFInfo
- Publication number
- KR100730626B1 KR100730626B1 KR1020050111321A KR20050111321A KR100730626B1 KR 100730626 B1 KR100730626 B1 KR 100730626B1 KR 1020050111321 A KR1020050111321 A KR 1020050111321A KR 20050111321 A KR20050111321 A KR 20050111321A KR 100730626 B1 KR100730626 B1 KR 100730626B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- semiconductor device
- frame
- metal plate
- top surface
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000007769 metal material Substances 0.000 claims abstract description 5
- 230000008878 coupling Effects 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 24
- 238000005859 coupling reaction Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 17
- 238000004806 packaging method and process Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 239000002861 polymer material Substances 0.000 claims description 2
- 238000005553 drilling Methods 0.000 claims 3
- 238000000465 moulding Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명에 있어서, 반도체 장치 발광 장치들과 같은 적어도 하나의 반도체 장치 패키지를 위한 기판 및 그 제조가 개시된다. 특히, 본 발명에 따른 기판의 베이스를 지지하는 프레임과 함께 베이스는 두꺼운 벽으로 된(thick-walled) 금속 물질, 특별 형상(special-shaped) 금속판 또는 일반 형상(normal-shaped) 금속판으로 형성된다. 적어도 하나의 반도체 장치는 베이스의 최상(top)면 위에 장착된다. 더구나, 베이스는 열싱크(heat sink)로서 역할을 한다.
반도체 장치, 패키지, 기판
Description
도 1a는 본 발명의 하나의 실시예에 따른 적어도 하나의 반도체 장치 패키지를 위한 기판의 정면도이다.
도 1b는 도 1a에 도시된 적어도 하나의 반도체 장치 패키지를 위한 기판의 측면도이다.
도 1c는 도 1a에 도시된 적어도 하나의 반도체 장치 패키지를 위한 기판의 배면도이다.
도 2는 본 발명의 하나의 실시예에 따른 적어도 하나의 반도체 장치 패키지를 위한 기판의 정면도를 보여준다.
도 3a 내지 도 3d는 본 발명의 하나의 실시예에 따른 적어도 하나의 반도체 장치 패키지를 위한 기판 제조 방법을 도시한다.
본 발명의 분야
본 발명은 기판 제조 방법에 관한 것으로서, 더욱 상세하게는, 반도체 장치 패키지를 위한 기판 제조 방법에 관한 것이다.
종래 기술에 대한 설명
반도체 칩, 예를 들어 반도체 발광 장치들은 우리 일상 생활의 어느곳에서든 사용되어왔다. 작은 부피 및 전력의 절약과 같은 이들 반도체 제품들을 사용하는 장점들은 그것들의 발전을 촉진시킨다. 그러나, 많은 이들 반도체 제품들은 반도체 장치의 동작중 낮은 효율과, 반도체 장치의 짧은 수명까지도 가져오는 온도 상승과 같은 동일한 문제를 갖는다. 우수한 열전도 및 분산(dissipation) 능력들을 갖는 반도체 칩 장착 부분은 반도체 장치 패키지를 위한 기판에 있어 중요하다.
더구나, 열 분산 장치들, 예를 들어 열싱크(heat sink)는 근래에 자주 구리 또는 알루미늄 물질들과 같이 우수한 열 전도성을 갖는 금속 재료들에 의해 형성되고, 그 후 반도체 칩 또는 반도체 칩의 캐리어에 장착된다. 열 분산 장치의 장착 공정은 기판을 제조할 때 별도의 비용들을 발생시킬 수 있다.
따라서, 본 발명의 범위는 열 분산 장치의 별도 장착 공정을 필요로 하지 않는 적어도 하나의 반도체 장치 패키지를 위한 기판, 및 그 기판을 제조하는 방법에 제공한다. 더욱 상세하게는, 그 방법은 기판 제조 공정의 복잡성을 감소시킬 수 있다.
발명의 요약
본 발명에 따른 바람직한 실시예는 적어도 하나의 반도체 장치 패키지를 위 한 기판 제조 방법을 제공한다. 무엇보다도, 제1 금속판은 제1 프레임, 제1 프레임의 중앙에 실질적으로 형성된 베이스(base), 및 각각이 제1 프레임 및 베이스 사이를 연결하도록 형성되는 적어도 하나의 지지 부분 형성하기 위해 구멍이 뚫린다. 추가적으로, 베이스는 주변부, 바닥면, 및 최상면을 포함한다.
나아가, 제2 금속판은 제1 프레임과 짝지워질 수 있는 제2 프레임을 형성하기 위해 구멍이 뚫린다. 각각이 각자의 결합 패드를 갖는 N개의 결합 부분은 제2 프레임의 중앙으로부터 떨어져 형성된다. 게다가, 각각이 제2 프레임 및 결합 부분들 중 하나와의 사이의 연결에 사용되는 N개의 외부 전극들이 형성된다. N은 2와 같거나 더 큰 양의 정수이다.
그 후, 제2 프레임은 제1 프레임에 정렬되고, 제1 프레임 위에 얹혀진다(palletize). 따라서, 결합 부분들은 베이스의 주변부 주위에 배치되고 베이스로부터 공간을 둔다.
마지막으로, 절연 물질은 베이스 및 결합 부분들을 실질적으로 싸도록(pack) 몰딩되어, 베이스의 바닥면 및 최상면 및 결합 패드들을 노출시킨다. 적어도 하나의 반도체 장치가 베이스의 최상면 위에 장착될 때, 적어도 하나의 반도체 장치의 전극들은 결합 패드들에 가설(wired)된다.
본 발명에 따른 적어도 하나의 반도체 장치 패키지를 위한 기판은 베이스, N개의 결합 부분들, N개의 외부 전극들, 및 절연 물질을 포함한다. N은 2와 같거나 큰 양의 정수이다.
베이스는 적어도 하나의 반도체 장치가 위에 장착되는 최상면, 바닥면, 및 주변부를 포함한다. 게다가, 각각이 베이스의 주변부 주위에 배치되는 N개의 결합 부분들은 베이스로부터 공간을 두고, 적어도 하나의 반도체 장치의 전극들 중 적어도 하나가 가설되는 각자의 결합 패드를 갖는다. 추가적으로, N개의 외부 전극들 각각은 결합 부분들 중 하나로부터 돌출된다. 더구나, 절연 물질은 실질적으로 베이스 및 결합 부분들을 싸기 위해 몰딩되어, 베이스의 바닥면 및 최상면 및 결합 패드들을 노출시킨다.
적어도 하나의 반도체 장치의 패키징이 끝난 후, 적어도 하나의 반도체 장치가 동작하는 동안 생성된 열은 베이스의 최상면으로부터 베이스의 바닥면으로 전도되고, 그 후 베이스의 바닥면에서 소산된다.
본 발명의 범위는 여러가지 특징들 및 도면들에서 설명된, 바람직한 실시예에 대한 다음의 상세한 설명을 읽게 되면 기술 분야의 당업자중 누구에게도 명백하다는 것은 확실할 것이다.
본 발명의 상세한 설명
본 발명은 반도체 발광 장치 패키지를 위한 기판 제조 방법을 제공한다.
적어도 하나의 반도체 장치 패키지를 위한 기판은, 본 발명에 따라, N개의 결합 부분들, N개의 외부 전극들, 및 절연 물질을 포함한다. N은 2와 같거나 큰 양의 정수임을 알아야 한다. 실제로, 적어도 하나의 반도체 장치는 반도체 발광 장치이다.
본 발명의 하나의 실시예에 따른 적어도 하나의 반도체 장치 패키지(미도시)를 위한 기판(1)의 정면도, 측면도, 배면도를 각각 보여주는 도 1a, 도 1b 및 도 1c를 참조하라. 본 실시예에서, 기판(1)은 베이스(11), 두개의 결합 부분들(13), 두개의 외부 전극들(15) 및 절연 물질(17)을 포함한다.
각각이 각자의 결합 패드(미도시)를 갖는 결합 부분들(13)은 베이스(11)의 주변부(113) 주위에 배치되고, 베이스(11)로부터 공간을 둔다. 추가적으로, 적어도 하나의 반도체 장치의 전극들 중 적어도 하나는 결합 부분들(13)의 결합 패드들에 가설된다. 더구나, 외부 전극들(15) 각각은 결합 부분들(13)의 하나로부터 돌출된다. 실제로, 결합 부분들(13) 및 외부 전극들(15)은 얇은 벽으로 된(thin-walled) 금속 물질로 모놀리식으로(monolithically) 형성된다.
또한, 절연 물질(17)은 베이스(11), 및 결합 부분들(13)을 실질적으로 싸도록 몰딩되어, 베이스(11)의 바닥면(117) 및 최상면(115), 및 결합 패드들을 노출시킨다. 게다가, 절연 물질(17)은 역시 베이스(11)의 최상면(115) 및 결합 패드들을 둘러싸는 바리케이드(barridade)를 형성하도록 몰딩될 수 있다. 실제로, 절연 물질(17)은 폴리머(polymer) 물질 또는 세라믹(ceramic) 물질일 수 있다.
적어도 하나의 반도체 장치의 패키징(packaging) 후에, 적어도 하나의 반도체 장치가 동작하는 동안 생성된 열은 최상면(115)으로부터 베이스(11)의 바닥면(117)으로 전도되고, 그후, 그것은 베이스(11)의 바닥면(117)으로부터 소산된다.
또 다른 실시예에서, 도 2에 도시된 바와 같이, 적어도 하나의 반도체 장치 패키지(미도시)의 패키징을 위한 기판(2)은 베이스(21), 4개의 결합 부분들(23), 4개의 외부 전극들(25) 및 절연 물질(27)을 포함한다.
본 발명의 하나의 실시예에 따른 적어도 하나의 반도체 장치 패키지를 위한 기판 제조 방법을 도시하는 도 3a 내지 도 3d를 참조하라. 적어도 하나의 반도체 장치, 예를 들면 반도체 발광 장치 패키지를 위한 기판 제조 방법은, 본 발명에 따르면 4개의 주 단계들을 포함한다.
먼저, 도 3a에 도시된 바와 같이, 제1 금속판은 제1 프레임(3)을 형성하기 위해 구멍이 뚫린다. 따라서, 바닥면 및 최상면을 갖는 베이스(11)는 실질적으로 제1 프레임(3)의 중앙에 형성된다. 게다가, 적어도 하나의 제1 지지 부분(31) 역시 형성되고, 그들 각각은 제1 프레임(3) 및 베이스(11) 사이에 연결을 위한 것이다. 실제로, 제1 금속판은 특별 형상의(special-shaped) 금속판 또는 일반 형상의(normal-shaped) 금속판이다. 더구나, 실제로, 제1 금속판은 강철판, 구리판 또는 알루미늄 판일 수 있다.
후에, 도 3b를 참조하면, 제2 금속판은 제1 프레임(3)과 짝지워질 수 있는 제2 프레임(5)을 형성하기 위해 구멍이 뚫린다. 제2 프레임(5) 상에서, 각각이 각자의 결합 패트를 갖는 N개의 결합 부분들(13)은 제2 프레임(5)의 중앙으로부터 떨어져 형성된다. 더구나, 각각이 제2 프레임(5) 및 결합 부분들(13) 중 하나 사이를 연결하도록 형성된 N개의 외부 전극들(15)이 형성된다. 본 실시예에서, N이 2일지라도, N은 2와 같거나 큰 양의 정수임을 알아야 한다. 실제로, 제2 금속판의 두께는 제1 금속판의 두께와 같거나 작다.
하나의 실시예에 있어서, 도 3b에 도시된 바와 같이, 제2 금속판(5) 역시 제2 프레임(5) 및 결합 부분들(13) 중 하나 사이를 연결하도록 형성된 적어도 하나의 제2 지지 부분(51)을 형성하기 위해 구멍이 뚫린다. 게다가, 적어도 하나의 반도체 장치의 패키징이 끝난 후, 적어도 하나의 제2 지지 부분(51) 역시 제거된다.
도 3c를 참조하면, 제3 단계는 제1 프레임에 제2 프레임을 대략적으로 정렬하여, 결합 부분들(13)은 베이스(11)의 주변부 주위에 배치되고 베이스(11)로부터 공간을 둔다.
도 3d에 도시된 바와 같이, 마지막 단계는 실질적으로 베이스(11) 및 결합 부분들(13)을 싸도록 절연 물질(17), 예를 들어 폴리머 물질 또는 세라믹 물질을 몰딩하여, 베이스의 바닥면 및 최상면 및 결합 패드들을 노출시킨다. 적어도 하나의 반도체 장치가 베이스(11)의 최상면 위에 장착될 때, 적어도 하나의 반도체 장치의 전극들은 제1 결합 패드들에 가설된다.
하나의 실시예에서, 절연 물질 역시 결합 패드들 및 최상면을 둘러싸는 바리케이드를 형성하도록 몰딩된다. 게다가, 그후 투명한 폴리머 물질은 적어도 하나의 반도체 장치의 패키징 동안, 적어도 하나의 반도체 장치, 베이스, 및 결합 패드들을 봉하기(seal) 위해 바리케이드 내로 채워질 수 있다.
하나의 실시예에서, 적어도 하나의 반도체 장치 패키지를 위한 기판 제조 방법은 적어도 하나의 제1 지지 부분 및/또는 제2 프레임과 함께 제1 프레임을 선택적으로 제거하는 단계를 더 포함할 수 있다.
하나의 실시예에서, 적어도 하나의 반도체 장치의 패키징이 끝난 후에, 적어도 하나의 반도체 장치가 동작하는 동안 생성된 열은 최상면으로부터 베이스의 바닥면으로 전도되고, 그후 그것은 베이스의 바닥면에서 소산된다.
위의 예 및 설명들에서, 본 발명의 특징들 및 사상들이 바라건대 잘 설명되 어질 것이다. 기술분야의 당업자는 본 발명의 개시내용을 유지하면서 장치에 대한 수많은 변형들 및 대안들이 만들어질 수 있다는 것을 쉽게 이해할 수 있을 것이다. 따라서, 위 개시는 첨부된 청구항들의 범위들 및 경계들에 의해서만 제한되는 것으로 해석되어야 한다.
본 발명은 열 분산 장치의 별도 장착 공정을 필요로 하지 않는 적어도 하나의 반도체 장치 패키지를 위한 기판, 및 그 기판을 제조하는 방법에 제공한다.
Claims (15)
- 적어도 하나의 반도체 장치 패키지를 위한 기판 제조 방법에 있어서,상기 방법은:(a)제1 프레임, 상기 제1 프레임의 중앙에 실질적으로 형성된 베이스, 및 각각이 상기 제1 프레임 및 상기 베이스 사이를 연결하도록 형성된 적어도 하나의 제1 지지 부분을 형성하도록 제1 금속판에 구멍을 뚫는 단계로서, 상기 베이스는 주변부, 바닥면 및 최상면을 갖는, 상기 제1 금속판에 구멍을 뚫는 단계;(b)상기 제1 프레임과 짝지워진 제2 프레임, 상기 제2 프레임의 중앙으로부터 떨어져 형성된 N개의 연결 부분들, 및 각각이 상기 제2 프레임 및 상기 결합 부분들중 하나 사이의 연결하도록 형성된 N개의 외부 전극들을 형성하도록 제2 금속판에 구멍을 뚫는 단계로서, N은 2와 같거나 큰 양의 정수이고, 상기 결합 부분들 각각은 각자의 결합 패드를 갖는, 상기 제2 금속판에 구멍을 뚫는 단계;(c)상기 제2 프레임을 상기 제1 프레임에 정렬하고 상기 제2 프레임을 상기 제1 프레임 위에 올려놓는 단계로서, 상기 결합 부분들이 상기 베이스의 주변부 주위에 배치되고, 상기 베이스로부터 공간을 두도록 하는 상기 정렬 및 올려놓는 단계; 및(d)상기 베이스의 바닥면 및 최상면 및 결합 패드들을 노출시키기 위해 상기 베이스 및 상기 결합 부분들을 실질적으로 싸도록 절연 물질을 몰딩하는 단계;를 포함하고,상기 적어도 하나의 반도체 장치는 상기 베이스의 최상면 위에 장착되고, 상기 적어도 하나의 반도체 장치의 전극들은 상기 결합 패드들에 가설되는, 방법.
- 제1 항에 있어서,(e)상기 적어도 하나의 제1 지지 부분과 함께 상기 제1 프레임을 선택적으로 제거하는 단계;를 더 포함하는, 방법.
- 제2 항에 있어서,상기 적어도 하나의 반도체 장치의 패키징이 끝난 후에, 상기 적어도 하나의 반도체 장치가 동작하는 동안 생성된 열은 상기 최상면으로부터 상기 베이스의 바닥면으로 전도되고, 그후 상기 베이스의 바닥면에서 소산되는, 방법.
- 제3 항에 있어서,상기 제1 금속판은 특별 형상의 금속판 또는 일반 형상의 금속판인, 방법.
- 제3 항에 있어서,상기 제1 금속판의 두께는 상기 제2 금속판의 두께와 같거나 큰, 방법.
- 제3 항에 있어서,상기 적어도 하나의 반도체 장치 각각은 반도체 발광 장치인, 방법.
- 제3 항에 있어서,상기 절연 물질은 폴리머 물질 또는 세라믹 물질인, 방법.
- 제3 항에 있어서,단계(d)에서, 상기 절연 물질은 또한 상기 베이스의 최상면 및 상기 결합 부분들을 둘러싸는 바리케이드를 형성하도록 몰딩되고, 투명한 폴리머 물질은 상기 적어도 하나의 반도체 장치의 패키징 동안 상기 적어도 하나의 반도체 장치, 상기 베이스 및 상기 결합 패드들을 봉하기 위해 상기 바리케이드내로 채워지는, 방법.
- 제3 항에 있어서,단계(b)에서, 상기 제2 금속판은 또한 각각이 상기 제2 프레임 및 상기 결합 패드들 중 하나 사이를 연결하도록 형성되는 적어도 하나의 제2 지지 부분을 형성하기 위해 구멍이 뚫리고, 상기 적어도 하나의 반도체 장치의 패키징이 끝난 후, 상기 적어도 하나의 제2 지지 부분은 또한 제거되는, 방법.
- 적어도 하나의 반도체 장치 패키지를 위한 기판에 있어서,상기 기판은:상기 적어도 하나의 반도체 장치가 위에 장착되는 최상면, 바닥면 및 주변부를 갖는 베이스;각각이 상기 베이스의 주변부 주위에 배치되고, 상기 베이스로부터 공간을 두고, 상기 적어도 하나의 반도체 장치의 전극들 중 적어도 하나가 가설되는 각자의 결합 패드를 갖는 N개의 결합 부분들로서, N은 2와 같거나 큰 양의 정수인, 상기 N개의 결합 부분들;각각이 상기 결합 부분들 중 하나로부터 돌출되는 N개의 외부 전극들;상기 베이스의 바닥면 및 최상면, 및 결합 패드들을 노출하기 위해 상기 베이스, 상기 결합 부분들을 실질적으로 싸도록 몰딩된 절연 물질;을 포함하고,상기 적어도 하나의 반도체 장치의 패키징이 끝난 후, 적어도 하나의 반도체 장치가 동작하는 동안 생성된 열은 상기 최상면으로부터 상기 베이스의 바닥면으로 전도되고, 그후 상기 베이스의 바닥면에서 소산되는, 기판.
- 제10 항에 있어서,상기 베이스는 두꺼운 벽으로된 금속 물질로 형성되고, 상기 결합 부분들 및 상기 외부 전극들은 얇은 벽으로 된 금속 물질로 모놀리식으로 형성되는, 기판.
- 제11 항에 있어서,상기 절연 물질은 또한 상기 베이스의 최상면 및 상기 결합 패드들을 둘러싸는 바리케이드를 형성하도록 몰딩되는, 기판.
- 제11 항에 있어서,상기 적어도 하나의 반도체 장치 각각은 반도체 발광 장치인, 기판.
- 제11 항에 있어서,상기 절연 물질은 폴리머 물질 또는 세라믹 물질인, 기판.
- 제1항에 있어서,상기 적어도 하나의 제1 지지 부분 및 상기 제2 프레임과 함께 상기 제1 프레임을 선택적으로 제거하는 단계;를 더 포함하는, 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094211176U TWM279026U (en) | 2005-07-01 | 2005-07-01 | Base for surface-mount-type LED |
| TW094211176 | 2005-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070003514A KR20070003514A (ko) | 2007-01-05 |
| KR100730626B1 true KR100730626B1 (ko) | 2007-06-21 |
Family
ID=37020336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050111321A KR100730626B1 (ko) | 2005-07-01 | 2005-11-21 | 반도체 발광 장치를 위한 기판 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20070001189A1 (ko) |
| JP (1) | JP2007013073A (ko) |
| KR (1) | KR100730626B1 (ko) |
| DE (1) | DE102005058880A1 (ko) |
| TW (1) | TWM279026U (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286699A (ja) * | 2005-03-31 | 2006-10-19 | Toyoda Gosei Co Ltd | Ｌｅｄランプ装置及びその製造方法。 |
| JP2006352064A (ja) * | 2005-05-19 | 2006-12-28 | Toyoda Gosei Co Ltd | Ｌｅｄランプ及びｌｅｄランプ装置 |
| JP4946363B2 (ja) | 2005-12-07 | 2012-06-06 | 豊田合成株式会社 | Ｌｅｄランプ装置およびｌｅｄランプ装置用のメタル基板パッケージ |
| DE102008053489A1 (de) * | 2008-10-28 | 2010-04-29 | Osram Opto Semiconductors Gmbh | Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers |
| DE102012207678A1 (de) * | 2012-05-09 | 2013-11-14 | Osram Opto Semiconductors Gmbh | Vorrichtung zum formen einer gehäusestruktur für eine mehrzahl von elektronischen bauteilen und gehäusestruktur für eine mehrzahl von elektronischen bauteilen |
| TWI469405B (zh) * | 2012-08-17 | 2015-01-11 | Fusheng Electronics Corp | 熱固型發光二極體的支架結構製作方法 |
| CN105470210B (zh) * | 2014-09-12 | 2018-04-10 | 旺宏电子股份有限公司 | 半导体装置及其制造方法 |
| JP6341822B2 (ja) * | 2014-09-26 | 2018-06-13 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3801728A (en) * | 1972-10-20 | 1974-04-02 | Bell Telephone Labor Inc | Microelectronic packages |
| JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
| US6812481B2 (en) * | 2001-09-03 | 2004-11-02 | Toyoda Gosei Co., Ltd. | LED device and manufacturing method thereof |
-
2005
- 2005-07-01 TW TW094211176U patent/TWM279026U/zh not_active IP Right Cessation
- 2005-11-21 KR KR1020050111321A patent/KR100730626B1/ko active IP Right Grant
- 2005-11-28 US US11/287,404 patent/US20070001189A1/en not_active Abandoned
- 2005-12-02 JP JP2005349598A patent/JP2007013073A/ja active Pending
- 2005-12-09 DE DE102005058880A patent/DE102005058880A1/de not_active Ceased
-
2008
- 2008-09-11 US US12/208,858 patent/US20090008757A1/en not_active Abandoned
Non-Patent Citations (1)
| Title |
|---|
| PAJ 13274174 A (2001.10.05) |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007013073A (ja) | 2007-01-18 |
| TWM279026U (en) | 2005-10-21 |
| US20070001189A1 (en) | 2007-01-04 |
| DE102005058880A1 (de) | 2007-01-18 |
| US20090008757A1 (en) | 2009-01-08 |
| KR20070003514A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100730626B1 (ko) | 반도체 발광 장치를 위한 기판 제조 방법 | |
| US9911715B2 (en) | Three-dimensional package structure and the method to fabricate thereof | |
| US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| US8278742B2 (en) | Thermal enhanced upper and dual heat sink exposed molded leadless package and method | |
| TWI425599B (zh) | 具有凸柱／基座之散熱座及基板之半導體晶片組體 | |
| KR20020061225A (ko) | 적층형 반도체 패키지 | |
| US10643940B2 (en) | Electronic device with die being sunk in substrate | |
| JP2001237361A (ja) | 小さな持上げマウントパッドを有するリードフレーム | |
| JPH05304226A (ja) | 半導体装置の製造方法および製造装置 | |
| TW388201B (en) | Method for producing thermal structure of printed circuit board | |
| WO2021129092A1 (zh) | 一种系统级封装结构及其封装方法 | |
| KR100585014B1 (ko) | 일체형 열전달 슬러그가 형성된 발광다이오드 패키지 및 그 제조방법 | |
| US20180374773A1 (en) | Heat sink and electronic component device | |
| TW200945544A (en) | Integrated circuit package and manufacturing method thereof | |
| EP2639841A1 (en) | Light-emitting device, and method for manufacturing circuit board | |
| KR100782225B1 (ko) | 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지 | |
| JP5816399B2 (ja) | 成形型、基板吸着型、樹脂封止装置および樹脂封止電子部品の製造方法 | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| JP4719630B2 (ja) | 転写基板の製造方法 | |
| CN112310006A (zh) | 具有承载件、层压体和位于两者间的构件的包封的封装体 | |
| TW201535623A (zh) | 系統級封裝模組及其製造方法 | |
| US20070108626A1 (en) | Flip-chip integrated circuit packaging method | |
| KR101956128B1 (ko) | 테이프 타입의 광소자 패키지 및 그 제조 방법 | |
| TWI413226B (zh) | 一種用於功率半導體裝置的混合合金引線框架及其製作方法 | |
| JP2006165236A (ja) | 半導体装置の製造方法及び三次元半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130527 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140528 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150527 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160602 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180530 Year of fee payment: 12 |