KR100562060B1 - 수지밀봉형 반도체장치 - Google Patents

수지밀봉형 반도체장치 Download PDF

Info

Publication number
KR100562060B1
KR100562060B1 KR1020030039684A KR20030039684A KR100562060B1 KR 100562060 B1 KR100562060 B1 KR 100562060B1 KR 1020030039684 A KR1020030039684 A KR 1020030039684A KR 20030039684 A KR20030039684 A KR 20030039684A KR 100562060 B1 KR100562060 B1 KR 100562060B1
Authority
KR
South Korea
Prior art keywords
metal plate
semiconductor element
resin
solder
semiconductor device
Prior art date
Application number
KR1020030039684A
Other languages
English (en)
Other versions
KR20040049775A (ko
Inventor
나카지마다이
이시다키요시
시카노타케토시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040049775A publication Critical patent/KR20040049775A/ko
Application granted granted Critical
Publication of KR100562060B1 publication Critical patent/KR100562060B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

금속판에 고착되는 반도체소자 바로 아래의 땜납 두께의 안정성을 향상시킬 수 있는 동시에, 금속판과 몰드 수지와의 밀착도를 확보할 수 있는 신뢰성이 높은 수지밀봉형 반도체장치를 제공한다. 반도체소자(2)가 고착되는 금속판(6)의 표면에 있어서 반도체소자 탑재영역(16) 이외의 부분에 복수의 정사각형 오목부(14)를 대략 같은 간격으로 종횡으로 배치하도록 하였다.
반도체, 땜납붙임, 땜납 두께, 밀착도, 오목부

Description

수지밀봉형 반도체장치{RESIN-SEALED SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예 1에 관한 수지밀봉형 반도체장치의 종단면도이다.
도 2는 도 1의 수지밀봉형 반도체장치에 설치된 금속판의 평면도이다.
도 3은 반도체소자를 금속판에 땜납붙일 때의 상태를 나타낸 도 1의 수지밀봉형 반도체장치의 부분 평면도이다.
도 4는 본 발명의 실시예 2에 관한 수지밀봉형 반도체장치에 설치된 금속판의 부분 사시도이다.
도 5는 반도체소자를 금속판에 땜납붙일 때의 상태를 나타낸 도 4의 수지밀봉형 반도체장치의 부분 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
2: 반도체소자 4: 땜납
6, 6A: 금속판 8: 프레임
8a: 프레임 상의 요철 10: 알루미늄 와이어
12: 몰드 수지 14, 14A: 오목부
16: 다이패드 S: 반도체장치
본 발명은, 반도체장치에 관한 것으로, 특히 수지밀봉형의 전력용 반도체장치에 관한 것이다.
종래의 수지밀봉형 반도체장치에 있어서는, 복수의 홈을 갖는 프레임에 반도체소자가 땜납붙임에 의해 고착되어 있으며, 땜납붙임시에 젖어 퍼지는 땜납을 내측의 홈으로 막는 동시에, 그후의 수지밀봉공정에서 부여되는 몰드수지와 프레임의 계면으로부터의 이물질의 침입을 외측의 홈으로 방지하고 있다(예를 들면, 특허문헌 1 참조).
또한, 프레임에 반도체소자를 탑재하는 다이패드를 설치하고, 다이패드에 복수의 오목부를 형성하는 것에 의해 밀봉수지와 프레임과의 밀착도를 향상시키는 동시에, 다이본드의 접착제의 유출을 방지하고 있는 것도 있다(예를 들면, 특허문헌 2 참조).
더구나, 프레임에 설치된 복수의 오목부를 문어항아리 형상으로 하는 것으로, 몰드수지와의 밀착도를 향상시키고, 또한 문어항아리 형상을 2회의 프레스가공으로 형성하는 것에 의해, 비용절감을 도모하도록 한 것도 있다(예를 들면, 특허문헌 3 참조).
[특허문헌 1]
특개평 5-235228호 공보
[특허문헌 2]
특개평 9-92778호 공보
[특허문헌 3]
특개평 7-273270호 공보
그렇지만, 특허문헌 1에 기재된 반도체장치에 있어서는, 홈으로 유입하는 땜납의 양을 일정하게 콘트롤할 수 없기 때문에, 땜납 두께의 안정성을 확보할 수 없다고 하는 문제가 있다.
또한, 특허문헌 2에 기재된 반도체장치에 있어서는, 점도가 저하하는 용융시의 땜납에 관해서는 고려되어 있지 않아, 땜납붙임시, 오목부 이외의 부분을 용융 땜납이 통과하고 버려, 흐름 억제효과가 충분히 발휘되지 않아, 반도체소자의 바로 아래의 땜납량을 엄밀하게 콘트롤할 수 없다고 하는 문제가 있다.
더구나, 특허문헌 3에 기재된 반도체장치에 있어서는, 금형의 형상이 복잡하게 되어, 절삭가공과 같은 저가의 가공방법으로 금형을 제작할 때에 실현할 수 있는 가공부의 협 피치화에는 한계가 있다. 또한, 문어항아리 형상의 오목부의 협 피치화를 추구하면, 방전가공과 같은 고비용의 제조방법이 필요하게 되고, 금형이 고가로 된다고 하는 문제가 있다.
본 발명은, 종래기술이 갖는 이러한 문제점을 감안하여 이루어진 것으로, 비교적 염가인 금형을 사용하여 금속판에 소정의 가공을 행하는 것에 의해, 금속판에 고착되는 반도체소자 바로 아래의 땜납 두께의 안정성을 향상시킬 수 있는 동시에, 금속판과 몰드 수지와의 밀착도를 확보할 수 있는 신뢰성이 높은 수지밀봉형 반도체장치를 제공하는 것을 목적으로 하고 있다.
상기한 목적을 달성하기 위해, 본 발명은, 반도체소자가 금속판에 땜납붙임에 의해 고착된 수지밀봉형 반도체장치에 있어서, 반도체소자가 고착된 금속판의 표면에 있어서 반도체소자 탑재영역(다이패드) 이외의 부분에 복수의 정사각형 오목부가 대략 같은 간격으로 종횡으로 배치되어 있는 것을 특징으로 한다.
[실시예]
이하, 본 발명의 실시예에 관해, 도면을 참조하면서 설명한다.
실시예 1:
도 1은 본 발명의 실시예 1에 관한 수지밀봉형 반도체장치(S)를 나타낸 것으로, 반도체소자(2)는 땜납(4)에 의해 금속판(6)에 고착되어 있다. 반도체소자(2)의 표면전극과 프레임(8)의 전극과는 알루미늄 와이어(10)에 의해 접속되어 배선이 행해지고, 금속판(6)의 일부에는, 프레임(8)이 후술하는 초음파접합에 의해 고착되어 있으며, 전체가 몰드 수지(12)에 의해 밀봉되어 있다.
반도체소자(2)는, 예를 들면 외형 15 mm 모서리의 정사각형 형상으로 형성되 어 있고, 금속판(6)으로서는, 예를 들면 약 3 mm 두께의 Cu가 사용된다. 또한, 땜납(4)으로서는, 예를 들면 Sn을 주성분으로 하는 재료가 사용된다.
도 2는 땜납붙임을 행하기 전의 금속판(6)의 평면도를 나타낸 것으로, 도 2에 도시된 것과 같이, 금속판(6)의 반도체소자(2)의 탑재부 이외의 표면에는, 예를 들면 1변의 길이가 200 ㎛인 정사각형 오목부(딤플)(14)가 종횡으로 소정의 피치(예를 들면, 400 ㎛)로 형성되어 있고, 반도체소자(2)의 탑재부인 다이패드(16)의 영역은 평탄하고, 오목부는 형성되어 있지 않다. 이때, 오목부(14)의 깊이는 대략 일정하다.
여기서, 전술한 프레임(8)이 초음파접합에 의해 고착된 금속판(6)의 일부란, 오목부(14)가 설치된 금속판(6)의 반도체소자 탑재면 바깥의 소정의 위치로서, 프레임(8)의 금속판(6)에의 접합에 초음파접합을 채용한 것은, 이하의 이유에 의한다.
예를 들면, 환경에 미치는 부하를 억제하기 위해 Pb를 포함하지 않는 땜납을 사용하는 경우, 땜납의 융점의 선택 범위는 대략 10℃ 이내로 한정된다. 그 때문에, 반도체소자의 금속판에의 고착과 프레임의 금속판에의 고착의 양쪽을 땜납붙임으로 행하는 경우, 동시에 행할 필요가 생기지만, 이 작업은 대단히 번잡할 뿐만 아니라, 가열시간이 길어진다. 따라서, 땜납붙임 계면에서의 합금반응이 진행하여, 신뢰성을 보증할 수 있는 수명이 짧아지는 등의 문제가 있다.
한편, 초음파접합이란, 땜납 등의 접합재를 사용하지 않는 고상접합의 일종으로, 초음파접합과 같은 고상접합을 프레임의 금속판에의 고착에 채용하면, 땜납 붙임은 반도체소자의 금속판에의 고착의 1회로 끝난다.
초음파접합 등의 고상접합에서는, 모재의 변형이 강고한 접합부를 형성하기 위해 필요하다. 초음파접합의 경우에는, 툴로 프레임을 금속판에 누르고, 하중을 가하면서 초음파진동을 인가하여, 프레임을 소성변형시켜 접합한다. 그렇지만, 금속면이 평탄하면, 프레임을 충분한 접합강도가 나올 때까지 변형시키는데 많은 에너지를 필요로 하여, 프레임을 과대하게 변형시키지 않으면 안정성이 우수하게 접합할 수 없는 경우도 있다. 프레임의 과대변형은 프레임의 강도저하로 이어져, 변형에 의해 가늘어진 부분이 모재의 절반 정도의 강도밖에 없어, 끊어질 우려도 있다.
그래서, 본 발명에 있어서는, 금속판(6)에 선택적으로 딤플가공을 행하는 것으로, 프레임(8)과 금속판(6)의 접합면의 면적이 오목부(14)가 시행된 영역분 만큼 감소할 뿐이 아니라, 오목부(14)를 설치하는 과정에서 프레스가공 또는 코인닝(coining)을 행하는 것으로, 오목부(14)의 주위의 면을 상승시킬 수 있다. 이 때문에, 프레임(8)과 금속판(6)의 접합면은 복수의 돌기가 나란히 형성된 상태로 되어 있어, 접합 개시시의 접촉면적이 작기 때문에, 에너지밀도가 높아져, 접합성이 향상한다. 즉, 프레임(8)에 미치는 에너지량은 작더라도, 접합부에서는 충분한 소성변형이 발생하여, 소정의 접합강도가 부여된다. 프레임(8)에 미치는 에너지량을 감소시키는 것으로, 프레임(8)의 가늘어짐을 최소한으로 억제할 수 있어, 접합안정성이 향상된다.
이때, 도 1에 도시되어 있는 프레임(8) 상의 요철(8a)은, 프레임(8)을 금속 판(6)에 초음파접합할 때에 형성된 것이다.
도 3은 반도체소자(2)를 금속판(6)에 땜납붙일 때의 상태를 나타내고 있다. 도 3에 도시된 것과 같이, 반도체소자(2)의 바로 아래의 땜납(4)은, 반도체소자(2)의 탑재시에 반도체소자(2)보다도 외측으로 젖어 퍼지지만, 대략 같은 간격으로 종횡으로 배치된 오목부(14) 중에서 반도체소자(2)의 끝 가장자리 근방에서 평행하게 배치된 오목부(14)의 끝 가장자리에서 땜납(4)의 젖어 퍼지는 것이 멈추는 동시에, 인접하는 오목부(14) 사이에 있어서도 완만한 R(곡률)을 형성하여 젖어 퍼짐이 억제된다. 또한, 땜납(4)이 진동 등에 의해 오목부(14) 내에 들어 갔다고 하더라도, 각 오목부(14)의 용적은 땜납(4)의 체적에 대해 충분히 작기 때문에, 반도체소자(2)의 바로 아래에 위치하는 땜납(4)의 두께가 대폭적으로 변하는 일은 없다.
이와 같이 땜납 두께의 안정성을 추궁하는 것은 이하의 이유에 의한다.
즉, 금속판의 구성재료인 예를 들면 Cu나 Al은, 반도체소자의 구성재료인 Si과는 선팽창계수에 있어서 크게 달라, 반도체소자 사용시의 온도변화에 따라 땜납이 소성변형하는 만큼의 열응력이 생기고, 땜납 내에 균열이 발생하여, 진전하는 경우가 있다. 특히, 전력용의 반도체장치에서는, 반도체소자로부터의 방열성을 확보하는 것이 중요하고, 땜납 내부에서의 균열진전은 반도체소자로부터의 방열경로의 열저항을 증대하여 버린다.
또한, 땜납 두께가 작은 경우(예를 들면 50 ㎛ 이하), 땜납에 생기는 왜곡량은 커서 균열 진전속도가 빠르게 되는데 대하여, 땜납 두께가 커짐에 따라서 땜납 에 생기는 왜곡은 작아져, 균열 진전속도도 작아진다. 그렇지만, 반도체소자로부터의 방열경로에 있어서, 땜납의 층을 열이 통과할 때의 열저항은 땜납 두께에 비례하여, 땜납 두께가 작을수록 열저항은 작다고 하는 관계가 있다. 예를 들면, 외형 15 mm 모서리의 반도체소자에 있어서, 땜납 두께가 100 ㎛ 증가할 때마다 열저항은 약 0.01℃/W 정도 커진다고 하는 관계가 있어, 예를 들면 열저항이 0.15℃/W 정도의 반도체장치에서는, 땜납 두께가 300 ㎛나 되면, 그것의 열저항은 무시할 수 없는 양이 된다.
이 때문에, 땜납 두께를 예를 들면 50∼300 ㎛의 범위의 소정의 두께로 안정적으로 유지하는 것은, 반도체장치의 수명확보와 열저항의 안정성 확보를 위해 중요하여, 땜납 두께의 변동을 수십 ㎛ 이내로 콘트롤하는 것이 바람직하다.
이때, 몰드 수지에 의해 금속판 및 반도체소자가 밀봉되어 있는 경우에는, 몰드 수지의 선팽창율이 금속판의 선팽창율에 가까운 것을 사용함으로써, 반도체소자의 온도변화에 따른 변형을 억제하는 작용이 발휘된다. 즉, 반도체소자의 표면에, 반도체소자의 선행창율보다도 크고, 금속판의 선팽창율에 매우 가까운 선팽창율을 갖는 몰드 수지가 접착되기 때문에, 온도상승이나 하강에 따르는 반도체소자의 신축이 금속판의 신축에 가까운 것으로 된다. 그 결과, 반도체소자와 금속판과의 사이에 존재하는 땜납의 왜곡량을 작게 할 수 있어, 땜납의 균열 및 그것의 진전을 대폭적으로 억제할 수 있다.
이것의 작용은, 몰드 수지가 금속판 표면과 접착되어 있는 것이 중요하고, 금속판 표면과 몰드 수지 표면이 분리된 상태에서는, 충분한 작용은 발휘할 수 없 다. 따라서, 몰드 수지와 금속판과의 확실한 접착이, 땜납의 균열 진전에 기인하는 불량발생을 방지하기 위해 중요하다.
거꾸로 말하면, 몰드 수지와 금속판의 계면에 있어서는, 몰드 수지와 금속판의 선팽창율차에 의해, 온도변화에 따른 접착계면에서의 전단응력의 발생에 의한 박리가 문제가 된다. 이것을 방지하기 위해서는, 금속판 표면에서의 오목부의 형성이 효과적으로, 접착계면에 수직한 벽면을 형성하는 것에 의해 선팽창율차에 의한 접착계면에 평행한 어긋남의 발생을 억제할 수 있다. 또한, 전단응력은 거리에 비례하기 때문에, 벽면이 좁은 간격으로 배열되어 있는 것이, 전단응력 감소에 유효하다.
전술한 이유에 의해, 본 발명에 관한 반도체장치에 있어서는, 수직벽을 갖는 대략 정사각형의 오목부(14)를 종횡으로 같은 간격으로 배치하고 있는데, 그것의 가공방법에 대해 이하 설명한다.
오목부(14)를 평탄한 금속판 표면에 형성하기 위해서는, 프레스가공을 사용하는 것이 저비용이다. 이 프레스가공에 사용되는 금형을 제작하기 위해서는, 방전가공에 의한 방법과 절삭가공에 의한 방법이 있다. 방전가공 쪽이 비용은 비싸지만, 원하는 형상을 자유롭게 얻을 수 있다고 하는 이점이 있다.
그렇지만, 본 발명과 같이 대략 정사각형의 오목부(14)를 종횡으로 배치하기 위해서는, 절삭가공에 의해 제작한 금형을 사용하는 것에 의해 실현할 수 있다. 즉, 금형의 제작에는, 금형이 되는 기재 표면을 종횡으로 같은 간격으로 회전톱니를 달리게 하면 된다. 회전톱니의 폭에는 제약이 있어, 예를 들면 약 180∼200 ㎛ 폭이, 충분한 가공성이 얻어지는 한계이다. 또한, 금형의 기재 표면에 회전톱니를 달리게 하여 정사각형의 돌기를 남기고 금형을 성형하는 경우, 돌기의 사이즈가 작으면, 오목부 가공시에 파손되는 문제가 있다. 이 문제점을 방지하기 위해서는, 정사각형의 돌기의 사이즈를 크게 하는 것이 필요하여, 200 ㎛ 이상으로 설정함으로써, 충분한 내구성을 얻을 수 있다.
전술한 것과 같이, 본 발명에 있어서는, 금속판(6)의 표면에 다수의 오목부(14)를 형성함으로써 몰드 수지와 금속판과의 계면 박리방지 효과를 높일 수 있도록 하고 있고, 오목부(14)의 형성에는 절삭가공에 의한 저비용의 금형을 사용하고 있다. 또한, 금형의 성형에 있어서는, 내구성을 고려하여, 대략 400 ㎛의 피치로 대략 200 ㎛ 폭의 정사각형 돌기를 종횡으로 같은 간격으로 배열시키도록 하고 있다.
이때, 금속판의 반도체소자가 탑재되는 영역(다이패드 영역)은 평탄하게 가공함으로써, 반도체소자 바로 아래의 땜납 두께를 대략 일정하게 하고 있지만, 원하는 땜납 두께보다도 작은 돌기를, 예를 들면 반도체소자 바로 아래의 코너 부분에 배치시키면, 땜납의 최소두께를 보증할 수 있어, 땜납 두께의 안정성이 향상된다.
실시예 2:
도 4는 본 발명의 실시예 2에 관한 수지밀봉형 반도체장치에 설치된 금속판(6A)의 일부를 나타내고 있고, 다이패드 영역을 제외하는 금속판(6A)의 표면 에, 다수의 8각형 오목부(14A)가 종횡으로 소정의 피치로 형성되어 있다. 각 오목부(14A)는, 실시예 1에 관한 수지밀봉형 반도체장치 S에 설치된 오목부(14)와 동일 형상(위에서 볼 때)이고 깊이가 다른 두개의 오목부를 대각선 방향으로 소정의 길이만큼 오프셋하여 중첩된 형상을 갖고 있다.
이와 같이, 금속판(6A)의 딤플가공으로서는, 실시예 1에 관한 금속판(6)의 성형에 사용되는 제 1 금형과, 이 제 1 금형과 형상이 대략 같지만, 표면에 형성된 정사각형 돌기의 높이가 다른 제 2 금형을 소정량 오프셋시키는 동시에, 제 1 금형및 제 2 금형을 순차로 사용한 2단가공을 채용할 수 있다.
이와 같이, 금속판(6A)의 표면을 2단가공함으로써, 오목부(14A)의 측면의 면적이 증대하는 동시에, 인접하는 오목부(14A) 사이의 간격이 좁아지기 때문에, 몰드 수지와 금속판 사이의 전단응력을 감소하는 효과가 커져, 밀착성이 향상된다.
도 5는 반도체소자(2)를 금속판(6A)에 땜납붙일 때의 상태를 나타낸 것으로, 동 도면에 도시된 것과 같이, 반도체소자 탑재면과 동일평면에 존재하는 오목부(14A)의 간격 W가 종 및 횡방향으로 동일하게 좁게 되고 있어, 프레스가공을 1회 증가하는 것만으로, 땜납의 흐름방지 효과를 크게 할 수 있고, 땜납 두께의 안정성을 더욱 향상시킬 수 있다.
제 1 금형에 대한 제 2 금형의 오프셋량으로서는, 피치의 반 정도가 바람직하며, 제 1 및 제 2 금형을 겹치지 않도록 체크 무늬형태로 배치하면, 제 1 금형에 의한 가공시의 가공경화에 의해, 제 2 금형의 가공시의 가공깊이를 크게 잡을 수 없기 때문에, 전단응력을 저감하기 위한 접착면에 수직한 벽면의 높이가 작아지므 로 바람직하지 않다. 또한, 오프셋량이 작으면, 땜납의 흐름방지나 피치억제의 효과가 작아진다.
본 발명은, 이상 설명한 것과 같이 구성되어 있기 때문에, 이하에 기재된 것과 같은 효과를 발휘한다.
본 발명에 따르면, 반도체소자가 고착된 금속판의 표면에서의 반도체소자 탑재영역 이외의 부분에 복수의 정사각형 오목부를 대략 같은 간격으로 종횡으로 배치하도록 하였기 때문에, 땜납 두께의 안정성을 향상시킬 수 있는 동시에, 금속판과 몰드 수지와의 밀착도를 확보할 수 있어, 신뢰성이 높은 수지밀봉형 반도체장치를 제공할 수 있다.
또한, 복수의 정사각형 오목부는 프레스가공 또는 코인닝에 의해 금속판 표면에 형성할 수 있기 때문에, 염가인 금형을 사용할 수 있어, 수지밀봉형 반도체장치를 저비용으로 제작할 수 있다.

Claims (4)

  1. 반도체소자가 금속판에 땜납붙임에 의해 고착된 수지밀봉형 반도체장치에 있어서,
    상기 반도체소자가 고착된 상기 금속판의 표면에 있어서 반도체소자 탑재영역 이외의 부분에 복수의 정사각형 오목부가 대략 같은 간격으로 종횡으로 배치되고,
    상기 금속판의 상기 오목부가 형성되어 있는 부위에 프레임이 접합된 것을 특징으로 하는 수지밀봉형 반도체장치.
  2. 반도체소자가 금속판에 땜납붙임에 의해 고착된 수지밀봉형 반도체장치에 있어서,
    상기 반도체소자가 고착된 상기 금속판의 표면에 있어서 반도체소자 탑재영역 이외의 부분에 복수의 오목부가 대략 같은 간격으로 종횡으로 배치되고,
    상기 금속판의 상기 오목부가 형성되어 있는 부위에 프레임이 접합되며,
    상기 복수의 오목부의 각각이, 대각선 방향으로 오프셋된 2개의 정사각형 오목부인 것을 특징으로 하는 수지밀봉형 반도체장치.
  3. 제 2항에 있어서,
    상기 2개의 정사각형 오목부의 깊이가 다른 것을 특징으로 하는 수지밀봉형 반도체장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 접합은 고상접합인 것을 특징으로 하는 수지밀봉형 반도체장치.
KR1020030039684A 2002-12-06 2003-06-19 수지밀봉형 반도체장치 KR100562060B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002354812A JP3748849B2 (ja) 2002-12-06 2002-12-06 樹脂封止型半導体装置
JPJP-P-2002-00354812 2002-12-06

Publications (2)

Publication Number Publication Date
KR20040049775A KR20040049775A (ko) 2004-06-12
KR100562060B1 true KR100562060B1 (ko) 2006-03-17

Family

ID=32376182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030039684A KR100562060B1 (ko) 2002-12-06 2003-06-19 수지밀봉형 반도체장치

Country Status (5)

Country Link
US (1) US6753596B1 (ko)
JP (1) JP3748849B2 (ko)
KR (1) KR100562060B1 (ko)
CN (1) CN1331224C (ko)
DE (1) DE10335622B4 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
JP2006114716A (ja) * 2004-10-15 2006-04-27 Mitsubishi Electric Corp 電力用半導体装置
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
CN1956180B (zh) * 2005-03-26 2010-08-04 阎跃军 采用点胶液态树脂封装的电子器件的基片结构
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
CN101383332B (zh) * 2007-09-03 2011-10-26 亿光电子工业股份有限公司 电子元件装置及其制造方法
JP5401242B2 (ja) * 2009-09-30 2014-01-29 新電元工業株式会社 半導体パッケージ及びその製造方法
EP2573810B1 (en) * 2010-05-21 2016-08-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
JP5713032B2 (ja) 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
CN103280540A (zh) * 2013-05-09 2013-09-04 深圳市华星光电技术有限公司 显示装置及其制造方法
JP5854011B2 (ja) 2013-09-06 2016-02-09 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
JP6228490B2 (ja) 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
US9899336B2 (en) 2014-04-04 2018-02-20 Mitsubishi Electric Corporation Semiconductor device
JP6485398B2 (ja) * 2016-04-13 2019-03-20 株式会社デンソー 電子装置及びその製造方法
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
JP6771412B2 (ja) * 2017-03-16 2020-10-21 三菱電機株式会社 半導体装置
KR102459651B1 (ko) * 2017-06-15 2022-10-27 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법
WO2019011654A1 (en) 2017-07-10 2019-01-17 Abb Schweiz Ag POWER SEMICONDUCTOR MODULE WITH ALVEOLES IN A METALLIC LAYER UNDER THE FOOT OF A TERMINAL
JP6895834B2 (ja) 2017-07-21 2021-06-30 三菱電機株式会社 パワーデバイス
CN109413303B (zh) * 2017-08-18 2023-06-30 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具
JP6698186B2 (ja) * 2019-01-29 2020-05-27 ローム株式会社 半導体装置
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ
CN113793839A (zh) * 2021-09-15 2021-12-14 华天科技(南京)有限公司 一种框架类产品锡离子渗入管脚的改善结构及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JP2857648B2 (ja) 1991-02-28 1999-02-17 サンケン電気株式会社 電子部品の製造方法
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
JP3339173B2 (ja) 1994-04-01 2002-10-28 松下電器産業株式会社 リードフレーム及びその製造方法及びそれを用いた半導体装置
JPH0992778A (ja) 1995-09-27 1997-04-04 Mitsui High Tec Inc 半導体装置
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP3669463B2 (ja) * 1997-08-05 2005-07-06 Ｔｄｋ株式会社 樹脂封止表面実装型電子部品
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6376910B1 (en) * 1999-06-23 2002-04-23 International Rectifier Corporation Solder-on back metal for semiconductor die
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002016095A (ja) * 2000-06-29 2002-01-18 Shibaura Mechatronics Corp 樹脂封止型半導体素子用金型
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
US6610924B1 (en) * 2000-07-25 2003-08-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US6753596B1 (en) 2004-06-22
DE10335622B4 (de) 2009-06-04
KR20040049775A (ko) 2004-06-12
JP2004186622A (ja) 2004-07-02
DE10335622A1 (de) 2004-06-24
CN1507043A (zh) 2004-06-23
CN1331224C (zh) 2007-08-08
JP3748849B2 (ja) 2006-02-22
US20040108602A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
KR100562060B1 (ko) 수지밀봉형 반도체장치
US10825758B2 (en) Semiconductor device
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2008529303A (ja) リボンボンディングツール及びリボンディング方法
EP2698817B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5098301B2 (ja) 電力用半導体装置
JP6366723B2 (ja) 半導体装置およびその製造方法
JP5732880B2 (ja) 半導体装置及びその製造方法
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP4612550B2 (ja) パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法
WO2013039099A1 (ja) 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
JP2008016469A (ja) 半導体装置
JPH0823002A (ja) 半導体装置及びその製造方法
JP2000286289A (ja) 金属貼付基板および半導体装置
JP4498966B2 (ja) 金属−セラミックス接合基板
JP7072624B1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
TWI690954B (zh) 電子模組、引線框以及電子模組的製造方法
JP7229384B2 (ja) 半導体装置および半導体装置の製造方法
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JP3146236U (ja) リードフレームおよび半導体装置
JP7090579B2 (ja) 半導体装置およびその製造方法
WO2023171505A1 (ja) 半導体装置及び半導体装置の製造方法
WO2022085192A1 (ja) 半導体装置、半導体装置の製造方法
JP2003068959A (ja) 半導体装置
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 15