WO2015174034A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2015174034A1
WO2015174034A1 PCT/JP2015/002260 JP2015002260W WO2015174034A1 WO 2015174034 A1 WO2015174034 A1 WO 2015174034A1 JP 2015002260 W JP2015002260 W JP 2015002260W WO 2015174034 A1 WO2015174034 A1 WO 2015174034A1
Authority
WO
WIPO (PCT)
Prior art keywords
groove
hole
region
edge
semiconductor device
Prior art date
Application number
PCT/JP2015/002260
Other languages
English (en)
French (fr)
Inventor
貴博 中野
元男 山口
大輔 馬嶋
智 中井
憲二 松田
正徳 近藤
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2015174034A1 publication Critical patent/WO2015174034A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present disclosure relates to a semiconductor device in which a conductive plate on which an electronic element is mounted is covered with a resin portion.
  • Patent Document 1 there is known a lead frame for the purpose of improving adhesion at a contact portion between a lead portion and a sealing resin. A groove and a through hole are formed in the lead portion. When these are covered with the sealing resin, an anchor effect is produced, and the adhesion between the lead portion and the sealing resin is improved.
  • a semiconductor device includes a conductive plate, an electronic element mounted on the first surface of the conductive plate, a conductive member connected to the first surface of the conductive plate, a conductive plate, An electronic element, and a resin portion that integrally covers each of the conductive members.
  • the difference in linear expansion coefficient between the electronic element and the resin part is larger than the difference in linear expansion coefficient between the conductive member and the resin part, and the conductive plate has a resin part due to stress caused by the difference in linear expansion coefficient between the electronic element and the resin part. It has a suppression part which suppresses peeling to the connection area
  • the suppressing portion has a groove formed on the first surface and a through hole that penetrates from the first surface to the second surface of the conductive plate, and the groove and the through hole are connected on the first surface, The space constituted by the grooves and the space constituted by the through holes are continuously connected.
  • the groove and the through hole are connected. Therefore, unlike the configuration in which the groove and the through hole are not connected, the stress concentration between the groove and the through hole is suppressed, and the peeling of the resin portion is suppressed from reaching the connection region. This suppresses a decrease in connection reliability between the conductive plate and the conductive member.
  • the through hole has a higher anchor effect with the resin part than the groove, the effect of suppressing the peeling of the resin part is strong.
  • the through hole has a larger amount of removing the conductive plate than the groove, the formation of the through hole reduces the strength of the conductive plate, which may cause distortion on the first surface. When such distortion occurs on the first surface, it becomes difficult to accurately connect the conductive member to the conductive plate.
  • grooves and through holes are formed in the conductive plate. Therefore, both suppression of peeling of the resin part and suppression of strength reduction of the conductive plate are achieved. Since the groove and the through hole are connected, it is possible to achieve a remarkable effect that the peeling of the resin portion is more effectively prevented from reaching the connection region as compared to the configuration in which the two are not connected. .
  • the through hole is formed in the conductive plate so as to cross the traveling direction from the electronic element toward the connection region. According to this, the peeling of the resin portion that proceeds from the interface to the connection region can be blocked by the through hole.
  • FIG. 1 is a top view illustrating a schematic configuration of a semiconductor device according to a first embodiment.
  • FIG. 2 is a cross-sectional view taken along the line II-II in FIG. It is an enlarged top view of the area
  • FIG. 4 is a sectional view taken along line IV-IV in FIG. 3.
  • It is a top view which shows the comparison structure for demonstrating the effect of the semiconductor device which concerns on 1st Embodiment.
  • FIG. 20 is a cross-sectional view illustrating a configuration in which the suppressing portion illustrated in FIGS. 16 to 19 includes the groove illustrated in FIG. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the modification of a suppression part. It is a top view which shows the
  • FIGS. 1 and FIGS. 3 to 8 The semiconductor device according to the present embodiment will be described with reference to FIGS. 1 and FIGS. 3 to 8, the resin portion is omitted, and FIG. 2 schematically shows the separation of the resin portion. 3 and 5 to 8, the conductive member 30 is omitted and the connection region 15 is indicated by a broken line. 7 and 8 are drawings obtained by processing image data obtained by the ultrasonic flaw detector into a line drawing. In order to clarify a region where peeling has occurred, the region is surrounded by a broken line and hatched.
  • the three directions orthogonal to each other are shown as x direction, y direction, and z direction
  • the plane defined by x direction and y direction is defined by xy plane, y direction and z direction.
  • the plane defined by the yz plane and the plane defined by the z direction and the x direction are denoted by the zx plane.
  • the x direction corresponds to the traveling direction.
  • the x direction also corresponds to the direction connecting the electronic element 20 and the connection region 15 between the conductive member 30 in the lead portion 10, that is, the arrangement direction of the electronic element 20 and the connection region 15.
  • the semiconductor device 100 includes a lead portion 10, an electronic element 20, a conductive member 30, and a resin portion 40.
  • An electronic element 20 and a conductive member 30 are provided on the lead portion 10, and these are covered and protected by the resin portion 40.
  • the lead portion 10 is formed with a restraining portion 50 including a groove 51 and a through hole 52 to be described later.
  • the lead part 10 has an island 11 and a lead 12.
  • the island 11 and the lead 12 are part of a lead frame (not shown) and are initially connected by a connecting portion (not shown). After the lead frame is covered and protected by the resin portion 40 in such a manner that the connecting portion is exposed to the outside, the connecting portion is removed. By doing so, the island 11 and the lead 12 are electrically separated, and the lead portion 10 is formed.
  • the lead part 10 according to the present embodiment is made of Cu.
  • the lead portion 10 includes the first island 13 on which the electronic element 20 is mounted as the island 11, the conductive member 30 is connected, and the second island 14 on which the IGBT 60 is mounted. As shown in FIG. 1, the electronic element 20 and the conductive member 30 are fixed to one surface (first surface) 13 a of the first island 13.
  • the first island 13 corresponds to a conductive plate.
  • the electronic element 20 is formed by forming a control circuit for controlling the IGBT 60 in a semiconductor material such as silicon (Si) or silicon carbide (SiC).
  • the electronic element 20 has a rectangular shape in the xy plane, and is electrically connected to the IGBT 60 via a plurality of wires (not shown). As shown in FIG. 2, the electronic element 20 is mounted (fixed) on the one surface 13 a of the first island 13 via the conductive paste 21.
  • the conductive member 30 is made of a conductive member such as metal, and is a wire made of Cu, Al, Au or the like that electrically connects the IGBT 60 and the first island 13 in this embodiment.
  • one end 30 a of the conductive member 30 is connected to the connection region 15 on the one surface 13 a of the first island 13 through a melting portion 31 formed by melting a part of the conductive member 30.
  • the other end 30 b of the conductive member 30 is connected to the IGBT 60.
  • the linear expansion coefficient difference between the conductive member 30 and the resin portion 40 is smaller than the linear expansion coefficient difference between the electronic element 20 and the resin portion 40.
  • the resin portion 40 integrally covers and protects a part of the lead portion 10, the electronic element 20, the conductive member 30, and the IGBT 60. After the electronic element 20, the conductive member 30, and the IGBT 60 are provided and electrically connected to the above-described lead frame, each of the lead frame, the electronic element 20, the conductive member 30, and the IGBT 60 is formed by the resin portion 40. It is covered and protected integrally. Note that a part used as an external connection terminal in the lead frame is exposed to the outside from the resin portion 40. Specifically, all of the lead portions 10 shown in FIG. 1 are covered and protected by the resin portion 40, and external connection terminals (not shown) are exposed to the outside from the resin portion 40.
  • the difference in linear expansion coefficient between the resin part 40 and the electronic element 20 is larger than the difference in linear expansion coefficient between the resin part 40 and the conductive member 30. Therefore, as described above, the electronic element 20 and the conductive member 30 are respectively covered by the resin portion 40, but the linear expansion is greater at the interface between the resin portion 40 and the electronic element 20 than at the interface between the resin portion 40 and the conductive member 30. The stress due to the coefficient difference is large. Therefore, peeling from the resin part 40 is more likely to occur in the electronic element 20 than in the conductive member 30. Furthermore, as described above, the electronic element 20 is fixed to the first island 13 via the conductive paste 21. When this fixing is performed, the electronic element 20 is placed on the conductive paste 21 in a fluid state. Is done.
  • the shape of the end portion of the conductive paste 21 attached to the electronic element 20 has a meniscus shape, and locally thin portions are formed in the conductive paste 21. Since this locally thin portion has low strength, this portion is easily broken by the stress caused by the above-described difference in linear expansion coefficient, and the resin portion 40 is easily peeled off.
  • a part of the resin part 40 is peeled off, as shown by an arrow A1 in FIG. 2, a shear stress is generated at the bonding interface with the resin part 40, and the peeling proceeds along the bonding surface.
  • the suppression part 50 mentioned above is formed in the 1st island 13 in which the electronic element 20 and the electrically-conductive member 30 are provided.
  • the suppression part 50 suppresses the peeling of the resin part 40 due to the stress caused by the difference in linear expansion coefficient between the electronic element 20 and the resin part 40 from reaching the connection region 15 with the conductive member 30 in the first island 13. is there.
  • the suppressing portion 50 includes a groove 51 formed on the one surface 13 a and a through hole 52 that penetrates from the one surface 13 a to the back surface (second surface) 13 b of the first island 13.
  • the restraining part 50 has a symmetrical shape through a center line (not shown) passing through its geometric center in the xy plane in the x direction, and the connection region 15 is located on the center line.
  • the restraining part 50 restrains the peeling of the lead part 10 and the resin part 40 from reaching the connection region 15 with the conductive member 30 in the lead part 10 due to the anchor effect with the resin part 40 by the groove 51 and the through hole 52.
  • the groove 51 has a shape along the x direction in the xy plane.
  • the groove 51 has a convex shape in the yz plane. More specifically, the groove 51 has a shape that is intermittently deepened in two steps in the yz plane.
  • Such a groove 51 is formed by grinding a predetermined depth from one surface 13a toward the back surface 13b, and further grinding the center of the ground surface generated by this grinding to a predetermined depth. Or after grind
  • channel 51 is formed by grinding the edge part produced by this grinding shallower than before. As shown in FIG.
  • the maximum depth of the groove 51 (the grinding depth from the one surface 13a in the z direction) is t /. 4
  • Such grooves 51 and through holes 52 are formed by pressing or etching the above-described lead frame.
  • the through hole 52 has a shape along the y direction in the xy plane. That is, the shape of the opening end on the one surface 13a of the through hole 52 is a shape extending in the y direction. Although not shown, the shape of the opening end also extends in the y direction on the back surface 13b. Thus, since the through hole 52 has a shape extending in the y direction, the through hole 52 crosses an imaginary straight line extending from the electronic element 20 to the connection region 15 along the x direction. In other words, the through hole 52 crosses the arrangement direction of the electronic element 20 and the connection region 15 along the x direction.
  • one surface 13a of the first island 13 is roughly divided by a through hole 52 into a first region where the electronic element 20 is mounted and a second region where the conductive member 30 is connected.
  • the wall surface which comprises the through-hole 52 is along az direction, and in this embodiment, it is the 1st area
  • the suppressing unit 50 includes a first groove 53 and a second groove 54 that form a shape along the x direction as the groove 51 described above.
  • the first groove 53 has a shape extending from one end of the open end of the one surface 13 a in the through hole 52 to the second region side
  • the second groove 54 is second from the other end of the open end of the one surface 13 a in the through hole 52. It has a shape extending to the region side.
  • the grooves 53, 54 and the through hole 52 are connected by one surface 13 a, and the space formed by the grooves 53, 54 and the space formed by the through hole 52 are continuously connected. ing.
  • connection region 15 is located between the 1st groove
  • the connection region 15 is surrounded on three sides by the through hole 52 and the grooves 53 and 54.
  • the groove 51 and the through hole 52 are connected. Therefore, unlike the configuration in which the groove and the through hole are not connected, the occurrence of stress concentration between the groove 51 and the through hole 52 is suppressed, and at the interface between the electronic element 20 and the resin portion 40. The resulting peeling of the resin portion 40 is suppressed from reaching the connection region 15. Thereby, a decrease in connection reliability between the first island 13 and the conductive member 30 is suppressed.
  • the inventor has verified that the semiconductor device 100 according to the present embodiment has the above-described effects.
  • the present inventor prepared the semiconductor devices 200 and 300 shown in FIG. 5 and FIG. 6 as comparison objects in order to verify the above-described effects.
  • a groove 51 and a through hole 52 are formed in the first island 13 of each of the semiconductor devices 200 and 300, but they are not connected. More specifically, in the semiconductor device 200, the through hole 52 and the groove 51 are separated from each other in the x direction, and in the semiconductor device 300, the edge of the open end of the through hole 52 and the edge of the groove 51 in one surface 13a are in contact with each other.
  • the inventors repeatedly increased and decreased the temperature for these semiconductor devices 100 to 300, and repeatedly generated stress due to the difference in linear expansion coefficient of each material. Then, peeling of the resin part 40 occurred in the hatched region surrounded by the broken line in FIGS. 7 and 8. As described above, the separation from the resin part 40 is more likely to occur in the electronic element 20 than in the conductive member 30, so that the separation from the resin part 40 starts at the electronic element 20 and spreads to the periphery thereof. In the case of the semiconductor device 200 in which the groove 51 and the through hole 52 are not connected as shown in FIG. 7, the separation proceeds to the connection region 15 through the both. On the other hand, as shown in FIG.
  • the separation stops at the suppressing portion 50 and the separation to the connection region 15 is suppressed. .
  • the inventor repeatedly increased and decreased the temperature several times before the peeling up to the connection region 15 shown in FIG. 7 occurred. Even if the temperature was increased and decreased more than three times, the semiconductor device In 100, the connection region 15 did not peel as shown in FIG.
  • the inventor measured the shear stress generated between the groove 51 and the through hole 52, but the shear stress was less than half in the configuration shown in FIG. 8 compared to the configuration shown in FIG. Although illustration of the peeling of the resin portion 40 corresponding to FIG. 6 is omitted, it is expected that the peeling will reach the connection region 15 through the gap 51 and the through hole 52.
  • the through hole 52 is deeper than the groove 51, the anchor effect with the resin part 40 is high, and the effect of suppressing the peeling of the resin part 40 is strong.
  • the through-hole 52 has a larger amount to delete the first island 13 than the groove 51, the strength of the first island 13 is lowered by the formation of the through-hole 52, which may cause distortion on the one surface 13a. When such distortion occurs on the one surface 13a, it is difficult to accurately connect the conductive member 30 to the first island 13.
  • the groove 51 and the through hole 52 are formed in the first island 13. Therefore, both peeling suppression of the resin part 40 and strength reduction suppression of the 1st island 13 are compatible.
  • the groove 51 and the through hole 52 are connected, it is more effectively suppressed that the peeling of the resin portion 40 reaches the connection region 15 as compared with a configuration in which both are not connected. A remarkable effect is exhibited.
  • the through hole 52 has a shape extending in the y direction, and crosses a virtual straight line from the electronic element 20 to the connection region 15 along the x direction. According to this, the peeling of the resin part 40 proceeding from the interface between the electronic element 20 and the resin part 40 to the connection region 15 can be blocked by the through hole 52.
  • the groove 51 has a shape extending in the x direction. Due to restrictions such as pressing and etching, the minimum length of the through hole 52 in the xy plane (the length in the x direction) is about the thickness t of the first island 13, but the xy plane of the groove 51. The minimum length (the length in the y direction) at can be made narrower than the thickness t of the first island 13, for example, as shown in FIG. Therefore, when the groove 51 has a shape extending in the x direction as described above, the formation of the suppressing portion 50 is suppressed from becoming severe in the y direction of the one surface 13a.
  • the first groove 53 has a shape extending from one end of the through hole 52 to the second region side along the x direction
  • the second groove 54 is second from the other end of the through hole 52 along the x direction. It has a shape extending to the region side.
  • the connection region 15 is located between the first groove 53 and the second groove 54 in the y direction, and three of the connection regions 15 are surrounded by the through hole 52 and the grooves 53 and 54. As described above, in this embodiment, unlike the configuration in which the connection region is farther from the through hole than the region between the first groove and the second groove, a part of the periphery of the connection region 15 is surrounded by the suppressing unit 50. ing.
  • the suppression of the peeling of the resin portion 40 reaching the connection region 15 is more effectively suppressed by the suppression portion 50.
  • the first groove 53 extends from one end of the through hole 52
  • the second groove 54 extends from the other end of the through hole 52. Therefore, the region between the first groove 53 and the second groove 54 is wider than the configuration in which the first groove and the second groove extend from the central portion of the through hole. Therefore, when the conductive member 30 is connected between the first groove 53 and the second groove 54, the reduction of the area for connecting the conductive member 30 is suppressed.
  • the first groove 53 extends from one end of the through hole 52
  • the second groove 54 extends from the other end of the through hole 52.
  • connection region 15 is located between the first groove 53 and the second groove 54 in the y direction.
  • the connection region 15 may not be located between the first groove 53 and the second groove 54.
  • the position in the y direction is the distance between the first groove 53 and the second groove 54. A configuration in between is preferable.
  • each of the grooves 53 and 54 is along the x direction.
  • each of the grooves 53 and 54 may not be along the x direction.
  • each of the grooves 53 and 54 can adopt a shape along the y direction, or each of the grooves 53 and 54 can be inclined with respect to the x direction as shown in FIG. You can also
  • the first groove 53 has a shape extending from one end of the through hole 52 to the edge portion 13d, and the second groove 54 is connected to the edge portion 13d from the other end of the through hole 52 in the y direction.
  • the shape extends to the opposite edge 13e.
  • the one surface 13a is completely divided into a first region where the electronic element 20 is mounted and a second region where the conductive member 30 is connected. According to this, it is possible to prevent the peeling of the resin portion 40 generated in the first region from proceeding to the second region where the connection region 15 is located by the through hole 52 and the grooves 53 and 54.
  • the first groove 53 extends from one end of the through hole 52 to the edge portion 13 c
  • the second groove 54 is the other end of the through hole 52.
  • the structure which comprises the shape extended from the edge part 13c to can also be employ
  • the edge 13d corresponds to the first edge
  • the edge 13e corresponds to the second edge.
  • the conductive member 30 is a wire, one end 30 a is connected to the first island 13, and the other end 30 b is connected to the IGBT 60.
  • the conductive member 30 is not limited to the above example, and is appropriately adopted as long as the difference in linear expansion coefficient between the conductive member 30 and the resin portion 40 is smaller than the difference in linear expansion coefficient between the electronic element 20 and the resin portion 40. be able to.
  • a capacitor can be employed as the conductive member 30.
  • one end 30 a of the conductive member 30 is connected to the first island 13 and the other end 30 b is connected to the second island 14.
  • another electronic element such as a resistor may be employed as the conductive member 30.
  • the conductive member 30 is connected only to the first island 13, for example, as shown in FIG.
  • the shape of the groove 51 in the yz plane is a convex shape.
  • the shape of the groove 51 in the yz plane is not limited to the above example, and for example, a triangular shape can be adopted as shown in FIG.
  • the groove 51 has a shape extending in the y direction, and the through holes 55 and 56 each have a shape extending from the groove 51 toward the second region along the x direction.
  • the first through hole 55 extends from one end of the groove 51 to the second region along the x direction
  • the second through hole 56 extends from the other end of the groove 51 along the x direction. It extends into two areas.
  • the first through hole 55 and the second through hole 56 extend from the central portion of the groove 51 (position closer to the center than the end portion of the groove 51).
  • the through holes 55 and 56 respectively extend from the groove 51 to the edges 13d and 13e of the one surface 13a.
  • the first through hole 55 has a shape extending from one end of the groove 51 to the edge portion 13d
  • the second through hole 56 has a shape extending from the other end of the groove 51 to the edge portion 13e.
  • each of the through holes 55 and 56 has a shape along the y direction.
  • each of the through-holes 55 and 56 has comprised the shape inclined with respect to the x direction.
  • the first through hole 55 has a shape extending from one end of the groove 51 to the edge portion 13c, and the second through hole 56 is the other of the groove 51. You may comprise the shape extended from the edge to the edge part 13c.
  • the resin portion 40 is peeled from the electronic element 20 to the connection region 15 along the x direction.
  • the configuration shown in FIGS. It has a shape along the direction. Therefore, the shearing stress generated when the resin portion 40 is peeled along the one surface 13 a is dispersed by the grooves 51. For this reason, the shear stress that proceeds to the connection region 15 is weakened, and the peeling of the resin portion 40 to the connection region 15 beyond the groove 51 is suppressed.
  • the groove 51 having the cross-sectional shape shown in FIG. 15 is illustrated.
  • the lead portion 10 is made of Cu.
  • any metal plate can be adopted as appropriate.
  • the island 11 includes the first island 13 and the second island 14.
  • a configuration in which the island 11 includes only the first island 13 may be employed.
  • control circuit for controlling the IGBT 60 by the electronic element 20 is formed on the semiconductor substrate.
  • the electronic element 20 is not limited to the above example, and may be any semiconductor material such as silicon, and any circuit may be formed there.
  • the suppressing unit 50 has a symmetric shape through the center line passing through the geometric center in the xy plane in the x direction is shown.
  • the suppressing part 50 does not need to have a symmetrical shape with respect to the center line.
  • connection region 15 is located on the center line of the suppressing unit 50 .
  • the connection region 15 may not be located on the center line.
  • the position of the connection region 15 the position in the x direction is closer to the second region than the through hole 52, and the position in the y direction is between the two grooves 53 and 54. I just need it.
  • the wall surface forming the through hole 52 is along the z direction.
  • the penetration direction of the through hole 52 is not limited to the above example, and the wall surface constituting the through hole 52 may be inclined with respect to the z direction.
  • the application of the semiconductor device 100 is not particularly mentioned.
  • the semiconductor device 100 has a remarkable effect that the peeling of the resin part 40 is prevented from reaching the connection region 15 with respect to the temperature change of the surrounding environment. Therefore, the semiconductor device 100 can be applied to, for example, an igniter that is directly attached to a vehicle engine or the like.
  • the number of electronic elements 20 mounted on one surface 13a may be plural.
  • the connection region 15 is located between the two electronic elements 20 as shown in FIGS. 22 to 30, the restraining part 50 is separated from the resin part 40 from the two electronic elements 20.
  • the shape surrounding the connection region 15 is preferable in order to suppress the approach. That is, the suppressing part 50 preferably has a shape surrounding all four sides of the connection region 15. According to this, the first region and the second region are separated by the suppressing unit 50.
  • first through hole 55 and a second through hole 56 respectively, and have a first groove 53 and a second groove 54, respectively.
  • the first groove 53 is divided into two grooves 53a and 53b
  • the second groove 54 is divided into two grooves 54a and 54b.
  • a groove 53a is connected to one end of the first through hole 55
  • a groove 54a is connected to the other end.
  • the groove 53b is connected to one end of the second through hole 56
  • the groove 54b is connected to the other end.
  • the first region and the second region are completely separated by the suppressing unit 50.
  • the first groove 53 extends from one end of the first through hole 55 to one end of the second through hole 56 so as to form a ring and completely divide the first region and the second region.
  • the second groove 54 extends from the other end of the first through hole 55 to the other end of the second through hole 56.
  • each of the through holes 55 and 56 extends along the y direction
  • the first through hole 55 extends while being inclined with respect to the y direction
  • the second through hole 56 extends along the y direction.
  • each of the through holes 55 and 56 extends while being inclined with respect to the y direction, and the suppressing portion 50 forms a parallelogram.
  • the first through hole 55 has a shape extending in the y direction from the edge 13d to the front of the edge 13e
  • the second through hole 56 is formed from the edge 13e to the edge 13d. It has a shape extending along the y direction to the near side.
  • the first groove 53 extends along the x direction from the end of the second through hole 56 on the edge 13d side to the first through hole 55 so as to surround the second region, and the edge of the first through hole 55
  • a second groove 54 extends from the end on the 13e side to the second through hole 56 along the x direction.
  • each of the through holes 55 and 56 is formed on the island 13 so as to cross the x direction from the electronic element 20 toward the connection region 15.
  • at least one of the through holes 55 and 56 has a shape extending along the y direction.
  • the suppression part 50 shown in FIGS. 27-30 is the structure which replaced the through-hole and the groove
  • the description of the configuration of FIGS. 27 to 30 is omitted because of such a correspondence relationship, but in these configurations, the grooves 53 and 54 each cross the x direction from the electronic element 20 toward the connection region 15. Thus, it is formed on the island 13. 27, 28 and 30, in particular, at least one of the grooves 53 and 54 has a shape extending along the y direction.
  • each of the through holes 55 and 56 extends from the connecting end with the groove 51 to the edge portion 13 d can be adopted as the suppressing portion 50.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　導電プレート（１３）と、導電プレートの第１面（１３ａ）に搭載される電子素子（２０）と、第１面に接続される導電部材と、導電プレート、電子素子、および、導電部材を被覆する樹脂部と、を有する半導体装置であって、電子素子と樹脂部との線膨張係数差が導電部材と樹脂部との線膨張係数差よりも大きく、導電プレートには、電子素子と樹脂部との線膨張係数差に起因する応力による樹脂部の剥離が導電プレートにおける導電部材との接続領域（１５）にまで及ぶことを抑制する抑制部（５０）が形成されている。抑制部は、第１面に形成された溝（５１）、および、第１面から第２面まで貫通する貫通孔（５２）を有し、溝と貫通孔とが第１面で連結されることで、溝によって構成される空間と貫通孔が構成する空間とが連続的に連なっている。これにより、導電プレートと導電部材との接続信頼性が低下することを抑制することができる。

Description

半導体装置 関連出願の相互参照
　本出願は、２０１４年５月１３日に出願された日本出願番号２０１４－９９９６３号および２０１４年１１月２１日に出願された日本出願番号２０１４－２３６８６２号に基づくもので、ここにその記載内容を援用する。
　本開示は、電子素子を搭載した導電プレートが樹脂部によって被覆されている半導体装置に関するものである。
　特許文献１に示されるように、リード部と封止用樹脂との接触部分における密着性を向上させることを目的としたリードフレームが知られている。リード部には溝、および、貫通孔が形成されている。これらが封止用樹脂によって被覆されることでアンカー効果が生じ、リード部と封止用樹脂との密着性が向上されている。
特開２００６－１０８３０６号公報
　特許文献１に示されるリードフレームでは、リード部に溝と貫通孔が形成されている。しかしながら溝と貫通孔とはリード部において離れて形成され、連結されていない。本発明者が検証したところ、溝と貫通孔とが連結されていない構成では、リード部における溝と貫通孔との間にて応力集中が生じ、そこからリード部におけるボンディングワイヤの接続されるボンディング領域へと封止用樹脂の剥離が進行することが確認された。したがって特許文献１に記載の構成ではリード部（導電プレート）とボンディングワイヤ（導電部材）との接続信頼性が低下する虞がある。
　本開示は上記問題点に鑑み、導電プレートと導電部材との接続信頼性の低下の抑制された半導体装置を提供することを目的とする。
　本開示の第一の態様によれば、半導体装置は、導電プレートと、導電プレートの第１面に搭載される電子素子と、導電プレートの第１面に接続される導電部材と、導電プレート、電子素子、および、導電部材それぞれを一体的に被覆する樹脂部と、を有する。電子素子と樹脂部との線膨張係数差が導電部材と樹脂部との線膨張係数差よりも大きく、導電プレートは、電子素子と樹脂部との線膨張係数差に起因する応力による樹脂部の剥離が導電プレートにおける導電部材との接続領域にまで及ぶことを抑制する抑制部を有する。抑制部は、第１面に形成された溝、および、第１面から導電プレートの第２面まで貫通する貫通孔を有し、溝と貫通孔とが第１面で連結されることで、溝によって構成される空間と貫通孔によって構成される空間とが連続的に連なっている。
　上記構成によれば、溝と貫通孔とが連結されている。したがって溝と貫通孔とが連結されていない構成とは異なり、溝と貫通孔との間にて応力集中が生じることが抑制され、樹脂部の剥離が接続領域に及ぶことが抑制される。これによって導電プレートと導電部材との接続信頼性の低下が抑制される。
　なお、貫通孔は溝と比べて樹脂部とのアンカー効果が高いために樹脂部の剥離を抑制する効果が強い。しかしながら貫通孔は溝と比べて導電プレートを削除する量が多いので、貫通孔の形成によって導電プレートの強度が低下し、それによって第１面に歪みが生じる虞がある。このような歪みが第１面に生じると、導電プレートに導電部材を正確に接続することが困難になる。これに対して、上記したように導電プレートに溝と貫通孔を形成している。したがって樹脂部の剥離抑制、および、導電プレートの強度低下抑制それぞれが両立される。溝と貫通孔とが連結しているので、両者が連結されていない構成と比べてより効果的に樹脂部の剥離が接続領域に及ぶことが抑制される、という顕著な作用効果が奏される。
　本開示の第二の態様によれば、貫通孔は、電子素子から接続領域へと向かう進行方向に対して横断するように、導電プレートに形成されている。これによれば、界面から接続領域へと進行する樹脂部の剥離を貫通孔によって遮ることができる。
第１実施形態に係る半導体装置の概略構成を示す上面図である。 図１のＩＩ－ＩＩ線に沿う断面図である。 図１の破線で囲まれた領域ＩＩＩの拡大上面図である。 図３のＩＶ－ＩＶ線に沿う断面図である。 第１実施形態に係る半導体装置の作用効果を説明するための比較構成を示す上面図である。 第１実施形態に係る半導体装置の作用効果を説明するための比較構成を示す上面図である。 図５に示す比較構成にて生じる剥離を示す上面図である。 第１実施形態に係る半導体装置にて生じる剥離を示す上面図である。 抑制部の変形例を示す上面図である。 接続領域の位置の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 導電部材の変形例を示す上面図である。 導電部材の変形例を示す上面図である。 溝の変形例を示す断面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 図１６～図１９に示す抑制部が図１５に示す溝を有する構成を示す断面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。 抑制部の変形例を示す上面図である。
　以下、本開示の実施形態を図に基づいて説明する。
（第１実施形態）
　図１～図８に基づいて、本実施形態に係る半導体装置を説明する。図１および図３～図８では樹脂部を省略し、図２では樹脂部の剥離を模式的に示している。また図３および図５～図８においては導電部材３０を省略して接続領域１５を破線で示している。そして図７および図８は超音波探傷装置にて得た画像データを線画に加工した図面であり、剥離の生じた領域を明瞭とするため、その領域を破線で囲むとともにハッチングを入れている。
　以下においては互いに直交の関係にある３方向を、ｘ方向、ｙ方向、ｚ方向と示し、ｘ方向とｙ方向とによって規定される平面をｘ－ｙ平面、ｙ方向とｚ方向とによって規定される平面をｙ－ｚ平面、ｚ方向とｘ方向とによって規定される平面をｚ－ｘ平面と示す。なお、ｘ方向が進行方向に相当する。また、ｘ方向は電子素子２０とリード部１０における導電部材３０との接続領域１５とを結ぶ方向、つまり、電子素子２０と接続領域１５との配列方向にも相当する。
　図１および図２に示すように半導体装置１００は、リード部１０と、電子素子２０と、導電部材３０と、樹脂部４０と、を有する。リード部１０に電子素子２０と導電部材３０とが設けられ、これらが樹脂部４０によって被覆保護されている。そしてリード部１０には後述する溝５１や貫通孔５２から成る抑制部５０が形成されている。
　リード部１０は、アイランド１１と、リード１２と、を有する。アイランド１１とリード１２とはリードフレーム（図示略）の一部であり、当初両者は連結部（図示略）によって連結されている。連結部が外部に露出される態様でリードフレームが樹脂部４０によって被覆保護された後、連結部が除去される。こうすることでアイランド１１とリード１２とが電気的に分離され、リード部１０が形成される。本実施形態に係るリード部１０はＣｕから成る。そしてリード部１０はアイランド１１として電子素子２０が搭載され、導電部材３０が接続される第１アイランド１３と、ＩＧＢＴ６０が搭載される第２アイランド１４と、を有する。図１に示すように第１アイランド１３の一面（第１面）１３ａに電子素子２０と導電部材３０それぞれが固定されている。第１アイランド１３が導電プレートに相当する。
　電子素子２０はシリコン（Ｓｉ）や炭化シリコン（ＳｉＣ）などの半導体材料にＩＧＢＴ６０を制御する制御回路が形成されたものである。電子素子２０はｘ－ｙ平面において矩形を成しており、ＩＧＢＴ６０と複数のワイヤ（図示略）を介して電気的に接続されている。図２に示すように電子素子２０は導電ペースト２１を介して第１アイランド１３の一面１３ａに搭載（固定）されている。
　導電部材３０は金属などの導電性部材から成るものであって、本実施形態ではＩＧＢＴ６０と第１アイランド１３とを電気的に接続する、Ｃｕ，Ａｌ，Ａｕなどから成るワイヤである。図２に示すように導電部材３０の一端３０ａは自身の一部が融解して成る溶融部３１を介して第１アイランド１３の一面１３ａの接続領域１５に接続されている。図１に示すように導電部材３０の他端３０ｂはＩＧＢＴ６０に接続されている。なお、導電部材３０と樹脂部４０との線膨張係数差は電子素子２０と樹脂部４０との線膨張係数差よりも小さくなっている。
　樹脂部４０はリード部１０の一部、電子素子２０、導電部材３０、および、ＩＧＢＴ６０を一体的に被覆保護するものである。上記したリードフレームに電子素子２０、導電部材３０、および、ＩＧＢＴ６０が設けられてそれぞれが電気的に接続された後、リードフレーム、電子素子２０、導電部材３０、および、ＩＧＢＴ６０それぞれが樹脂部４０によって一体的に被覆保護される。なお、リードフレームにおいて外部接続端子として活用される部位は樹脂部４０から外部に露出されている。具体的に言えば、図１に示すリード部１０の全てが樹脂部４０によって被覆保護され、図示しない外部接続端子が樹脂部４０から外部に露出されている。
　樹脂部４０と電子素子２０との線膨張係数差は樹脂部４０と導電部材３０との線膨張係数差よりも大きくなっている。したがって上記したように樹脂部４０によって電子素子２０と導電部材３０はそれぞれ被覆されるが、樹脂部４０と電子素子２０との界面では、樹脂部４０と導電部材３０との界面よりも、線膨張係数差に起因する応力が大きくなっている。そのため樹脂部４０との剥離が導電部材３０よりも電子素子２０において生じ易くなっている。さらに言えば、上記したように導電ペースト２１を介して電子素子２０が第１アイランド１３に固定されるが、この固定を行う際、流動性を有する状態の導電ペースト２１に電子素子２０が載置される。したがって図２に示すように電子素子２０に付着した導電ペースト２１の端部の形状がメニスカス状となり、導電ペースト２１に局所的に厚さの薄い箇所が形成される。この局所的に厚さの薄い箇所は強度が低いため、この部位が上記の線膨張係数差に起因する応力によって壊れ易く、ここから樹脂部４０の剥離が生じ易くもなっている。樹脂部４０の一部が剥離すると、図２に矢印Ａ１で示すように樹脂部４０との接着界面にせん断応力が生じ、剥離がその接着面に沿って進行する。
　このように電子素子２０では樹脂部４０との剥離が生じ易くなっている。これに対して電子素子２０と導電部材３０が設けられる第１アイランド１３には上記した抑制部５０が形成されている。抑制部５０は電子素子２０と樹脂部４０との線膨張係数差に起因する応力による樹脂部４０の剥離が第１アイランド１３における導電部材３０との接続領域１５にまで及ぶことを抑制するものである。図２～図４に示すように抑制部５０は、一面１３ａに形成された溝５１、および、一面１３ａから第１アイランド１３の裏面（第２面）１３ｂまで貫通する貫通孔５２を有する。そして抑制部５０はｘ－ｙ平面における自身の幾何学的中心をｘ方向に貫く中心線（図示略）を介して対称な形状を成し、その中心線上に接続領域１５が位置している。抑制部５０は溝５１および貫通孔５２による樹脂部４０とのアンカー効果によってリード部１０と樹脂部４０との剥離がリード部１０における導電部材３０との接続領域１５まで及ぶことを抑制する。
　図３に示すように溝５１はｘ－ｙ平面においてｘ方向に沿った形状を成している。そして図４に示すように溝５１はｙ－ｚ平面において凸形状を成している。より詳しく言えば、溝５１はｙ－ｚ平面において断続的に２段階に深さの掘られた形状を成している。このような溝５１は一面１３ａから裏面１３ｂに向かって所定深さ研削した後、この研削によって生じた研削面の中央をさらに所定深さ研削することで形成される。若しくは一面１３ａから裏面１３ｂに向かって所定深さ研削した後、この研削によって生じた縁部を先ほどよりも浅めに研削することで溝５１は形成される。図４に示すように第１アイランド１３の厚さ（ｚ方向の長さ）をｔとすると、本実施形態において溝５１の最大深さ（ｚ方向における一面１３ａからの研削深さ）はｔ／４となっている。このような溝５１や貫通孔５２は上記したリードフレームをプレス加工したりエッチング加工したりすることで形成される。
　図３に示すように貫通孔５２はｘ－ｙ平面においてｙ方向に沿った形状を成している。すなわち、貫通孔５２の一面１３ａにおける開口端の形状がｙ方向に延びた形状を成している。そして図示しないが、裏面１３ｂにおいても開口端の形状がｙ方向に延びた形状を成している。このように貫通孔５２がｙ方向に延びた形状を成しているため、貫通孔５２は電子素子２０から接続領域１５へとｘ方向に沿って向かう仮想直線を横断している。言い換えれば、貫通孔５２は、ｘ方向に沿った電子素子２０と接続領域１５との配列方向を横断している。また第１アイランド１３の一面１３ａが、電子素子２０が搭載される第１領域と導電部材３０が接続される第２領域とに貫通孔５２によって概略的に分けられている。なお貫通孔５２を構成する壁面はｚ方向に沿っており、本実施形態において第１領域とは一面１３ａにおいて図３に示す一点鎖線（貫通孔５２の一面１３ａにおける開口端の延びた方向（ｙ方向）に沿う仮想直線）よりも電子素子２０側、第２領域とは接続領域１５側である。
　本実施形態に係る抑制部５０は、上記した溝５１としてｘ方向に沿った形状を成す第１溝５３と第２溝５４を有する。第１溝５３は貫通孔５２における一面１３ａの開口端の一端から第２領域側へと延びた形状を成し、第２溝５４は貫通孔５２における一面１３ａの開口端の他端から第２領域側へと延びた形状を成している。図３および図４に示すように、溝５３，５４と貫通孔５２とが一面１３ａで連結され、溝５３，５４によって構成される空間と貫通孔５２によって構成される空間とが連続的に連なっている。この連続的に連なった空間は樹脂部４０によって満たされ、その壁面に樹脂部４０が接着している。そして図３に破線で囲って示す第１アイランド１３における導電部材３０との電気的な接続領域１５が、ｙ方向において第１溝５３と第２溝５４との間に位置している。このように接続領域１５は貫通孔５２と溝５３，５４とによって四方の内、三方を囲まれている。
　次に、本実施形態に係る半導体装置１００の作用効果を説明する。上記したように溝５１と貫通孔５２とが連結されている。したがって溝と貫通孔とが連結されていない構成とは異なり、溝５１と貫通孔５２との間にて応力集中が生じることが抑制され、電子素子２０と樹脂部４０との間の界面にて生じた樹脂部４０の剥離が接続領域１５に及ぶことが抑制される。これによって第１アイランド１３と導電部材３０との接続信頼性の低下が抑制される。
　本実施形態に係る半導体装置１００が上記した作用効果を奏することは本発明者が検証済みである。本発明者は上記した作用効果を検証するために、比較対象として図５および図６に示す半導体装置２００，３００を用意した。この半導体装置２００，３００それぞれの第１アイランド１３には溝５１と貫通孔５２とが形成されているが、両者は連結されていない。より詳しく言えば、半導体装置２００では貫通孔５２と溝５１とがｘ方向において離れ、半導体装置３００では一面１３ａにおける貫通孔５２の開口端のエッジと溝５１のエッジとが接触している。
　これら半導体装置１００～３００に対して本発明者は温度の上昇と下降を幾度も繰り返し、各材料の線膨張係数差に起因する応力を幾度も発生させた。すると図７および図８において破線で囲ったハッチングの施された領域にて樹脂部４０の剥離が生じた。上記したように樹脂部４０との剥離が導電部材３０よりも電子素子２０において生じ易くなっているため、樹脂部４０との剥離は電子素子２０にて始まり、その周囲へと広がっていく。図７に示すように溝５１と貫通孔５２とが連結されていない半導体装置２００の場合、両者の間を介して接続領域１５へと剥離が進む。これに対して図８に示すように溝５１と貫通孔５２とが連結された半導体装置１００の場合、剥離は抑制部５０にて止まり、接続領域１５へと剥離が及ぶことが抑制されている。本発明者は図７に示す接続領域１５まで及ぶ剥離が生じるまでに幾度も温度の上昇と下降を繰り返したが、その繰り返した回数の３倍以上温度の上昇と下降を繰り返しても、半導体装置１００では図８に示すように接続領域１５に剥離が及ぶことはなかった。また本発明者は溝５１と貫通孔５２との間にて生じるせん断応力を測定したが、図７に示す構成と比べて、図８に示す構成ではせん断応力が半分以下となっていた。なお、図６に対応する樹脂部４０の剥離の図示は省略するが、やはり溝５１と貫通孔５２との間を介して剥離が接続領域１５へと達することが予想される。
　図３および図４に示すように貫通孔５２は溝５１と比べて深いために樹脂部４０とのアンカー効果が高く、樹脂部４０の剥離を抑制する効果が強い。しかしながら貫通孔５２は溝５１と比べて第１アイランド１３を削除する量が多いので、貫通孔５２の形成によって第１アイランド１３の強度が低下し、それによって一面１３ａに歪みが生じる虞がある。このような歪みが一面１３ａに生じると、第１アイランド１３に導電部材３０を正確に接続することが困難になる。これに対して本実施形態では上記したように第１アイランド１３に溝５１と貫通孔５２を形成している。したがって樹脂部４０の剥離抑制、および、第１アイランド１３の強度低下抑制それぞれが両立される。上記したように溝５１と貫通孔５２とが連結しているので、両者が連結されていない構成と比べてより効果的に樹脂部４０の剥離が接続領域１５に及ぶことが抑制される、という顕著な作用効果が奏される。
　貫通孔５２はｙ方向に延びた形状を成し、電子素子２０から接続領域１５へとｘ方向に沿って向かう仮想直線を横断している。これによれば、電子素子２０と樹脂部４０との界面から接続領域１５へと進行する樹脂部４０の剥離を貫通孔５２によって遮ることができる。
　溝５１はｘ方向に延びた形状を成している。プレス加工やエッチング加工などの制約から、貫通孔５２のｘ－ｙ平面における最小長さ（ｘ方向の長さ）は第１アイランド１３の厚さｔ程度となるが、溝５１のｘ－ｙ平面における最小長さ（ｙ方向の長さ）は、例えば図４に示すように第１アイランド１３の厚さｔよりも狭くすることができる。したがって上記したように溝５１がｘ方向に延びた形状を成している場合、一面１３ａのｙ方向において、抑制部５０の形成が厳しくなることが抑制される。
　第１溝５３は、ｘ方向に沿って貫通孔５２の一端から第２領域側へと延びた形状を成し、第２溝５４は、ｘ方向に沿って貫通孔５２の他端から第２領域側へと延びた形状を成している。そして接続領域１５がｙ方向において第１溝５３と第２溝５４との間に位置し、接続領域１５の四方の内の三方が貫通孔５２と溝５３，５４とによって囲まれている。このように本実施形態では、接続領域が第１溝と第２溝との間の領域よりも貫通孔から離れた構成とは異なり、接続領域１５の周囲の一部が抑制部５０によって囲まれている。そのため、樹脂部４０の剥離が接続領域１５に及ぶことが抑制部５０によってより効果的に抑制される。さらに言えば、第１溝５３は貫通孔５２の一端から延び、第２溝５４は貫通孔５２の他端から延びている。そのため第１溝と第２溝とが貫通孔の中央部から延びる構成と比べて、第１溝５３と第２溝５４との間の領域が広くなる。したがって第１溝５３と第２溝５４との間に導電部材３０を接続する場合、導電部材３０を接続するための面積の低減が抑制される。
　以上、本開示の実施形態について説明したが、本開示は上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。なお以下においては抑制部５０、接続領域１５、および、導電部材３０に関わる変形例については、その段落の冒頭に（変形例）という記載を番号を付けて記載する。
　（変形例１）
　上記実施形態では第１溝５３が貫通孔５２の一端から延び、第２溝５４が貫通孔５２の他端から延びる例を示した。しかしながら例えば図９に示すように第１溝５３と第２溝５４とが貫通孔５２の中央部から延びた形状を採用することもできる。
　（変形例２）
　上記実施形態では接続領域１５がｙ方向において第１溝５３と第２溝５４との間に位置する例を示した。しかしながら例えば図１０に示すように接続領域１５が第１溝５３と第２溝５４との間に位置しなくとも良い。ただし図１０に示すように接続領域１５は、ｘ方向において溝５３，５４それぞれよりも貫通孔５２よりも離れていたとしても、ｙ方向の位置としては第１溝５３と第２溝５４との間である構成が好ましい。
　（変形例３）
　上記実施形態では図３に示すように溝５３，５４が一面１３ａにおけるｙ方向に沿う第２領域側の縁部１３ｃの手前まで延びた形状を成す例を示した。これとは異なり、図１１および図１２に示すように、溝５３，５４それぞれが貫通孔５２から一面１３ａのｘ方向に沿う縁部１３ｄ，１３ｅまで延びた構成を採用することもできる。これによれば、貫通孔５２と溝５３，５４それぞれによって、電子素子２０と樹脂部４０との界面から接続領域１５へと進行する樹脂部４０の剥離を遮ることができる。
　上記実施形態では溝５３，５４それぞれがｘ方向に沿う例を示した。しかしながら溝５３，５４それぞれはｘ方向に沿っていなくとも良い。例えば図１１に示すように、溝５３，５４それぞれがｙ方向に沿った形状を採用することもできるし、図１２に示すように溝５３，５４それぞれがｘ方向に対して傾斜した形状を採用することもできる。
　図１１および図１２に示す構成では、第１溝５３は貫通孔５２の一端から縁部１３ｄまで延びた形状を成し、第２溝５４は貫通孔５２の他端から縁部１３ｄとｙ方向で対向する縁部１３ｅまで延びた形状を成している。これによって一面１３ａが電子素子２０の搭載される第１領域と導電部材３０の接続される第２領域とに完全に分断される。これによれば、第１領域にて発生した樹脂部４０の剥離が接続領域１５の位置する第２領域へと進行することを貫通孔５２と溝５３，５４によって遮ることができる。なお図示しないが、溝５３，５４それぞれがｘ方向に沿う場合、第１溝５３が貫通孔５２の一端から縁部１３ｃまで延びた形状を成し、第２溝５４が貫通孔５２の他端から縁部１３ｃまで延びた形状を成す構成を採用することもできる。これによれば、第１領域にて発生した樹脂部４０の剥離が接続領域１５へと進行することを貫通孔５２と溝５３，５４によって遮ることができる。上記の場合、縁部１３ｄが第１縁部に相当し、縁部１３ｅが第２縁部に相当する。
　（変形例４）
　上記実施形態では導電部材３０がワイヤであって、一端３０ａが第１アイランド１３に接続され、他端３０ｂがＩＧＢＴ６０に接続される例を示した。しかしながら導電部材３０としては上記例に限定されず、導電部材３０と樹脂部４０との線膨張係数差が電子素子２０と樹脂部４０との線膨張係数差よりも小さいものであれば適宜採用することができる。例えば導電部材３０としてコンデンサを採用することができる。この場合例えば図１３に示すように導電部材３０の一端３０ａが第１アイランド１３に接続され、他端３０ｂが第２アイランド１４に接続される。さらに例示すれば、導電部材３０として抵抗などの他の電子素子を採用することもできる。この場合、導電部材３０は例えば図１４に示すように第１アイランド１３のみに接続される。
　上記実施形態では溝５１のｙ－ｚ平面における形状が凸形状を成している例を示した。しかしながら溝５１のｙ－ｚ平面における形状としては上記例に限定されず、例えば図１５に示すように三角形状を採用することもできる。
　（変形例５）
　上記実施形態では抑制部５０が１つの貫通孔５２と２つの溝５３，５４を有する例を示した。しかしながらこれとは異なり、図１６～図１９に示すように抑制部５０が２つの貫通孔５５，５６と１つの溝５１を有する構成を採用することもできる。図１６に示す抑制部５０は図３に示す抑制部５０に対して貫通孔と溝とを交換した構成であり、図１７に示す抑制部５０は図９に示す抑制部５０に対して貫通孔と溝とを交換した構成である。そして図１８に示す抑制部５０は図１１に示す抑制部５０に対して貫通孔と溝とを交換した構成であり、図１９に示す抑制部５０は図１２に示す抑制部５０に対して貫通孔と溝とを交換した構成である。このような対応関係にあるためにその構成の説明は簡略化するが、図１６～図１９に示す抑制部５０は以下の構成となっている。
　図１６および図１７に示す抑制部５０において、溝５１はｙ方向に延びた形状を成し、貫通孔５５，５６はそれぞれｘ方向に沿って溝５１から第２領域の方へと延びた形状を成している。図１６に示す抑制部５０では、第１貫通孔５５がｘ方向に沿って溝５１の一端から第２領域へと延び、第２貫通孔５６がｘ方向に沿って溝５１の他端から第２領域へと延びている。そして図１７に示す抑制部５０では、第１貫通孔５５と第２貫通孔５６とが溝５１の中央部（溝５１の端部よりも中央寄りの位置）から延びている。
　図１８および図１９に示す抑制部５０において、貫通孔５５，５６それぞれが溝５１から一面１３ａの縁部１３ｄ，１３ｅまで延びている。そして第１貫通孔５５が溝５１の一端から縁部１３ｄまで延びた形状を成し、第２貫通孔５６は溝５１の他端から縁部１３ｅまで延びた形状を成している。図１８に示す抑制部５０では、貫通孔５５，５６それぞれがｙ方向に沿った形状を成している。そして図１９に示す抑制部５０では、貫通孔５５，５６それぞれがｘ方向に対して傾斜した形状を成している。なお図示しないが、貫通孔５５，５６それぞれがｘ方向に沿う場合、第１貫通孔５５が溝５１の一端から縁部１３ｃまで延びた形状を成し、第２貫通孔５６が溝５１の他端から縁部１３ｃまで延びた形状を成しても良い。
　なお、図２０に矢印Ａ２で示すようにｘ方向に沿って電子素子２０から接続領域１５へと樹脂部４０の剥離が進行するが、図１６～図１９に示す構成の場合、溝５１はｙ方向に沿った形状を成している。したがって一面１３ａに沿って進む樹脂部４０の剥離の際に生じるせん断応力が溝５１によって分散される。このために接続領域１５へと進むせん断応力が弱まり、溝５１を越えて接続領域１５へと樹脂部４０の剥離が進むことが抑制される。なお、図２０では溝５１として図１５に示す断面形状を有するものを図示している。
　上記実施形態ではリード部１０がＣｕから成る例を示した。しかしながらリード部１０の形成材料としては金属プレートであれば適宜採用することができる。
　上記実施形態ではアイランド１１として第１アイランド１３と第２アイランド１４を有する例を示した。しかしながらアイランド１１が第１アイランド１３のみを有する構成を採用することもできる。
　上記実施形態では電子素子２０がＩＧＢＴ６０を制御する制御回路が半導体基板に形成されたものである例を示した。しかしながら電子素子２０としては上記例に限定されず、シリコンなどの半導体材料から成るものであればよく、そこに如何様な回路が形成されてもよい。
　上記実施形態では抑制部５０がｘ－ｙ平面における幾何学的中心をｘ方向に貫く中心線を介して対称な形状を成している例を示した。しかしながら抑制部５０は中心線を介して対称な形状を成していなくとも良い。
　上記実施形態では抑制部５０の中心線上に接続領域１５が位置する例を示した。しかしながら接続領域１５は中心線上に位置していなくとも良い。例えば図３で示す構成の場合、接続領域１５の位置としては、ｘ方向における位置が貫通孔５２よりも第２領域側であり、且つ、ｙ方向における位置が２つの溝５３，５４の間であれば良い。
　上記実施形態では貫通孔５２を構成する壁面がｚ方向に沿っている例を示した。しかしながら貫通孔５２の貫通方向としては上記例に限定されず、貫通孔５２を構成する壁面がｚ方向に対して傾斜していても良い。
　上記実施形態では第１アイランド１３に電子素子２０と導電部材３０の２つが設けられる例を示した。しかしながら第１アイランド１３にはこれらの他に、例えばチップ抵抗が搭載されていても良い。
　上記実施形態では特に半導体装置１００の用途について言及していなかった。しかしながら上記したように周りの環境の温度変化に対して樹脂部４０の剥離が接続領域１５へと及ぶことが抑制される、という顕著な作用効果を半導体装置１００は奏する。そのため、半導体装置１００を例えば車両のエンジンなどに直付けされるイグナイタなどに適用することができる。
　（変形例６）
　上記実施形態では１つの電子素子２０が一面１３ａに搭載（固定）された例を示した。しかしながら図２１に示すように一面１３ａに搭載される電子素子２０の数としては複数であってもよい。そして例えば図２２～図３０に示すように２つの電子素子２０の間に接続領域１５が位置する場合、抑制部５０としてはこれら２つの電子素子２０からの樹脂部４０との剥離が接続領域１５に迫るのを抑制するべく、接続領域１５を囲む形状が好ましい。すなわち、抑制部５０は接続領域１５の四方の全てを囲む形状が好ましい。これによれば抑制部５０によって第１領域と第２領域とが分けられる。
　図２２～図３０に示す抑制部５０はそれぞれ、第１貫通孔５５と第２貫通孔５６を有し、第１溝５３と第２溝５４を有している。図２２では第１溝５３が２つの溝５３ａ，５３ｂに分けられ、第２溝５４は２つの溝５４ａ，５４ｂに分けられている。そして第１貫通孔５５の一端に溝５３ａが連結され、他端に溝５４ａが連結されている。同様にして第２貫通孔５６の一端に溝５３ｂが連結され、他端に溝５４ｂが連結されている。
　そして図２３～図３０では抑制部５０によって第１領域と第２領域とが完全に分断されている。図２３～図２５では環状を成して第１領域と第２領域とを完全に分断するように、第１貫通孔５５の一端から第２貫通孔５６の一端へと第１溝５３が延び、第１貫通孔５５の他端から第２貫通孔５６の他端へと第２溝５４が延びている。図２３では貫通孔５５，５６それぞれがｙ方向に沿って延び、図２４では第１貫通孔５５がｙ方向に対して傾斜して延び第２貫通孔５６がｙ方向に沿って延びている。また図２５では貫通孔５５，５６それぞれがｙ方向に対して傾斜して延び、抑制部５０が平行四辺形を成している。これに対して図２６では、第１貫通孔５５は縁部１３ｄから縁部１３ｅの手前までｙ方向に沿って延びた形状を成し、第２貫通孔５６は縁部１３ｅから縁部１３ｄの手前までｙ方向に沿って延びた形状を成している。そして第２領域を囲むように、第２貫通孔５６の縁部１３ｄ側の端部から第１貫通孔５５へと第１溝５３がｘ方向に沿って延び、第１貫通孔５５の縁部１３ｅ側の端部から第２貫通孔５６へと第２溝５４がｘ方向に沿って延びている。以上示したように図２３～図２６では貫通孔５５，５６それぞれが電子素子２０から接続領域１５へと向かうｘ方向に対して横断するようにアイランド１３に形成されている。特に図２３，２４，２６では貫通孔５５，５６の少なくとも一方がｙ方向に沿って延びた形状を成している。
　なお図２７～図３０に示す抑制部５０は図２３～図２６に示す抑制部５０に対して貫通孔と溝とを交換した構成である。このような対応関係にあるために図２７～図３０の構成の説明を省略するが、これらの構成では溝５３，５４それぞれが電子素子２０から接続領域１５へと向かうｘ方向に対して横断するように、アイランド１３に形成されている。特に図２７，２８，３０では溝５３，５４の少なくとも一方がｙ方向に沿って延びた形状を成している。
　図３１に示すように、抑制部５０としては溝５１との連結端から貫通孔５５，５６それぞれが縁部１３ｄまで延びた形状を採用することもできる。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (18)

  1. 　導電プレート（１３）と、
    　前記導電プレートの第１面（１３ａ）に搭載される電子素子（２０）と、
    　前記導電プレートの前記第１面に接続される導電部材（３０）と、
    　前記導電プレート、前記電子素子、および、前記導電部材それぞれを一体的に被覆する樹脂部（４０）と、を有する半導体装置であって、
    　前記電子素子と前記樹脂部との線膨張係数差が前記導電部材と前記樹脂部との線膨張係数差よりも大きく、
    　前記導電プレートには、前記電子素子と前記樹脂部との線膨張係数差に起因する応力による前記樹脂部の剥離が前記導電プレートにおける前記導電部材との接続領域（１５）にまで及ぶことを抑制する抑制部（５０）が形成されており、
    　前記抑制部は、前記第１面に形成された溝（５１）、および、前記第１面から前記導電プレートの第２面（１３ｂ）まで貫通する貫通孔（５２）を有し、
    　前記溝と前記貫通孔とが前記第１面で連結されることで、前記溝によって構成される空間と前記貫通孔によって構成される空間とが連続的に連なっている半導体装置。
  2. 　前記貫通孔は、前記電子素子から前記接続領域へと向かう進行方向に対して横断するように、前記導電プレートに形成されている請求項１に記載の半導体装置。
  3. 　前記第１面は前記貫通孔によって前記電子素子が搭載される第１領域と前記導電部材が接続される第２領域とに分けられており、
    　前記溝は、前記進行方向に沿って前記貫通孔から前記第２領域の方へと延びた形状を成している請求項２に記載の半導体装置。
  4. 　前記抑制部は、前記溝として第１溝（５３）と第２溝（５４）を有しており、
    　前記第１溝は、前記進行方向に沿って前記貫通孔の一端から前記第２領域の方へと延びた形状を成し、
    　前記第２溝は、前記進行方向に沿って前記貫通孔の他端から前記第２領域の方へと延びた形状を成しており、
    　前記接続領域は前記第１溝と前記第２溝との間に位置している請求項３に記載の半導体装置。
  5. 　前記溝は前記貫通孔から前記第１面の縁部（１３ｄ，１３ｅ）まで延びた形状を成している請求項２に記載の半導体装置。
  6. 　前記抑制部は、前記溝として第１溝（５３）と第２溝（５４）を有しており、
    　前記第１溝は、前記貫通孔の一端から前記第１面における前記進行方向に沿う第１縁部（１３ｄ）まで延びた形状を成し、
    　前記第２溝は、前記貫通孔の他端から前記第１面における前記第１縁部と対向する第２縁部（１３ｅ）まで延びた形状を成しており、
    　前記第１面は前記抑制部によって前記電子素子が搭載される第１領域と前記導電部材が接続される第２領域とに分断されている請求項５に記載の半導体装置。
  7. 　前記溝（５１）は、前記電子素子から前記接続領域へと向かう進行方向に対して横断するように、前記導電プレートに形成されている請求項１に記載の半導体装置。
  8. 　前記第１面は前記溝によって前記電子素子が搭載される第１領域と前記導電部材が接続される第２領域とに分けられており、
    　前記貫通孔（５２）は、前記進行方向に沿って前記溝から前記第２領域の方へと延びた形状を成している請求項７に記載の半導体装置。
  9. 　前記抑制部は、前記貫通孔として第１貫通孔（５５）と第２貫通孔（５６）を有しており、
    　前記第１貫通孔は、前記進行方向に沿って前記溝の一端から前記第２領域の方へと延びた形状を成し、
    　前記第２貫通孔は、前記進行方向に沿って前記溝の他端から前記第２領域の方へと延びた形状を成しており、
    　前記接続領域は前記第１貫通孔と前記第２貫通孔との間に位置している請求項８に記載の半導体装置。
  10. 　前記貫通孔は前記溝から前記第１面の縁部（１３ｄ，１３ｅ）まで延びた形状を成している請求項７に記載の半導体装置。
  11. 　前記抑制部は、前記貫通孔として第１貫通孔（５５）と第２貫通孔（５６）を有しており、
    　前記第１貫通孔は、前記溝の一端から前記第１面における前記進行方向に沿う第１縁部（１３ｄ）まで延びた形状を成し、
    　前記第２貫通孔は、前記溝の他端から前記第１面における前記第１縁部と対向する第２縁部（１３ｅ）まで延びた形状を成しており、
    　前記第１面は前記抑制部によって前記電子素子が搭載される第１領域と前記導電部材が接続される第２領域とに分断されている請求項１０に記載の半導体装置。
  12. 　前記第１面は前記貫通孔と前記溝とによって前記電子素子が搭載される第１領域と前記導電部材が接続される第２領域とに分けられており、
    　前記第２領域は前記貫通孔と前記溝とによって囲まれている請求項１に記載の半導体装置。
  13. 　前記抑制部は、前記貫通孔として第１貫通孔（５５）と第２貫通孔（５６）を有し、前記溝として第１溝（５３）と第２溝（５４）を有しており、
    　環状を成して前記第１領域と前記第２領域とを分断するように、前記第１貫通孔の一端から前記第２貫通孔の一端へと前記第１溝が延び、前記第１貫通孔の他端から前記第２貫通孔の他端へと前記第２溝が延びている請求項１２に記載の半導体装置。
  14. 　前記第１貫通孔および前記第２貫通孔の少なくとも一方、若しくは、前記第１溝および前記第２溝の少なくとも一方は、前記電子素子から前記接続領域へと向かう進行方向に対して横断するように、前記導電プレートに形成されている請求項１３に記載の半導体装置。
  15. 　前記抑制部は、前記貫通孔として第１貫通孔（５５）と第２貫通孔（５６）を有し、前記溝として第１溝（５３）と第２溝（５４）を有しており、
    　前記第１貫通孔は、前記第１面における前記電子素子から前記接続領域へと向かう進行方向に沿う第１縁部（１３ｄ）から、前記第１面における前記第１縁部と対向する第２縁部（１３ｅ）の手前まで延びた形状を成し、前記第２貫通孔は、前記第２縁部から前記第１縁部の手前まで延びた形状を成しており、
    　前記第２領域を囲むように、前記第２貫通孔の前記第１縁部側の端部から前記第１貫通孔へと前記第１溝が延び、前記第１貫通孔の前記第２縁部側の端部から前記第２貫通孔へと前記第２溝が延びている請求項１２に記載の半導体装置。
  16. 　前記抑制部は、前記貫通孔として第１貫通孔（５５）と第２貫通孔（５６）を有し、前記溝として第１溝（５３）と第２溝（５４）を有しており、
    　前記第１溝は、前記第１面における前記電子素子から前記接続領域へと向かう進行方向に沿う第１縁部（１３ｄ）から、前記第１面における前記第１縁部と対向する第２縁部（１３ｅ）の手前まで延びた形状を成し、前記第２溝は、前記第２縁部から前記第１縁部の手前まで延びた形状を成しており、
    　前記第２領域を囲むように、前記第２溝の前記第１縁部側の端部から前記第１溝へと前記第１貫通孔が延び、前記第１溝の前記第２縁部側の端部から前記第２溝へと前記第２貫通孔が延びている請求項１２に記載の半導体装置。
  17. 　前記溝と前記貫通孔によって構成され連続的に連なっている前記空間は前記樹脂部によって充填されている請求項１ないし１６のいずれか一項に記載の半導体装置。
  18. 　前記電子素子から前記接続領域へと向かう進行方向は、前記電子素子と前記接続領域との配列方向に相当する請求項２～４、６～９、１１、１４～１６のいずれか一項に記載の半導体装置。
PCT/JP2015/002260 2014-05-13 2015-04-27 半導体装置 WO2015174034A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-099963 2014-05-13
JP2014099963 2014-05-13
JP2014236862A JP2015233114A (ja) 2014-05-13 2014-11-21 半導体装置
JP2014-236862 2014-11-21

Publications (1)

Publication Number Publication Date
WO2015174034A1 true WO2015174034A1 (ja) 2015-11-19

Family

ID=54479586

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/002260 WO2015174034A1 (ja) 2014-05-13 2015-04-27 半導体装置

Country Status (2)

Country Link
JP (1) JP2015233114A (ja)
WO (1) WO2015174034A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JPH11163238A (ja) * 1997-11-21 1999-06-18 Nec Corp 半導体装置
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002314030A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509835B2 (ja) * 1996-06-13 2004-03-22 サンケン電気株式会社 樹脂封止型電子部品の金属支持板の製造方法
JP2002016206A (ja) * 2000-06-28 2002-01-18 Rohm Co Ltd 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP4305310B2 (ja) * 2004-07-15 2009-07-29 株式会社デンソー 半導体装置
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
JP2006294998A (ja) * 2005-04-13 2006-10-26 Rohm Co Ltd 半導体装置及びリードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JPH11163238A (ja) * 1997-11-21 1999-06-18 Nec Corp 半導体装置
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002314030A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2015233114A (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
US10349512B2 (en) High-frequency module
TWI552235B (zh) Semiconductor device, semiconductor device manufacturing method
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2010225620A (ja) 回路モジュール
US11695388B2 (en) Elastic wave device
TWI546907B (zh) Semiconductor device and manufacturing method thereof
JP6250429B2 (ja) 半導体装置およびその製造方法
JP2012507157A5 (ja)
JP2006310630A (ja) 光半導体装置、及び光半導体装置製造方法
KR102047899B1 (ko) 기판 어댑터를 제조하기 위한 방법, 기판 어댑터, 및 반도체 소자와 접촉시키기 위한 방법
TW201340261A (zh) 半導體裝置及其製造方法
US10504867B2 (en) Semiconductor device having a bonding pad
US20110215462A1 (en) Semiconductor device and manufacturing method thereof
WO2015174034A1 (ja) 半導体装置
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
US20190287919A1 (en) Semiconductor device
US8836150B2 (en) Semiconductor device
TWI719006B (zh) 半導體裝置
US9526172B2 (en) Wiring substrate
JP6252412B2 (ja) 半導体装置
JP5872320B2 (ja) 半導体装置
JP2019009340A (ja) イグナイタ
JP6621679B2 (ja) オーディオ信号処理装置およびオーディオ信号処理装置の製造方法
JP2006351892A (ja) 半導体集積回路装置
JP5914243B2 (ja) 回路モジュールの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15793406

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15793406

Country of ref document: EP

Kind code of ref document: A1