JP5872320B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5872320B2
JP5872320B2 JP2012038596A JP2012038596A JP5872320B2 JP 5872320 B2 JP5872320 B2 JP 5872320B2 JP 2012038596 A JP2012038596 A JP 2012038596A JP 2012038596 A JP2012038596 A JP 2012038596A JP 5872320 B2 JP5872320 B2 JP 5872320B2
Authority
JP
Japan
Prior art keywords
island
resin package
lead
groove
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012038596A
Other languages
English (en)
Other versions
JP2013175551A (ja
Inventor
清志 三田
清志 三田
祐二 梅谷
祐二 梅谷
俊哉 奥津
俊哉 奥津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2012038596A priority Critical patent/JP5872320B2/ja
Publication of JP2013175551A publication Critical patent/JP2013175551A/ja
Application granted granted Critical
Publication of JP5872320B2 publication Critical patent/JP5872320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、プリフォーム材がアイランド上から流れ出すことを防止する半導体装置に関する。
従来の半導体装置の一実施例として、下記の構造が知られている。
図5(A)は、リードフレーム31を示すが、プリフォーム材32が、リードフレーム31のアイランド部33上面に塗布される。複数のアース用のリード端子34が、アイランド部33と一体に形成され、複数のリード端子35が、アイランド部33の近傍に離間して形成される。そして、アイランド部33近傍のリード端子34には、アイランド部33側へと隆起する隆起部36が形成される。
図5(B)は、樹脂モールド後のリードフレーム31を示すが、アイランド部33上面には、半導体チップ37がプリフォーム材32により固定され、半導体チップ37とリード端子35とは金属線38により電気的に接続される。そして、一点鎖線にて示す樹脂パッケージ39は、アイランド部33、リード端子34、35等を含むように形成される。このとき、隆起部36により、プリフォーム材32が、アイランド部33側からリード端子34側へと流れ出さない構造となる(例えば、特許文献1参照。)。
また、従来の回路装置の一実施例として、下記の構造が知られている。
図6(A)は、樹脂モールド後の回路装置41を示すが、回路装置41の樹脂パッケージ42は、例えば、ダイシングにより切断され、樹脂パッケージ42の4つの側面43は、切断面となる。そして、樹脂パッケージ42の側面43からはリード44が露出する。
図6(B)は、樹脂パッケージ42の裏面45側からの斜視図を示すが、その裏面45には、アイランド46及びリード44が露出する。そして、アイランド46は、裏面45の中央領域に配置され、リード44はアイランド46を囲むように配置される(例えば、特許文献2参照。)。
特開2004−200561号公報(第4−5頁、第4−5図) 特開2009−188149号公報(第4−5頁、第1−2図)
図5(A)に示すリードフレーム31は、アイランド部33近傍のリード端子34に隆起部36を有することで、半導体チップ37をアイランド部33に固着する際に、プリフォーム材32が、リード端子34側へと流れ出すことを防止する。しかしながら、隆起部36は、切削刃物によりリード端子34の一部を切り削ぐことで形成されるため、リード端子34間のピッチが狭いパターン配置では、その加工が困難であるという問題がある。また、図6(B)に示す回路装置41のように、リード44が、アイランド46周囲の狭い領域に密集して配置され、そのリード44の長さが短い構造では、リード44に対して図5の隆起部36を形成することが難しいという問題がある。つまり、図5に示す隆起部36の構造を採用するためには、リードフレーム31のパターン配置やパッケージサイズ等が制約されるという問題もある。
また、図6(A)に示すように、樹脂パッケージ42では、その小型化に伴い、アイランド46とリード44の離間距離も最小幅に設計され、流れ出したプリフォーム材(図示せず)によりリード44同士がショートし易く、あるいは、アイランド46とリード44とがショートし易いという問題がある。更に、微細型の樹脂パッケージ内に、半導体チップを複数配置する場合には、アイランドの配置を工夫する必要性が生じる。そして、例えば、アイランドが、樹脂パッケージの側面側に配置される場合には、樹脂パッケージ外部へとプリフォーム材が流れ出す恐れがあるという問題もある。また、アイランドと樹脂パッケージの境界面から水分が浸入し易くなる恐れや、剥離が発生し易くなる恐れがあるという問題もある。
前述した各事情に鑑みて成されたものであり、本発明の半導体装置は、アイランドと、前記アイランドの近傍に配置されるリードと、前記アイランドの一主面上に固着材を介して配置される半導体チップと、前記アイランド、前記リード及び前記半導体チップを被覆する樹脂封止体とを有し、前記アイランドの一主面側には、少なくとも前記半導体チップの固着領域と前記樹脂封止体の一側面との間に溝が形成され、前記溝は、前記アイランドの一主面と対向する他の主面まで貫通しない溝であり、前記アイランドは前記樹脂封止体の一側面から露出し、前記半導体チップの端部は、前記樹脂封止体の一側面から露出する前記リードの前記樹脂封止体内側の端部よりも前記樹脂封止体の一側面側へと配置されることを特徴とする。
本発明では、半導体チップの固着領域の外側のアイランドに、アイランドを貫通しない溝が形成されることで、プリフォーム材が、アイランドから流出することが防止される。
また、本発明では、アイランドに溝が配置されることで、樹脂パッケージの近傍まで半導体チップを配置することが実現され、更に、アイランドを介して樹脂パッケージ内への水分の浸入を防止し、剥離も防止できる。
また、本発明では、樹脂パッケージの側面から露出するアイランドの形状が、リード形状となることで、ダイシングブレードの片減りが防止される。
また、本発明では、樹脂パッケージの側面から露出するアイランドが、リード端子として用いることができる。
また、本発明では、アイランドに溝が配置されることで、1パッケージ内に複数の半導体チップが効率的に配置される。
本発明の実施の形態における半導体装置を説明するための(A)斜視図、(B)平面図である。 本発明の実施の形態における半導体装置を説明するための(A)平面図、(B)平面図である。 本発明の実施の形態における半導体装置を説明するための(A)断面図、(B)断面図である。 本発明の実施の形態における半導体装置を説明するための平面図である。 従来の実施の形態における半導体装置を説明するための(A)斜視図、(B)斜視図である。 従来の実施の形態における半導体装置を説明するための(A)斜視図、(B)斜視図である。
以下に、本発明の実施の形態である半導体装置について説明する。図1(A)は、半導体装置の表面側からの斜視図である。図1(B)は、半導体装置の内部構造を説明するための平面図である。図2(A)及び(B)は、アイランド上に半導体チップを固着する状況を説明する平面図である。図3(A)は、図1(B)に示すA−A線方向の断面図である。図3(B)は、図1(B)に示すB−B線方向の断面図である。図4は、ダイシング領域を説明するための平面図である。尚、図1(B)の平面図は、実際には樹脂パッケージの樹脂により見えない構造であるが、その内部構造を図示している。
図1(A)に示す如く、半導体装置1は、例えば、MAP(Matrix Array Packaging metod)型の樹脂パッケージ2から成る。リードフレームの複数の搭載部を一括して封止した後、ダイシングにより個片化するため、樹脂パッケージ2の側面3、4から複数のリード5が露出する。そして、露出するリード5は、樹脂パッケージ2の側面3、4とほぼ同一面を形成する。詳細は後述するが、樹脂パッケージ2の側面3からは、アイランド9(図1(B)参照)の先端領域6が露出し、その先端領域6は、例えば、リード5と同等な間隔にて区分して露出する。
図1(B)の一点鎖線19は、樹脂パッケージ2の外形を示し、樹脂パッケージ2内には、2つのアイランド9、10が配置され、アイランド9、10は、樹脂パッケージ2の中央領域にて離間する。
アイランド9は、紙面Y軸方向では、リード5に挟まれるように、樹脂パッケージ2の中央領域に配置される。一方、紙面X軸方向では、アイランド9の先端領域6が、樹脂パッケージ2の側面3から露出するように配置される。そして、半導体チップ11は、例えば、パワー系のディスクリート型の半導体チップであり、Agペースト、半田等のプリフォーム材20(図2(A)参照)によりアイランド9上に固着される。
図示したように、アイランド9には、半導体チップ11の外周側の側辺に沿って溝13、14、15が形成される。溝13〜15は、アイランド9を貫通しない程度の深さであり、プリフォーム材20が、アイランド9外部へと流れ出すことを防止する。尚、アイランド9には、少なくとも樹脂パッケージ2の側面3近傍の溝13が配置されていれば良く、任意の設計変更が可能である。
アイランド10は、紙面Y軸方向及び紙面X軸方向においても、その周囲にリード5またはアイランド9が配置され、アイランド10は、樹脂パッケージ2から露出しない構造である。そして、半導体チップ12は、半導体チップ11を制御するためのLSI素子が内蔵された半導体チップであり、プリフォーム材によりアイランド10上に固着される。
複数のリード5は、樹脂パッケージ2の側面3、4、7、8に露出するように、アイランド9、10の周囲に配置される。そして、吊りリード16、17が、アイランド9、10のコーナー部から樹脂パッケージ2のコーナー部へと延在するように配置される。図示したように、金属細線18により、半導体チップ11、12間や半導体チップ11、12とリード5間が電気的に接続される。
図2(A)は、アイランド9上にプリフォーム材20が塗布された状態を示し、点線21にて表示した領域が、半導体チップ11の固着領域である。そして、アイランド9の先端領域6は、樹脂パッケージ2(一点鎖線19にて表示)の側面3から露出し、先端領域6近傍のアイランド9には、樹脂パッケージ2の側面3に沿って溝13が形成される。溝13は、半導体チップ11の固着領域よりも広い領域に渡り配置される。
また、先端領域6側のアイランド9には、溝13よりも外側に凹部22が形成され、凹部22はアイランド9を貫通して形成される。詳細は図4を用いて後述するが、凹部22間の離間距離L1は、リード5間の離間距離と同じ距離、あるいは、それに近い距離とすることで、ダイシングブレードの片減りが防止される。
図2(B)は、アイランド9上に半導体チップ11が固着された状況を示す。
リード5とアイランド9とがショートしない構造とするため、パターン設計上、両者間の離間距離L2は、一定の距離が必要となる。そして、二点鎖線23は、リード5が露出し、その内側にアイランド9が配置される構造の場合における仮想のアイランドの外周端部の位置を示す。
図示したように、本実施の形態では、アイランド9は、樹脂パッケージ2の側面3側まで配置され、半導体チップ11は、二点鎖線23よりも側面3側まで配置される。例えば、半導体チップ11の端部が、リード5の長さよりも樹脂パッケージ2の側面3に近い位置に配置されることも可能である。この構造により、リード5の配置領域が、アイランド9の配置領域として利用でき、樹脂パッケージ2サイズの増大を抑えつつ、1つの樹脂パッケージ2内に2つの半導体チップ11、12(図1(B)参照)を内蔵することが実現される。
その一方、半導体チップ11の固着領域が、リード5の配置ラインまで配置され、樹脂パッケージ2の側面3に近づくことで、プリフォーム材20が、側面3から流れ出すという問題も考えられる。特に、プリフォーム材20の塗布箇所が、側面3側へとずれた場合には、側面3側へと流れるプリフォーム材20の量も多くなる。例えば、本来であれば、リード5の配置領域となるアイランド9の領域に溝13が配置されることで、プリフォーム材20は、溝13内へと流れ込み、樹脂パッケージ2の側面3側へと流れ出すことが防止される。
図3(A)は、樹脂パッケージ2のA−A線方向(図1(B)参照)の断面を示すが、半導体チップ11は、アイランド9上にプリフォーム材20により固着され、半導体チップ12は、アイランド10上にプリフォーム材20により固着される。
アイランド9等が形成されるフレームとしては、一般には銅を主材料とするフレームやFeを主材料とするフレームが用いられる。フレームの厚みは、例えば、200μmである。そして、アイランド9の表面側から、例えば、エッチング加工することで、溝13が形成され、溝13は、100〜150μmの深さを有し、アイランド9の裏面側まで貫通しない凹部となる。この構造により、アイランド9の裏面は、樹脂パッケージ2の裏面から露出する構造であるが、溝13内に流れ込んだプリフォーム材20が、樹脂パッケージ2の裏面側から流れ出すことが防止される。
また、アイランド9が樹脂パッケージ2の側面3から中央領域まで配置される構造のため、丸印24に示す樹脂パッケージ2とアイランド9との境界領域から樹脂パッケージ2内へと水分が浸入し易いという問題が考えられる。また、両者2、9の境界面から剥離が発生し、同様に、樹脂パッケージ2内へと剥離が進行し易い問題が考えられる。
しかしながら、樹脂パッケージ2の樹脂が、溝13内を充填することで、水分は、溝13内を経路とするため、アイランド9の固着領域側まで浸入し難い構造となる。また、樹脂パッケージ2が、溝13内へと食い込むことで、アンカー効果が得られ、剥離し難い構造となる。
尚、溝13により、半導体チップ11がアイランド9の紙面左側へと配置され、半導体チップ11の端部が半導体チップ12端部及びアイランド10の端部から離間されることで、アイランド9、10間の離間距離L3が、縮小された場合でも、半導体チップ11、12同士がショートし難い構造となる。また、アイランド10側のアイランド9に上記した溝を形成する場合でも良い。また、半導体チップ11の周囲に環状の上記溝が配置される場合でも良い。
図3(B)は、樹脂パッケージ2のB−B線方向(図1(B)参照)の断面を示すが、アイランド9には、半導体チップ11の両側に溝14、15が形成される。溝14、15は、溝13の構造と同様であり、アイランド9の裏面側まで貫通しない凹部となる。そして、溝14、15内に樹脂パッケージ2の樹脂が充填されることで、アンカー効果も得られる。尚、アイランド9とリード5間の離間距離L4、L5は、パターン設計上必要とされる距離であり、例えば、溝14、15を形成しない構造でも良く、この場合には、溝14、15の形成領域分だけアイランド9の幅を狭めることができ、樹脂パッケージ2の小型化が実現される。
図4は、リードフレームの各搭載部間のダイシング領域を示し、一点鎖線19は、各樹脂パッケージ2の外周端部のラインである。
ダイシング領域26、27は、各搭載部間を格子状(紙面X軸方向及び紙面Y軸方向)に配置される。ダイシング領域26、27には、リード5、アイランド9及び吊りリード16、17の端部側が配置され、樹脂パッケージ2の切断工程の際に、リード5等も樹脂と一緒に切断される。
図示したように、ダイシング領域27周辺のアイランド9には、複数の貫通孔28が形成されることで、ダイシング領域27のアイランド9は、リード5幅の複数の領域に区分される。つまり、アイランド9の加工形状が、ダイシング領域27を介して対峙する隣の搭載部のリード5と同じ形状となる。このフレーム構造に対して、ダイシング領域26、27をダイシングし、左右のダイシング面積を等しくすることで、ダイシングブレードの片減りが防止される。
尚、本実施の形態では、アイランド9の先端領域6が樹脂パッケージ2の側面3から露出させるが、特に、端子として用いない場合について説明したが、この場合に限定するものではない。例えば、側面3から露出するアイランド9の先端領域6が、GND用の端子として用いられる場合でもよい。
また、樹脂パッケージ2内に2つのアイランド9、10が配置される場合について説明したが、この場合に限定するものではない。例えば、樹脂パッケージ2内に1つのアイランドが配置され、そのアイランドの一部が樹脂パッケージの側面から露出する場合にも、上述した溝13の構造を採用することができる。同様に、樹脂パッケージ2内に3つ以上のアイランドが配置される場合にも、樹脂パッケージの側面から露出するアイランドに対して、上述した溝13の構造を採用することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
1 半導体装置
2 樹脂パッケージ
3 側面
5 リード
6 アイランドの端部領域
9 アイランド
11 半導体チップ
13 溝
20 プリフォーム材
22 凹部
26 ダイシング領域
28 貫通孔

Claims (4)

  1. アイランドと、
    前記アイランドの近傍に配置されるリードと、
    前記アイランドの一主面上に固着材を介して配置される半導体チップと、
    前記アイランド、前記リード及び前記半導体チップを被覆する樹脂封止体とを有し、
    前記アイランドの一主面側には、少なくとも前記半導体チップの固着領域と前記樹脂封止体の一側面との間に溝が形成され、前記溝は、前記アイランドの一主面と対向する他の主面まで貫通しない溝であり、前記アイランドは前記樹脂封止体の一側面から露出し、
    前記半導体チップの端部は、前記樹脂封止体の一側面から露出する前記リードの前記樹脂封止体内側の端部よりも前記樹脂封止体の一側面側へと配置されることを特徴とする半導体装置。
  2. 前記溝よりも前記樹脂封止体の一側面側の前記アイランドは、前記一側面に対して凹凸形状に加工されることを特徴とする請求項1に記載の半導体装置。
  3. 前記凹凸形状に加工され、前記樹脂封止体の一側面から露出するアイランドは、リードとして用いられることを特徴とする請求項2に記載の半導体装置。
  4. 前記アイランドは、それぞれ分離した複数の搭載領域に区分され、前記樹脂封止体の側面から露出する前記搭載領域には、前記溝が形成されることを特徴とする請求項2または請求項3に記載の半導体装置。
JP2012038596A 2012-02-24 2012-02-24 半導体装置 Active JP5872320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012038596A JP5872320B2 (ja) 2012-02-24 2012-02-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012038596A JP5872320B2 (ja) 2012-02-24 2012-02-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2013175551A JP2013175551A (ja) 2013-09-05
JP5872320B2 true JP5872320B2 (ja) 2016-03-01

Family

ID=49268223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012038596A Active JP5872320B2 (ja) 2012-02-24 2012-02-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5872320B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6228490B2 (ja) * 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985048U (ja) * 1972-11-10 1974-07-23
JPS6052635U (ja) * 1983-09-20 1985-04-13 大日本印刷株式会社 リ−ドフレ−ム
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP2004200561A (ja) * 2002-12-20 2004-07-15 Rohm Co Ltd 電子部品用リードフレーム
JP2011199148A (ja) * 2010-03-23 2011-10-06 Sanken Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2013175551A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US6608366B1 (en) Lead frame with plated end leads
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP5953703B2 (ja) リードフレームおよび半導体装置
JP2009140962A (ja) 半導体装置およびその製造方法
JP6260593B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP5732895B2 (ja) 半導体装置の製造方法及び半導体装置
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2013161903A (ja) 半導体装置およびその製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP3994095B2 (ja) 面実装型電子部品
JP2016127067A (ja) 半導体装置の製造方法
US9972561B2 (en) QFN package with grooved leads
KR20110102199A (ko) 반도체 장치 및 그 제조 방법
CN105702657A (zh) 用于表面贴装半导体器件的改进的封装及其制造方法
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
JP2007036013A (ja) 回路装置およびその製造方法
JP5457762B2 (ja) 回路装置及びその製造方法
JP5872320B2 (ja) 半導体装置
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
WO2014203477A1 (ja) 電子装置およびその製造方法
JP6337207B2 (ja) 半導体装置の製造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150911

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160113

R150 Certificate of patent or registration of utility model

Ref document number: 5872320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250