KR20110102199A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20110102199A KR20110102199A KR1020110020109A KR20110020109A KR20110102199A KR 20110102199 A KR20110102199 A KR 20110102199A KR 1020110020109 A KR1020110020109 A KR 1020110020109A KR 20110020109 A KR20110020109 A KR 20110020109A KR 20110102199 A KR20110102199 A KR 20110102199A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- heat sink
- board
- cutting
- blade
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005520 cutting process Methods 0.000 claims abstract description 151
- 239000011347 resin Substances 0.000 claims abstract description 88
- 229920005989 resin Polymers 0.000 claims abstract description 88
- 238000005538 encapsulation Methods 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000006073 displacement reaction Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000010330 laser marking Methods 0.000 description 6
- 239000006061 abrasive grain Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Abstract
수지 봉지체가 배선 기판 보드, 반도체 칩들, 방열판, 및 봉지 수지를 포함하는, 반도체 장치들을 제조하는 방법이 제공된다. 그 방법은, 제 1 방열판 절단 라인을 따라 제 1 방향으로 판 절단 블레이드에 의해 방열판을 절단함으로써; 판 절단 블레이드에 의한 제 1 방향으로의 절단 후에, 제 2 방열판 절단 라인을 따라 제 2 방향으로 판 절단 블레이드에 의해 방열판을 절단함으로써; 그리고, 제 1 방향 및 제 2 방향으로 제 1 배선 기판 보드 절단 라인 및 제 2 배선 기판 보드 절단 라인을 따라 기판 보드 절단 블레이드에 의해 배선 기판 보드 및 봉지 수지를 각각 절단함으로써 달성된다. 제 2 방열판 절단 라인 및 제 2 배선 기판 보드 절단 라인은, 제 1 방향 및 제 2 방향에 직교하는 제 3 방향에서의 위치에서 서로 대응한다. 제 1 방열판 절단 라인은 제 1 배선 기판 보드 절단 라인으로부터 제 2 방향의 반대 방향으로 미리 설정된 변위량 만큼 변위된다.
Description
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 일 타입으로서, BGA (Ball Grid Array) 타입의 반도체 장치가 알려져 있다. 이 타입의 반도체 장치에는 배선 기판, 반도체 칩, 와이어들, 봉지 수지, 방열기 (heat radiator) (또한, "히트 스프레더 (heat spreader)" 라고도 지칭됨), 및 볼-형상 전극들의 그룹이 제공된다.
MAP (Mold Array Package) 타입의 반도체 장치를 제조하는 방법이 알려져 있다. 이 타입에서, 배선 기판의 전면 (front surface) 상에 반도체 칩이 탑재된다. 배선 기판의 전면 상에서 와이어 본딩이 수행되어, 와이어들에 의해 배선 기판과 반도체 칩이 전기적으로 접속된다. 반도체 칩 위에 방열기가 배선 기판의 전면을 대면하도록 배열된다. 배선 기판과 방열기 사이에 봉지 수지가 주입된다. 봉지 수지가 경화되는 경우에, 배선 기판과 방열기 사이의 봉지 수지로 반도체 칩 및 와이어들이 봉지되는 수지 봉지체가 형성된다. 배선 구조의 배면 상에 볼-형상 전극들의 그룹이 형성된다.
그 후, 수지 봉지체는 원반 형상 블레이드에 의해 배선 기판의 배면 측으로부터 절단된다. 수지 봉지체를 매트릭스 형상으로 절단함으로써, 복수의 반도체 장치들이 획득된다.
특허 문헌 1 (JP H11-214596A) 은 MAP 타입의 반도체 타입에 관한 기술을 개시하는 기술로서 예시된다. 또한, 특허 문헌 2 (JP 2006-294832A) 에서, 방열기를 형성하는 방법에 관한 기술이 개시된다. 특허 문헌 3 (JP 2003-249512A) 에서, 원반 형상 블레이드를 사용하여, 수지 봉지체가 전체적으로 절단되는 것이 설명된다. 또한, 특허 문헌 4 (JP 2000-183218 A), 특허 문헌 5 (JP 2003-37236 A), 및 특허 문헌 6 (JP H04-307961A) 에서, 절단 기술이 개시되어 있다.
그러나, 수지 봉지체가 블레이드에 의해 배선 기판 측으로부터 한번에 절단되는 경우에, 방열기 (예컨대, 구리로 이루어짐) 가 부드럽고 전성 (malleable) 이 있기 때문에, 절단 단부 섹션 (section) 에서 버 (burr) 가 형성된다. 버가 도전성이므로, 버 또는 박리된 버의 파편이 반도체 장치에 부착된 실장 보드 상에 반도체 장치가 탑재되는 경우에, 전극들 사이 또는 실장 보드의 배선들 사이에서 쇼트 (short) 회로가 형성될 가능성이 있다. 따라서, 버의 돌출을 억제할 필요가 있다.
본 발명은 반도체 장치 및 반도체 장치들을 제조하는 방법을 제공하며, 여기서 버의 돌출이 억제된다.
본 발명의 양태에서, 반도체 장치들을 제조하는 방법에 제공되며, 그 방법에서, 수지 봉지체는, 배선 기판 보드, 배선 기판 보드 상에 탑재된 반도체 칩들, 반도체 칩들 위에 배열된 방열판, 및 방열판과 배선 기판 보드 사이에 제공된 봉지 수지를 포함한다. 그 방법은, 방열판을 제 1 방열판 절단 라인을 따라 제 1 방향으로 판 절단 블레이드에 의해 절단하는 단계; 방열판을 제 1 방향으로 판 절단 블레이드에 의해 절단하는 단계 후에, 방열판을 제 1 방열판 절단 라인에 직교하는 제 2 방열판 절단 라인을 따라 제 1 방향에 직교하는 제 2 방향으로 판 절단 블레이드에 의해 절단하는 단계; 및 수지 봉지체를 반도체 장치들로 분할하기 위해, 제 1 배선 기판 보드 절단 라인 및 제 2 배선 기판 보드 절단 라인을 따라 제 1 방향 및 상기 제 2 방향으로 각각 배선 기판 보드 및 봉지 수지를 기판 보드 절단 블레이드에 의해 절단하는 단계에 의해 달성되며, 반도체 장치들의 각각은, 배선 기판, 배선 기판 상에 탑재된 반도체 칩, 반도체 칩 및 배선 기판을 덮도록 제공된 봉지 수지, 및 방열기를 포함한다. 제 2 방열판 절단 라인 및 제 2 배선 기판 보드 절단 라인은, 상기 제 1 방향 및 상기 제 2 방향에 직교하는 제 3 방향에서의 위치에서 서로 대응한다. 제 1 방열판 절단 라인은 제 1 배선 기판 보드 절단 라인으로부터 제 2 방향의 반대 방향으로 미리 설정된 변위량 만큼 변위된다.
본 발명의 다른 양태에서, 반도체 장치는, 배선 기판의 전면 상에 탑재된 반도체 칩; 반도체 칩 위에 배열된 방열기; 및 방열기와 배선 기판 사이에 제공된 봉지 수지를 포함한다. 방열기의 중심은 배선 기판의 중심으로부터 미리 결정된 방향으로 미리 설정된 변위량만큼 변위된다.
본 발명에 따르면, 방열판이 절단되는 경우에, 방열기의 버가 배선 기판의 위치보다 돌출하는 것을 방지하는 한편, 방열기로부터 배선 기판을 향하는 방향으로 연장하는 방열기의 버, 및 배선 기판으로부터 방열기를 향하는 방향으로 연장하는 방열기의 버를 억제하는 것이 가능하다.
도 1은 본 발명의 실시형태에 따른 반도체 장치의 구성 (configuration) 을 도시하는 단면도.
도 2는 본 발명의 실시형태에 따른 반도체 장치를 제조하는 방법을 도시하는 흐름도.
도 3a는 본 발명의 실시형태에 따른 제조 방법에서의 배선 기판 보드의 평면도.
도 3b는 본 발명의 실시형태에 따른 제조 방법에서의 배선 기판 보드 및 반도체 칩들의 단면도.
도 3c는 본 발명의 실시형태에 따른 제조 방법에서의 배선 기판 보드, 반도체 칩들, 및 본딩 와이어들의 단면도.
도 3d는 본 발명의 실시형태에 따른 제조 방법에서의 수지 봉지체의 단면도.
도 3e는 본 발명의 실시형태에 따른 제조 방법에서의 방열판의 평면도.
도 3f는 본 발명의 실시형태에 따른 제조 방법에서의 제 1 방향 (X) 및 제 2 방향 (Y) 으로 방열판을 절단할 시의 수지 봉지체의 평면도.
도 3g는 본 발명의 실시형태에 따른 제조 방법에서의 제 2 방향 (Y) 으로 방열판을 절단할 시의 수지 봉지체의 단면도.
도 3h는 본 발명의 실시형태에 따른 제조 방법에서의 수지 봉지체 및 볼-형상 전극들의 그룹의 단면도.
도 3i는 본 발명의 실시형태에 따른 제조 방법에서의 제 2 방향 (Y) 으로 배선 기판 보드를 절단할 시의 수지 봉지체 및 볼-형상 전극들의 그룹의 단면도.
도 3j는 본 발명의 실시형태에 따른 제조 방법에서의, 배선 기판, 반도체 칩, 본딩 와이어들, 봉지 수지, 방열기, 및 볼-형상 전극들의 그룹을 포함하는 반도체 장치의 단면도.
도 3k는 도 3f에서 도시된 버의 근방을 도시하는 확대도.
도 4a는 본 발명에 대한 비교예에서의 수지 봉지체의 단면도.
도 4b는 비교예에서의 제 1 방향 (X) 및 제 2 방향 (Y) 으로 방열판을 절단할 시의 수지 봉지체의 평면도.
도 4c는 비교예에서의 제 2 방향 (Y) 으로 방열판을 절단할 시에 보이는 수지 봉지체의 단면도.
도 4d는 비교예에서의 수지 봉지체 및 볼-형상 전극들의 그룹의 단면도.
도 4e는 비교예에서의 배선 기판의 제 2 방향 (Y) 으로 배선 기판을 절단할 시의 수지 봉지체 및 볼-형상 전극들의 단면도.
도 4f는 비교예에서의 반도체 장치의 투시단면도.
도 2는 본 발명의 실시형태에 따른 반도체 장치를 제조하는 방법을 도시하는 흐름도.
도 3a는 본 발명의 실시형태에 따른 제조 방법에서의 배선 기판 보드의 평면도.
도 3b는 본 발명의 실시형태에 따른 제조 방법에서의 배선 기판 보드 및 반도체 칩들의 단면도.
도 3c는 본 발명의 실시형태에 따른 제조 방법에서의 배선 기판 보드, 반도체 칩들, 및 본딩 와이어들의 단면도.
도 3d는 본 발명의 실시형태에 따른 제조 방법에서의 수지 봉지체의 단면도.
도 3e는 본 발명의 실시형태에 따른 제조 방법에서의 방열판의 평면도.
도 3f는 본 발명의 실시형태에 따른 제조 방법에서의 제 1 방향 (X) 및 제 2 방향 (Y) 으로 방열판을 절단할 시의 수지 봉지체의 평면도.
도 3g는 본 발명의 실시형태에 따른 제조 방법에서의 제 2 방향 (Y) 으로 방열판을 절단할 시의 수지 봉지체의 단면도.
도 3h는 본 발명의 실시형태에 따른 제조 방법에서의 수지 봉지체 및 볼-형상 전극들의 그룹의 단면도.
도 3i는 본 발명의 실시형태에 따른 제조 방법에서의 제 2 방향 (Y) 으로 배선 기판 보드를 절단할 시의 수지 봉지체 및 볼-형상 전극들의 그룹의 단면도.
도 3j는 본 발명의 실시형태에 따른 제조 방법에서의, 배선 기판, 반도체 칩, 본딩 와이어들, 봉지 수지, 방열기, 및 볼-형상 전극들의 그룹을 포함하는 반도체 장치의 단면도.
도 3k는 도 3f에서 도시된 버의 근방을 도시하는 확대도.
도 4a는 본 발명에 대한 비교예에서의 수지 봉지체의 단면도.
도 4b는 비교예에서의 제 1 방향 (X) 및 제 2 방향 (Y) 으로 방열판을 절단할 시의 수지 봉지체의 평면도.
도 4c는 비교예에서의 제 2 방향 (Y) 으로 방열판을 절단할 시에 보이는 수지 봉지체의 단면도.
도 4d는 비교예에서의 수지 봉지체 및 볼-형상 전극들의 그룹의 단면도.
도 4e는 비교예에서의 배선 기판의 제 2 방향 (Y) 으로 배선 기판을 절단할 시의 수지 봉지체 및 볼-형상 전극들의 단면도.
도 4f는 비교예에서의 반도체 장치의 투시단면도.
본 발명의 상기 및 다른 목적들, 이점들, 및 특징들은 첨부 도면들과 함께 취해진 특정 실시형태들의 다음의 설명으로부터 더 명백하게 될 것이다.
이하, 본 발명에 따른 반도체 장치가 첨부된 도면들을 참조하여 상세히 아래에서 설명될 것이다.
도 1은 본 발명의 실시형태에 따른 반도체 장치의 구조를 도시하는 단면도이다. 본 발명의 실시형태에 따른 반도체 장치는 배선 기판 (1), 반도체 칩 (2), 본딩 와이어들 (3), 봉지 수지 (4), 방열기 (5), 및 볼 형상 전극들 (8) 의 그룹을 포함한다.
반도체 칩 (2) 은 배선 기판 (1) 의 전면 상에 탑재된다. 본딩 와이어들 (3) 은 배선 기판 (1) 과 반도체 칩 (2) 을 전기적으로 접속한다. 방열기 (5) 는 반도체 칩 (2) 위에 배치된다. 봉지 수지 (4) 가 배선 기판 (1) 과 방열기 (5) 사이에 제공되어, 그 사이의 반도체 칩 (2) 및 본딩 와이어들 (3) 을 봉지한다. 볼 형상 전극들 (8) 의 그룹은 배선 기판 (1) 의 배면 상에 형성된다. 방열기 (5) 의 중심 (즉, 나중에 설명될 유효 영역 (5b) 의 중심) 은 배선 기판 (1) 의 중심 (즉, 나중에 설명될 유효 영역 (1b) 의 중심) 으로부터 제 1 방향 (X) 으로 미리 설정된 변위량 (displacement amount) (SL) 만큼 변위된다. 방열판 (5') 을 절단할 시에 형성된 버는 도 1에서의 방열기 (5) 의 좌단부에서 삼각형으로서 도시되어 있음을 유념한다. 또한, 도시되지는 않았지만, 본딩 와이어들 (3) 및 볼 형상 전극들 (8) 의 그룹은 배선 기판 (1) 에 형성된 배선들을 통해 전기적으로 접속된다.
이 실시형태에서, 배선 기판 (1) 으로서, 유리 에폭시 보드 등이 사용되며, 수지가 함침된 유리 섬유들의 절연층들 및 구리 배선 층들을 적층시킴으로써 형성된다. 이 실시형태에서, 배선 기판 (1) 의 두께는 0.3 내지 0.6 ㎜ 이다.
봉지 수지 (4) 는 반도체 칩 (2) 을 보호하고 방열기 (5) 를 본딩하도록 기능한다. 이 실시형태에서, 봉지 수지 (4) 의 두께는 0.3 내지 1.2 ㎜ 이다.
또한, 방열기 (5) 는 "히트 스프레더" 라고 지칭되며, 또한 H/Sp 로서 표시될 수도 있다. 방열기 (5) 는 반도체 칩 (2) 에 의해 생성된 열을 소산시키기 위해 제공된다. 방열기 (5) 로서, 열 전도성의 관점으로부터 금속판이 사용되는 것이 바람직하다. 더 구체적으로, 방열기 (5) 의 재료는 구리, 알루미늄, 철 등과 같다. 이 실시형태에서, 방열기 (5) 의 두께는 0.1 내지 0.5 ㎜ 이다. 또한, 방열기의 표면은 피막을 가질 수도 있다. 예컨대, 표면 코팅이 적용될 수도 있으며, 양극산화된 (anodized) 알루미늄 처리와 같은 표면 처리가 적용될 수도 있다.
도 2는 본 발명의 실시형태에 따른 반도체 장치를 제조하는 방법을 도시하는 흐름도이다.
(단계 S1: 칩 탑재)
처음에, 도 3a에서 도시된 바와 같이, 배선 기판 보드 (1') 가 준비된다. 배선 기판 보드 (1') 는 영역 (1a) 및 유효 영역들 (1b) 을 포함한다. 영역 (1a) 은, 제 1 방향 (X) 및 그 제 1 방향 (X) 에 수직한 제 2 방향 (Y) 으로 연장하는 배선 기판 보드 절단 라인들 (1c) 에 대한 것이다. 유효 영역들 (1b) 은 영역 (1a) 이외의 배선 기판 보드 (1') 의 영역들이다. 도 3a에서, 영역 (1a) 및 유효 영역들 (1b) 은 개략적으로 예시되며, 배선 기판 보드 (1') 상에 배선 기판 보드 절단 라인들 (1c) 및 유효 영역들 (1b) 을 사실적으로 예시할 필요는 없다. 제 1 방향 (X) 및 제 2 방향 (Y) 으로 연장하는 영역 (1a) 의 폭은 나중에 설명될 원반 형상 블레이드 (제 1 블레이드 (6)) 의 두께에 대응하고, 제 1 블레이드 (6) 에 의해 제거될 영역이다. 유효 영역들 (1b) 은 제 1 블레이드 (6) 에 의해 배선 기판 보드 (1') 가 절단된 후에 남는 영역들이다. 다음으로, 도 3b에서 도시된 바와 같이, 배선 기판 보드 (1') 의 유효 영역들 (1b) 의 전면들 상에 반도체 칩들 (2) 이 탑재된다. 제 3 방향 (Z) 은 제 1 및 제 2 방향들 (X 및 Y) 에 수직한다.
(단계 S2: 와이어 본딩)
도 3c에서 도시된 바와 같이, 와이어 본딩이 수행되어, 본딩 와이어들 (3) 에 의해 배선 기판 보드 (1') 의 유효 영역들 (1b) 과 반도체 칩들 (2) 이 전기적으로 접속된다.
(단계 S3: H/Sp 형성 및 봉지)
도 3d에서 도시된 바와 같이, 반도체 칩들 (2) 및 본딩 와이어들 (3) 위에 방열판 (5') 이 제 3 방향 (Z) 으로 배선 기판 보드 (1') 의 전면에 대향하도록 배치된다.
도 3e에서 도시된 바와 같이, 방열판 (5') 은 영역 (5a) 및 유효 영역들 (5b) 을 포함한다. 영역 (5a) 은 제 1 방향 (X) 및 제 2 방향 (Y) 으로 연장하는 방열판 절단 라인들 (5c) 에 대한 것이며, 유효 영역들 (5b) 은 영역 (5a) 이외의 방열판 (5') 의 영역들이다. 도 3e에서, 방열판 (5') 상에 라인들 (5b 및 5c) 을 사실적으로 예시할 필요는 없다. 제 1 방향 (X) 및 제 2 방향 (Y) 으로 연장하는 영역 (5a) 은 나중에 설명될 원반 형상 블레이드 (제 2 블레이드 (9)) 의 두께에 대응하고, 제 2 블레이드 (9) 에 의해 절단될 영역이다. 유효 영역들 (5b) 은 제 2 블레이드 (9) 에 의해 방열판 (5') 이 절단된 후에 남는 영역들이다. 제 1 방향 (X) 으로 연장하는 영역 (5a) 의 중심은 제 1 방향 (X) 으로 연장하는 영역 (1a) 의 중심과 일치한다. 도 3d에서 도시된 바와 같이, 제 2 방향 (Y) 으로 연장하는 영역 (5a) 의 중심은 제 2 방향 (Y) 으로 연장하는 영역 (1a) 의 중심으로부터 제 1 방향 (X) 으로 미리 설정된 변위량 (SL) 만큼 변위된다.
다음으로, 도 3d에서 도시된 바와 같이, 배선 기판 보드 (1') 와 방열판 (5') 사이에 봉지 수지 (4) 가 주입되고 제공된다. 봉지 수지 (4) 가 경화되는 경우에, 배선 기판 보드 (1') 와 방열판 (5') 사이의 봉지 수지로 반도체 칩들 (2) 및 본딩 와이어들 (3) 이 봉지되는 수지 봉지체가 형성된다.
(단계 S4: 레이저 마킹)
방열판 (5') 의 유효 영역 (5b) 의 표면 상에 레이저로 패턴이 마킹된다.
(단계 S5: H/Sp 절단)
제 1 방열판 절단 공정
도 3f 및 도 3g에서 도시된 바와 같이, 제 2 방향 (Y) 으로 수지 봉지체를 절단하기 위해, 방열판 (5') 은 제 2 방향 (Y) 으로 연장하는 방열판 절단 라인 (5c) 을 따라 제 2 원반 형상 블레이드 (9) 에 의해 절단된다. 절단 방향은 제 2 방향 (Y) (도면에서 좌측으로부터 우측을 향하는 화살표 방향) 또는 그 제 2 방향 (Y) 의 반대 방향 (도면에서 우측으로부터 좌측을 향함) 일 수도 있다. 여기서, 방열판 (5') 은, 제 2 방향 (Y) 으로 연장하는 영역 (5a) 의 중심이 제 2 방향 (Y) 으로 연장하는 영역 (1a) 의 중심으로부터 제 1 방향 (X) 으로 미리 설정된 변위량 (SL) 만큼 변위된 상태로, 제 2 블레이드 (9) 에 의해 절단된다.
(제 2 방열판 절단)
다음으로, 도 3f에서 도시된 바와 같이, 제 1 방향 (X) 의 반대 방향으로 수지 봉지체를 분할하기 위해, 방열판 (5') 은 제 1 방향 (X) 의 반대 방향으로 방열판 절단 라인 (5c) 을 따라 제 2 블레이드 (9) 에 의해 절단된다. 여기서, 방열판 (5') 은, 제 1 방향 (X) 으로 연장하는 영역 (5a) 의 중심이 제 1 방향 (X) 으로 연장하는 영역 (1a) 의 중심과 일치하는 상태로, 제 2 블레이드 (9) 에 의해 절단된다.
H/Sp 절단 공정 (단계 S5) 에서, 전성이 있는 방열판 (5') 을 절단하기 위해 제 1 블레이드 (6) 가 요구된다. 따라서, 제 2 블레이드 (9) 의 클로깅 (clogging) 을 방지하기 위해, 제 2 블레이드 (9) 는 제 1 블레이드 (6) 의 것보다 더 거친 (더 큰 직경들을 갖는) 다이아몬드 입자들 (미도시) 과 같은 지립 (grinding grain) 이 제공된 절단날을 갖는다. 또는, 블레이드는 열경화성 수지에 의해 부착된 지립들이 제공된 절단날을 가질 수도 있다. 제 2 블레이드 (9) 의 절단날의 형상은 원형일 수도 있다 (미도시). 다르게는, 제 2 블레이드 (9) 의 절단날의 형상은 첨예할 수도 있고, 그 팁은 V-자 형상일 수도 있다 (미도시).
또한, H/Sp 절단 공정 (단계 S5) 에서, 방열판 (5') 측으로부터 수지 봉지체가 절단되는 경우의 절단 깊이 (D) (㎜) 는 배선 기판 보드 (1') 에 도달할 정도로 깊지 않은 것이 바람직하다. 예컨대, 절단 깊이는 "방열판 (5') 의 두께 (㎜) + 0.2 (㎜)" (미도시) 이하인 것이 바람직하다. 상술된 바와 같이, 지립들이 조밀하게 배열된 블레이드를 제 2 블레이드 (9) 로서 사용하는 것이 바람직하다. 제 2 블레이드 (9) 에 의해 봉지 수지 (4) 가 절단되는 경우에, 몇몇 경우들에서, 제 2 블레이드 (9) 가 클로깅될 수도 있다. 깊이 (D) 가 "방열판 (5') 의 두께 (㎜) + 0.2 (㎜)" 이하이도록 설정되는 경우에, 제 2 블레이드 (9) 에 의해 절단되는 봉지 수지 (4) 가 충분히 감소될 수 있고, 제 2 블레이드 (9) 의 클로깅이 방지될 수 있다.
(단계 S6: 볼 탑재)
도 3h에서 도시된 바와 같이, 수지 봉지체는, 수지 봉지체의 배면이 위로 향하게 되는 방식으로 배열된다. 볼 형상 전극들 (8) 의 그룹들은 수지 봉지체에서의 배선 기판 보드 (1') 의 유효 영역들 (1b) 의 배면들 상에 형성된다.
여기서, H/Sp 절단 공정 (단계 S5) 후에 볼 탑재 공정 (단계 S6) 이 수행되어, 제 2 블레이드 (9) 에 의해 수지 봉지체에 인가되는 힘으로 인해, 볼 형상 전극들 (8) 이 파쇄되는 것을 방지하는 것이 바람직하다.
(단계 S7: 와이어 보드 절단)
도 3i에서 도시된 바와 같이, 제 2 방향 (X) 으로 수지 봉지체를 분할하기 위해, 배선 기판 보드 (1') 및 봉지 수지 (4) 는 제 2 방향 (Y) 으로 배선 기판 보드 절단 라인 (1c) 을 따라 제 1 원반 형상 블레이드 (6) 에 의해 절단된다. 여기서, 절단 방향은 제 2 방향 (Y) 또는 그 제 2 방향 (Y) 의 반대 방향일 수도 있다. 배선 기판 보드 (1') 및 봉지 수지 (4) 는, 제 1 블레이드 (6) 의 중심이 영역 (5a) 의 중심으로부터 제 1 방향 (X) 의 반대 방향으로 미리 설정된 변위량 (SL) 만큼 변위되는 상태로, 제 1 블레이드 (6) 에 의해 절단된다.
다음으로, 제 1 방향 (X) 으로 수지 봉지체를 분할하기 위해, 배선 기판 보드 (1') 및 봉지 수지 (4) 는 제 1 방향 (X) 으로 배선 기판 보드 절단 라인 (1c) 을 따라 제 1 블레이드 (6) 에 의해 절단된다. 여기서 절단 방향은 제 1 방향 (X) 또는 그 제 1 방향 (X) 의 반대 방향일 수도 있다. 또한, 제 1 방향 (X) 으로 배선 기판 보드 절단 라인 (1c) 을 따라 절단한 후에, 제 2 방향 (Y) 으로 배선 기판 보드 절단 라인 (1c) 을 따라 절단하는 것이 가능할 수도 있다. 이 공정의 결과로서, 수지 봉지체는 개별적인 반도체 장치들로 분할된다. 여기서, 배선 기판 보드 (1') 및 봉지 수지 (4) 는, 제 1 블레이드 (6) 의 두께의 중심이 제 1 방향 (X) 으로 연장하는 영역 (1a) 의 중심과 일치하는 상태로, 제 1 블레이드 (6) 에 의해 절단된다.
배선 기판 절단 공정 (단계 S7) 에서, 배선 기판 보드 (1') 및 봉지 수지 (4) 를 절단하기 위해 제 1 블레이드 (6) 가 요구된다. 제 2 블레이드 (6) 와 동일한 타입의 블레이드가 제 1 블레이드 (6) 로서 사용되는 경우에, 지립들이 거칠기 때문에, 봉지 수지 (4) 의 절단 섹션이 거칠게 된다. 따라서, 제 2 블레이드 (9) 의 것보다 더 미세한 (보다 작은 크기의) 다이아몬드 입자들과 같은 지립들이 제공된 블레이드를 제 1 블레이드 (6) 로서 사용하는 것이 바람직하다.
또한, 제 1 블레이드 (6) 및 제 2 블레이드 (9) 의 두께들 (폭들) 은 서로 상이한 것이 바람직하다. 구체적으로, 후속하는 공정에서 사용되는 블레이드의 두께가 선행하는 공정에서 사용되는 블레이드의 두께보다 더 얇은 것이 바람직하다. 즉, 본 발명에서, 제 1 블레이드 (6) 의 두께가 제 2 블레이드 (9) 의 두께보다 더 얇은 것이 바람직하다. 제 2 블레이드 (9) 의 두께가 A (미도시) 라고 가정하면, 거의 A 의 폭을 갖는 트렌치가 H/Sp 절단 공정 (단계 S5) 에서 형성된다. 또한, 제 1 블레이드 (6) 의 두께가 B (미도시) 라고 가정된다. B 가 A 보다 더 작은 경우에, 배선 기판 절단 공정 (단계 S7) 에서 제 1 블레이드 (6) 가 다소 변위되는 경우에도, 수지 봉지체는 어떤 버도 없이 절단될 수 있다. 이는, 배선 기판 보드 (1') 의 절단 부분이 방열판 (5') 의 절단 부분보다 내측 상에 배치되기 때문이다.
도 3j에서 도시된 바와 같이, 배선 기판 절단 공정 (단계 S7) 이 수행되어 수지 봉지체가 절단되는 경우에, 수지 봉지체로부터 복수의 반도체 장치들이 획득되며, 복수의 반도체 장치들의 각각은 배선 기판 (1), 반도체 칩 (2), 본딩 와이어들 (3), 봉지 수지 (4), 방열기 (5), 및 볼 형상 전극들 (8) 의 그룹을 갖는다. 결과적으로, 복수의 반도체 장치들의 각각에서, 방열기 (5) 의 유효 영역 (5b) 의 중심이 배선 기판 (1) 의 유효 영역 (1b) 의 중심으로부터 제 1 방향 (X) 으로 미리 설정된 변위량 (SL) 만큼 변위된다.
레이저 마킹 공정 (단계 S4) 은 상술된 순서에 한정되지 않으며, H/Sp 절단 공정 (단계 S5) 전에 수행되지 않고 그 후에 수행될 수도 있다. 예컨대, 배선 기판 절단 공정 (단계 S7) 후에 수행될 수도 있다.
H/Sp 절단 공정 (단계 S5) 및 배선 기판 절단 공정 (단계 S7) 을 수행하는 이유들이 이하 설명될 것이다.
첫번째로, 수지 봉지체가 전체적으로 배선 기판 보드 (1') 측으로부터 한번에 절단된다. 이 경우에서, 수지 봉지체의 방열판 (5') 과 블레이드 사이의 마찰력으로 인해, 배선 기판 보드 (1') 측으로부터 방열판 (5') 측을 향하는 응력이 방열판 (5') 상에 작용할 것이다. 봉지 수지 (4) 에 대향하는 측 상의 방열판 (5') 의 변형을 방지하기 위한 부재가 존재하지 않으므로, 배선 기판 보드 (1') 측으로부터 방열판 (5') 에 대향하는 측을 향하는 방향으로 방열판 (5') 의 버를 쉽게 형성할 것이다.
반면에, 본 발명에서, H/Sp 절단 공정 (단계 S5) 에서, 방열판 (5') 은 제 1 방향 (X) 및 제 2 방향 (Y) 으로 방열판 절단 라인들 (5c) 을 따라 절단된다. 이 공정에서, 방열판 (5') 의 인장력이 인가되는 측 상에 봉지 수지 (4) 가 제공된다. 따라서, 방열판 (5') 의 변형은 봉지 수지 (4) 에 의해 억제된다. 또한, H/Sp 절단 공정 (단계 S5) 에서, 방열판 (5') 이 제 1 방향 (X) 및 제 2 방향 (Y) 으로 방열판 절단 라인 (5c) 을 따라 절단되므로, 배선 기판 절단 공정에서, 방열판 (5') 을 절단할 필요가 전혀 없거나, 또는 방열판 (5') 의 일부만을 절단할 필요가 있다 (단계 S7). 따라서, 방열판 (5') 을 절단하는 양은 방열판 (5') 의 방향의 반대 방향에서 감소될 수 있다. 결과적으로, 배선 기판 보드 (1') 로부터 방열판 (5') 을 향하는 방향에서 방열판 (5') 의 단부에 버가 형성되는 것을 방지하는 것이 가능하다.
반대로, 수지 봉지체가 전체적으로 방열판 (5') 측으로부터 한번에 절단된다고 가정된다. 이 경우에서, 블레이드가 깊이 방향으로 프레스되어, 그것의 절단날이 방열판 (5') 에 접촉한 후에 배선 기판 보드 (1') 의 표면에 도달한다. 이 기간 동안에, 방열판 (5') 과 블레이드 사이의 마찰력에 의한 인장으로 인해, 방열판 (5') 으로부터 배선 기판 보드 (1') 로의 방향으로 응력이 방열판 (5') 상에 작용한다. 블레이드가 깊게 프레스되므로, 방열판 (5') 에 인가되는 힘은 증가한다. 따라서, 방열판 (5') 의 뒤측 상에 봉지 수지 (4) 가 제공되더라도, 방열판 (5') 은 변형되고, 방열판 (5') 으로부터 배선 기판 보드 (1') 를 향하도록 방열기의 단부에 버가 형성될 가능성이 있다.
반면에, 본 발명에서, 배선 기판 절단 공정 (단계 S7) 에서, 배선 기판 보드 (1') 및 봉지 수지 (4) 가 절단되므로, H/Sp 절단 공정 (단계 S5) 에서, 단지 방열판 (5') 및 봉지 수지 (4) 의 남은 부분이 절단될 필요가 있다. 따라서, 방열판 (5') 에 인가되는 힘이 감소될 수 있다. 결국, 방열기의 단부에서의 버의 형성을 억제하는 것이 가능하다.
상술된 바와 같이, 본 발명의 실시형태에 따른 반도체 장치에 따르면, H/Sp 절단 공정 (단계 S5) 및 배선 기판 절단 공정 (단계 S7) 을 수행함으로써, 제 3 방향 (Z) 을 향하는 버, 및 제 3 방향 (Z) 의 반대 방향을 향하는 버의 형성을 억제하는 것이 가능하다. 일반적으로, 버가 형성되는 경우에, 제품의 안전성의 관점으로부터 버는 제거되어야 한다. 그러나, 본 발명에서, 제 3 방향 (Z) 또는 그 제 3 방향 (Z) 의 반대 방향을 향하는 버의 형성이 억제될 수 있으므로, 버 제거 공정이 필요하지 않다. 따라서, 블레이드에 의한 절단 공정이 2 회 요구되더라도, 버 제거 공정이 필요하지 않으므로 공정들의 수가 증가되지 않는다.
제 2 방향 (Y) 으로 연장하는 영역 (1a) 의 중심으로부터의 제 2 방향 (Y) 으로 연장하는 영역 (5a) 의 중심의 변위가 이하 설명될 것이다.
(비교예)
처음에, 도 4a에서 도시된 바와 같이, 본 발명의 실시형태에 대한 비교예가 설명될 것이며, 그 비교예에서 제 2 방향 (Y) 으로 연장하는 영역 (5a) 의 중심이 제 2 방향 (Y) 으로 연장하는 영역 (1a) 의 중심과 일치한다.
이 경우에서, 칩 탑재 공정 (단계 S1) 으로부터 레이저 마킹 공정 (단계 S4) 까지의 공정들이 수행되며, 그 후, 도 4b 및 도 4c에서 도시된 바와 같이, H/Sp 절단 공정 (단계 S5) 이 수행된다. 후속하여, 도 4d에서 도시된 바와 같이, 볼 탑재 공정 (단계 S6) 이 수행되며, 그 후, 도 4e에서 도시된 바와 같이, 배선 기판 절단 공정 (단계 S7) 이 수행된다. (배선 기판 보드 (1'), 반도체 칩들 (2), 본딩 와이어들 (3), 봉지 수지 (4), 및 방열판 (5') 을 포함하는) 수지 봉지체가 매트릭스 형상으로 절단되는 경우에, 도 4f에서 도시된 바와 같이, 수지 봉지체로부터 복수의 반도체 장치들이 획득되며, 복수의 반도체 장치들의 각각은 배선 기판 (1), 반도체 칩 (2), 본딩 와이어들 (3), 봉지 수지 (4), 방열기 (5), 및 볼 형상 전극들 (8) 의 그룹을 갖는다. 복수의 반도체 장치들의 각각에서, 방열기 (5) 의 유효 영역 (5b) 의 중심은 배선 기판 (1) 의 유효 영역 (1b) 의 중심과 일치한다.
여기서, H/Sp 절단 공정 (단계 S5) 에서는, 제 1 방열기 절단 공정에서, 방열판 (5') 이 제 2 방향 (Y) 으로 방열판 절단 라인 (5c) 을 따라 제 2 블레이드 (9) 에 의해 절단된다. 후속하여, 제 2 방열기 절단 공정에서, 방열판 (5') 은 제 1 방향 (X) 으로 방열판 절단 라인 (5c) 을 따라 절단된다. 이때, 방열판 (5') 과 제 2 블레이드 (6) 사이의 마찰력으로 인해, 절단 방향으로 방열판 (5') 상에 응력이 작용한다. 제 2 방열기 절단 공정에서, 방열판 (5') 이 제 1 방향 (X) 으로 절단되는 경우에, 제 2 방향 (Y) 으로 연장하는 방열판 절단 라인 (5c) 을 따라 절단된 부분에서 방열판 (5') 의 변형을 방지하기 위한 부재가 존재하지 않으므로, 방열판 (5') 의 절단 방향을 향해 버가 쉽게 형성된다. 도 4b 및 도 4f에서 도시된 바와 같이, 이 버는 반도체 장치의 단부로부터 돌출할 가능성이 있다.
여기서, 제 2 블레이드 (9) 의 두께가 A0 이고 제 1 블레이드 (6) 의 두께가 B0 라고 가정하면, 배선 기판 보드 (1') 의 절단 라인과 방열판 (5') 의 절단 라인 사이의 거리 (C0) 는 C0 = (A0 - B0)/2 이다. 따라서, 거리 (C0) 가 버의 길이 (BU) 보다 더 긴 경우에, 배선 기판 (1) 의 단부로부터 버가 돌출하지 않을 것으로 보인다. 그러나, 방열판 (5') 이 구리 (Cu) 인 경우에서, 이 방법은 실제 사용하기 어렵다. 그러한 경우에서, 버의 길이 (BU) 는 약 0.18 ㎜ 이다. 배선 기판 (1) 의 단부로부터의 버의 돌출의 허용 값이 0.04 ㎜ 라고 가정하면, 배선 기판 (1) 의 단부로부터 버가 돌출하지 않기 위한 길이 (C0) 는 약 0.14 ㎜ 이다. 따라서, 제 2 블레이드 (9) 의 두께 (A0) 는 제 1 블레이드 (6) 의 두께 (B0) 보다 0.28 ㎜ 더 커야 한다. 그러나, 제 2 블레이드 (9) 의 두께 (A0) 가 매우 큰 경우에, H/Sp 절단 공정 (단계 S5) 에서, 수지 봉지체 및 블레이드에 큰 부하가 인가된다. 그러한 경우에서, 방열판 (5') 과 봉지 수지 (4) 사이에서 박리가 발생되거나, 블레이드의 수명이 감소되거나, 또는 측면의 마모가 발생되는 문제가 발생하며, 따라서 이는 바람직하지 않다.
반면에, 본 발명에서, 제 2 방향 (Y) 으로 연장하는 영역 (5a) 의 중심은 제 2 방향 (Y) 으로 연장하는 영역 (1a) 의 중심으로부터 제 1 방향 (X) 으로 미리 설정된 변위량 (SL) 만큼 변위된다. 이 경우에서, 칩 탑재 공정 (단계 S1) 으로부터 배선 기판 절단 공정 (단계 S7) 까지의 공정들이 수행되며, 수지 봉지체가 매트릭스 형상으로 절단되는 경우에, 수지 봉지체로부터 복수의 반도체 장치들이 획득된다. 복수의 반도체 장치들의 각각에서, 방열기 (5) 의 유효 영역 (5b) 의 중심은 유효 영역 (1b) 의 중심으로부터 최종 절단 방향의 반대 방향, 즉 제 1 방향 (X) 으로 미리 설정된 변위량 (SL) 만큼 변위된다.
또한, 본 발명에서, 도 3f 및 도 3j에서 도시된 바와 같이, 제 1 방향 (X) 의 반대 방향으로 방열기 (5) 상에 버가 형성되더라도, 방열기 (5) 의 유효 영역 (5b) 의 중심이 유효 영역 (1b) 의 중심으로부터 제 1 방향 (X) 으로 미리 설정된 변위량 (SL) 만큼 변위되므로, 배선 기판 (1) 의 단부로부터 버가 돌출하는 것이 방지될 수 있다.
미리 설정된 변위량 (SL) 은 버의 길이 (BU), 제 2 블레이드 (9) 의 두께 (A), 및 제 1 블레이드 (6) 의 두께 (B) 에 기초하여 결정된다. 여기서, 배선 기판 (1) 의 단부로부터의 버의 돌출의 허용 길이가 BUok (㎜) 라고 가정되며, 버의 돌출을 억제하기 위해, 미리 설정된 변위량 (SL) 은 다음의 식에 의해 표현된다.
SL = BU - BUok - (A - B)/2
여기서, 이 식의 유도는 도 3k를 참조하여 설명될 것이다. 도 3k는 도 3f에서 도시된 버의 부분의 근방에서의 확대도이다. 도 3k에서, e = BU - BUok 및 e = A/2 + SL - B/2 이므로, 상기 식으로부터 SL 이 획득된다.
그런데, 배선 기판 절단 공정 (단계 (S7)) 에서와 같이, 버의 관점으로부터, 배선 기판 보드 절단 라인에 대한 영역 (1a) 이 방열판 절단 라인 (5c) 에 대한 영역 (5a) 내부에 위치되는 것이 바람직하다. 즉, 도 3k에서, d 가 0 이상인 것이 바람직하다. d = A - B - e = A - B - (BU - BUok) 이므로, 다음의 관계식이 만족되어야 한다. 즉, d ≥ 0 이므로, A - B ≥ BU - BUok 가 획득된다. 따라서, 제 2 블레이드 (9) 의 두께 (A) 가 제 1 블레이드 (6) 의 두께 (B) 보다 (BU - BUok) 를 넘는 만큼 두꺼울 필요가 있다. 여기서, 미리 설정된 변위량 (SL) 이 0 이상이므로, SL 의 식의 사용을 통해, 다음의 식이 획득된다.
2 (BU - BUok) ≥ A - B
이 식 및 상기 식에 의해, (A - B) 가 다음의 관계식을 만족시켜야 한다.
2 (BU - BUok) ≥ A - B ≥ BU - BUok
도 3f에서, 방열판 (5') 이 구리 (Cu) 인 경우에, 미리 설정된 변위량 (SL) 을 계산하는 절차가 이하 구체적으로 설명될 것이다. 방열판 (5') 이 구리로 이루어진 경우에서, 버의 길이 (BU) 가 약 0.18 ㎜ 이다. 여기서, 어떠한 문제도 없는 배선 기판 (1) 의 단부로부터의 버의 돌출의 허용 값이 0.03 ㎜ 라고 가정된다. 또한, 제 1 블레이드 (6) 의 두께 (B) 는 0.15 ㎜ 라고 가정된다. 또한, 제 2 블레이드 (9) 의 두께 (A) 는 0.37 내지 1.00 ㎜ 의 범위 내라고 가정된다. BU - BUok = 0.18 - 0.03 = 0.15 (㎜) 이므로, (A - B) 의 값은 관계식을 만족시켜 0.15 ≤ A - B ≤ 0.30 의 범위 내가 되어야 한다. 여기서, B = 0.15 (㎜) 이므로, 관계식 0.30 ≤ A ≤ 0.45 가 획득된다. 제 2 블레이드 (9) 의 두께를 증가시키는 것이 바람직하지 않으므로, A 의 최소 값 0.37 ㎜ 가 선택된다. 이때, A - B = 0.37 - 0.15 = 0.22 가 획득된다. 따라서, 미리 설정된 변위량 (SL) 은 아래와 같이 표현된다.
SL = BU - BUok - (A - B)/2 = 0.15 - 0.11 = 0.04
따라서, 미리 설정된 변위량 (SL) 은 0.04 ㎜ 가 된다. 따라서, 본 발명에서, 도 3d, 도 3f, 및 도 3j에서 도시된 바와 같이, 배선 기판 (1) 의 유효 영역 (1b) 의 중심으로부터 방열기 (5) 의 유효 영역 (5b) 의 중심을 제 1 방향 (X) 으로 0.04 ㎜ 만큼 변위시킴으로써, 배선 기판 (1) 의 단부로부터의 버의 돌출이 억제될 수 있다.
상술된 바와 같이, 본 발명의 실시형태에 의한 반도체 장치에서, 제 1 블레이드 (6) 의 두께는 제 2 블레이드 (9) 의 두께보다 더 얇고, 제 2 방향 (Y) 으로 연장하는 방열판 절단 라인 (5c) 에 대한 영역 (5a) 의 중심은 제 2 방향 (Y) 으로 연장하는 배선 기판 보드 절단 라인 (1c) 에 대한 영역 (1a) 의 중심으로부터 제 1 방향 (X) 으로 미리 설정된 변위량 (SL) 만큼 변위되며, 이에 의해, 최종 절단 방향에서의 버의 노출이 억제될 수 있다. 따라서, 본 발명에서, 제 1 효과와 유사하게, 버 제거 공정이 필요하지 않다. 따라서, 미리 설정된 변위량 (SL) 의 설정이 필요하더라도, 버 제거 공정이 필요하지 않으므로 공정들의 수가 증가하지 않는다.
본 발명에서, H/Sp 절단 공정 (단계 S5) 이 선행하여 수행되고, 배선 기판 절단 공정 (단계 S7) 이 그 후에 수행되지만, 공정들의 순서는 이에 한정되지 않는다. 이는 수지 봉지체로부터 복수의 반도체 장치들이 획득되는 한 족하기 때문에, 배선 기판 절단 공정 (단계 S7) 이 선행하여 수행될 수도 있고, H/Sp 절단 공정 (단계 S5) 이 그 후에 수행될 수도 있다. 이 경우에서, 배선 기판 절단 공정 (단계 S7) 에서, 제 2 블레이드 (9) 가 방열판 (5') 에 도달하지 않는 것이 바람직하며, 하프-절단 공정이 H/Sp 절단 공정 (단계 S5) 과 유사하게 수행될 수도 있다. 즉, 수지 봉지체로부터 복수의 반도체 장치들이 획득되는 한, 절단의 레이트가 적절하게 결정될 수도 있다.
또한, 본 발명에서, 반도체 칩 (2) 과 배선 기판 보드 (1') 가 본딩 와이어들 (3) 을 통해 접속되는 BGA 타입의 반도체 장치가 설명되었다. 그러나, 본 발명이 이 타입에 한정되지는 않는다. 예컨대, 복수의 반도체 칩들 (2) 이 배선 기판 보드 (1') 상에 적층된, 스택드 MCP (Multi Chip Package) 타입의 반도체 장치가 채택될 수도 있거나, 또는 복수의 반도체 칩들 (2) 이 배선 기판 보드 (1') 상에 배치된, 평면 MCP 타입의 반도체 장치가 채택될 수도 있다. 스택드 MCP 타입/평면 MCP 타입의 반도체 장치에서, 복수의 반도체 칩들 (2) 이 반도체 장치에서 제공되며, 복수의 반도체 칩들 (2) 의 각각은 본딩 와이어들 (3) 을 통해 배선 기판 (1) 에 접속된다.
또한, 본 발명에서, FCBGA (Flip-chip Ball Grid Array) 타입의 반도체 장치 또는 COC (Chip on Chip) / 와이어 믹스된 타입의 반도체 장치가 채택될 수도 있다. FCBGA 타입의 반도체 장치에서, 반도체 칩 (2) 은, 그 전극 형성면이 배선 기판 (1) 을 대면하는 방식으로 배열된다. COC (Chip on Chip) / 와이어 믹스된 타입의 반도체 장치에서, 복수의 반도체 칩들 (2) 이 그 내부에 제공된다. 복수의 반도체 칩들 (2) 은, 본딩 와이어들 (3) 을 통해 배선 기판 (1) 에 접속된 제 1 반도체 칩, 및 제 1 반도체 칩 상에 형성된 제 2 반도체 칩을 포함한다. 제 2 반도체 칩은, 그 전극 형성면이 제 1 반도체 칩을 대면하는 방식으로 배열된다. FCBGA 타입 또는 COC (Chip on Chip) / 와이어 믹스된 타입의 반도체 장치의 경우에서, 방열판 (5') 은 반도체 칩 (2) 의 배면과 접촉하거나 또는 접촉하지 않을 수도 있다. 그러나, 방열판 (5') 은 방열 특성의 관점으로부터 반도체 칩 (2) 의 배면과 접촉하는 것이 바람직하다.
또한, 본 발명에서, 본 발명의 애플리케이션으로서, 레이저 마킹 공정 (단계 S4) 이 H/Sp 절단 공정 (단계 S5) 전에 수행되는 경우에, 레이저 프리스크라이브 공정이 레이저 마킹 공정 (단계 S4) 에 추가되어, 방열판 (5') 의 제 1 방향 (X) 및 제 2 방향 (Y) 에서의 방열판 절단 라인들 (5c) 의 일부 또는 전부가 레이저에 의해 절단된다. 레이저 프리스크라이브 공정에서 레이저가 사용되므로, 그 수행을 위한 시간이 단축되지 않더라도, 최종 절단 방향에서의 버의 형성이 억제될 수 있다.
또한, 본 발명에서, 본 발명의 애플리케이션으로서, 레이저 마킹 공정 (단계 S4) 이 H/Sp 절단 공정 (단계 S5) 후에 수행되는 경우에, 레이저 버 제거 공정이 레이저 마킹 공정 (단계 S4) 에 추가되어, 방열판 (5') 의 제 1 방향 (X) 및 제 2 방향 (Y) 에서의 방열판 절단 라인들 (5c) 의 일부 또는 전부가 레이저에 의해 절단된다. 레이저 버 제거 공정에서 레이저가 사용되므로, 그 수행의 시간이 단축되지 않더라도, 최종 절단 방향에서의 버의 형성이 억제될 수 있다.
Claims (14)
- 반도체 장치들을 제조하는 방법으로서,
수지 봉지체는, 배선 기판 보드, 상기 배선 기판 보드 상에 탑재된 반도체 칩들, 상기 반도체 칩들 위에 배열된 방열판, 및 상기 방열판과 상기 배선 기판 보드 사이에 제공된 봉지 수지를 포함하고,
상기 반도체 장치들을 제조하는 방법은,
상기 방열판을 제 1 방열판 절단 라인을 따라 제 1 방향으로 판 절단 블레이드에 의해 절단하는 단계;
상기 방열판을 제 1 방열판 절단 라인을 따라 제 1 방향으로 판 절단 블레이드에 의해 절단하는 단계 후에, 상기 방열판을 상기 제 1 방열판 절단 라인에 직교하는 제 2 방열판 절단 라인을 따라 상기 제 1 방향에 직교하는 제 2 방향으로 상기 판 절단 블레이드에 의해 절단하는 단계; 및
상기 수지 봉지체를 상기 반도체 장치들로 분할하기 위해, 제 1 배선 기판 보드 절단 라인 및 제 2 배선 기판 보드 절단 라인을 따라 상기 제 1 방향 및 상기 제 2 방향으로 각각 상기 배선 기판 보드 및 상기 봉지 수지를 기판 보드 절단 블레이드에 의해 절단하는 단계를 포함하며,
상기 반도체 장치들의 각각은, 배선 기판, 상기 배선 기판 상에 탑재된 상기 반도체 칩, 상기 반도체 칩 및 상기 배선 기판을 덮도록 제공된 상기 봉지 수지, 및 방열기를 포함하고,
상기 제 2 방열판 절단 라인 및 상기 제 2 배선 기판 보드 절단 라인은, 상기 제 1 방향 및 상기 제 2 방향에 직교하는 제 3 방향에서 위치가 서로 대응하며,
상기 제 1 방열판 절단 라인은 상기 제 1 배선 기판 보드 절단 라인으로부터 상기 제 2 방향의 반대 방향으로 미리 설정된 변위량 만큼 변위되는, 반도체 장치들을 제조하는 방법. - 제 1 항에 있어서,
상기 판 절단 블레이드는 상기 기판 보드 절단 블레이드보다 더 두꺼운, 반도체 장치들을 제조하는 방법. - 제 1 항에 있어서,
상기 반도체 장치의 상기 방열기의 중심은 상기 반도체 장치의 상기 배선 기판의 중심으로부터 상기 제 2 방향의 반대 방향으로 상기 미리 설정된 변위량 만큼 변위되는, 반도체 장치들을 제조하는 방법. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 미리 설정된 변위량은, 버 (burr) 의 길이, 상기 판 절단 블레이드의 두께, 상기 기판 보드 절단 블레이드의 두께에 기초하여 결정되며,
상기 버는 상기 방열기 섹션의 단부로부터 돌출하도록 형성되는, 반도체 장치들을 제조하는 방법. - 제 4 항에 있어서,
상기 미리 설정된 변위량 (SL) 은 다음의 식,
SL = BU - BUok - (A - B)/2
을 만족시키며,
상기 식에서 상기 버의 길이는 BU 이고, 상기 버의 돌출의 허용 값은 BUok 이고, 상기 판 절단 블레이드의 두께는 A 이며, 상기 기판 보드 절단 블레이드의 두께는 B 인, 반도체 장치들을 제조하는 방법. - 제 5 항에 있어서,
다음의 식,
A - B ≥ BU - BUok
이 만족되는, 반도체 장치들을 제조하는 방법. - 제 4 항에 있어서,
상기 제 2 방열판 절단 라인에 대한 영역의 중심은 상기 제 1 방향 및 상기 제 2 방향에 직교하는 제 3 방향에서 상기 제 2 배선 기판 보드 절단 라인에 대한 영역의 중심과 일치하는, 반도체 장치들을 제조하는 방법. - 제 4 항에 있어서,
상기 기판 보드 절단 블레이드에 의해 절단하는 단계는 상기 판 절단 블레이드에 의해 절단하는 단계 후에 수행되는, 반도체 장치들을 제조하는 방법. - 제 8 항에 있어서,
상기 봉지 수지에 대향하는 측 상의 상기 배선 기판 보드의 표면 상에 볼 형상 전극들의 그룹을 형성하는 단계를 더 포함하는, 반도체 장치들을 제조하는 방법. - 제 9 항에 있어서,
상기 볼 형상 전극들의 그룹을 형성하는 단계는, 상기 제 1 방향으로 판 절단 블레이드에 의해 절단하는 단계와 상기 기판 보드 절단 블레이드에 의해 절단하는 단계 사이에서 수행되는, 반도체 장치들을 제조하는 방법. - 제 4 항에 있어서,
상기 판 절단 블레이드는 상기 기판 보드 절단 블레이드보다 더 거친 지립들을 갖는, 반도체 장치들을 제조하는 방법. - 배선 기판의 전면 상에 탑재된 반도체 칩;
상기 반도체 칩 위에 배열된 방열기; 및
상기 방열기와 상기 배선 기판 사이에 제공된 봉지 수지를 포함하며,
상기 방열기의 중심은 상기 배선 기판의 중심으로부터 미리 결정된 방향으로 미리 설정된 변위량 만큼 변위되는, 반도체 장치. - 제 12 항에 있어서,
상기 배선 기판의 배면 상에 형성된 볼 형상 전극들의 그룹을 더 포함하는, 반도체 장치. - 제 12 항 또는 제 13 항에 있어서,
상기 반도체 칩과 상기 배선 기판을 접속하도록 구성되고, 상기 봉지 수지에 의해 봉지되는 본딩 와이어를 더 포함하는, 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-051068 | 2010-03-08 | ||
| JP2010051068A JP2011187659A (ja) | 2010-03-08 | 2010-03-08 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110102199A true KR20110102199A (ko) | 2011-09-16 |
Family
ID=44530610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110020109A KR20110102199A (ko) | 2010-03-08 | 2011-03-07 | 반도체 장치 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110215462A1 (ko) |
| JP (1) | JP2011187659A (ko) |
| KR (1) | KR20110102199A (ko) |
| CN (1) | CN102194762A (ko) |
| TW (1) | TW201205655A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180028923A (ko) * | 2016-09-09 | 2018-03-19 | 가부시기가이샤 디스코 | 적층 웨이퍼의 가공 방법 |
| KR20180068871A (ko) * | 2016-12-14 | 2018-06-22 | 가부시기가이샤 디스코 | 인터포저의 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065512B (zh) * | 2013-08-15 | 2021-11-09 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| EP3389085B1 (en) * | 2017-04-12 | 2019-11-06 | Nxp B.V. | Method of making a plurality of packaged semiconductor devices |
| CN108214954B (zh) * | 2018-01-08 | 2019-04-02 | 福建省福联集成电路有限公司 | 一种晶圆芯片的切割方法 |
| CN109585568A (zh) * | 2018-11-29 | 2019-04-05 | 丽智电子(昆山)有限公司 | 一种基于激光加工的二极管器件及其制造方法 |
| KR102345062B1 (ko) * | 2019-11-20 | 2021-12-30 | (주)에이티세미콘 | 반도체 패키지 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3514101B2 (ja) * | 1998-01-28 | 2004-03-31 | セイコーエプソン株式会社 | 半導体装置及びその製造方法並びに電子機器 |
| JP3888439B2 (ja) * | 2002-02-25 | 2007-03-07 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2010
- 2010-03-08 JP JP2010051068A patent/JP2011187659A/ja not_active Withdrawn
-
2011
- 2011-03-04 US US13/040,469 patent/US20110215462A1/en not_active Abandoned
- 2011-03-07 KR KR1020110020109A patent/KR20110102199A/ko not_active Application Discontinuation
- 2011-03-08 CN CN2011100585577A patent/CN102194762A/zh active Pending
- 2011-03-08 TW TW100107764A patent/TW201205655A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180028923A (ko) * | 2016-09-09 | 2018-03-19 | 가부시기가이샤 디스코 | 적층 웨이퍼의 가공 방법 |
| KR20180068871A (ko) * | 2016-12-14 | 2018-06-22 | 가부시기가이샤 디스코 | 인터포저의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201205655A (en) | 2012-02-01 |
| JP2011187659A (ja) | 2011-09-22 |
| CN102194762A (zh) | 2011-09-21 |
| US20110215462A1 (en) | 2011-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49912E1 (en) | Semiconductor device | |
| KR20110102199A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20070226996A1 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
| JP6780635B2 (ja) | 半導体モジュール | |
| JP2005117009A (ja) | 半導体装置およびその製造方法 | |
| JP6858897B2 (ja) | 半導体装置 | |
| JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20160005681A1 (en) | Semiconductor package and method of manufacturing the same | |
| JP2010021251A (ja) | 半導体装置及びその製造方法 | |
| JP2007027794A (ja) | 半導体装置およびその製造方法 | |
| JP2005191148A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2018046057A (ja) | 半導体パッケージ | |
| TWI615930B (zh) | 散熱件及具有散熱件之晶片封裝件 | |
| US10685904B2 (en) | Packaging device and manufacturing method thereof | |
| TW201828424A (zh) | 散熱件及具有散熱件之晶片封裝 | |
| JP5259336B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR102050130B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP4620994B2 (ja) | 半導体装置 | |
| TWM545360U (zh) | 散熱件及具有散熱件之晶片封裝件 | |
| KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP5872320B2 (ja) | 半導体装置 | |
| US20080246142A1 (en) | Heat dissipation unit and a semiconductor package that has the heat dissipation unit | |
| KR20190132619A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2005123606A (ja) | 混成集積回路装置およびその製造方法 | |
| TWM544116U (zh) | 散熱件及具有散熱件之晶片封裝件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |