JP2010021251A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010021251A JP2010021251A JP2008178941A JP2008178941A JP2010021251A JP 2010021251 A JP2010021251 A JP 2010021251A JP 2008178941 A JP2008178941 A JP 2008178941A JP 2008178941 A JP2008178941 A JP 2008178941A JP 2010021251 A JP2010021251 A JP 2010021251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- die bond
- semiconductor
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【課題】ダイボンド材が半導体チップの回路素子形成面に達しない高品質な半導体装置を提供する。
【解決手段】一方の主面に回路素子が形成された半導体チップと、半導体チップを搭載する基板と、基板の主面と半導体チップの他方の主面との間を充填して基板と半導体チップとを固定するダイボンド材とを備え、半導体チップの他方の主面の周縁部分には、ダイボンド材が進入する凹部が形成される。
【選択図】図1
【解決手段】一方の主面に回路素子が形成された半導体チップと、半導体チップを搭載する基板と、基板の主面と半導体チップの他方の主面との間を充填して基板と半導体チップとを固定するダイボンド材とを備え、半導体チップの他方の主面の周縁部分には、ダイボンド材が進入する凹部が形成される。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関し、より特定的には、ダイボンド工法を用いて実装基板に半導体チップを搭載した半導体装置及びその製造方法に関する。
半導体チップを基板等に実装する工法として、ダイボンド工法及びワイヤボンド工法がある(例えば、特許文献1を参照)。図14は、ダイボンド工法及びワイヤボンド工法を用いて半導体チップを基板等に実装した従来の半導体装置500を示す断面図である。図14に示す通り、従来の半導体装置500は、基板70と、ダイボンド材60と、ボンディングワイヤ80と、半導体チップ50とを備える。半導体チップ50の1つの面には、回路素子が形成されている。以下では、回路素子が形成されている半導体チップ50の面を、素子形成面50aという。ダイボンド材60は、基板70と半導体チップ50との間に充填されることによって、基板70と半導体チップ50とを固定する。このとき、半導体チップ50の素子形成面50aは、基板70とは反対の方向を向く。ボンディングワイヤ80は、導電性のワイヤから成り、半導体チップ50の素子形成面50aと基板70上の配線等とを電気的に接続する。
特開平11−260954号公報
半導体チップを基板に固定するダイボンド工法において、ダイボンド材の量を厳密に調節することは非常に困難である。このため、上述した従来の半導体装置500の製造時において、ダイボンド材60の量が多い場合には、図14に示すように、ダイボンド材60がはみ出して半導体チップ50の側面に濡れ上がって回り込む。また、ダイボンド材60の量が更に多い場合には、ダイボンド材60は、半導体チップ50の素子形成面50a(上面)にまで濡れ上がって回り込む(図示せず)。
ダイボンド材60が素子形成面50aに達した場合、ダイボンド材60がボンディングワイヤ80や素子形成面50aの電極等に接触して短絡の原因となる。また、ダイボンド材60が素子形成面50aに形成された回路素子にまで達すると、ダイボンド材60の凝固時の収縮力等によって、当該回路素子が破壊される場合がある。
図15は、図14の従来の半導体装置500に備えられる半導体チップ50を、より薄型の半導体チップ90に置換えた従来の半導体装置500aを示す図である。図15に示す通り、従来の半導体装置500aの半導体チップ90は薄型であるので、ダイボンド材60の量が多い場合には、ダイボンド材60は素子形成面90a(上面)にまで濡れ上がって回り込み易い。この結果として、図15の従来の半導体装置500aでは、図14の従来の半導体装置500よりも、短絡及び素子形成面90aの回路素子破壊が生じ易い。
近年、電子機器の薄型化等の要求の高まりに伴って、半導体チップの薄型化が進行している。このことから、図15を用いて説明した薄型の半導体チップ90を用いる半導体装置500aの必要性が増している。このことによって、以上に説明した通り、ダイボンド材60がはみ出して素子形成面90aにまで達する場合が増え、この結果として、短絡及び回路素子破壊による不良が増加傾向にある。
それ故に本発明の目的は、ダイボンド工法を用いて半導体チップを実装した半導体装置において、半導体チップの回路素子形成面にダイボンド材が達することによる不良のない高品質な半導体装置及びその製造方法を提供することを目的とする。
本発明は、半導体装置に向けられている。そして、上記目的を達成させるために、本発明の半導体装置は、一方の主面に回路素子が形成された半導体チップと、半導体チップを搭載する基板と、基板の主面と半導体チップの他方の主面との間を充填して当該基板と当該半導体チップとを固定するダイボンド材とを備え、半導体チップの他方の主面の周縁部分には、ダイボンド材が進入する凹部が形成される。
また、好ましくは、凹部は階段形状である。
また、好ましくは、凹部は斜面形状である。
また、好ましくは、凹部は丸みを帯びた斜面形状である。
また、本発明は、半導体装置の製造方法にも向けられている。そして、上記目的を達成させるために、本発明の製造方法は、一方の主面に回路素子が形成され、他方の主面の周縁部分にダイボンド材が進入する凹部が形成された半導体チップを形成するステップと、半導体チップを搭載する基板を形成するステップと、基板と半導体チップの他方の主面との間にダイボンド材を充填して当該基板と当該半導体チップとを固定するステップとを備える。
本発明の半導体装置及びその製造方法によれば、ダイボンド材が半導体チップ上面の回路素子形成面にまで到達することを防止できる。更に、薄型化された半導体チップを用いた場合であっても、ダイボンド材が半導体チップ上面の回路素子形成面にまで到達することを防止できる。この結果として、本発明によれば、ダイボンド材がボンディングワイヤや回路素子形成面の電極等に接触することに起因する短絡、及び、ダイボンド材の凝固時の収縮力等に起因する回路素子破壊を防止した高品質な半導体装置及びその製造方法を提供することができる。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置100の一例を示す図である。図1に示す通り、半導体装置100は、実装基板7と、ダイボンド材6と、半導体チップ5と、ボンディングワイヤ8とを備える。なお、実装基板7は、リードフレームであってもよい。また、半導体装置100は、半導体チップ5、ボンディングワイヤ8及び実装基板7の半導体チップ搭載面等を封止する封止樹脂(図示せず)を更に備えてもよい。
図1は、本発明の第1の実施形態に係る半導体装置100の一例を示す図である。図1に示す通り、半導体装置100は、実装基板7と、ダイボンド材6と、半導体チップ5と、ボンディングワイヤ8とを備える。なお、実装基板7は、リードフレームであってもよい。また、半導体装置100は、半導体チップ5、ボンディングワイヤ8及び実装基板7の半導体チップ搭載面等を封止する封止樹脂(図示せず)を更に備えてもよい。
ダイボンド材6は、流動性のあるダイボンド用材料が半導体チップ5と実装基板7との間に充填されて凝固することによって形成され、半導体チップ5を実装基板7に固定する。つまり、半導体チップ5は、ダイボンド工法を用いて実装基板7に実装される。半導体チップ5において、ダイボンド材6に接触した面(下面)とは逆の面(上面)には、回路素子が形成される。以下では、回路素子が形成される半導体チップ5の面を素子形成面5aと呼び、ダイボンド材6に接触する半導体チップ5の面を素子非形成面5cと呼び、半導体チップ5の側面を側面5bと呼ぶ。素子非形成面5cの周縁部には、階段形状の凹部5dが設けられる。ボンディングワイヤ8は、素子形成面5aの回路素子と実装基板7の配線等とを電気的に接続する。
図2は、半導体装置100が備える半導体チップ5を示す図である。図2の(a)は、半導体チップ5の素子形成面5aを視る正面図である。図2の(b)は、(a)に示された正面図のA−A’断面を示す図である。図2の(a)及び(b)に示す通り、半導体チップ5には、素子非形成面5cの周縁部に、階段形状のへこみである凹部5dが形成される。
以下では、半導体装置100の製造工程について、簡単に説明する。なお、本発明の特徴に直接関係のない工程の説明は、省略する。図3は、第1の実施形態に係る半導体装置100が備える半導体チップ5のダイシング工程の一例を説明するための図である。図3に示す通り、シート4に貼り付けられたウエハ2を、ダイシングブレード1を用いて切断することによって、半導体チップ5が切り分けられる。ここで、ダイシングブレード1は、図3に示すように段差形状をしているので、切り分けられた半導体チップ5の切断面もまた段差形状となる。この結果として、半導体チップ5の素子非形成面5cの周縁部には、階段形状の凹部5dが形成される(図2を参照)。
なお、ウエハ2の切断と同時に凹部5dを形成するダイシングブレード1を用いる上記した方法の代わりに、凹部5d形成用のブレードを用いて凹部5dを形成した後に、切断用のダイシングブレードを用いてウエハ2を切断する方法を用いてもよい。
図4は、第1の実施形態に係る半導体装置100において、半導体チップ5を実装基板7に固定するダイボンド工程の一例を説明するための図である。実装基板7の上にダイボンド材料が塗布等され、塗布等されたダイボンド材料の上に半導体チップ5が乗せられる。その後、ダイボンド材料が凝固して半導体チップ5を実装基板7に固定して図4の状態となる。その後、ワイヤボンディング工法によって、ボンディングワイヤ8が取付けられ、図1を用いて説明した半導体装置100が完成する。
以上に説明した通り、半導体装置100が備える半導体チップ5は、周縁部に凹部5dを備える。このことから、図4を用いて説明したダイボンド工程においてダイボンド材料の量が多い場合には、余分なダイボンド材料は半導体チップ5の凹部5dに溜め込まれる。以下に、図1、図5及び図6を参照して、より具体的に説明する。
図5は、ダイボンド材6の量が、図1の半導体装置100よりも少ない場合の半導体装置100を示す図である。図6は、ダイボンド材6の量が、図5の半導体装置100よりも少ない場合の半導体装置100を示す図である。
まず、図1の半導体装置100は、典型的には、ダイボンド工程においてダイボンド材6の量が多い場合を示している。この場合には、ダイボンド材6は、半導体チップ5の凹部5dの全てを充填する。
次に、図5の半導体装置100は、典型的には、ダイボンド工程においてダイボンド材6の量が適切である場合を示している。この場合には、ダイボンド材6は、半導体チップ5の凹部5dの一部を充填する。
次に、図6の半導体装置100は、典型的には、ダイボンド工程においてダイボンド材6の量が少ない場合を示している。この場合には、ダイボンド材6は、半導体チップ5の凹部5dには充填されない。また、この場合には、ダイボンド材6が実装基板7上で広がる面積は小さいので、高密度実装が可能となる。
以上に説明した通り、第1の実施形態に係る半導体装置100によれば、半導体チップ5の凹部5dに余分なダイボンド材が溜め込まれるので、半導体チップ5の素子形成面5aにまでダイボンド材6が濡れ上がって達することを防止できる。また、第1の実施形態に係る半導体装置100によれば、半導体チップ5が薄型の半導体チップである場合であっても、同様の効果を得ることができる。この結果として、第1の実施形態に係る半導体装置100によれば、短絡及び素子形成面の回路素子破壊による不良を防止して高品質を確保することができる。
(第2の実施形態)
図7は、本発明の第2の実施形態に係る半導体装置200の一例を示す図である。図7に示す通り、半導体装置200は、第1の実施形態の半導体装置100に対して、半導体チップ5を半導体チップ25に置換えたものである。従って、半導体装置200において、半導体装置100の構成要素と同じ構成要素には、同じ参照符号を付し、その説明は省略する。また、説明の便宜のために、半導体チップ25の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号は、それぞれ、半導体チップ5の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号と同じものを用いる。
図7は、本発明の第2の実施形態に係る半導体装置200の一例を示す図である。図7に示す通り、半導体装置200は、第1の実施形態の半導体装置100に対して、半導体チップ5を半導体チップ25に置換えたものである。従って、半導体装置200において、半導体装置100の構成要素と同じ構成要素には、同じ参照符号を付し、その説明は省略する。また、説明の便宜のために、半導体チップ25の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号は、それぞれ、半導体チップ5の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号と同じものを用いる。
図7に示す通り、半導体チップ25は、第1の実施形態の半導体チップ5(図1を参照)と比べて、凹部5dの形状のみが異なる。なお、半導体チップ25の凹部5dの形状が半導体チップ5の凹部5dの形状と異なることに伴って、半導体装置200のダイボンド材6は、半導体装置100のダイボンド材6に対して、凹部5dに接する部分の形状が異なる。
図8は、半導体装置200が備える半導体チップ25を示す図である。図8の(a)は、半導体チップ25の素子形成面5aを視る正面図である。図8の(b)は、(a)に示す正面図のA−A’断面を示す図である。図2の(a)及び(b)に示す通り、半導体チップ25には、素子非形成面5cの周縁部に、2段の階段形状のへこみである凹部5dが形成される。なお、凹部5dは、2段の階段状のへこみ形状には限られず、3段以上の階段状のへこみ形状であってもよい。
以上に説明した通り、第2の実施形態に係る半導体装置200が備える半導体チップ25は、周縁部に複数段の階段状のへこみである凹部5dを備える。このことから、ダイボンド工程においてダイボンド材が多い場合には、余分なダイボンド材は半導体チップ25の凹部5dに進入して溜め込まれる。この結果として、第2の実施形態に係る半導体装置200によれば、第1の実施形態に係る半導体装置100と同様の効果を得ることができる。
(第3の実施形態)
図9は、本発明の第3の実施形態に係る半導体装置300の一例を示す図である。図9に示す通り、半導体装置300は、第1の実施形態の半導体装置100に対して、半導体チップ5を半導体チップ35に置換えたものである。従って、半導体装置300において、半導体装置100の構成要素と同じ構成要素には、同じ参照符号を付し、その説明は省略する。また、説明の便宜のために、半導体チップ35の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号は、それぞれ、半導体チップ5の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号と同じものを用いる。
図9は、本発明の第3の実施形態に係る半導体装置300の一例を示す図である。図9に示す通り、半導体装置300は、第1の実施形態の半導体装置100に対して、半導体チップ5を半導体チップ35に置換えたものである。従って、半導体装置300において、半導体装置100の構成要素と同じ構成要素には、同じ参照符号を付し、その説明は省略する。また、説明の便宜のために、半導体チップ35の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号は、それぞれ、半導体チップ5の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号と同じものを用いる。
図9に示す通り、半導体チップ35は、第1の実施形態の半導体チップ5(図1を参照)と比べて、凹部5dの形状のみが異なる。なお、半導体チップ35の凹部5dの形状が半導体チップ5の凹部5dの形状と異なることに伴って、半導体装置300のダイボンド材6は、半導体装置100のダイボンド材6に対して、凹部5dに接する部分の形状が異なる。
図10は、半導体装置300が備える半導体チップ35を示す図である。図10の(a)は、半導体チップ35の素子形成面5aを視る正面図である。図10の(b)は、(a)に示した正面図のA−A’断面を示す図である。図10の(a)及び(b)に示す通り、半導体チップ35には、素子非形成面5cの周縁部に、丸みを帯びた斜面形状のへこみである凹部5dが形成される。
以上に説明した通り、第3の実施形態に係る半導体装置300が備える半導体チップ35は、周縁部に丸みを帯びた斜面形状のへこみである凹部5dを備える。このことから、ダイボンド工程においてダイボンド材の量が多い場合には、余分なダイボンド材は半導体チップ35の凹部5dに進入して溜め込まれる。この結果として、第3の実施形態に係る半導体装置300によれば、第1の実施形態に係る半導体装置100と同様の効果を奏することができる。
なお、半導体装置300が備える半導体チップ35の凹部5dは、ダイシング工程によるウエハの切断(図3を参照)の後に、エッチング工法を用いて形成されてもよい。
(第4の実施形態)
図11は、本発明の第4の実施形態に係る半導体装置400の一例を示す図である。図11に示す通り、半導体装置400は、第1の実施形態の半導体装置100に対して、半導体チップ5を半導体チップ45に置換えたものである。従って、半導体装置400において、半導体装置100の構成要素と同じ構成要素には、同じ参照符号を付し、その説明は省略する。また、説明の便宜のために、半導体チップ45の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号は、それぞれ、半導体チップ5の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号と同じものを用いる。
図11は、本発明の第4の実施形態に係る半導体装置400の一例を示す図である。図11に示す通り、半導体装置400は、第1の実施形態の半導体装置100に対して、半導体チップ5を半導体チップ45に置換えたものである。従って、半導体装置400において、半導体装置100の構成要素と同じ構成要素には、同じ参照符号を付し、その説明は省略する。また、説明の便宜のために、半導体チップ45の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号は、それぞれ、半導体チップ5の備える素子形成面、素子非形成面、側面及び凹部を示す参照符号と同じものを用いる。
図11に示す通り、半導体チップ45は、第1の実施形態の半導体チップ5(図1を参照)と比べて、凹部5dの形状のみが異なる。なお、半導体チップ45の凹部5dの形状が半導体チップ5の凹部5dの形状と異なることに伴って、半導体装置400のダイボンド材6は、半導体装置100のダイボンド材6に対して、凹部5dに接する部分の形状が異なる。
図12は、半導体装置400が備える半導体チップ45を示す図である。図12の(a)は、半導体チップ45の素子形成面5aを視る正面図である。図12の(b)は、(a)に示す正面図のA−A’断面を示す図である。図12の(a)及び(b)に示す通り、半導体チップ45には、素子非形成面5cの周縁部に面取り形状(斜面形状)の凹部5dが形成される。
以上に説明した通り、第4の実施形態に係る半導体装置400が備える半導体チップ45は、周縁部に面取り形状の凹部5dを備える。このことから、ダイボンド工程においてダイボンド材の量が多い場合には、余分なダイボンド材は半導体チップ45の凹部5dに進入して溜め込まれる。この結果として、第4の実施形態に係る半導体装置400によれば、第1の実施形態に係る半導体装置100と同様の効果を奏することができる。
なお、第4の実施形態の半導体チップ45において、面取り形状の凹部5dが大きい場合、又は、半導体チップ45が薄型の場合には、図13に示すように、半導体チップ45の断面は台形形状となる。
また、第1〜第4の実施形態において、半導体チップ(5、25、35及び45)に形成される凹部5dは、素子非形成面5cの周縁部の全てに形成されず、当該周縁部の一部に形成されてもよい。この場合であっても、本発明の効果を得ることができる。
また、第2〜第4の実施形態の半導体装置200〜400においても、第1の実施形態の半導体装置100と同様に(図1、図5及び図6を参照)、ダイボンド材6は、凹部5dの全てを充填しても良いし、凹部5dの一部を充填しても良いし、凹部5dを充填しなくてもよい。
本発明は、ダイボンド工法を用いて半導体チップを搭載した半導体装置及びその製造方法等に利用可能であり、特に、ダイボンド材が半導体チップの素子形成面に達することを防止する場合等に有用である。
1 ダイシングブレード
2 ウエハ
4 シート
5、25、35、45、50、90 半導体チップ
5a、50a、90a 素子形成面
5c 素子非形成面
5b 側面
5d 凹部
6、60 ダイボンド材
7、70 基板
8、80 ボンディングワイヤ
100、200、300、400、500、500a 半導体装置
2 ウエハ
4 シート
5、25、35、45、50、90 半導体チップ
5a、50a、90a 素子形成面
5c 素子非形成面
5b 側面
5d 凹部
6、60 ダイボンド材
7、70 基板
8、80 ボンディングワイヤ
100、200、300、400、500、500a 半導体装置
Claims (5)
- 半導体装置であって、
一方の主面に回路素子が形成された半導体チップと、
前記半導体チップを搭載する基板と、
前記基板の主面と前記半導体チップの他方の主面との間を充填して当該基板と当該半導体チップとを固定するダイボンド材とを備え、
前記半導体チップの他方の主面の周縁部分には、前記ダイボンド材が進入する凹部が形成されることを特徴とする、半導体装置。 - 前記凹部は、階段形状であることを特徴とする、請求項1に記載の半導体装置。
- 前記凹部は、斜面形状であることを特徴とする、請求項1に記載の半導体装置。
- 前記凹部は、丸みを帯びた斜面形状であることを特徴とする、請求項1に記載の半導体装置。
- 半導体装置の製造方法であって、
一方の主面に回路素子が形成され、他方の主面の周縁部分にダイボンド材が進入する凹部が形成された半導体チップを形成するステップと、
前記半導体チップを搭載する基板を形成するステップと、
前記基板と前記半導体チップの他方の主面との間にダイボンド材を充填して当該基板と当該半導体チップとを固定するステップとを備えることを特徴とする、製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178941A JP2010021251A (ja) | 2008-07-09 | 2008-07-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178941A JP2010021251A (ja) | 2008-07-09 | 2008-07-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021251A true JP2010021251A (ja) | 2010-01-28 |
Family
ID=41705881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008178941A Pending JP2010021251A (ja) | 2008-07-09 | 2008-07-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021251A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012168959A1 (ja) * | 2011-06-06 | 2012-12-13 | パイオニア株式会社 | 半導体チップ、これを備えた半導体装置および半導体チップの製造方法 |
US9362366B2 (en) | 2013-05-13 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package |
JP2016192476A (ja) * | 2015-03-31 | 2016-11-10 | 株式会社沖データ | 半導体チップ、半導体装置、プリントヘッド、画像形成装置、および半導体チップの製造方法 |
US9972555B2 (en) | 2016-07-29 | 2018-05-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
JP2019029672A (ja) * | 2017-08-01 | 2019-02-21 | アナログ ディヴァイスィズ インク | 集積デバイスダイを担体に載置するための負のフィレット |
US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
-
2008
- 2008-07-09 JP JP2008178941A patent/JP2010021251A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012168959A1 (ja) * | 2011-06-06 | 2012-12-13 | パイオニア株式会社 | 半導体チップ、これを備えた半導体装置および半導体チップの製造方法 |
US9362366B2 (en) | 2013-05-13 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package |
JP2016192476A (ja) * | 2015-03-31 | 2016-11-10 | 株式会社沖データ | 半導体チップ、半導体装置、プリントヘッド、画像形成装置、および半導体チップの製造方法 |
US9972555B2 (en) | 2016-07-29 | 2018-05-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
JP2019029672A (ja) * | 2017-08-01 | 2019-02-21 | アナログ ディヴァイスィズ インク | 集積デバイスダイを担体に載置するための負のフィレット |
US11056455B2 (en) | 2017-08-01 | 2021-07-06 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5634033B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
US7728414B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
JP3797992B2 (ja) | 半導体装置 | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
JP2008211041A (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
JP2010021251A (ja) | 半導体装置及びその製造方法 | |
JP2006100636A (ja) | 半導体装置の製造方法 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
US20110241187A1 (en) | Lead frame with recessed die bond area | |
JP7144157B2 (ja) | 半導体装置およびその製造方法 | |
JP4767277B2 (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP2008071927A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007294568A (ja) | 半導体装置 | |
JP2009152329A (ja) | 電子部品装置 | |
JP2007311575A (ja) | 半導体装置 | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP7148220B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2008270661A (ja) | リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法 | |
JP5499437B2 (ja) | モールドパッケージ | |
JP4207791B2 (ja) | 半導体装置 | |
JP2007220740A (ja) | 半導体装置及びその製造方法 | |
JP2005209899A (ja) | 中継部材、及び中継部材を用いたマルチチップパッケージ | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 |