JP2019029672A - 集積デバイスダイを担体に載置するための負のフィレット - Google Patents

集積デバイスダイを担体に載置するための負のフィレット Download PDF

Info

Publication number
JP2019029672A
JP2019029672A JP2018143481A JP2018143481A JP2019029672A JP 2019029672 A JP2019029672 A JP 2019029672A JP 2018143481 A JP2018143481 A JP 2018143481A JP 2018143481 A JP2018143481 A JP 2018143481A JP 2019029672 A JP2019029672 A JP 2019029672A
Authority
JP
Japan
Prior art keywords
integrated device
electronic module
die
device die
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018143481A
Other languages
English (en)
Other versions
JP6745846B2 (ja
Inventor
ヴィクラム・ヴェンカタドリ
Venkatadri Vikram
デヴィッド・フランク・ボローニャ
Frank Bolognia David
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JP2019029672A publication Critical patent/JP2019029672A/ja
Application granted granted Critical
Publication of JP6745846B2 publication Critical patent/JP6745846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本開示は、概して、集積デバイスダイを担体に載置するための方法および構造に関する。【解決手段】いくつかの実施形態において、電子モジュールが開示される。電子モジュールは、担体と、上面、下面、および外側縁を有する集積デバイスダイとを含むことができる。集積デバイスダイは、下面から陥凹した第１の面と、下面と第１の面との間に延在している第２の面とを含むことができる。第２の面は、外側縁から横方向に差し込まれることができる。電子モジュールは、集積デバイスダイの下面と担体との間に配置された第１の部分と、集積デバイスダイの第２の面の少なくとも一部分に沿って配置された第２の部分とを備える、載置用コンパウンドを含むことができる。【選択図】図１ＡＢ

Description

関連出願の相互参照
本出願は、２０１７年８月１日に出願された、「ＮＥＧＡＴＩＶＥ ＦＩＬＬＥＴ ＦＯＲ ＭＯＵＮＴＩＮＧ ＡＮ ＩＮＴＥＧＲＡＴＥＤ ＤＥＶＩＣＥ ＤＩＥ ＴＯ Ａ ＣＡＲＲＩＥＲ」と題された米国特許仮出願第６２／５３９，９７２号の利益を主張し、その開示全体が、すべての目的で参照により本明細書に組み込まれる。本出願は、２０１２年２月２７日に出願された、米国特許出願第１３／４０５，５０４号（現在は、米国特許第８，８２９，４５４号）、２０１４年９月５日に出願された、米国特許出願第１４／４７８，８１０号（現在は、米国特許第９，４６６，５９４号）、２０１２年１２月７日に出願された、米国特許出願第１３／７０８，７２７号（現在は、米国特許第９，１１６，０２２号）、２０１５年７月２２日に出願された、米国特許出願第１４／８０５，８３５号に関係しており、それらのそれぞれの内容が、全体としてすべての目的で参照により本明細書に組み込まれる。
本開示は、概して、集積デバイスダイを担体に載置するための方法および構造に関し、具体的には、載置用コンパウンド（例えば、アンダーフィル、ダイ取り付け接着剤など）をダイの下に留まるように閉じ込めることができる方法および構造に関する。
集積デバイスダイは、ダイと担体との間に流体形態で通常適用されて、続いて、固化または硬化され得るコンパウンドを使用して、パッケージ基板、別の集積デバイスダイ、インタポーザなどの担体に載置される。例えば、いくつかの集積デバイスパッケージにおいて、集積デバイスダイは、集積デバイスダイの下面のコンタクトパッドを担体の対応するコンタクトパッドに接続するはんだボールを用いて、担体に載置されたフリップチップとすることができる。アンダーフィルエポキシ樹脂は、集積デバイスダイと担体との間で、はんだボールの周りの間に施され得る。他の例において、ダイの裏側の異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）またはダイの前側または活性側の従来のダイ取り付け接着剤などの接着剤が、ダイと担体との間に施される。しばしば、コンパウンド（例えば、接着剤またはアンダーフィルエポキシ樹脂）は集積デバイスダイの側面縁を過ぎて広がる可能性があり、それは、様々な適用において、例えば、ダイが別のデバイスまたはダイにごく接近して横方向に離間されるべき配置において、望ましくない可能性がある。したがって、集積デバイスダイを接着剤で担体に載置するための改良技術の継続的必要性が残っている。
１つの態様において、電子モジュールが開示される。電子モジュールは、担体、ならびに、上面、下面、および外側縁を有する集積デバイスダイを備えることができる。集積デバイスダイは、下面から陥凹した第１の面、および下面と第１の面との間に延在している第２の面を備えることができ、第２の面は外側縁から横方向に差し込まれている。電子モジュールは、集積デバイスダイの下面と担体との間に配置された第１の部分、および集積デバイスダイの第２の面の少なくとも一部分に沿って配置された第２の部分を備える、載置用コンパウンドを備えることができる。
１つの態様において、電子モジュールが開示される。電子モジュールは、担体、ならびに、上面、下面、および外側縁を有する集積デバイスダイを備えることができる。集積デバイスダイは、下面から陥凹した第１の面、および下面と第１の面との間に延在している第２の面を備えることができ、第２の面は外側縁から横方向に差し込まれている。電子モジュールは、集積デバイスダイの下面と担体との間に配置された第１の部分を備える、載置用コンパウンドを備えることができる。載置用コンパウンドは、様々な実施形態において、集積デバイスダイの外側縁に接触することができない。
１つの態様において、電子モジュールを組み立てる方法が開示される。方法は、集積デバイスダイを載置用コンパウンドで担体に載置することを含むことができる。集積デバイスダイは、上面、下面、および外側縁を有することができる。集積デバイスダイは、下面から陥凹した第１の面、および下面と第１の面との間に延在している第２の面を備えることができ、第２の面は外側縁から横方向に差し込まれている。載置用コンパウンドは、集積デバイスダイの下面と担体との間に配置された第１の部分、および集積デバイスダイの第２の面の少なくとも一部分に沿って配置された第２の部分を備えることができる。
１つの態様において、電子モジュールが開示される。電子モジュールは、パッケージ基板および集積ダイを含む。集積デバイスダイは、上側、下側、および外側縁を有する。下側は、第１の部分、および外側縁またはその近くに凹部を備える。集積デバイスダイは、横方向にパッケージ基板と少なくとも同程度の広さである。電子モジュールは、第１の部分および第２の部分を備える載置用コンパウンドも含む。載置用コンパウンドの第１の部分は、集積デバイスダイの第１の部分とパッケージ基板との間に配置され、載置用コンパウンドの第２の部分は、集積デバイスダイの凹部の少なくとも一部分に沿って配置される。
１つの実施形態において、電子モジュールは、集積デバイスダイの第１の部分の第１のコンタクトパッドをパッケージ基板の対応する第２のコンタクトパッドに電気的に接続する、複数の電気的相互接続部をさらに含む。載置用コンパウンドは、複数の電気的相互接続部の周りに配置されたアンダーフィル材料を備える。
１つの実施形態において、電子モジュールは、集積デバイスダイの下側またはその近くに、能動回路網をさらに含む。
１つの実施形態において、電子モジュールは、集積デバイスダイの上側またはその近くに、能動回路網をさらに含む。
１つの実施形態において、載置用コンパウンドは、集積デバイスダイの外側縁に対して、横方向に差し込まれている。
１つの実施形態において、載置用コンパウンドは凹面を備える。
１つの実施形態において、パッケージ基板は、埋め込み金属トレースの非導電性材料を有する可撓性基板を備える。電子モジュールは、補剛材をさらに備えることができる。可撓性基板は、補剛材の一部の周りに巻き付けられることができる。
１つの実施形態において、集積デバイスダイはセンサダイを備える。
１つの実施形態において、凹部は、１００ミクロン〜５００ミクロンの範囲に外側縁から横方向に差し込まれている。
１つの実施形態において、凹部は、第１の部分と外側縁との間に延在する傾斜壁を備える。
１つの実施形態において、凹部は、第１の部分から上面および第２の壁の方に垂直に延在する第１の壁を有する溝を備える。第１および第２の壁は、溝の反対側に配置されている。
１つの態様において、電子モジュールが開示される。電子モジュールは、パッケージ基板および集積デバイスダイを備える。集積デバイスダイは、上面、下面、および外側縁を有する。下面は、載置面、および外側縁から差し込まれている溝を備える。電子モジュールは、集積デバイスダイの載置面とパッケージ基板との間に配置されている載置用コンパウンドも含む。
１つの実施形態において、載置用コンパウンドの一部は、集積デバイスダイの溝に配置されている。
１つの実施形態において、集積デバイスは、第１の平均厚みを有する第１の部分、第１の平均厚みより薄い第２の平均厚みを有する第２の部分、および第２の部分から垂下する第３の部分を備える。溝は、第１の部分と第３の部分との間に形成される。
１つの実施形態において、溝は下面の載置面を部分的に取り囲む。
１つの実施形態において、電子モジュールは、集積デバイスダイの上面の第１のコンタクトパッドをパッケージ基板の第２のコンタクトパッドに電気的に接続している、導線をさらに含む。
１つの実施形態において、電子モジュールは、集積デバイスダイの下面の第１のコンタクトパッドをパッケージ基板の対応する第２のコンタクトパッドに電気的に接続する、複数のはんだボールをさらに含む。載置用コンパウンドは、複数のはんだボールの周りに配置されたアンダーフィル材料を備える。
１つの実施形態において、電子モジュールは、集積デバイスダイの下面またはその近くに能動回路網をさらに含む。
１つの実施形態において、載置用コンパウンドは、集積デバイスダイの外側縁に対して、横方向に差し込まれている。
１つの態様において、電子モジュールを組み立てる方法が開示される。方法は、集積デバイスを載置用コンパウンドで担体に載置することを含む。集積デバイスダイは、上面、下面、および外側縁を有する。集積デバイスダイは、下面から陥凹した第１の面、および下面と第１の面との間に延在している第２の面を備える。第２の面は、外側縁から横方向に差し込まれる。外側縁は、電子モジュールの最外縁を画定する。方法は、集積デバイスダイの下面と担体との間に配置された第１の部分、および集積デバイスダイの第２の面の少なくとも一部分に沿って配置された第２の部分を備える、載置用コンパウンドも含む。
１つの実施形態において、担体は可撓性基板を備える。方法は、補剛材の一部分の周りに可撓性基板を載置し巻き付けた後、可撓性基板を補剛材に取り付けることをさらに含む。
１つの実施形態において、方法は、ウェハの裏面を部分的にダイシングして第１および第２の面を画定することをさらに備える。
１つの実施形態において、載置用コンパウンドはアンダーフィルエポキシ樹脂を備える。方法は、複数のはんだボールを用いて、集積デバイスダイの下面の第１のコンタクトパッドを担体の対応する第２のコンタクトパッドに電気的に接続することをさらに含むことができる。方法は、複数のはんだボールの周りにアンダーフィルエポキシ樹脂を施すことをさらに含むことができる。
１つの態様において、含んでいる電子モジュールが開示される。電子モジュールは、パッケージ基板に集積デバイスダイを載置するための手段を含む。集積デバイスダイは、上側、下側、および外側縁を有する。下側は、第１の部分、および外側縁またはその近くに載置するための手段を受容するための手段を含む。集積デバイスダイは、横方向にパッケージ基板と少なくとも同程度の広さである。載置するための手段は、集積デバイスダイの第１の部分とパッケージ基板との間に配置されている第１の部分、および載置するための手段を受容するための手段の少なくとも一部分に沿って配置された第２の部分を含む。
１つの実施形態において、載置するための手段はアンダーフィル材料を含み、載置するための手段を受容するための手段は凹部を備える。凹部は、載置手段が集積デバイスダイの上面に動くことを防止する。
本明細書に説明されている発明の対象の１つまたは複数の実装形態の詳細は、付随する図面および以下の「発明を実施するための形態」に明示される。他の特徴、態様、および利点は、「発明を実施するための形態」、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は、正確な縮尺で描かれていないことがあることに留意されたい。
本発明の特定の実装形態が、例として、また限定としてではなく提供されている、以下の図面を参照してここで説明されることになる。
図１Ａは、様々な実施形態による、担体に載置された集積デバイスダイを備える、電子モジュールの概略側面図である。図１Ｂは、図１Ａの電子モジュールの端領域の拡大概略側面図である。 図１Ｃは、別の実施形態による、電子モジュールの端領域の拡大概略側面図である。 図１Ｄは、集積デバイスダイが、ボンディングワイヤを用いて担体に接合されたワイヤである場合の、電子モジュールの概略側面図である。 図１Ｅは、集積デバイスダイが、ボンディングワイヤを用いて担体に接合されたワイヤである場合の、電子モジュールの概略側面図である。 図２は、１つの実施形態による、イメージングシステムの概略平面図である。 図３は、実施形態による、電子モジュールのアレイの一部の３次元概略斜視図である。 図４は、図３に示された電子モジュールの３次元概略上面斜視図である。 図５Ａは、いくつかの実施形態による、センサダイ、センサ基板、および補剛材を示す、電子モジュールの一部の概略斜視図である。 図５Ｂは、図５Ａに示された電子モジュールの一部の横断面図である。 図６Ａは、可撓性基板に載置された、ダイの概略側面図である。図６Ｂは、別の支持要素の周りに基板を曲げた後の、ダイおよび可撓性基板の概略側面図である。 図６Ｃは、様々な実施形態による、ダイの側面図を示す画像である。 図６Ｄは、様々な実施形態による、集積デバイスダイの側面図を示す画像である。 図７Ａは、様々な実施形態による、支持要素の周りに基板を曲げた後の、ダイおよび基板の概略側面図である。 図７Ｂは、ウェハからのシンギュレーション後の、ダイのアレイの底面図である。 図７Ｃは、ダイの例の端部分の側面図の画像である。 図７Ｄは、補剛材の周りに曲げられている基板に載置された、ダイの例において示された溝の画像である。 図７Ｅは、溝に配置された接着剤の第２の部分を示す画像である。 図８は、様々な実施形態による、電子モジュールを組み立てる方法を示すフローチャートである。 図９は、様々な実施形態による、電子モジュールを組み立てる方法を示すフローチャートである。
本明細書に開示されている様々な実施形態は、担体に載置された集積デバイスダイを備える電子モジュールに関する。集積デバイスダイは、集積デバイスダイと担体との間のアンダーフィルまたは接着剤などのコンパウンドで、担体に載置されることができる。いくつかの電子モジュールにおいて、コンパウンドは、集積デバイスダイの外側縁を過ぎて、横方向外向きに広がってもよい。このような構成において、外向きに広がっている接着剤は、隣接する構成要素に干渉する可能性がある。コンパウンドが集積デバイスダイの外側縁を越えて広がる場合、コンパウンドは、過度な物理的領域を占有するか、またはモジュールの隣接する特徴に干渉する可能性がある。コンパウンドは、流体形態で適用され、その後、硬化されるかそうでなければ固化される、プラスチックまたはエポキシ樹脂材料などの有機物であることが多い。
したがって、本明細書に開示された様々な実施形態において、電子モジュールは、担体、ならびに上面、下面、および外側縁を有する集積デバイスダイを備えることができる。集積デバイスダイは、凹部を備えることができる。集積デバイスダイは、下面から陥凹した第１の面、および下面と第１の面との間に延在している第２の面を備えることができる。第２の面は、外側縁から横方向に差し込まれることができる。電子モジュールは、集積デバイスダイの下面と担体との間に配置された第１の部分を備えているコンパウンドを備えることができる。コンパウンドは、集積デバイスダイの第２の面の少なくとも一部分または凹部の少なくとも一部分に沿って配置された第２の部分を備えることができる。接着剤が隣接する構成要素に干渉しないように、コンパウンドは、集積デバイスダイの外側縁から横方向に差し込まれてもよいことが、有益である。
図１Ａは、様々な実施形態による、担体３に載置された集積デバイスダイ２を備える、電子モジュール１の概略側面図である。図１Ｂは、図１Ａの電子モジュール１の端領域の拡大概略側面図である。様々な実施形態において、電子モジュール１は、センサモジュールまたは任意の他のタイプの電子デバイスを備えることができる。いくつかの実施形態において、電子モジュール１は、集積デバイスパッケージを備えることができる。図１Ａ〜１Ｂの担体３は、任意の適切な担体を備えることができる。例えば、いくつかの実施形態において、担体３は、非導電性材料および複数の埋め込み金属トレースを含む可撓性基板、プリント回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）、リードフレーム基板、セラミック基板などの、パッケージ基板を含むことができる。他の実施形態において、担体３は、別の集積デバイスダイ、インタポーザ、または任意の他の適切なタイプの担体を含むことができる。集積デバイスダイは、例えば、センサダイ、プロセッサダイ、メモリダイ、微小電気機械システム（ＭＥＭＳ：ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）ダイなどを含む、任意の適切なタイプの集積デバイスダイを含むことができる。図１Ａに示されているように、いくつかの実施形態において、担体３のフットプリントは、ダイ２のフットプリントより小さくてもよい。例えば、集積デバイスダイ２は、いくつかの実施形態において、横方向に担体３より大きいかまたは少なくとも同程度の広さ（例えば、同程度の広さ、またはそれより広い）であってもよい。いくつかの実施形態において、このような相対寸法は、２つ以上のモジュール１が、ダイ２より大きい担体３を備えたモジュールよりも正確に、互いに隣り合って置かれることに役立ってもよい。
集積デバイスダイ２は、上面５、および上面５の反対側の下面６を備える。上面５は集積デバイスダイ２の上側の面であることができ、下面６は集積デバイスダイ２の下側の面であることができる。いくつかの実施形態において、能動構成要素（例えば、能動回路網）は、ダイ２の下面６またはその近くに設けられ得る。集積デバイスダイ２は、ダイ２の外周を画定する１つまたは複数の外側縁７を備えることができる。図１Ｂに示されているように、集積デバイスダイ２は、コンパウンド４によって少なくとも部分的に担体３に載置され得る。示されている実施形態において、例えば、複数のはんだボール１６は、集積デバイスダイ２の下面６の第１のコンタクトパッド（図示なし）を担体３の対応する第２のコンタクトパッド（図示なし）に電気的に接続することができる。このような実施形態において、コンパウンド４は、複数のはんだボール１６の周りに配置されたアンダーフィル材料（例えば、アンダーフィルエポキシ樹脂）を備えることができる。したがって、ダイ２と担体３との間の電気接続の確実性を保護し強化するため、かつ／または、ダイ２と担体３との間の熱整合を改善するため、コンパウンド４は流体形態で適用され得、はんだボール１６または相互接続部の周りに流され得る。他の実施形態において、コンパウンド４は、はんだボール接続のためのアンダーフィルとして使用されない、ダイ取り付け材料を備えることができる。例えば、コンパウンド４はダイ２の裏面に適用された従来のダイ取り付け接着剤を含むことができ、ダイ２は、ボンディングワイヤなどによって、他の方法で電気的に接続され得る。別の例において、コンパウンド４は、電気的、接着性、および／または保護的な密閉機能を果たすために、ダイ２の前側に適用された異方性導電膜（ＡＣＦ）または非導電性ペースト（ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔ）を含むことができる。
図１Ｂに示されているように、集積デバイスダイ２は、下面６から陥凹した第１の面８と、下面６と第１の面８との間に延在する第２の面９とをさらに備えることができ、この場合、第２の面９は、ダイ２の外側縁７から横方向に差し込まれている。第１の面６と第２の面８とが、共同で、ダイ２の下側に形成された凹部２０の少なくとも一部分を画定してもよい。凹部２０は、いずれの形を備えてもよい。コンパウンド４は、集積デバイスダイ２の下面６と担体３との間に配置された第１の部分４ａと、集積デバイスダイ２の第２の面９の少なくとも一部分に沿って配置された第２の部分４ｂとを備えることができる。固化または硬化する前に流体形態で適用される場合、コンパウンド４の第２の部分４ｂが、第１の面８と担体３との間で、第２の面９の一部に接触してもよいか、または凹部２０の少なくとも一部分に配置されてもよいように、毛細作用が、はんだボール１６（または他の相互接続部）の周りにコンパウンド４を引き寄せるのを促進することができ、下面６と担体３との間からコンパウンド４を引き出すことができる。いくつかの実施形態において、第２の部分４ｂは、第１の面８にも接触してもよい。図１Ｂに示されているように、コンパウンド４の第１の部分４ａおよび第２の部分４ｂは、連続する材料を含んでもよい。さらに、図１Ｂに示されているように、コンパウンド４（例えば、第１の部分４ａおよび第２の部分４ｂの両方）は、ダイ２の外側縁７に対して横方向に差し込まれていてもよい。いくつかの実施形態において、図１Ｂに示されているように、コンパウンドの第２の部分４ｂは、担体３からダイ２までの角度で、内向きに延在してもよい。いくつかの実施形態において、第２の部分４ａは、窪んだ面または凸面を備えることができる。負のフィレットがダイ２の外側縁７の輪郭内にあるように、それを設けることで、ダイ２の外側縁７が、別の集積デバイスダイなどの隣接する構成要素に対して当接するかつ／または密に離間されるのを可能にし得ることが有益である。
図１Ｂに示されているように下面６に対する第１の面８の深さＤは、コンパウンドの第２の部分４ｂに関連している負のフィレットを収容するために十分に大きいが、ダイを弱めることを避けるために十分小さくなるように選択され得る。いくつかの実施形態において、深さＤは、５００ミクロン厚みのダイの場合、１００ミクロン〜３００ミクロンの範囲、または１００ミクロン〜２５０ミクロンの範囲、例えば、１００ミクロン〜１２０ミクロンの範囲にあるとすることができる。いくつかの実施形態において、深さＤは、ダイ２の厚みの２０％〜５０％の範囲、例えば、その厚みの２０％〜３０％の範囲にあるとすることができる。載置用コンパウンド４の第２の部分４ｂは、第２の面９の外側に距離Ｓ延在するフィレットを有することができる。第２の面９は、ダイの外側縁７から測定された場合、外側縁７から、ダイ２の張り出し領域１８の幅Ｗまで差し込まれて設けられ得る。いくつかの実施形態において、張り出し領域１８の幅Ｗは、１００ミクロン〜５００ミクロンの範囲にあるとすることができる。張り出し領域１８（ならびに第１の面８および第２の面９）は、任意の適切なやり方で画定され得る。例えば、いくつかの実施形態において、張り出し領域１８は、ダイ２の厚みの一部分を通るステップカット（例えば、ソーカット）を設けることによって、例えば、下面６を部分的にダイシングすることによって、画定され得る。他の実施形態において、張り出し領域１８は、エッチング、レーザ切断もしくは孔開け、または任意の他の適切な方法によって画定され得る。したがって、いくつかの実施形態において、第１の面と第２の面との間の相対角度は、図１Ａおよび１Ｂに示されているように、９０°ではあり得ない。また第１および第２の面は、図１Ａおよび１Ｂに示されているように、平坦ではあり得ない。
図１Ｃは、別の実施形態による、電子モジュール１の端領域の拡大概略側面図である。特に断りのない限り、図１Ｃに示されている構成要素は、図１Ａおよび１Ｂにおける同じ番号の構成要素と同じまたはほぼ同様であってもよい。図１Ａおよび１Ｂの実施形態と同様に、ダイ２は、担体３に載置され得る。ダイ２は、上面５、下面６、下面６に対して陥凹した第１の面８、および第１の面８と下面６との間に延在する第２の面９を備えることができる。コンパウンド４の第１の部分４ａは、ダイ２の下面６と担体３との間で、はんだボール１６の周りに配置され得る。コンパウンド４の第２の部分４ｂ（例えば、負のフィレット）は、第２の面９の少なくとも一部分に沿って施され得、また、ダイ２の外側縁７に対して横方向に差し込まれ得る。
しかし、図１Ｂに示されている実施形態とは違い、ダイ２の凹部２０は、ダイ２の下面を部分的に通って画定された溝１９を備えることができる。溝１９は、第１の面８および第２の面９、ならびに第３の面１７を画定することができる。第２の面９および第３の面１７は、溝１９の反対側に配置され得る。第３の面１７は、第１の面８と下面６との間に延在することができる。溝１９は、図１Ｂに示されているステップカットと比べると、有益に、チップ化を低減しかつ／または強度を上げ得る。図１Ａおよび１Ｂと同様に、溝１９は、ダイシング、エッチング、レーザ切断もしくは孔開け、または任意の他の適切な方法によって形成されていてもよい。
さらに、溝１９は、接着剤４の第２の部分４ｂを収容するように画定された幅Ｗおよび深さＤを有することができる。いくつかの実施形態において、深さＤは、５００ミクロン厚みのダイの場合、１００ミクロン〜３００ミクロンの範囲、または１００ミクロン〜２５０ミクロンの範囲、例えば、１００ミクロン〜１２０ミクロンの範囲にあるとすることができる。いくつかの実施形態において、深さＤは、ダイ２の厚みの２０％〜５０％の範囲、例えば、その厚みの２０％〜３０％の範囲にあるとすることができる。溝１９の幅Ｗは、接着剤４の第２の部分４ｂの幅に相当するフィレット距離Ｓよりも大きくてもよい。いくつかの実施形態において、溝１９の幅Ｗは、１００ミクロン〜５００ミクロンの範囲にあるとすることができる。さらに、図１Ｃに示されているように、溝１９は、溝１９の角領域にフィレット３８を備えることができる。いくつかの実施形態において、フィレット３８が、角領域のうちの１つにのみ配置され得ることが理解されるべきである。溝１９の角領域に沿うフィレット３８は、ダイ強度を高め、ダイチップアウト強度を増強するのに十分な半径を有することができる。様々な実施形態において、フィレット３８の半径は、２ｍｍ〜４ｍｍの範囲にあるとすることができる。さらに、溝１９に関連してフィレット３８が示されているが、フィレット３８が、図１Ａおよび１Ｂに示されているステップカット実施形態にも形成されていてもよいことが察せられるべきである。
図１Ｄは、集積デバイスダイ２がボンディングワイヤ３６を用いて、担体３に接合されたワイヤである場合の電子モジュール１の概略側面図である。図１Ｄの電子モジュール１は、図１Ｄでは、ダイ２がボンディングワイヤ３６で担体に接合されたワイヤであることを除き、図１Ｂの電子モジュール１とほぼ同様である。図１Ｄの実施形態において、載置用コンパウンド４は、ダイ２を担体３に取り付けるためのダイ取り付け接着剤を含むことができる。図１Ｂに示されている実施形態と同様に、ダイ２は、凹部２０を備えることができる。ダイ２の張り出し領域１８が、コンパウンド４が、ダイ２の上面に着く、達する、または動くのを軽減しかつ／または防ぐことができるのが有益である。
図１Ｅは、集積デバイスダイ２がボンディングワイヤ３６を用いて、担体３に接合されたワイヤである場合の電子モジュール１の概略側面図である。図１Ｅの電子モジュール１は、図１Ｅでは、ダイ２がボンディングワイヤ３６で担体に接合されたワイヤであることを除いて、図１Ｃの電子モジュール１とほぼ同様である。図１Ｅの実施形態において、載置用コンパウンド４は、ダイ２を担体３に取り付けるためのダイ取り付け接着剤を含むことができる。ダイ２の溝１９が、コンパウンド４がダイ２の上面に着く、達する、または動くのを軽減しかつ／または防ぐことができるのが有益である。
＜ダイを担体に載置するための負のフィレット接着剤を備える電子モジュールの例＞
本明細書に開示されている負のフィレット接着剤は、任意のタイプの電子モジュールで使用され得る。図２は、このような負のフィレット接着剤を利用する１つの実施形態によるイメージングシステム１０を示す。いくつかの実装形態において、イメージングシステム１０は、コンピュータ断層撮影（ＣＴ：Ｃｏｍｐｕｔｅｄ Ｔｏｍｏｇｒａｐｈｙ）デバイスとすることができる。ＣＴデバイスは、医療用イメージング、産業用イメージング、非破壊検査、および基板イメージングを含む、様々な分野において有用である。図２のイメージングシステム１０において、光源１１は、画像表示される対象１３（例えば、患者）の方向に放射線１２を放つことができる。１つの実施形態において、光源１１は、ｘ線放射を放つ。イメージング目的で放射線を放つための様々な従来の機構があることを、当業者であれば理解するであろう。放射線１２のある部分が対象１３を通過した後、その部分が、光源１１の反対に位置付けられた電気モジュール１０１（例えば、センサモジュール）の１次元（１Ｄ：Ｏｎｅ−Ｄｉｍｅｎｔｉｏｎａｌ）または２次元（２Ｄ：Ｔｗｏ−Ｄｉｍｅｎｔｉｏｎａｌ）アレイに達する。電子モジュール１０１は、このイメージング例のセンサとすることのできるフォトダイオードアレイ（ＰＤＡ：ＰｈｏｔｏＤｉｏｄｅ Ａｒｒａｙ）を使用して、検出された放射線（例えば、可視光）を電気信号に変換するように構成され得る。いくつかの実装形態において、電子モジュール１０１は、検出されたｘ線放射を可視光に変換するようにも構成されていてもよく、または、システム１０が、この目的で、別個のシンチレータを含むことができる。他の実装形態において、検出されたｘ線放射は、他の方法で電気信号に変換されてもよい。電子モジュール１０１は、ＰＤＡから受信されたアナログ信号を、送信要素１５によって外部制御モジュール１４に送信され得るデジタル信号に変換するようにも構成されている。電子モジュール１０１は、制御モジュール１４への送信の前に、検出された信号に対して、様々な他の前処理および／または前調整も行うことができる。処理されたデジタル信号が制御モジュール１４によって受信された後、制御モジュール１４は、デジタル信号を、表示デバイス上の画像、または受信された信号から計算された様々な測定値の報告などの可読出力にさらに処理することができる。対象１３の完全３Ｄ画像を得る際、システム１０は、図２に示されている方向Ａに、対象１３の周りを回転し、様々な角度の対象１３の画像を得ることができる。
他の実施形態において、イメージングシステムは、超音波デバイスとすることができる。超音波デバイスは、本明細書において明示的に示されていないが、いくつかの実施形態による超音波デバイスが、超音波源と、以下により詳細に説明される電子モジュールと同様の１つまたは複数の電子モジュールを含む検出装置（または、検出装置アレイ）とを含むことができることが察せられるべきである。さらに、電子モジュールは、ＰＥＴスキャンやガンマ線イメージング技法などの核イメージング実装形態において使用され得る。さらに他の実施形態において、電子モジュールは、センサおよびプロセッサの両方を含む小型モジュールを採用する、様々な非イメージング構成、例えば、電気、電子、または光応用において使用され得る。例えば、ＭＥＭＳマイクロフォンや加速度計などの微小電気機械システム（ＭＥＭＳ）デバイスは、センサからの信号を処理するために、センサの近くに、センサダイおよびプロセッサダイの両方を含んでもよい。これらの実施形態において、本明細書に示されている電子モジュールと同様の電子モジュールが、プロセッサからセンサを熱的に絶縁しながら、小型センサパッケージを提供するのに有用であり得る。
図３は、電子モジュール１０１のアレイの一部分の３次元概略斜視図である。図３に示されているように、各電子モジュール１０１は、より大きなイメージングシステム１１０の一部であるブラケット１３０に載置され得る。イメージングシステム１１０は、図２に関して上に説明されているイメージングシステム１０と同じまたは同様であってもよい。例えば、イメージングシステムは、ＣＴデバイス、Ｘ線デバイス、超音波デバイスなどを含んでもよい。図３の例において、４つの電子モジュール１０１（例えば、４つのセンサモジュール）が、長手方向のＸ軸に沿って延在するストリング１１７に位置付けられているが、４つよりも多いまたは少ないモジュール１０１が、Ｘ軸に沿って互いに隣り合わせでストリング１１７に位置付けられ得ることが察せられるべきである。図３には示されていないが、モジュール１０１のアレイは、Ｘ軸に交差する方向に沿って、互いに隣り合う複数のストリング１１７を備えることができる。いくつかの実施形態において、ストリング１１７は、湾曲面に沿って位置付けられ得、各ストリング１１７は、図２のモジュール１のうちの１つに相当する。図３に示されているように、例えば、示されているストリング１１７のＹ軸は、それに沿ってモジュール１０１のアレイが位置付けられている湾曲面に接していることができる。様々な構成において、アレイの湾曲面の内側に患者が位置付けられ得、システム１１０は、患者の体の部位を画像表示することができる。
図３に示されているように、電子モジュール１０１は、ブラケット１３０の前側に載置され得、１つまたは複数のヒートシンク１４０が、ブラケット１３０の裏側に配置され得る。各ヒートシンク１４０は、モジュール１０１によって発生した熱をその空気中に効果的に散らすことができるフィンまたは他の熱移動要素を備えることができる。いくつかの実施形態において、ファンが、空気をヒートシンク１４０全体にわたって向け、モジュール１０１からの熱消散を高めることができ、他の実施形態では、ヒートシンク１４０は、ファンの使用なしで、周囲空気に晒され得る。それに加え、図３に示されているように、コネクタ基板１０５は、各モジュール１０１から下向きに延在して、図２に関連して上に説明されている制御モジュール１４と同じまたは同様であってもよい、外部制御モジュールに接続することができる。さらに、図３に示されているように、隣接するモジュール１０１が互いに接触しないように、隣接するモジュール１０１を、ブラケット１３０に沿って、小さな間隙に離間させることが重要であり得る。
図４は、図３に示されている電子モジュール１０１の３次元概略上面斜視図である。電子モジュール１０１は、可撓性センサ基板１０３に載置された１つまたは複数のセンサダイ１０２を含むことができる。したがって、図４では、センサ基板１０３は、図１Ａ〜１Ｃに示されている担体３の役割を果たすことができる。便宜上、「可撓性」基板１０３と呼ばれるが、他の部品への基板１０３の接着を含む、組み立ての過程において、基板が非可撓性にされ得ることが理解されるであろう。センサ基板１０３は、薄型を可能にする、集積ボンドパッド、集積リード線、および集積トレースを備えた可撓性基板とすることができる。センサ基板１０３は、外部デバイスまたは基板に電気的に結合するように構成された複数の導電性リード線を含むことができる。いくつかの実施形態において、センサダイ１０２は、銅リード線との金熱圧着を用いて、センサ基板１０３に機械的かつ電気的に結合され得る。他の実施形態において、センサダイ１０２は、センサ基板１０３にはんだ付けられ得るが、さらに他の実施形態において、センサダイ１０２は、異方性導電膜（ＡＣＦ）テクノロジーまたは非導電性ペースト（ＮＣＰ）テクノロジーを使用して、センサ基板１０３に結合され得る。
可撓性基板は、基板がシステム内に採用された特定の幾何学的形状に従うのが望ましい構成において有用であり得る。可撓性基板は、ポリイミドまたはＰＥＥＫなどの可撓性プラスチック材料から作られ得、また、従来のＰＣＢ基板テクノロジーにおいて使用されるものと同様の、集積ボンドパッド、集積トレース、および集積リード線を含むことができる。可撓性基板は、様々な構成において、下流の構成要素に接触することを可能にする、特定の幾何学的形状に従うように、容易に曲げられるか、または折り曲げられ得る。さらに、トレースおよびリード線は、極めて小さな寸法で、可撓性基板上にパターン化され得る。例えば、いくつかの実施形態において、トレースは、約１５〜２０μｍ程度の線幅および線間隔を有することができ、リード線またはボンドパッドは、同様の離間状態で約２００〜３００μｍの幅または直径を有することができ、それにより、ピッチは、４００〜６００μｍ程度になる。小さなリード線ピッチを採用することによって、センサ基板が、より多数の画素（例えば、ＰＤＡの部分に対応する）と電気的に導通することが可能であり、イメージングデバイスの解像度を好都合に上げることができる。１つの実施形態において、図３に示されている４センサアレイにおける合計１９２０個の画素の場合、４つの示されているセンサダイ１０２のそれぞれは、センサ基板１０３に電気的に結合された４８０個の画素を含むことができる。他の実施形態において、各センサダイは、例えば、センサダイ当たり５１２個の画素を含む、それより少ないまたは多い画素を含むことができる。さらに他の実施形態において、線幅および線間隔は、特定の構成に望ましいリード線密度に応じて、はるかに小さいまたは大きいとすることができる。電子モジュール１の寸法は、望ましい実装形態に従って、変えることができる。例えば、いくつかの実施形態において、示されている４ダイ電子モジュールは、約６０ｍｍ〜約１００ｍｍの範囲の全長と、約２０ｍｍ〜約３０ｍｍの範囲の幅とを有することができる。電子モジュール１の高さまたは厚みは、様々な実施形態において、例えば、約５ｍｍ〜約１０ｍｍの範囲で、比較的小さいとすることができる。
いくつかの実施形態において、センサダイ１０２は、例えば、フォトダイオードアレイ（ＰＤＡ）または他のイメージングセンサを含む、ｘ線検知デバイスを含むことができる。図４に示されているように、ｘ線照射において、モジュール１０１は、コリメータ（図示せず）、およびｘ線を可視光に変換するためのシンチレータ１４１も含んでもよい。変換された可視光は、その後、可視光を電気信号に変換することのできるセンサダイ１０２によって受光され得る。別法として、コリメータとシンチレータとが、イメージングシステム内で、モジュール全体にわたって別々に設けられ得る。さらに他の実施形態において、センサダイは、例えば、ＭＥＭＳセンサ、ならびに他の電気センサおよび電子センサを含む、信号を検出するように構成された任意の他の適切なデバイスを含むことができる。図４の実施形態において、電子モジュール１０１は、２つのセンサダイ１０２を含むが、他の実施形態では、１つのみ、３つ、４つ、または４つより多いセンサダイを使用することが可能である。
図４に戻って参照すると、センサ基板１０３は、補剛材１０４の一部分に載置されるかまたは結合され得る。補剛材１０４は、参照により本明細書に組み込まれる、米国特許出願第１４／８０５，８３５号において説明されているように、電子モジュール１０１に構造上の支持を提供することができ、また、プロセッサダイからセンサダイ１０２を熱的に分離するのを助けることができる。以下により詳細に述べられるように、センサ基板１０３は、補剛材１０４に巻き付けられ得る。例えば、センサ基板１０３の底切片が、補剛材１０４の第１の側面１０４ａの周りに折り曲げられるかまたは巻き付けられ得る（図５Ａおよび５Ｂ参照）。補剛材１０４に巻き付けられている可撓性センサ基板１０３の端は、米国特許出願第１４／８０５，８３５号において示され、説明されているように、可撓性プロセッサ基板に電気的に結合していてもよい。補剛材１０４は、金属、例えば、亜鉛またはアルミニウムなどの任意の適切な材料から作られ得る。他の構成において、補剛材１０４は、プラスチックまたはセラミックから作られ得る。補剛材１０４およびセンサ基板１０３は、プロセッサ基板を支持するように構成されている担体１１８全体にわたって配置され得る。
さらに、コネクタ基板１０５が、電子モジュール１０１の外面から延在することができる。コネクタ基板１０５は、電子モジュール１０１から離れて位置付けられていてもよい外部制御装置（図２の制御装置１４など）に、プロセッサ基板（図示せず）を電気的に結合することができる。ピグテイルコネクタなどのコネクタ基板１０５も可撓性材料から作られていてもよく、埋め込み金属トレースと、プロセッサ基板に電気的に接続するように構成された導電性コンタクトとを含むことができる。
図５Ａは、いくつかの実施形態による、センサダイ１０２、センサ基板１０３、および補剛材１０４を示す、電子モジュール１０１の一部分の概略斜視図である。図５Ｂは、図５Ａに示されている電子モジュール１０１の一部分の横断面図である。ストリング１１７における隣接するモジュール１０１（図３参照）など、隣接する電子モジュール１０１間に十分に小さな離間を維持しながら、センサダイ１０２とセンサ基板１０３との間に確実な電気接続をもたらすことが重要であり得る。いくつかの実施形態において、複数のはんだボール（図１Ｂおよび１Ｃのはんだボール１６と同様）または他の相互接続部を使用して、センサダイ１０２がセンサ基板１０３にはんだ付けされ得る。ダイ１０２とセンサ基板１０３との間の電気接続の確実性を保護し、強化するために、図１Ｂおよび１Ｃの接着剤４と同様の接着剤（例えば、アンダーフィルエポキシ樹脂）が、センサダイ１０２とセンサ基板１０３との間に提供され得、また、はんだボールまたは相互接続部の周りに流され得る。いくつかの構成において、センサダイ１０２と基板１０３との間に接着剤が流されると、接着剤またはエポキシ樹脂は、ダイ１０２および基板１０３の縁から絞り出ることができ、ダイ１０２の両側に沿って上向きに這うことができる。このような正の接着剤縁フィレットは、電子モジュール１０１の外周に対して外向きに広がることができる。例えば、接着剤は、モジュール１０１の上面図から分かるように、センサダイ１０２の周を過ぎてはみ出ることができる。
いくつかの実施形態において、電子モジュール１０１の外周を越える正の接着剤フィレットの広がりは、望ましくないものであり得る。例えば、周囲の電気モジュールおよび他のシステムの構成要素が、特定の電子モジュール１０１に隣接して位置付けられてもよいことから、正の接着剤フィレットが、ダイ１０２またはセンサ基板１０３の外周を越えて広がらないことを確実にすることが重要であり得る。いくつかの構成において、正の接着剤が、センサダイ１０２の外周の外側に５０ミクロン未満で広がるのを確実にすることが望ましい場合がある。正のエポキシ樹脂フィレットがダイ１０２の周の外側に過度に遠く広がっている場合、エンドユーザは、隣接する電子モジュールまたは他の構成要素を組み立てることが難しいことがある。
したがって、いくつかの実施形態において、図１Ａ〜１Ｃに関連して上に説明されたように、負のエポキシ樹脂縁フィレットがダイ１０２の縁に生み出されるように、センサダイ１０２とセンサ基板１０３との間に、エポキシ樹脂アンダーフィルが適用され得る。このような負のフィレットは、センサダイ１０２の外周の外側に広がらないように構成され得（例えば、上面図または底面図から分かるように）、隣接する電子モジュールが正確かつ確実に互いに隣り合って置かれ得るのを確実にすることができる。いくつかの実施形態において、フィレットが、例えば、５０ミクロン未満まで、外周をわずかに過ぎて広がることが許容可能であり得る。例えば、図５Ａに示されているように、基板１０３の曲がり１０３ｂが第１の側１０４ａに沿って位置付けられるように、センサ基板１０３が、補剛材１０４の第１の側１０４ａに巻き付けられ得る。電子モジュール１０１は、補剛材１０４の第１の側１０４ａの長さに沿って配置された第１の縁１５２と、補剛材１０４の第２の側１０４ｂの長さに沿って配置された第２の縁１５０とを含むことができる。図５Ａおよび５Ｂに示されているように、第１の縁１５２は、基板１０３の曲がり１０３ｂに隣接して配置され得る。電子モジュール１０１は、補剛材１０４の幅に沿って対向する第３の縁１５１および第４の縁１５３も含むことができる。
センサダイ１０２は、はんだボールなどの複数の相互接続部を使用して、センサ基板１０３に接続され得、センサ基板１０３は、補剛材１０４に巻き付けられ得る。センサ基板１０３を補剛材１０４に巻き付けた後、第２の縁１５０に沿って、例えば、基板１０３の曲がり１０３ｂと反対にある縁に沿って、センサダイ１０２とセンサ基板１０３との間にアンダーフィルエポキシ樹脂が分配され得る。毛細作用が、はんだボールの周り（または他の相互接続部）の周りにアンダーフィルエポキシ樹脂を引き寄せるのを促進することができ、接着剤またはエポキシ樹脂を第１の縁１５２に引くことができる。
図６Ａは、パッケージ基板１０３に載置されたダイ１０２を含む、モジュール１の概略側面図である。上に説明されているように、基板１０３は、図１Ａ〜１Ｃに示されている担体３の役割を果たしてもよい。図６Ａに示されているように、基板１０３は、例えば、図４に示されている、より大きな電子モジュール１０１を組み立てる前に、広げられたまたは平坦である可撓性基板を含んでもよい。したがって、巻き付けるかまたは折り曲げる前に、基板１０３は、ダイ１０２のフットプリントよりも大きなフットプリントを有してもよい。巻き付けるかまたは折り曲げた後、集積デバイスダイ１０２は、いくつかの実施形態において、横方向に、基板１０３よりも大きいか、または基板１０３と少なくとも同程度に広くなることができる。図６Ｂは、補剛材１０４の形態における支持要素に基板１０３を巻き付けた後の、ダイ１０２および基板１０３の概略側面図である。図１Ａ〜１Ｃの実施形態と同様に、ダイ１０２は、ダイ２の下面６から陥凹した第１の面８と、第１の面８と下面６との間の第２の面９とを備えることができ、この場合、第２の面９は、外側縁７に対して横方向に差し込まれている。図１Ａ〜１Ｃの実施形態と同様に、コンパウンド４の第１の部分４ａ（示されている実施形態では、アンダーフィル）は、下面６と基板１０３（例えば、担体）との間に配置され得、はんだボール１６を取り囲むことができる。コンパウンド４の第２の部分４ｂは、外側縁７に対して横方向に差し込まれ得る。さらに、補剛材１０４および曲がり１０３ｂの端も、外側縁７に対して横方向に差し込まれ得る。外側縁７に対して、補剛材１０４、基板１０３の曲がり１０３ｂ、およびコンパウンド４を差し込むことによって、隣接するデバイスが、互いに極めて接近して置かれ得る。
図６Ａ〜６Ｃの実施形態において、基板１０３を補剛材１０４に取り付ける（また、基板１０３を補剛材１０４に巻き付ける）ことなどによって、基板１０３をより大きな電子モジュールに組み込む前に、コンパウンド４およびはんだボール１６を用いて、ダイ１０２が基板１０３に取り付けられ得るのが有益である。したがって、組み立ての前に、ダイ１０２の縁７（正のフィレット）を越えて漏れる過度のコンパウンドを排出するために、または過度のコンパウンドがないか、ダイ１０２および基板が調べられ、組み立てられたモジュールを解体する出費増加を避けることができる。さらに、アンダーフィル補強の前に、取り付けられたはんだとアンダーフィルとの間のダイ１０２および基板１０３組立体を扱うことは、はんだ接合部への損傷の危険がある。
図６Ｃは、基板１０３に載置されたダイの例１０２の側面図を示す画像である。図６Ｄは、集積デバイスダイ２の側面図を示す別の画像である。図６Ｄに示されているように、例えば、コンパウンドが外側縁７に対して横方向に差し込まれるように、コンパウンド４の第２の部分４ｂが、ダイ２の外周内に全体的に配置された負のフィレットを備えることができる。第２の部分４ｂによって画定された負のフィレットは、図６Ｄに示されているように、いくつかの実施形態において、窪んだ面を備えることができる。図６Ｄから推測され得るように、第２の部分４ｂの形および／または量は、ダイ２の部分によって異なっていてもよい。
図７Ａは、別の実施形態による、基板１０３を補剛材１０４に巻き付けた後の、ダイ１０２および基板１０３の概略側面図である。特に断りのない限り、図７Ａに示されている構成要素は、図１Ｃおよび６Ａ〜６Ｃにおける同じ番号の構成要素と同じまたはほぼ同様であってもよい。例えば、図１Ｃと同様に、ダイ１０２の厚みを部分的に通って溝１９が画定され得る。ダイ１０２の下面６（図５Ａおよび５Ｂのセンサダイと同様のセンサダイを含んでもよい）と担体１０３との間で、はんだボール１６の周りに、コンパウンド４の第１の部分４ａが配置され得る。第２の部分４ｂ（例えば、負のフィレット）が、第２の面９の少なくとも一部分に沿って設けられ得、また、ダイ１０２の外側縁７に対して横方向に差し込まれ得る。図１Ｃと同様に、図６Ａ〜６Ｄの実施形態と比較した場合、溝１９が、チップ化を低減してもよく、かつ／またはダイ１０２の構造的一体性を維持してもよい。
さらに、溝１９は、コンパウンド４の第２の部分４ｂを収容するように画定された幅Ｗおよび深さＤを有することができる。いくつかの実施形態において、深さＤは、５００ミクロン厚みのダイの場合、１００ミクロン〜３００ミクロンの範囲、または１００ミクロン〜２５０ミクロンの範囲、例えば、１００ミクロン〜１２０ミクロンの範囲とすることができる。いくつかの実施形態において、深さＤは、ダイ２の厚みの２０％〜５０％の範囲、例えば、その厚みの２０％〜３０％の範囲とすることができる。溝１９の幅Ｗは、コンパウンド４の第２の部分４ｂの幅に相当するフィレット距離Ｓよりも大きくてもよい。いくつかの実施形態において、溝１９の幅Ｗは、１００ミクロン〜５００ミクロンの範囲とすることができる。
図７Ｂは、ウェハ３５からのシンギュレーション後のダイ１０２のアレイの底面図である。ダイ１０２は、ウェハレベルに画定され、続いて、複数のシンギュレート化ダイを画定するようにシンギュレートされ得る。さらに、シンギュレーション前にウェハ３５の裏面上のダイ１０２の縁領域に沿って、複数の部分的なソーカットを作ることによって、ウェハレベルに、溝１９またはスロットも形成され得る。２つのダイ１０２がただ１つの担体に一緒に載置されている実施形態の場合、対の各ダイ１０２は、ダイ１０２の端部分に１つのみ溝を含んでもよい。ダイ１０２は、ソーライン３０に沿ってウェハをダイシングすることによって、ウェハ３５からシンギュレートされ得る。他の実施形態において、ダイのいずれの側が、流体形態での適用中に、ダイ縁を越えて漏れ出すコンパウンドから保護されるべきであるかに応じて、部分的なソーカットが、各ダイの１、２、３、または４の縁領域に沿って、溝１９またはステップカットを提供することができる（図６Ｂ参照）。
図７Ｃは、ダイの例１０２の端部分の側面図の画像である。図７Ｄは、ダイの例１０２に示されている溝１９の画像である。図７Ｅは、溝１９に配置されているコンパウンド４の第２の部分４ｂ（例えば、負のフィレット）を示す画像である。上に説明されているように、第２の部分４ｂが、溝１９に有益に設けられ得、ダイ１０２の外側縁７を過ぎて外向きに延在し得ない。
図８は、様々な実施形態による、電子モジュールを組み立てるための方法８０を示すフローチャートである。ブロック８１において、集積デバイスダイは、はんだボールで担体に取り付けられ得る。例えば、集積デバイスダイの下面上の第１のコンタクトパッドが、担体上の対応する第２のコンタクトパッドに電気的に接続され得る。いくつかの実施形態において、担体は、非導電性材料に埋め込まれた導電性トレースを備える可撓性基板を含むことができる。集積デバイスダイは、感光性ダイ、例えば、イメージングセンサダイなどの任意の適切なタイプのダイを含むことができる。集積デバイスダイは、上面、下面、および外側縁を有することができる。集積デバイスダイは、下面から陥凹した第１の面と、下面と第１の面との間に延在する第２の面と有することができる。第２の面は、外側縁から横方向に差し込まれ得る。いくつかの実施形態において、第１および第２の面は、図１Ｂおよび６Ａ〜６Ｄに示されている張り出し領域１８などのダイの張り出し領域を画定することができる。他の実施形態において、ダイの下面を部分的に通って、溝が画定され得る。第１の面、第２の面、および第３の面は、溝を少なくとも部分的に画定することができる。第１の面と下面との間に、第３の面が延在することができる。溝の両側に、第１および第３の面が配置され得る。
ブロック８２に進むと、アンダーフィルコンパウンドが、複数のはんだボールの周りに施され得る。上に説明されているように、毛管作用が、ダイと担体との間にアンダーフィル接着剤を引き寄せることができる。集積デバイスダイの下面と担体との間にコンパウンドの第１の部分が配置され得る。コンパウンドの第２の部分が、集積デバイスダイの第２の面の少なくとも一部分に沿って配置され得る。様々な実施形態において、コンパウンドは、集積デバイスダイの外側縁に接触しない。アンダーフィルコンパウンドは、加熱、放射線（例えば、紫外線放射）への暴露、または任意の他の適切な硬化方法を用いて、コンパウンドを固化するために硬化され得る。担体とダイとの間に適切な接着を確保し、フィレットのサイズおよび品質をモニタするために、アンダーフィルフィレットが調べられ得る。
ブロック８３に進むと、担体が、支持要素に取り付けられ得る。担体が可撓性基板を含む実施形態では、可撓性基板は、補剛材の一部分に巻き付けられ得る。様々な実施形態において、担体が補剛材に取り付けられる前、また巻き付く前に、集積デバイスダイが担体に取り付けられ得、アンダーフィルが、施され、硬化され得るのが有益である。上に説明されているように、担体を補剛材に取り付ける前にコンパウンドを施すことは、アンダーフィルフィレットを調べる能力を高めることができる。しかし、他の実施形態において、担体は、コンパウンドを施す前に補剛材に取り付けられてもよい。
図９は、別の実施形態による、電子モジュールを組み立てるための方法９０を示すフローチャートである。ブロック９１において、集積デバイスは、載置用コンパウンドで担体に載置され得る。集積デバイスダイは、上面、下面、および外側縁を有することができる。集積デバイスダイは、下面から陥凹した第１の面と、下面と第１の面との間に延在する第２の面とを備えることができる。第２の面は、外側縁から横方向に差し込まれ得る。載置用コンパウンドは、集積デバイスダイの下面と担体との間に配置された第１の部分を備えることができる。載置用コンパウンドの第２の部分は、集積デバイスダイの第２の面の少なくとも一部分に沿って配置され得る。いくつかの実施形態において、上に説明されているように、ダイは、複数のはんだボールで、担体に物理的かつ電気的に接続され得、載置用コンパウンドは、はんだボールの周りに流され、硬化されるアンダーフィルエポキシ樹脂を含むことができる。他の実施形態において、載置用コンパウンドは、ダイ取り付け材料または接着剤を含むことができ、ダイは、担体に接合されたワイヤとすることができる。様々な実施形態において、載置用コンパウンドは、ＡＣＦまたはＮＣＰを含むことができる。
本発明を特定の実施形態および実施例に照らして開示したが、本発明が、具体的に開示された実施形態を超えて、本発明の他の代替的な実施形態および／または使用、ならびにそれらの明らかな修正形態および均等物に及ぶことが、当業者に理解されるであろう。それに加え、本開示の様々な変形形態が詳細に示され、説明されたが、本開示に基づき、本発明の趣旨内にある他の修正形態が、当業者にはすぐに明らかになるであろう。実施形態の特定の特徴および態様の様々な組み合わせまたは下位組み合わせがなされ、なお本発明の範囲内にあり得ることもまた考えられる。本開示の発明の様々なモードを形成するために、本開示の実施形態の様々な特徴および態様が、互いに組み合わされ得るか、または互いに置き換えられ得ることが理解されるべきである。したがって、本明細書に開示された本発明の範囲は、上に説明されている特定の本開示の実施形態に限定されるべきではなく、続く特許請求の範囲を正しく読むことによってのみ定められるべきであることが意図される。
１ 電子モジュール
２ 集積デバイス台
３ 担体
４ コンパウンド
４ａ 第１の部分
４ｂ 第２の部分
５ 上面
６ 下面
７ 外側縁
８ 第１の面
９ 第２の面
１０ イメージングシステム
１１ 光源
１２ 放射線
１３ 対象
１４ 外部制御モジュール
１６ はんだボール
１７ 第３の面
１８ 張り出し領域
１９ 溝
２０ 凹部
３０ ソーライン
３５ ウェハ
３６ ボンディングワイヤ
３８ フィレット
１０１ 電気モジュール
１０２ センサダイ
１０３ 可撓性センサ基板
１０３ｂ 基板１０３の曲がり
１０４ 補剛材
１０４ａ 補剛材１０４の第１の側面
１０４ｂ 補剛材１０４の第２の側面
１０５ コネクタ基板
１１７ ストリング
１１８ 担体
１３０ ブラケット
１４０ ヒートシンク
１４１ シンチレータ
１５０ 第２の縁
１５１ 第３の縁
１５２ 第１の縁
１５３ 第４の縁

Claims (20)

  1. パッケージ基板と、
    上側、下側、および外側縁を有する集積デバイスダイであって、前記下側が、第１の部分、および前記外側縁またはその近くに凹部を備え、前記集積デバイスダイが、前記パッケージ基板と少なくとも同程度に横方向に広い、集積デバイスダイと、
    前記集積デバイスダイの前記第１の部分と前記パッケージ基板との間に配置された第１の部分、および前記集積デバイスダイの前記凹部の少なくとも一部分に沿って配置された第２の部分を備える載置用コンパウンドと、を備える、電子モジュール。
  2. 前記集積デバイスダイの前記第１の部分上の第１のコンタクトパッドを前記パッケージ基板上の対応する第２のコンタクトパッドと電気的に接続している複数の電気的相互接続部をさらに備え、前記載置用コンパウンドが、前記複数の電気的相互接続部の周りに配置されたアンダーフィル材料を含む、請求項１に記載の電子モジュール。
  3. 前記集積デバイスダイの前記下側もしくはその近くに、または前記集積デバイスダイの前記上側もしくはその近くに、能動回路網をさらに備える、請求項１に記載の電子モジュール。
  4. 前記載置用コンパウンドが、前記集積デバイスダイの前記外側縁に対して横方向に差し込まれている、請求項１に記載の電子モジュール。
  5. 前記載置用コンパウンドが窪んだ面を備える、請求項１に記載の電子モジュール。
  6. 前記パッケージ基板が、埋め込み金属トレース付きの非導電性材料を含む可撓性基板を含み、前記電子モジュールが補剛材をさらに備え、前記可撓性基板が前記補剛材の一部に巻き付けられている、請求項１に記載の電子モジュール。
  7. 前記集積デバイスダイがセンサダイを含む、請求項１に記載の電子モジュール。
  8. 前記凹部が、１００ミクロン〜５００ミクロンの範囲で、前記外側縁から横方向に差し込まれている、請求項１に記載の電子モジュール。
  9. 前記凹部が、前記第１の部分と前記外側縁との間に延在する傾斜壁を備える、請求項1に記載の電子モジュール。
  10. 前記凹部が、前記第１の部分から前記上面に向かって垂直方向に延在する第１の壁と、第２の壁とを有する溝を備え、前記第１および第２の壁が前記溝の両側に配置されている、請求項１に記載の電子モジュール。
  11. パッケージ基板と、
    上面、下面、および外側縁を有する集積デバイスダイであって、前記下面が、載置面、および前記外側縁から差し込まれている溝を備える、集積デバイスダイと、
    前記集積デバイスダイの前記載置面と前記パッケージ基板との間に配置された載置用コンパウンドと、を備える、電子モジュール。
  12. 前記載置用コンパウンドの一部が、前記集積デバイスダイの前記溝に配置されている、請求項１１に記載の電子モジュール。
  13. 前記集積デバイスが、第１の平均厚みを有する第１の部分、前記第１の平均厚みよりも薄い第２の平均厚みを有する第２の部分、および前記第２の部分から垂下する第３の部分を備え、前記溝が、前記第１の部分と前記第３の部分との間に形成されている、請求項１１に記載の電子モジュール。
  14. 前記溝が、前記下面の前記載置面を部分的に取り囲んでいる、請求項１１に記載の電子モジュール。
  15. 前記集積デバイスダイの前記上面上の第１のコンタクトパッドを前記パッケージ基板上の第２のコンタクトパッドと電気的に接続している導電線をさらに備える、請求項１１に記載の電子モジュール。
  16. 前記集積デバイスダイの前記下面上の第１のコンタクトパッドを前記パッケージ基板上の対応する第２のコンタクトパッドと電気的に接続している複数のはんだボールをさらに備え、前記載置用コンパウンドが、前記複数のはんだボールの周りに配置されたアンダーフィル材を含む、請求項１１に記載の電子モジュール。
  17. 前記集積デバイスダイの前記下面またはその近くに能動回路網をさらに備える、請求項１１に記載の電子モジュール。
  18. 前記載置用コンパウンドが、前記集積デバイスダイの前記外側縁に対して横方向に差し込まれている、請求項１１に記載の電子モジュール。
  19. パッケージ基板に集積デバイスダイを載置するための手段を備え、
    前記集積デバイスダイが、上側、下側、および外側縁を有し、前記下側が、第１の部分、および前記外側縁またはその近くに前記載置手段を受容するための手段を含み、前記集積デバイスダイが、前記パッケージ基板と少なくとも同程度に横方向に広く、
    前記載置手段が、前記集積デバイスダイの前記第１の部分と前記パッケージ基板との間に配置された第１の部分と、載置用の前記手段を受容するための前記手段の少なくとも一部分に沿って配置された第２の部分とを含む、電子モジュール。
  20. 前記載置手段が、アンダーフィル材を含み、前記受容手段が、前記載置手段が前記集積デバイスダイの前記上側に動くのを防ぐ凹部を備える、請求項１９に記載の電子モジュール。
JP2018143481A 2017-08-01 2018-07-31 集積デバイスダイを担体に載置するための負のフィレット Active JP6745846B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762539972P 2017-08-01 2017-08-01
US62/539,972 2017-08-01
US16/017,986 2018-06-25
US16/017,986 US11056455B2 (en) 2017-08-01 2018-06-25 Negative fillet for mounting an integrated device die to a carrier

Publications (2)

Publication Number Publication Date
JP2019029672A true JP2019029672A (ja) 2019-02-21
JP6745846B2 JP6745846B2 (ja) 2020-08-26

Family

ID=65231769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018143481A Active JP6745846B2 (ja) 2017-08-01 2018-07-31 集積デバイスダイを担体に載置するための負のフィレット

Country Status (3)

Country Link
US (1) US11056455B2 (ja)
JP (1) JP6745846B2 (ja)
CN (1) CN109326567B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518803B1 (ko) 2018-10-24 2023-04-07 삼성전자주식회사 반도체 패키지
KR20210062504A (ko) 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 제어된 테일 부분을 구비하는 비전도성 필름층을 포함하는 반도체 패키지
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
CN112951864B (zh) * 2021-04-29 2022-08-02 中国科学院长春光学精密机械与物理研究所 一种拼接用图像传感器的窄边柔性封装结构及其封装方法
TWI780909B (zh) * 2021-09-14 2022-10-11 致茂電子股份有限公司 檢測晶圓表面用的取像裝置及其取像設備
CN115249621B (zh) * 2022-09-21 2024-04-23 长电集成电路(绍兴)有限公司 一种半导体封装结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260723A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp 半導体レーザ装置
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
WO2007102358A1 (ja) * 2006-03-07 2007-09-13 Nec Corporation 電子デバイスパッケージ、モジュール、および電子機器
JP2010021251A (ja) * 2008-07-09 2010-01-28 Panasonic Corp 半導体装置及びその製造方法
JP2010034519A (ja) * 2008-06-25 2010-02-12 Toshiba Corp 半導体装置
JP2010278220A (ja) * 2009-05-28 2010-12-09 Hamamatsu Photonics Kk 放射線検出ユニット
JP2014035293A (ja) * 2012-08-09 2014-02-24 Hitachi Medical Corp 放射線検出器及びｘ線ｃｔ装置
JP2014056954A (ja) * 2012-09-13 2014-03-27 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
US20170186719A1 (en) * 2015-12-28 2017-06-29 Fujitsu Limited Semiconductor device, method of manufacturing same, and electronic apparatus

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3885653T2 (de) 1987-05-26 1994-06-01 Matsushita Electric Ind Co Ltd Strahlungsdetektor.
JP3691392B2 (ja) 1998-06-18 2005-09-07 浜松ホトニクス株式会社 シンチレータパネル
US6396898B1 (en) 1999-12-24 2002-05-28 Kabushiki Kaisha Toshiba Radiation detector and x-ray CT apparatus
JP2002022841A (ja) 2000-07-04 2002-01-23 Canon Inc 放射線撮影装置及びそれを備えたシステム
JP4532782B2 (ja) 2000-07-04 2010-08-25 キヤノン株式会社 放射線撮像装置及びシステム
IL143980A0 (en) 2001-06-25 2002-04-21 Imarad Imaging Systems Ltd Three dimensional radiation detection
US6759745B2 (en) 2001-09-13 2004-07-06 Texas Instruments Incorporated Semiconductor device and manufacturing method thereof
US6776817B2 (en) 2001-11-26 2004-08-17 Honeywell International Inc. Airflow sensor, system and method for detecting airflow within an air handling system
SG104291A1 (en) 2001-12-08 2004-06-21 Micron Technology Inc Die package
US20030111720A1 (en) 2001-12-18 2003-06-19 Tan Lan Chu Stacked die semiconductor device
JP4596748B2 (ja) 2003-05-07 2010-12-15 キヤノン株式会社 放射線画像撮影装置及び放射線画像撮影装置における再構成方法
DE10335662A1 (de) 2003-08-04 2005-03-10 Siemens Ag Detektormodul für einen Detektor zur Detektion ionisierender Strahlung sowie Detektor
TWI229928B (en) * 2003-08-19 2005-03-21 Advanced Semiconductor Eng Semiconductor package structure
US6903271B2 (en) 2003-09-30 2005-06-07 Intel Corporation Electronic assembly with thermally separated support
SG153627A1 (en) 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US7067817B2 (en) 2004-01-29 2006-06-27 Hamamatsu Photonics K.K. Radiation image sensor and making method of same
US7714931B2 (en) 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
US7675153B2 (en) 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
DE102005014187B4 (de) 2005-03-29 2017-02-23 Siemens Healthcare Gmbh Detektormodul, Detektor und Computertomographiegerät
US20060223227A1 (en) 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package
US7667333B2 (en) * 2006-01-27 2010-02-23 Infineon Technologies Ag Stack of semiconductor chips
US7544947B2 (en) 2006-03-08 2009-06-09 Aeroflex Colorado Springs Inc. Cross-talk and back side shielding in a front side illuminated photo detector diode array
US7834325B2 (en) 2006-03-24 2010-11-16 Fujifilm Corporation Radiation image information capturing apparatus and method of detecting temperature of amplifier thereof
US7495226B2 (en) 2006-05-26 2009-02-24 Carestream Health, Inc. Compact and durable encasement for a digital radiography detector
US7504637B2 (en) 2006-07-11 2009-03-17 Aeroflex Colorado Springs Inc. Two component photodiode detector
WO2008144414A1 (en) 2007-05-15 2008-11-27 Aeroflex Colorado Springs Inc. Energy sensitive direct conversion radiation detector
US7468514B1 (en) 2007-06-15 2008-12-23 Hamamatsu Photonics K.K. Radiation image conversion panel, scintillator panel, and radiation image sensor
JP4733092B2 (ja) 2007-09-28 2011-07-27 富士フイルム株式会社 放射線画像撮影装置
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package
CN101540289B (zh) * 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具
JP5137763B2 (ja) 2008-09-26 2013-02-06 富士フイルム株式会社 放射線検出装置及び放射線画像撮影システム
US8350383B2 (en) 2009-07-16 2013-01-08 International Business Machines Corporation IC chip package having IC chip with overhang and/or BGA blocking underfill material flow and related methods
US8325048B2 (en) 2009-12-08 2012-12-04 Kimberly-Clark Worldwide, Inc. Thermal stress indicator
US8829454B2 (en) 2012-02-27 2014-09-09 Analog Devices, Inc. Compact sensor module
JP2014011665A (ja) 2012-06-29 2014-01-20 Kyocera Crystal Device Corp 圧電装置
US9116022B2 (en) 2012-12-07 2015-08-25 Analog Devices, Inc. Compact sensor module
JP2018019269A (ja) * 2016-07-28 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 センサ、駆動方法、及び、電子機器
US10103095B2 (en) * 2016-10-06 2018-10-16 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260723A (ja) * 1993-03-03 1994-09-16 Mitsubishi Electric Corp 半導体レーザ装置
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
WO2007102358A1 (ja) * 2006-03-07 2007-09-13 Nec Corporation 電子デバイスパッケージ、モジュール、および電子機器
CN101395715A (zh) * 2006-03-07 2009-03-25 日本电气株式会社 电子器件封装、模块以及电子器件
JP2010034519A (ja) * 2008-06-25 2010-02-12 Toshiba Corp 半導体装置
JP2010021251A (ja) * 2008-07-09 2010-01-28 Panasonic Corp 半導体装置及びその製造方法
JP2010278220A (ja) * 2009-05-28 2010-12-09 Hamamatsu Photonics Kk 放射線検出ユニット
JP2014035293A (ja) * 2012-08-09 2014-02-24 Hitachi Medical Corp 放射線検出器及びｘ線ｃｔ装置
JP2014056954A (ja) * 2012-09-13 2014-03-27 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
US20170186719A1 (en) * 2015-12-28 2017-06-29 Fujitsu Limited Semiconductor device, method of manufacturing same, and electronic apparatus
JP2017120800A (ja) * 2015-12-28 2017-07-06 富士通株式会社 半導体素子、半導体素子の製造方法及び電子機器

Also Published As

Publication number Publication date
CN109326567B (zh) 2023-06-20
US11056455B2 (en) 2021-07-06
CN109326567A (zh) 2019-02-12
JP6745846B2 (ja) 2020-08-26
US20190043823A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
JP6745846B2 (ja) 集積デバイスダイを担体に載置するための負のフィレット
US10340302B2 (en) Compact sensor module
CN109346539B (zh) 紧凑的传感器模块
CN109196646A (zh) 图像传感器半导体封装及相关方法
JP6091296B2 (ja) 撮像装置、撮像装置の製造方法及び撮像モジュール
CN111640739B (zh) 光学传感器封装结构和电子设备
JPWO2017037828A1 (ja) 内視鏡、電子ユニットおよび電子ユニットの製造方法
JP6636611B2 (ja) 異なる寸法の開口を有するボンドパッド
US11664340B2 (en) Negative fillet for mounting an integrated device die to a carrier
US20140367578A1 (en) X-ray image sensor
CN109478556B (zh) 检测器模块、检测器、成像设备和制造检测器模块的方法
JP2010205780A (ja) 撮像ユニット
CN211929487U (zh) 光学传感器封装结构和电子设备
JP7491923B2 (ja) シールドされた一体型デバイスパッケージ
JPWO2016157376A1 (ja) 撮像装置および内視鏡
US12002838B2 (en) Shielded integrated device packages
WO2018092242A1 (ja) 素子接合体、撮像モジュール、内視鏡、および素子接合体の製造方法
JP2005159136A (ja) Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置
US20160336370A1 (en) Focal plane arrays with backside contacts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200804

R150 Certificate of patent or registration of utility model

Ref document number: 6745846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250