CN101395715A - 电子器件封装、模块以及电子器件 - Google Patents

电子器件封装、模块以及电子器件 Download PDF

Info

Publication number
CN101395715A
CN101395715A CNA2007800079454A CN200780007945A CN101395715A CN 101395715 A CN101395715 A CN 101395715A CN A2007800079454 A CNA2007800079454 A CN A2007800079454A CN 200780007945 A CN200780007945 A CN 200780007945A CN 101395715 A CN101395715 A CN 101395715A
Authority
CN
China
Prior art keywords
substrate
exemplary embodiment
semiconductor packages
wiring
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800079454A
Other languages
English (en)
Other versions
CN101395715B (zh
Inventor
山崎隆雄
曾川祯道
城内俊昭
大谷内贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN101395715A publication Critical patent/CN101395715A/zh
Application granted granted Critical
Publication of CN101395715B publication Critical patent/CN101395715B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供一种电子器件封装等，其中内插器基板上的布线图形不容易在电子器件和插入基板之间形成的空间中损坏。所述半导体封装是扇出型封装，设有内插器基板(3)、半导体器件(1)以及安排在基板(3)上的插入基板(18)。内插器基板(3)内具有布线图形(6)。空间(8)形成在半导体器件(1)和插入基板(18)之间，在与空间对应的区域中，形成加强装置，例如金属膜(7)，用于增加布线图形(6)的强度。

Description

电子器件封装、模块以及电子器件
技术领域
本发明涉及电子器件封装，其中所有运行电子设备所需要的电子器件容易地安装在电子设备中(通过基本上地扩展电子器件的外部端子以便于该安装)。特别地，本发明涉及能够自由地改变电子器件封装的外部尺寸的扇出型封装技术。另外，本发明涉及模块，其中电子器件封装被安装在电路板上，并且本发明涉及包括该电子器件封装的电子设备。
背景技术
图1示出了专利文献1中描述的半导体封装的剖视图。
半导体封装500包括半导体器件506、柔性基板508以及至少一个插入基板507，其中在半导体器件506中，外部电极(未示出)被形成在电路表面(图1中所示的下表面)上，柔性基板508包括在布线图形505的一个表面或两个表面上的热塑性绝缘树脂层504，插入基板507被安排在半导体器件506的周围中。
柔性基板508设有被连接到半导体器件506的预定电极的电极。这些电极之间的连接部分使用热塑性绝缘树脂层504密封。柔性基板508沿插入基板507的侧表面弯曲，并且外部电极被形成在半导体器件506的要形成电极的表面以及半导体器件506的另一表面上。
上述的配置是所谓的“扇出”型封装，并且具有一个特点，其中柔性基板508上的外部电极的间距(参考用于参考的焊料凸块501之间的距离)比半导体器件506上的外部电极的间距(参考用于参考的凸块502之间的距离)更宽。采用这种结构是为了以下原因。
即，在目前，使半导体封装被安装于其上的侧面上的第二安装基板(母板)的外部端子的间距变窄的技术不能完全应付缩小半导体器件(减小外部尺寸)的技术。因此，在母板等上直接安装半导体器件506的单独单元是特别困难的；因此，为了解决这些困难，扇出型的结构被采用。
使用图1中所示的结构，可以实现外部尺寸大于半导体器件506以及可自由地改变其尺寸的封装。而且，外部端子被提供在封装的两个表面(上表面和下表面)上；因此，当该封装与另一封装结合来被层压在彼此之上时，三维安装封装也可以被实现。
专利文献1：日本专利特开2004-172322。
发明内容
本发明要解决的问题
在其外部尺寸可以被自由地更改的图1中所示的扇出型半导体封装中，在某些情况下，其热膨胀系数与半导体器件506(Si基器件)的热膨胀系数相等的Si被采用用于插入基板507。在两个部件的热膨胀系数如上地彼此相等的情况中没有问题发生；然而，在插入基板的线性膨胀系数不同于半导体器件的线性膨胀系数的情况下，发生如下问题。例如，在包括0.03ppm的线性膨胀系数的材料的半导体器件506和插入基板(例如，Cu)具有17ppm的线性膨胀系数的情况中，由于由半导体器件506和插入基板507之间的热膨胀系数差异导致的柔性基板508的膨胀和收缩，柔性基板上的布线，特别地，半导体器件506和插入基板507之间的间隙510附近的布线509容易断裂，导致容易发生开口缺陷的问题。
本发明已经考虑到上述问题而进行设计，并且具有提供电子器件封装等的目的，其中在电子器件和插入基板被安排在内插器基板上的电子器件封装中，即使电子器件和插入基板被使用彼此不同的材料形成，在例如电子器件和插入基板之间形成的间隙部分中的内插器基板的布线图形中也不可能发生损坏。
解决问题的方法
达到上述目的的本发明的电子器件封装的特点在于，包括柔性内插器基板，在该柔性内插器基板中包括布线图形，至少一个电子器件被安排在该内插器基板上，以及被类似地安排在该内插器基板上的插入基板，其中在与电子器件和插入基板之间的间隙对应的内插器基板的区域中，布置加强构件，以增加布线图形的断裂强度。
根据本发明的电子器件封装，由于布置了加强布线图形的构件，在间隙部分中的布线图形中不可能发生损坏。本发明中的“加强构件”可以是，例如，布线图形上形成的金属膜，金属膜包括拉伸强度高于布线图形的拉伸强度的材料是适宜的。“加强构件”可以是通过布线图形的突起部分形成的额外的结构(将称为“金属突起”)或可以是用导体填充的以将布线图形互相连接的过孔。
本发明的效果
根据本发明的电子器件封装，由于布置了增加内插器基板中的布线图形的强度的加强构件，因此在布线图形中不可能发生损坏，导致增加电子器件封装的可靠性。
具体实施方式
接下来，参考附图，将详细描述本发明的示例性实施例。在这点上，将使用作为本发明的电子器件封装的实例的半导体封装，描述该示例性实施例。
(第一示例性实施例)
图2和图3示出了根据本发明第一示例性实施例的电子器件封装的剖视图。
图2所示的半导体封装包括半导体器件1、厚度范围在5μm至8μm的包括Cu、Al等的布线图形6和布线图形6′的柔性内插器基板3，以及插入基板2和基板18。
例如，半导体器件1是逻辑LSI。插入基板2和基板18可以包括如图4(俯视图)所示的多个构件2或如图5所示的一个框架形构件18(俯视图)。换言之，插入基板18是这样的构件，该构件是具有在其中间部分形成的通孔的单独平板。
在内插器基板3中使用的绝缘树脂中，在与半导体器件1接触的侧面(内-侧表面)上的至少一部分被使用热塑性树脂10(粘合剂)适宜地配置。结果，内插器基板3被适当地固定到半导体器件1上。同样地，由于以此方式形成热塑性树脂10，因此内插器基板3容易弯曲。
对于热塑性树脂10，例如，采用由变性硅的聚酰亚胺和柔性环氧树脂构成的复合材料。在此情况下，通过加热该树脂10至150℃到200℃，其弹性模量降低至等于或低于几十MPa的值(在室温下，约1GPa的弹性模量)，热塑性树脂10容易弯曲，因此其防止这样弯曲的布线图形的损坏。同样地，由于该加热引起粘着力的出现，因此内插器基板3可以被容易地固定到半导体器件1以及插入基板2和基板18上。另外，由于在组装时加到半导体器件1上的应力可以被减小，因此可以使半导体器件1变薄，导致最终半导体封装的厚度可以被减小的特点。
在被加热到150℃至200℃的同时，内插器基板3沿基板2和基板18的侧表面和背表面部分地弯曲。在图中，如上所述地被弯曲的基板的边缘部分被粘附到插入基板2和基板18的外周表面以及半导体器件1的上表面。
顺便提及，该弯曲部分覆盖本实施例中的插入板和半导体器件；然而，除此之外，可以采用其中弯曲部分仅仅覆盖例如插入基板的配置(换句话说，弯曲部分仅仅被粘贴到插入基板的上表面上)。
在图2和图3所示的配置中，内插器基板3被在由图4和图5所示的基板2和基板18形成的矩形的四边的两个相对侧边的端部弯曲。尽管在附图中未示出，在其中使用两侧弯曲方法布线不能容易地被绘制的情况中，可以自然地考虑在由基板2和基板18形成的矩形的三边或四边端部弯曲内插器基板3的方法。
作为基板2和基板18的材料，可以使用Cu、陶瓷、玻璃环氧树脂、BT树脂等；即，导电材料和绝缘材料都是可用的。在这点上，Cu具有等于包括作为基本材料的环氧树脂或玻璃环氧树脂的母板的线性膨胀系数的线性膨胀系数(约15ppm)。至于陶瓷、玻璃环氧树脂或BT树脂的具体质量，其线性膨胀系数(9ppm至15ppm)适宜地与所述母板的线性膨胀系数类似，而不是和半导体器件1的材料质量类似。如图2和图3所示，这些插入基板2和基板18具有与半导体器件1的厚度几乎相等的厚度。
本实施例的半导体封装(图2)的主要的特征在于，在与半导体器件1和基板2之间的间隙8对应的区域中，布线图形6被部分地加强了。具体地，在布线图形6的部分中形成金属膜7，以部分地加强图形6。
金属膜7适宜地使用其拉伸强度高于布线图形的材料(Cu、Al等)的Ni、W等形成；然而，这不是限制性的。这些膜可以使用电镀法或溅射法来形成，并且膜厚度范围是，例如，从1μm至5μm。
通过如上所述地构造金属膜7，由于由半导体器件1和基板2之间的线性膨胀系数的差异引起的热应力，布线图形6不太可能在间隙8处断裂。顺便提及，上述“与间隙8对应的区域”表示覆盖如图6所示的间隙8的区域A8。由于金属膜7以至少包括区域A8的尺寸而被形成，因此通过金属膜可以有效地获得加强作用。
参考图3，将描述本实施例的另一实例。在图3的配置中，金属膜7被形成在布线图形6的一侧上的整个表面上，不仅是与间隙8对应的区域。顺便提及，金属膜7的材料也是其拉伸强度高于如上所述的Cu和Al的拉伸强度的Ni(镍)、W(钨)等。在图3中，与图2相同的构成部分分配与图2中相同的参考标记。
作为防止由于热应力而导致的布线图形断裂的装置，也可以考虑其中例如除在与间隙8对应的区域中的布线图形之外布置虚拟图形(例如，导体)的方法。然而，为了在相同的表面中形成除布线图形之外的虚拟图形，需要高密度地配置布线。这因此减小布线宽度，导致布线强度被降低和预期效果不能获得的问题。同样地，为了改进上述问题，可以考虑在除布线图形层以外的层中布置虚拟图形的方法；然而，在该情况中，布线层的数目增加一层，导致内插器基板的制造成本增加的问题。
接下来，将描述形成金属膜7的工艺等。
为了部分地形成如图2所示的金属膜7，需要光刻工艺。另一方面，对于如图3所示的整个金属膜7，不需要光刻工艺。从生产成本的观点，图3的配置是有利的。
然而，尽管图2和图3中未示出，布线图形6和金属膜7实际上存在于内插器基板的弯曲部分中，因此存在以下问题发生的担心。即，由于金属膜7也在弯曲部分中存在，取决于金属膜的膜厚度和硬度，内插器基板10可能不容易弯曲。在这种问题发生的情况中，如图2所示金属膜7被部分地保留是适宜的，从而金属膜7从弯曲部分缺失。
顺便提及，尽管没有特别限制，但是本实施例的半导体封装(图2和图3)的每个部分可以如下详细地配置。作为将半导体器件1连接到内插器基板3的半导体凸块5，可以采用Au柱形凸块或诸如Sn-Pb、Sn-Ag、Sn-Ag-Cu、Sn-Bi或Sn-Zn的焊料。通过半导体凸块5，在半导体器件1和内插器基板3(准确地，其布线图形6)之间建立倒装芯片连接。
在内插器基板3的内周表面(与凸块5相对)中，预先布置孔。该孔可以通过使用例如UV-YAG激光器、二氧化碳激光器或准分子激光器的加工来安排。在该连接中，本发明不限于其中预先安排孔的配置。在热塑性树脂10被采用作为绝缘树脂的情况下，导体凸块5可以通过热塑性树脂层粘贴，以电连接到布线图形6。在此情况下，在当导体凸块5电连接到布线图形6时，导体凸块5通过热塑性树脂被密封。
当导体凸块5是Au柱形凸块时，Au膜(具有例如，0.1μm至1μm的厚度范围)或焊料膜(具有，例如，3μm至10μm的厚度范围)可以在布线图形6上的金属膜7的表面上形成。Au膜可以使用电镀法或溅射法来形成。当Au膜被形成在金属膜7的表面上时，使用热卷边法或超声波接合法，Au柱形凸块5被连接到Au膜。焊料的膜具体地可以包括Sn-Pb、Sn-Ag、Sn-Ag-Cu、Sn-Bi或Sn-Zn并且可以使用电镀法来形成。当SnAg等的焊料膜在金属膜7的表面上形成时，通过使用热卷边法和回流，Au柱形凸块5被通过焊接连接到焊料。
在其上安装焊料凸块4的内插器基板3的表面上的绝缘树脂中，预先形成其中暴露布线图形的孔。电极焊盘17是在该暴露表面上形成的导电膜，并且包括例如，使用电镀法或溅射法生产的材料诸如Au、Ni/Au、Pd、Sn、SnAg、SnAgCu或SnPb。顺便提及，作为在绝缘树脂层中形成孔的方法，可以采用使用UV-YAG激光器、二氧化碳激光器或准分子激光器的激光加工工艺。或者，如果该绝缘树脂层包括光敏树脂，那么光刻工艺也是可用的。
顺便提及，在图2和图3所示的本实施例的半导体封装中，内插器基板3具有双层布线结构，但是本发明不被本实施例约束。对于内插器基板3的布线层，该基板也可以包括一层或三层或更多。另外，图2和图3示出了其中半导体器件1被用面向下模式(电路表面向下)安装的实例；然而，自然地存在其中器件1被用面朝上模式(电路表面向上)安装的情况。
自然地，这种评论不是仅对本实施例的限制，而是也被类似地应用于之后将描述的各自的示例性实施例；因此，对于下面的各自的示例性实施例，将省略其说明。例如，内插器基板3的布线层结构不限于两层，而是也存在一层的情况或三层或更多的情况。同样地，半导体器件1的安装方法取决于情况是面向下安装或面向上安装的。接下来，将使用几个示例性实施例作为实例，具体地描述本发明；各自的示例性实施例的布局也可以彼此适当地结合。
(第二示例性实施例)
图7示出了根据本发明的第二示例性实施例的半导体封装的剖视图。
图4的半导体封装在结构上类似于第一示例性实施例的半导体封装(参见图2和图3)，但是在半导体器件1的数目上是不同的。即，根据图7的配置，两个半导体器件1被容纳在该配置中。如果半导体器件1的外部尺寸小，那么多个半导体器件1可以在内插器基板3上平铺地安装，从而生产如图7所示的第二示例性实施例的半导体封装。
如图8和图9所示，本实施例可以自然地与图4和图5所示的配置结合。在图8中，两个半导体器件1被容纳在被多个插入基板2配置的通孔(表示在中间部分的开口)中。在图9中，采用包括开口的一个基板18。
顺便提及，图7的配置是其中金属膜7被形成在布线图形6的整个表面上的实例。然而，这不限制金属膜7，即，膜7可以不形成在布线图形6的整个表面，而是如图2的配置中所示，仅仅形成在与间隙8对应的区域中。
(第三示例性实施例)
图10示出了根据本发明的半导体封装的第三示例性实施例的剖视图。
图10的半导体封装在结构上类似于图7所示的结构，但是与第二示例性实施例(半导体器件1的电路表面处于下侧面上(面向下安装))的不同之处在于，半导体器件1的电路表面处于上侧面上(面向上安装)。
当将要使用的半导体器件1具有高工作频率时，通常需要减小器件1和第二安装基板之间的距离。在该情况下中，如在图7的配置中，半导体器件1的电路表面位于下侧面上是适宜的。与此相反，如果半导体器件1之一是光电二极管或任何其它光接收元件，那么由于其性能，需要将器件1的电路表面安排为向上；因此，采用本实施例的配置是适宜的(见图10)。在图中示出了器件1的电路表面面朝上，并且半导体器件1经由导电凸块5电连接到布线图形6。
(第四示例性实施例)
图11示出了根据本发明的第四示例性实施例的半导体封装的剖视图。
图11的半导体封装在结构上类似于图2和图3中所示的结构，但是与其不同之处仅在于，内插器基板3仅仅在通过基板2和基板18配置的矩形四边的一边端部弯曲(参考图4和图5)。
当内插器基板3的布线间距(线宽+间隔)较松(宽)时，这样的结构是合适的。相反地，如果期望的布线间距窄，那么使用图2和图3中所示的配置是适宜的。在该连接中，如图2和图3所示，通过使用其中内插器基板3在基板2和基板18的两个相对边(或，三或四边)上弯曲的配置，考虑组装位置精度，取决于较高产量和较低成本生产封装的情况是可能的。
(第五示例性实施例)
图12示出了根据本发明的第五示例性实施例的半导体封装的剖视图。
图12的半导体封装在结构上类似于图2和图3中所示的结构，但是与其不同之处仅在于，金属膜7形成在布线图形6的两个表面上。由于膜7形成在布线图形6的两个表面上，当与其中仅在图形6的一个表面上配置膜7的配置相比较时，该配置的强度增加。
顺便提及，尽管图12示出了在布线图形6的整个表面上形成金属膜7的情况，但是膜7不被布置在整个表面上，而是在与间隙8对应的区域以及在该图形的两个表面上形成。
(第六示例性实施例)
图13示出了根据本发明的第六示例性实施例的半导体封装的剖视图。
图13的半导体封装在结构上类似于图12中所示的结构，但是与其不同之处仅在于，内插器基板3仅在通过基板2和基板18配置的矩形四边的一边端部弯曲(参考图4和图5)。
(第七示例性实施例)
图14示出了根据本发明的第七示例性实施例的半导体封装的剖视图。
图14的半导体封装在结构上类似于图2和图3中所示的结构，但是与其不同之处仅在于，安装在半导体器件的周围的基板不包括多个基板2，也不包括其中形成通孔的基板18，而是采用其中形成尺寸大于半导体器件1的空腔(凹陷)的插入基板9。
在本实施例的配置中，基板9的上表面是没有任何间隙的一个扁平表面；在该配置中，内插器基板3被粘贴到该表面上。因此，相对于在基板9的上表面上粘贴的至少一部分，布线图形6的损坏问题不容易发生。
在半导体器件1的外周和空腔的内周之间形成间隙8；在与该间隙对应的区域中，金属膜7被与上述示例性实施例一样地形成。因此，由于金属膜的加强作用，在布线图形6中不容易发生损坏。
顺便提及，对于下面将描述的示例性实施例，将描述使用包括空腔的基板9的结构；然而，由于空腔的作用效果类似于上述作用效果，因此重复描述将被避免。
(第八示例性实施例)
图15示出了根据本发明的第八示例性实施例的半导体封装的剖视图。
图15的半导体封装在结构上类似于图14中所示的结构，但是与其不同之处仅在于，内插器基板3仅仅在基板四边的一边端部弯曲。
(第九示例性实施例)
图16示出了根据本发明的第九示例性实施例的半导体封装的剖视图。
图16的半导体封装在结构上类似于图12中所示的结构，但是与其不同之处仅在于，安装在半导体器件1的周围中的基板是一个基板9。
(第十示例性实施例)
图17示出了根据本发明的第十示例性实施例的半导体封装的剖视图。
图17的半导体封装在结构上类似于图16中所示的结构，但是与其不同之处仅在于，内插器基板3仅在其中形成空腔的一个基板9的四边的一边端部弯曲。
(第十一示例性实施例)
图18示出了根据本发明的第十一示例性实施例的半导体封装的剖视图。
图18的半导体封装在结构上类似于图2和图3中所示的结构，但是与其不同之处仅在于，内插器基板3的端部不弯曲，并且在基板2和基板18的端部，基板3被切断。
在该半导体封装的结构中，内插器基板3仅仅被布置在半导体器件1的一个表面上；因此该封装不同于如上所述的示例性实施例的半导体封装，即，不可以彼此层压封装；但是，由于不需要弯曲内插器基板3的工序，可以实现成本低于第一示例性实施例的封装。
如上，也在具有不同的基本配置的半导体封装中，由于与间隙8对应的区域中的金属膜7的布置，可以获得如上述示例性实施例的作用效果(即，布线图形6的加强效果)。
(第十二示例性实施例)
图19示出了根据本发明的第十二示例性实施例的半导体封装的剖视图。
图19的半导体封装在结构上类似于图18中所示的结构，但是与其不同之处仅在于，金属膜7形成在布线图形6的两个表面上。
(第十三示例性实施例)
图20是示出了根据本发明的第十三示例性实施例的半导体封装的剖视图。
图20的半导体封装在结构上类似于图18中所示的结构，但是与其不同之处仅在于，安装在半导体器件1的周围中的基板不包括多个基板2，也不包括其中形成通孔的基板18，但是采用其中形成尺寸大于半导体器件1的空腔的一个基板9。
(第十四示例性实施例)
图21示出了根据本发明的第十四示例性实施例的半导体封装的剖视图。
图21的半导体封装在结构上类似于图20中所示的结构，但是与其不同之处仅在于，金属膜7形成在布线图形6的两个表面上。由于金属膜7被布置在布线图形的两个表面上，布线强度被增强。
(第十五示例性实施例)
图22至24示出根据本发明第十五示例性实施例的半导体封装的剖视图。
图22至24的半导体封装在结构上类似于图2和图3中所示的结构，但是与其不同之处仅在于，尽管金属膜7在图2和图3的半导体封装中形成，但是金属突起12和/或用导体填充的过孔被形成在与图22和图24的半导体封装中的间隙8对应的区域中。
金属突起12可以包括与布线图形6的材料相同的材料(例如，Cu或Al)。制造金属突起12的方法的实例可以如下。即，首先，采用在厚度(例如，25μm至50μm)上大于最终导体(例如，12μm)的导电基本材料(Cu、Al等)作为布线图形的基本材料；该基本材料除形成金属突起12的位置外被半蚀刻至其预定厚度(例如，12μm)。结果，剩余部分变为金属突起。此后，在具有如上所述形成的金属突起12的基本材料上，形成绝缘材料诸如聚酰亚胺；最后，一层导电基本材料(例如，具有12μm厚度的Cu或Al)被粘贴在其上。
在两个表面都导电和其中突起12被形成在一个导电材料侧面上的材料中，通过激光加工或使用钻孔机形成孔，以通过使用溅射法或电镀法，形成用导体过孔填充的过孔13来在两层之间建立连接。
形成金属突起12或过孔13(表示用导体填充的过孔)，因此这些结构用作布线图形的加强构件。在本实施例中，金属突起12或用导体填充的过孔13被形成为在尺寸上几乎等于与间隙8对应的区域的尺寸。然而，如果只有金属突起12或用导体填充的过孔13包括与间隙8对应的区域(参见图6的区域A8)，这些结构自然可以大于所述区域。
下面将具体描述图22至图24的各自配置。图22示出了其中金属突起12和过孔13被形成在间隙8附近的实例。即，金属突起12被形成在基板的厚度方向上的第一侧面(图中的上表面侧)上，并且过孔13被形成在在相对侧(图中的下表面侧)，间隙8位于之间。金属突起和过孔的布置不被该结构约束，而是过孔13可以形成在图中的上表面侧上，并且金属突起12可以形成在图中的下表面侧上。此外，两者都可以是如图23中所示的金属突起12，并且两者都可以是如图24中所示的过孔13。在布置金属突起12和过孔13以获得加强布线图形6的作用效果的范围内，上面描述的金属突起12和过孔13的结合可以被适当地改变。关于这一点，尽管对于以下示例性实施例，将避免这种描述，但是自然地，上述结合是任意可用的。
(第十六示例性实施例)
图25示出了根据本发明的第十六示例性实施例的半导体封装的剖视图。
图25的半导体封装在结构上类似于图22至图24中所示的结构，但是与其不同之处仅在于，内插器基板3仅在通过基板2和基板18配置的矩形的四边的一边端部弯曲(参考图4和图5)。
(第十七示例性实施例)
图26至图28示出根据本发明第17示例性实施例的半导体封装的剖视图。
图26至图28的半导体封装在结构上类似于图22至图24中所示的结构，但是与其不同之处仅在于，金属膜7形成在金属突起12(或用导体填充的过孔13)和布线图形6之间。即，该结构是上述金属膜7的结构与上面的示例性实施例中描述的金属突起12(或过孔13)的结合。在该配置中，布线图形被更加有效地加强。
现在，将简要地描述在金属突起12(或用导体填充的过孔13)和布线图形6之间形成金属膜7(Ni、W等等)的方法。为了生产该结构，例如，首先，采用Cu/Ni/Cu或Cu/W/Cu的三层材料作为布线图形的基本材料；，在一个侧面上的Cu除形成金属突起12外的位置外被蚀刻。此后，在其上金属突起12被形成的侧面的基本材料上，形成诸如聚酰亚胺的绝缘材料。此后工艺类似于第十五示例性实施例中描述的方法。
在图26至图28中，金属突起12或用导体填充的过孔13仅仅在与间隙8对应的区域中形成；然而，仅当金属突起12或用导体填充的过孔13包括与间隙8对应的区域，突起12或过孔13可以被布置为大于图26至图28的配置。图26示出了其中用作金属突起12或过孔的金属突起13被形成在布线图形6上的情况，但是该配置不被这些约束，而是其全部都可以是金属突起12，如图27所示，或其全部可以是用导体填充的过孔13，如图28所示。
(第十八示例性实施例)
图29示出了根据本发明的第十八示例性实施例的半导体封装的剖视图。
图29的半导体封装在结构上类似于图26至图28中所示的结构，但是与其不同之处仅在于，内插器基板3仅仅在通过基板2和基板18配置的矩形的四边的一边端部弯曲(见图4和图5)。
(第十九示例性实施例)
图30示出了根据本发明的第十九示例性实施例的半导体封装的剖视图。
图30的半导体封装在结构上类似于图22至图24中所示的结构，但是与其不同之处仅在于，安装在半导体器件1的周围中的基板不包括多个基板2，也不包括其中形成通孔的基板18，而是采用其中形成尺寸大于半导体器件1的空腔的一个插入基板9。
顺便提及，在下面的示例性实施例中，对于使用金属突起或用导体填充的过孔以加强布线的拉伸强度的实施例，将描述例如其中在与间隙对应的位置形成金属突起12或用导体填充的过孔13作为代表性例子的配置。然而，金属突起12或用导体填充的过孔13不被该示例性实施例约束。即，突起12或过孔13不仅可以形成在与间隙对应的区域中，而且可以形成在至少包括该位置的区域中。
(第二十示例性实施例)
图31示出了根据本发明的第二十示例性实施例的半导体封装的剖视图。
图31的半导体封装在结构上类似于图30中所示的结构，但是与其不同之处仅在于，内插器基板3仅在基板9的四边的一边端部弯曲。
(第二十一示例性实施例)
图32示出了根据本发明的第二十一示例性实施例的半导体封装的剖视图。
图32的半导体封装在结构上类似于图30中所示的结构，但是与其不同之处仅在于，金属膜7形成在金属突起12(或用导体填充的通孔)和布线图形6之间。
(第二十二示例性实施例)
图33示出了根据本发明的第二十二示例性实施例的半导体封装的剖视图。
图33的半导体封装在结构上类似于图32中所示的结构，但是与其不同之处仅在于，内插器基板3仅在基板9的四边的一边端部弯曲。
(第二十三示例性实施例)
图34示出了根据本发明的第二十三示例性实施例的半导体封装的剖视图。
图34的半导体封装在结构上类似于图18中所示的结构，但是与其不同之处仅在于，尽管金属膜7被形成在图18的配置中，但是金属突起12和/或用导体填充的过孔13在间隙8附近形成。如上，在具有不同的基本配置的半导体封装中，可以获得与上述示例性实施例一样的由于金属突起12和/或过孔13的作用效果。
(第二十四示例性实施例)
图35示出了根据本发明的第二十四示例性实施例的半导体封装的剖视图。
图35的半导体封装在结构上类似于图34中所示的结构，但是与其不同之处仅在于，金属膜7形成在金属突起12(或用导体填充的通孔)和布线图形6之间。结果，与第二十三示例性实施例的结构相比较，布线的强度被进一步增加。
(第二十五示例性实施例)
图36示出了根据本发明的第二十五示例性实施例的半导体封装的剖视图。
图36的半导体封装在结构上类似于图34所示的结构，但是与其不同之处仅在于，安装在半导体器件1的周围中的基板不包括多个基板2，也不包括其中形成通孔的基板18，而是采用其中形成尺寸大于半导体器件1的尺寸的空腔的一个插入基板9。
(第二十六示例性实施例)
图37示出了根据本发明的第二十六示例性实施例的半导体封装的剖视图。
图37的半导体封装在结构上类似于图36中所示的结构，但是与其不同之处仅在于，金属膜7形成在金属突起12(或用导体填充的过孔13)和布线图形6之间。结果，与第二十五示例性实施例的结构相比较，布线的强度被进一步增加。
(第二十七示例性实施例)
图38示出了根据本发明的第二十七示例性实施例的半导体封装的剖视图。
图38的半导体封装在结构上类似于图2和图3所示的结构，但是与其不同之处仅在于，诸如电容器、电阻器或电感器的无源元件14被安装在基板9和内插器基板3之间。
顺便提及，在半导体器件1是，例如，诸如CPU的以高速工作的LSI的情况下，通常去耦电容器被安装在CPU的周围。被去耦电容器占据的区域阻碍设备的尺寸缩小。
与此相反，通过在基板2和基板18以及内插器基板3之间安排作为无源元件14的去耦电容器，如在本实施例中，该设备被缩小尺寸。顺便提及，在此情况下的生产方法中，无源元件14(例如，薄膜无源元件)被首先形成在基板2和基板18上。作为生产薄膜无源元件14的具体方法，存在例如，溅射法、溶胶-凝胶法或电镀法。通过使用这些方法，无源元件可以在基板上直接被形成为膜。替代地，也可以采用被预先生产并且被切断成片的元件被粘贴在基板2和基板18上的方法(例如，可以使用粘合剂固定)。
半导体器件的厚度在该配置中被设计为等于基板2和基板18以及无源元件14的总厚度。将导电凸块诸如Au柱形凸块被安装在薄膜无源元件14的电极上，未示出，所述薄膜无源元件14然后被连接到形成在内插器基板3的布线图形上的诸如Au或SnAg的焊料上。
顺便提及，图38示出了使用基板2和基板18的实例；然而，也可以使用，代替基板2和基板18的包括形成有深度的空腔的基板9，其中半导体器件1可以安装在所述空腔中。
(第二十八示例性实施例)
图39是示出了根据本发明的第二十八示例性实施例的半导体封装的剖视图。
图39的半导体封装在结构上类似与图38中所示的结构，但是与其不同之处仅在于，内插器基板3仅在通过基板2和基板18配置的矩形四边的一边端部弯曲(参见图4和图5)。
(第二十九示例性实施例)
图40示出了根据本发明的第二十九示例性实施例的半导体封装的剖视图。
图40的半导体封装在结构上类似于图38中所示的结构，但是与其不同之处仅在于，金属膜7形成在布线图形6的两个表面上。由于膜7形成在布线图形的两侧上，布线的强度被进一步增加。
(第三十示例性实施例)
图41示出了根据本发明的第三十示例性实施例的半导体封装的剖视图。
图41的半导体封装在结构上类似于图40中所示的结构，但是与其不同之处仅在于，内插器基板3仅在通过基板2和基板18配置的矩形的四边的一边端部弯曲(参见图4和图5)。
(第三十一示例性实施例)
图42示出了根据本发明的第三十一示例性实施例的半导体封装的剖视图。
图42的半导体封装在结构上类似于图18中所示的结构，但是与其不同之处仅在于，诸如电容器、电阻器或电感器的无源元件14安装在基板2和基板8以及内插器基板3之间。由于无源元件14的安装所带来的优点类似于第二十七示例性实施例的优点(见图38)。
(第三十二示例性实施例)
图43示出了根据本发明的第三十二示例性实施例的半导体封装的剖视图。
图43的半导体封装在结构上类似于图42中所示的结构，但是与其不同之处仅在于，金属膜7形成在布线图形6的两个表面上。由于具有较高拉伸强度的膜7形成在布线图形的两侧上，因此布线的强度被进一步增加。
(第三十三示例性实施例)
图44示出了根据本发明的第三十三示例性实施例的半导体封装的剖视图。
图44的半导体封装在结构上类似于图38中所示的结构，但是与其不同之处仅在于，示例性实施例33使用下述导体9′，在所述导体9′中形成有具有半导体器件1和无源元件能够安装于其中的深度的几个空腔。由于这种结构，不会发生由于无源元件14的厚度导致封装变得更厚的缺点。
(第三十四示例性实施例)
图45示出了根据本发明的第三十四示例性实施例的半导体封装的剖视图。
图45的半导体封装在结构上类似于图44中所示的结构，但是与其不同之处仅在于，内插器基板3仅在基板9′的四边的一边端部弯曲。
(第三十五示例性实施例)
图46示出了根据本发明的第三十五示例性实施例的半导体封装的剖视图。
图46的半导体封装在结构上类似于图44中所示的结构，但是与其不同之处仅在于，金属膜7形成在布线图形6的两个表面上。由于膜7形成在布线图形的两侧上，布线的强度被进一步增加。
(第三十六示例性实施例)
图47示出了根据本发明的第三十六示例性实施例的半导体封装的剖视图。
图47的半导体封装在结构上类似于图46中所示的结构，但是与其不同之处仅在于，内插器基板3仅在基板9′的四边之一的端部弯曲。
(第三十七示例性实施例)
图48示出了本发明的第三十七示例性实施例的半导体封装的剖视图。
图48的半导体封装在结构上类似于图42中所示的结构，但是与其不同之处仅在于，使用其中形成空腔的基板9＂，该空腔具有只有半导体器件1能够被安装在其中的深度(在半导体器件1被安装的位置形成通孔)。
(第三十八示例性实施例)
图49示出了根据本发明的第三十八示例性实施例的半导体封装的剖视图。
图49的半导体封装在结构上类似于图48中所示的结构，但是与其不同之处仅在于，金属膜7形成在布线图形6的两个表面上。由于膜7形成在布线图形的两侧上，布线的强度被进一步增加。
(第三十九示例性实施例)
图50示出了根据本发明的第三十九示例性实施例的半导体封装的剖视图。
图50的半导体封装在结构上类似于图44中所示的结构，但是与其不同之处仅在于，尽管金属膜7被形成作为增加布线图形6的布线强度的装置，但是，金属突起12或用导体填充的过孔13替代金属膜7地形成在布线图形6上。
(第四十示例性实施例)
图51示出了根据本发明的第四十示例性实施例的半导体封装的剖视图。
图51的半导体封装在结构上类似于图50中所示的结构，但是与其不同之处仅在于，内插器基板3仅在基板9′的四边的一边端部弯曲。
(第四十一示例性实施例)
图52示出了根据本发明的第四十一示例性实施例的半导体封装的剖视图。
图52的半导体封装在结构上类似于图50所示的结构，但是与其不同之处仅在于，金属膜7形成在金属突起12(或用导体填充的过孔13)和布线图形6之间；与第三十九示例性实施例相比较，被置于间隙8附近的布线图形的强度被增加。
(第四十二示例性实施例)
图53示出了根据本发明的第四十二示例性实施例的半导体封装的剖视图。
图53的半导体封装在结构上类似于图52中所示的结构，但是与其不同之处仅在于，内插器基板3仅在基板9′的四边的一边端部弯曲。
(第四十三示例性实施例)
图54是示出了根据本发明的第四十三示例性实施例的半导体封装的剖视图。
图54的半导体封装在结构上类似于图48中所示的结构，但是与其不同之处仅在于，采用代替形成金属膜7的装置，金属突起12或用导体填充的过孔13被形成在置于间隙8附近的布线图形上。
(第四十四示例性实施例)
图55示出了根据本发明的第四十四示例性实施例的半导体封装的剖视图。
图55的半导体封装在结构上类似于图54中所示的结构，但是与其不同之处仅在于，金属膜7在金属突起12(或用导体填充的过孔13)和布线图形6之间形成；与第43示例性实施例相比较，置于间隙8附近的布线图形的强度被增加。
(第四十五示例性实施例)
图56示出了根据本发明的第四十五示例性实施例的半导体封装的剖视图。
图56所示的半导体封装是其中图2和图3所示的两个半导体封装(各个封装包括不同类型的半导体器件1)被以三维方式彼此层压的半导体封装。
示例性实施例1的半导体封装包括在该封装的两个表面上的外部电极，因此可以被如上地层压。尽管图56示出了其中两个封装被层压的实例，但是封装的数目不限于两个，而是自然地存在其中两个或更多封装被层压的实例。同样地，图56示出了三维封装，其中不同类型的半导体器件1互相结合；然而，自然地存在其中相同类型的半导体器件互相结合的实例。
(第四十六示例性实施例)
图57示出了根据本发明的第四十六示例性实施例的半导体封装的剖视图。
图57的半导体封装是层压型半导体封装，其中图2和图3所示的半导体封装以及图11所示的半导体封装被以三维方式互相层压。
在这点上，尽管图57示出了其中两个封装被层压的实例，但是封装的数目不限于两个，而是自然存在其中两个或更多封装被层压的实例。
(第四十七示例性实施例)
图58示出了根据本发明的第四十七示例性实施例的半导体封装的剖视图。
图58的半导体封装是其中图34中所示、图50中所示以及图10中所示的半导体封装被以三维方式互相层压的封装。
在图58中，第二十三、二十七以及第三十九示例性实施例的封装是选自上面描述的并以三维方式被层压的。顺便提及，自然存在与从第一至第四十四示例性实施例中适当地选择的多个示例性实施例相关的配置并且被以三维方式自由地层压的实例。
(第四十八示例性实施例)
图59示出了根据本发明的第四十八示例性实施例的半导体封装的剖视图。
图59的半导体封装是三维封装，其中具有不同于本发明的配置的封装16(例如，相关领域的已知封装)被层压在图2和图3所示的半导体封装上。以该方式，根据本发明的半导体封装可以与例如相关领域的已知封装16结合使用。
在这点上，尽管图59示出了包括图2和图3的半导体封装与封装16的结合的配置，但是本发明不被该配置约束。代替第一示例性实施例，可以使用选自第二至第四十四示例性实施例中的一个或多个半导体封装。而且，这也应用于下面的示例性实施例。
(第四十九示例性实施例)
图60示出了根据本发明的第四十九示例性实施例的半导体封装的剖视图。
图60的半导体封装的结构几乎等于图59中所示的半导体封装。本封装通过在图30中所示的半导体封装上层压已知的传统封装来实现。具体地，该结构与本发明的结构的不同仅之处在于，基板2、基板9和基板18被移走，并且有实现扇入结构的被层压的封装。该结构具有第四十九示例性实施例可以比第四十八示例性实施例更薄的特点。
(第五十示例性实施例)
图61示出了根据本发明的第五十示例性实施例的半导体封装的剖视图。
图61的半导体封装的结构几乎等于图59所示的半导体封装。该半导体封装是三维封装，其中具有不同于本发明的配置的封装16被层压在图38中所示的包括内置的无源元件(电容器、电阻器或通孔)14的半导体封装上(第二十七示例性实施例)。
(第五十一示例性实施例)
图62示出了根据本发明的第五十一示例性实施例的半导体封装的剖视图。
图62的半导体封装在结构上类似于图59和图60中所示的半导体封装的结构，但是与其不同之处仅在于，具有不同于本发明的配置的两种封装16被安装在本发明的半导体封装(图60中的图14的半导体封装)上。
在具有不同于本发明的配置的两种封装16被安装在本发明的半导体封装上的情况下，如图62所示，因为对于本发明的内插器基板3，布线设计限制被减轻，所以如图62所示，每种封装16被安装在从基板9的矩形的四边，在每个相互不同的侧边端部弯曲的内插器基板3上是相当适宜的。
上述示例性实施例是其中内插器基板3经由导体凸块5被倒装芯片连接到半导体器件1的实例。但是，不言而喻，有通过利用其他方法诸如采用Au线的引线键合将半导体器件1连接到内插器基板3的实例。而且，本发明不被以上配置约束，除非其范围被超出。
实例
接下来，参考附图，将基于本发明的示例性实施例实例进一步详细描述本发明；但是，本发明不被以下实例约束，除非其范围被超出。
(实例1)
参考图3，将描述本发明的实例1。
逻辑LSI的一个芯片被作为半导体器件1采用。逻辑LSI具有7mm×7mm的外部尺寸和300个用于输入/输出端子的管脚。该LSI被抛光至100μm的厚度，并且为LSI芯片的输入/输出端子形成Au柱形凸块。
在内插器基板3中，12μm厚度的Cu箔图形6被形成在25μm厚度的聚酰亚胺的两个表面上，并且所述图形通过使用过孔11互连。该过孔11可以通过使用激光加工、溅射、电解Cu电镀等来配置。热塑性聚酰亚胺10被粘贴到每个Cu箔图形6上。
制造内插器基板3的方法具体可以如下。即，使用消减法(或半叠加法)，Cu箔图形6被首先形成在基本材料(对应于如上所述的“聚酰亚胺”层)的两个表面上。接下来，仅在焊料凸块4被安装在其上的表面(用于外侧的表面)上，通过真空压制方法粘贴25μm厚度的热塑性聚酰亚胺片。此后，在热塑性聚酰亚胺中，通过使用一氧化碳气体激光器形成焊料凸块4被安装在其中的孔。
接下来，在使用高锰酸钾的溶液进行去污工艺之后，Ni(2μm)/Au(0.5μm)膜被形成在基本材料的两个表面中Cu被露出的位置处的整个表面上(在图3中未示出电极焊盘17上形成的Ni/Au镀层的图像)。最后，对于内插器基板3，使用真空压制方法将25μm厚度的热塑性聚酰亚胺片粘贴到将被连接到逻辑LSI的表面上。
对于基板18，采用具有13mm×13mm的外部尺寸的100μm厚度的Cu片，其中具有7.1mm×7.1mm的内直径的通孔被形成在中间部分。通过普通刻蚀工艺生产其中形成通孔的Cu板。
接下来，将描述装配半导体封装的方法。首先，通过使用超声波倒装芯片贴片机，逻辑LSI芯片被装在内插器基板3上。更具体地，在通过真空吸附使内插器基板3被固定在被加热到150℃至180℃范围的倒装芯片贴片机上的状态中，使用照相机进行定位工艺，然后该逻辑LSI芯片被安装。用这种方式，通过加热内插器基板，热塑性聚酰亚胺软化。因此，不用通过激光器等，在热塑性聚酰亚胺中预先布置孔，该逻辑LSI芯片上形成的Au柱形凸块穿过热塑性聚酰亚胺，从而Au-Au金属连接被建立在布线图形6上的凸块和Ni/Au电镀膜(用于该连接的Au膜)之间。在该工艺中，该Au-Au连接和密封是在Au凸块的周围通过热塑性聚酰亚胺同时并完全地进行的。
接下来，其中预先安排通孔的基板18被固定到内插器基板3上，从而该逻辑LSI芯片被置于通孔的区域中。在这一点，使用如上所述的倒装芯片安装来执行该工艺。
当基板18被以这种方式安装在内插器基板3上时，内插器基板3被然后在基板18的两个相对侧面的端部处弯曲，并且弯曲部分被推靠在将被固定在其上的基板表面。准确地，弯曲部分被使用专用的弯曲器件(夹具)来处理；并且该弯曲通过加热内插器基板3至预定温度(例如，在150℃至200℃的范围)来完成。
接着，基板3等被完全冷却，电极焊盘17被用焊剂涂敷，并且具有0.3mm直径的Sn、Ag和Cu的焊料4被安装在其上。作为焊料，可以采用诸如SnPb和SnZn的焊料的任何组分的焊料。在该焊料被安装之后，该工件被置于在回流炉中，以在半导体封装上形成焊料凸块4；此后，通过有机溶剂清洗该焊剂，获得如图3所示的半导体封装。
对于这样获得的半导体封装，进行-65℃(10min)至150℃(10min)的温度循环测试。作为参考，对于图1中所示的传统半导体封装类似地进行测试。
作为测试结果，对于传统半导体封装，在100次循环至200次循环时，在内插器基板3中发生线路断开的故障。与此相反，对于本发明的半导体封装，证实在内插器基板3高达1000次循环中不发生线路断开的故障；获得了高度可靠的半导体封装。
(实例2)
参考图12，将描述本发明的实例2。对于半导体器件1，采用与实例1的逻辑LSI相同的逻辑LSI。同样地对于插入基板，采用其中形成与实例1的通孔相同的通孔的Cu板18。
实例2(图12)在结构上与实例1(图3)的不同之处在于，金属膜7被形成在布线图形6的两个表面的整个部分上。
在生产内插器基板3的方法中，Cu(12μm)/Ni(2μm)/聚酰亚胺(25μm)的三层材料被用作基本材料，以在连接到半导体器件1的侧面上形成布线图形。通过一氧化碳气体激光器，过孔被形成在预定位置；在去污工序之后，通过溅射和电解电镀，Cu膜被形成在包括过孔的内部的位置上，以获得Cu(12μm)/Ni(2μm)/聚酰亚胺(25μm)/Cu(12μm)的四层材料，然后在Cu箔的两个表面上进行图形化。在此之后，进行与用于实例1的工艺相同的工艺，以完成内插器基板3。
通过使用上述内插器基板3，生产如图12中所示的半导体封装；封装装配方法与实例1的装配方法类似。
在如上生产的是实例2的半导体封装中，与实例1相比较，内插器基板3的布线强度被进一步增加，并且实现了具有更高可靠性的半导体封装。
(实例3)
参考图23，将描述本发明的实例3。对于半导体器件1，采用与实例1的逻辑LSI相同的逻辑LSI。同样地对于插入基板，采用其中安排了与实例1的通孔相同的通孔的Cu板18。
在生产内插器基板3的方法中，采用35μm厚度的Cu箔作为Cu布线图形的材料。该Cu箔被半蚀刻直到其厚度变为12μm，从而剩下用于金属突起的区域(100μm长的直径)。结果，获得Cu(12μm)/Cu突起(突起高度＝23μm)的基本材料。
对于形成Cu突起12的地方，突起被形成在与间隙8对应的所有区域中(其间范围为20μm至30μm)的Cu布线图形6上，如图22至图24所示。具体地，Cu突起12被形成从而突起12的中心匹配间隙8的中心。在该配置中，Cu突起12的直径是如上所述的φ100m的直径，并且间隙8之间的间隔范围为20μm至30μm；因此在该配置中Cu突起12覆盖间隙8。
使用浇铸方法，其中形成Cu突起12的基本材料用25μm厚的热塑性聚酰亚胺涂敷。接下来，通过热压制，12μm厚度的Cu箔被固定到该基本材料上。结果，生产带有在两个表面上的Cu箔的材料，其中具有100μm的直径，23μm高的Cu突出被形成在一个导电基本材料侧面上。
接下来，通过一氧化碳气体激光器，孔被安排在预定位置(间隙8的位置)的聚酰亚胺中；在进行去污工序之后，通过溅射和电解电镀，形成用Cu填充的过孔13，以在两个层之间建立连接；在图形被形成在Cu箔的两个表面上之后，进行与例1的工艺相同的工艺，以完成内插器基板3。
通过使用上述内插器基板3，生产如图23中所示的半导体封装；该封装装配方法与例1的装配方法类似。
在如上制造的实例3的半导体封装中，与实例1中一样，内插器基板3的布线强度被增加，实现了具有高可靠性的半导体封装。
(实例4)
参考图27，将描述本发明的实例4。图27的半导体封装在结构类似于图23中所示的结构，但是与其不同之处仅在于，金属膜7形成在金属突起12和布线图形6之间。对于半导体器件1，采用与实例1的逻辑LSI相同的逻辑LSI；同样地对于基板，采用其中形成与实例1的通孔相同的通孔的Cu板18。
在生产内插器基板3的方法中，使用Cu(12μm)/Ni(2μm)/Cu(25μm)的三层材料作为形成布线图形的基本材料。该材料被蚀刻，从而在25μm厚度的侧面上形成金属突起12的位置处剩下Cu，然后，其上形成金属突起12的侧面上的基本材料被通过使用浇铸方法，用热塑性聚酰亚胺涂敷；此后，通过与实例3的工艺类似的工序生产内插器基板3。
通过使用如上所述的内插器基板3，生产如图27所示的半导体封装；该封装装配方法与实例1的装配方法类似。在如上生产的实例4的半导体封装中，与实例1和实例3相比较，内插器基板3的布线强度被增加，实现了具有较高可靠性的半导体封装。
(实例5)
参考图38，将描述本发明的实例5。图38的半导体封装具有无源元件14被添加到图3中所示的半导体封装的特点。
对于半导体器件1，采用具有2GHz的工作频率的150μm厚度的CPU(中央处理单元)。对于插入基板18，采用由130μm厚度的氧化铝片制成的构件，并且其中通过加工，在中间部分中安排通孔(包括其中可以安装CPU的区域的孔)。
在氧化铝基板18的表面上，使用丝网印刷法，印刷无源元件14(电容器、电阻器和电感器)的材料，然后烧结，以形成元件(具有20μm的厚度)。通过对导体部分使用Ag糊剂，对电介质层使用电介质玻璃糊剂，生产电容器。使用RuO2糊剂生产电阻器。通过使用Ag糊剂生产电感器。作为导体糊剂，除Ag糊剂之外，可以采用Au、Cu、Ag-Pt、Ag-Pd的糊剂。在无源元件14被形成在氧化铝板上之后，对于每个元件的端部，通过无电电镀进行Ni/Au，以从而形成Au柱形凸块。
使用如上获得的氧化铝基板18，其中形成无源元件14，实例1中描述的内插器基板3经由Au柱形凸块5被连接到如在半导体器件1中的(逻辑LSI)无源元件14；之后，使用与上述实例的装配方法类似的装配方法生产包括内置的无源元件14的内插器基板。
在这样生产的实例5的封装中，与实例1一样，布线强度被增加，不仅实现高度可靠的封装，而且可以在该封装中安装无源元件，该无源元件被固有地安装在CPU封装的周围，因此实现允许高密度安装的半导体封装。
(实例6)
参考图56，将描述本发明的实例6。实例6是三维安装封装的实例，其中本发明的两个半导体封装(在图56中，具有实例1的结构的封装)被彼此层压。
对于图56中所示的上部的半导体器件1，采用具有10mm×8mm的外部尺寸的存储器(DRAM)；对于在下部的半导体器件1，采用7mm×7mmDSP(数字信号处理器)。
分别装配在上部和下部的半导体封装的方法与实例1的方法相同。对于将半导体封装层压在彼此之上的方法，在上部半导体封装被通过真空吸附芯片后侧面向下地固定在倒装芯片贴片机的台上之后，上部半导体封装的焊料凸块4被用焊剂涂敷。接下来，在通过倒装芯片贴片机的照相机将下级半导体封装的后侧面上的电极焊盘17的中心对准上部半导体封装的焊料凸块4的中心之后，通过倒装芯片贴片机的焊剂临时地将两个封装固定在彼此之上，而不加热焊剂。其后，这样临时附接在彼此之上的两个半导体封装被置于回流炉中，以熔化焊料，从而将两个半导体封装彼此连接。
如上，生产系统封装(SiP)，其中DRAM和DSP被层压在彼此之上。在这种SiP中，由于每个半导体封装的布线强度增加，在三维安装封装的配置中也可以实现高度可靠的封装。通过在电子设备例如蜂窝电话或数字照相机中安装这种SiP，可以缩小电子设备尺寸。
另外，当三维安装封装被安装在诸如个人电脑、服务器和工作站的电子设备中安装的存储模块中时，其中使用本实例中采用的DRAM的两个半导体封装被层压以使储存容量加倍，可以增加这些电子设备的储存容量并增强其性能。
(实例7)
参考图59，将描述本发明的实例7。
通过将市场上可用的常规DRAM封装层压到使用实例6描述的DSP的半导体器件1上实现来实例7(使用诸如引线键合或TAB连接的方法，DRAM被连接到内插器基板，然后通过模制树脂密封整个产品)。层压两个半导体封装的方法与实例6描述的方法类似。
根据实例7的半导体封装，通过采用具有几乎等于通过模制树脂密封的传统封装的线性膨胀系数(约15ppm)的线性膨胀系数的Cu(17ppm)的插入基板，可以获得具有在两个封装之间建立连接的半导体凸块4的高度可靠的连接位置的三维安装封装。
如上，已经用各种方法描述了本发明的实例；然而，本发明不被所述实例约束，但是毋庸置疑，在不脱离本发明的精神的条件下，可以用各种方式改进所述实例。
附图说明
图1示出了传统半导体封装的的结构的剖视图。
图2示出了本发明的第一示例性实施例中的半导体封装的剖视图。
图3示出了本发明的第一示例性实施例中的半导体封装的剖视图。
图4是半导体封装的俯视图(内插器基板未被示出)。
图5是半导体封装的俯视图(内插器基板未被示出)。
图6是说明与间隙对应的区域的剖视图。
图7示出了本发明的第二示例性实施例中的半导体封装的剖视图。
图8是半导体封装的俯视图(内插器基板未被示出)。
图9是半导体封装的俯视图(内插器基板未被示出)。
图10示出了本发明的第三示例性实施例中的半导体封装的剖视图。
图11示出了本发明的第四示例性实施例中的半导体封装的剖视图。
图12示出了本发明的第五示例性实施例中的半导体封装的剖视图。
图13示出了本发明的第六示例性实施例中的半导体封装的剖视图。
图14示出了本发明的第七示例性实施例中的半导体封装的剖视图。
图15示出了本发明的第八示例性实施例中的半导体封装的剖视图。
图16示出了本发明的第九示例性实施例中的半导体封装的剖视图。
图17示出了本发明的第十示例性实施例中的半导体封装的剖视图。
图18示出了本发明的第十一示例性实施例中的半导体封装的剖视图。
图19示出了本发明的第十二示例性实施例中的半导体封装的剖视图。
图20示出了本发明的第十三示例性实施例中的半导体封装的剖视图。
图21示出了本发明的第十四示例性实施例中的半导体封装的剖视图。
图22示出了本发明的第十五示例性实施例中的半导体封装的剖视图。
图23示出了本发明的第十五示例性实施例中的半导体封装的剖视图。
图24示出了本发明的第十五示例性实施例中的半导体封装的剖视图。
图25示出了本发明的第十六示例性实施例中的半导体封装的剖视图。
图26示出了本发明的第十七示例性实施例中的半导体封装的剖视图。
图27示出了本发明的第十七示例性实施例中的半导体封装的剖视图。
图28示出了本发明的第十七示例性实施例中的半导体封装的剖视图。
图29示出了本发明的第十八示例性实施例中的半导体封装的剖视图。
图30示出了本发明的第十九示例性实施例中的半导体封装的剖视图。
图31示出了本发明的第二十示例性实施例中的半导体封装的剖视图。
图32示出了本发明的第二十一示例性实施例中的半导体封装的剖视图。
图33示出了本发明的第二十二示例性实施例中的半导体封装的剖视图。
图34示出了本发明的第二十三示例性实施例中的半导体封装的剖视图。
图35示出了本发明的第二十四示例性实施例中的半导体封装的剖视图。
图36示出了本发明的第二十五示例性实施例中的半导体封装的剖视图。
图37示出了本发明的第二十六示例性实施例中的半导体封装的剖视图。
图38示出了本发明的第二十七示例性实施例中的半导体封装的剖视图。
图39示出了本发明的第二十八示例性实施例中的半导体封装的剖视图。
图40示出了本发明的第二十九示例性实施例中的半导体封装的剖视图。
图41示出了本发明的第三十示例性实施例中的半导体封装的剖视图。
图42示出了本发明的第三十一示例性实施例中的半导体封装的剖视图。
图43示出了本发明的第三十二示例性实施例中的半导体封装的剖视图。
图44示出了本发明的第三十三示例性实施例中的半导体封装的剖视图。
图45示出了本发明的第三十四示例性实施例中的半导体封装的剖视图。
图46示出了本发明的第三十五示例性实施例中的半导体封装的剖视图。
图47示出了本发明的第三十六示例性实施例中的半导体封装的剖视图。
图48示出了本发明的第三十七示例性实施例中的半导体封装的剖视图。
图49示出了本发明的第三十八示例性实施例中的半导体封装的剖视图。
图50示出了本发明的第三十九示例性实施例中的半导体封装的剖视图。
图51示出了本发明的第四十示例性实施例中的半导体封装的剖视图。
图52示出了本发明的第四十一示例性实施例中的半导体封装的剖视图。
图53示出了本发明的第四十二示例性实施例中的半导体封装的剖视图。
图54示出了本发明的第四十三示例性实施例中的半导体封装的剖视图。
图55示出了本发明的第四十四示例性实施例中的半导体封装的剖视图。
图56示出了本发明的第四十五示例性实施例中的半导体封装的剖视图。
图57示出了本发明的第四十六示例性实施例中的半导体封装的剖视图。
图58示出了本发明的第四十七示例性实施例中的半导体封装的剖视图。
图59示出了本发明的第四十八示例性实施例中的半导体封装的剖视图。
图60示出了本发明的第四十九示例性实施例中的半导体封装的剖视图。
图61示出了本发明的第五十示例性实施例中的半导体封装的剖视图。
图62示出了本发明的第五十一示例性实施例中的半导体封装的剖视图。
参考数字的描述
1  半导体器件
2，9，18  插入基板
3  内插器基板
4  焊料凸块
5  导体凸块
6  布线图形
7  金属膜
8  间隙
10  热塑性树脂
11，13  过孔
12  金属突起

Claims (16)

1.一种电子器件封装，包括：
在其中包括布线图形的柔性内插器基板；
安排在所述内插器基板上的至少一个电子器件；以及
类似地安排在所述内插器基板上的插入基板，其中
加强构件被布置在与电子器件和插入基板之间的间隙对应的内插器基板的区域中以增加布线图形的断裂强度。
2.根据权利要求1所述的电子器件封装，其中金属膜被布置在所述布线图形上作为加强构件。
3.根据权利要求2所述的电子器件封装，其中所述金属膜被布置在所述布线图形的两个表面上。
4.根据权利要求2或3所述的电子器件封装，其中所述金属膜的材料的拉伸强度高于所述布线图形的材料的拉伸强度。
5.根据权利要求1所述的电子器件封装，其中布置金属突起作为加强构件，所述金属突起是所述布线图形的一部分的突起。
6.根据权利要求5所述的电子器件封装，其中在所述金属突起和所述布线图形之间，形成拉伸强度高于布线图形材料的拉伸强度的金属膜。
7.根据权利要求1所述的电子器件封装，其中所述内插器基板包括至少两层所述布线图形，并且用导体填充的过孔被布置作为加强构件，以在所述布线图形之间建立连接。
8.根据权利要求1-7中的一项所述的电子器件封装，其中所述内插器基板的端部被弯曲，以覆盖所述插入基板和/或所述电子器件的一部分。
9.根据权利要求1-8中的一项所述的电子器件封装，其中包括所述内插器基板的树脂的一部分是热塑性树脂。
10.根据权利要求1-9中的一项所述的电子器件封装，其中所述插入基板包括在其中容纳所述电子器件的通孔，并且所述间隙被形成在所述通孔的内周和所述电子器件的外周之间。
11.根据权利要求1-9中的一项所述的电子器件封装，其中所述插入基板包括在其中容纳所述电子器件的空腔，并且所述间隙被形成在所述空腔的内周和所述电子器件的外周之间。
12.根据权利要求1-11中的一项所述的电子器件封装，其中无源元件被形成在所述插入基板和所述内插器基板之间。
13.一种电子器件封装，包括根据权利要求1-12中的一项所述的电子器件封装，所述封装以多层被层压。
14.一种电子器件封装，包括根据权利要求1-12中的一项所述的至少一个第一电子器件封装和结构不同于根据权利要求1-12所述的电子器件封装的结构的至少一个第二电子器件封装的组合，所述封装被一个层压在另一个之上。
15.一种模块，其中根据权利要求1-14中的一项所述的电子器件封装被安装在电路板上。
16.一种电子设备，其中根据权利要求1-14中的一项所述的电子器件封装被安装在电路板上。
CN2007800079454A 2006-03-07 2007-02-28 电子器件封装、模块以及电子器件 Expired - Fee Related CN101395715B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006061237 2006-03-07
JP061237/2006 2006-03-07
PCT/JP2007/053724 WO2007102358A1 (ja) 2006-03-07 2007-02-28 電子デバイスパッケージ、モジュール、および電子機器

Publications (2)

Publication Number Publication Date
CN101395715A true CN101395715A (zh) 2009-03-25
CN101395715B CN101395715B (zh) 2010-10-13

Family

ID=38474791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800079454A Expired - Fee Related CN101395715B (zh) 2006-03-07 2007-02-28 电子器件封装、模块以及电子器件

Country Status (4)

Country Link
US (1) US7812440B2 (zh)
JP (1) JP4955648B2 (zh)
CN (1) CN101395715B (zh)
WO (1) WO2007102358A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029672A (ja) * 2017-08-01 2019-02-21 アナログ ディヴァイスィズ インク 集積デバイスダイを担体に載置するための負のフィレット
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242543B2 (en) 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
JP5757573B2 (ja) * 2009-10-08 2015-07-29 日本電気株式会社 半導体装置
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
KR20110101410A (ko) * 2010-03-08 2011-09-16 삼성전자주식회사 패키지 온 패키지
JP5614203B2 (ja) * 2010-09-24 2014-10-29 日本電気株式会社 半導体装置及びその製造方法
JP5549501B2 (ja) * 2010-09-24 2014-07-16 日本電気株式会社 半導体装置及びその製造方法
WO2013005549A1 (ja) * 2011-07-05 2013-01-10 株式会社村田製作所 フレキシブル多層基板
JP2013187423A (ja) * 2012-03-08 2013-09-19 Elpida Memory Inc 半導体チップ及びその製造方法
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
WO2018065121A1 (de) 2016-10-06 2018-04-12 Possehl Electronics Deutschland Gmbh Gehäuse für ein elektronisches bauteil, insbesondere einen halbleiter-chip
US11006524B2 (en) * 2017-09-08 2021-05-11 Apple Inc. Circuit board interposer
KR102127803B1 (ko) * 2019-04-26 2020-06-29 삼성전기주식회사 인터포저 및 이 인터포저를 포함하는 전자 부품

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326450A (ja) * 1996-06-03 1997-12-16 Texas Instr Japan Ltd 半導体装置およびその製造方法
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP2000232260A (ja) * 1999-02-09 2000-08-22 Ngk Spark Plug Co Ltd 配線基板、スティフナ及びこれらの製造方法
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP4058607B2 (ja) * 1999-08-19 2008-03-12 セイコーエプソン株式会社 配線基板及びその製造方法、電子部品、回路基板並びに電子機器
JP3691995B2 (ja) * 1999-11-12 2005-09-07 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3855594B2 (ja) * 2000-04-25 2006-12-13 セイコーエプソン株式会社 半導体装置
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
JP4062066B2 (ja) * 2002-11-19 2008-03-19 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029672A (ja) * 2017-08-01 2019-02-21 アナログ ディヴァイスィズ インク 集積デバイスダイを担体に載置するための負のフィレット
US11056455B2 (en) 2017-08-01 2021-07-06 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Also Published As

Publication number Publication date
WO2007102358A1 (ja) 2007-09-13
JPWO2007102358A1 (ja) 2009-07-23
US7812440B2 (en) 2010-10-12
US20090065921A1 (en) 2009-03-12
JP4955648B2 (ja) 2012-06-20
CN101395715B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
CN101395715B (zh) 电子器件封装、模块以及电子器件
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US5689091A (en) Multi-layer substrate structure
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
US6753616B2 (en) Flip chip semiconductor device in a molded chip scale package
US6731014B2 (en) Semiconductor package substrate, semiconductor package
US20050230797A1 (en) Chip packaging structure
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US6674008B2 (en) Cross substrate, method of mounting semiconductor element, and semiconductor device
CN100527412C (zh) 电子电路模块及其制造方法
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2001077293A (ja) 半導体装置
WO1995008189A1 (fr) Circuit multipuce
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
US20050017336A1 (en) [multi-chip package]
JP2011009514A (ja) 半導体装置の製造方法
US7276800B2 (en) Carrying structure of electronic components
JP3892259B2 (ja) 半導体装置の製造方法
US20130307145A1 (en) Semiconductor package and method of fabricating the same
JP2002261204A (ja) インターポーザ基板及びその電子部品実装体
US20040036154A1 (en) High performance thermally enhanced package and method of fabricating the same
US8779566B2 (en) Flexible routing for high current module application
JPH11154728A (ja) 半導体装置およびその実装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Renesas Electronics Corporation

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20140228