JPWO2007102358A1 - 電子デバイスパッケージ、モジュール、および電子機器 - Google Patents
電子デバイスパッケージ、モジュール、および電子機器 Download PDFInfo
- Publication number
- JPWO2007102358A1 JPWO2007102358A1 JP2008503791A JP2008503791A JPWO2007102358A1 JP WO2007102358 A1 JPWO2007102358 A1 JP WO2007102358A1 JP 2008503791 A JP2008503791 A JP 2008503791A JP 2008503791 A JP2008503791 A JP 2008503791A JP WO2007102358 A1 JPWO2007102358 A1 JP WO2007102358A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- electronic device
- substrate
- wiring pattern
- interposer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structure Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
図2、図3は、本発明の第1の実施形態の半導体パッケージを示す断面図である。
図7は、本発明の第2の実施形態の半導体パッケージを示す断面図である。
図10は、本発明の第3の実施形態の半導体パッケージを示す断面図である。
図11は、本発明の第4の実施形態の半導体パッケージを示す断面図である。
図12は本発明の実施の形態5を示す半導体パッケージを示す断面図である。
図13は、本発明の第6の実施形態の半導体パッケージを示す断面図である。
図14は、本発明の第7の実施形態の半導体パッケージの断面図である。
図15は本発明の第8の実施形態の半導体パッケージの断面図である。
図16は本発明の第9の実施形態の半導体パッケージの断面図である。
図17は本発明の第10の実施形態の半導体パッケージの断面図である。
図18は、本発明の第11の実施形態の半導体パッケージの断面図である。
図19は、本発明の第12の実施形態の半導体パッケージの断面図である。
図20は、本発明の第13の実施形態の半導体パッケージの断面図である。
図21は、本発明の第14の実施形態の半導体パッケージの断面図である。
図22〜24は、本発明の第15の実施形態の半導体パッケージの断面図である。
図25は、本発明の第16の実施形態の半導体パッケージの断面図である。
図26〜28は、本発明の第17の実施形態の半導体パッケージの断面図である。
図29は、本発明の第18の実施形態の半導体パッケージの断面図である。
図30は、本発明の第19の実施形態の半導体パッケージの断面図である。
図31は、本発明の第20の実施形態の半導体パッケージの断面図である。
図32は、本発明の第21の実施形態の半導体パッケージの断面図である。
図33は、本発明第22の実施形態の半導体パッケージの断面図である。
ところだけが異なっている。
図34は、本発明の第23の実施形態の半導体パッケージの断面図である。
図35は、本発明の第24の実施形態の半導体パッケージの断面図である。
図36は、本発明の第25の実施形態の半導体パッケージの断面図である。
図37は、本発明の第26の実施形態の半導体パッケージの断面図である。
図38は、本発明の第27の実施形態の半導体パッケージの断面図である。
図39は、本発明の第28の実施形態の半導体パッケージの断面図である。
図40は、本発明の第29の実施形態の半導体パッケージの断面図である。
図41は、本発明の第30の実施形態の半導体パッケージの断面図である。
図42は、本発明の第31の実施形態の半導体パッケージの断面図である。
図43は、本発明の第32の実施形態の半導体パッケージの断面図である。
図44は、本発明の第33の実施形態の半導体パッケージの断面図である。
図45は、本発明の第34の実施形態の半導体パッケージの断面図である。
図46は、本発明の第35の実施形態の半導体パッケージの断面図である。
図47は、本発明の第36の実施形態の半導体パッケージの断面図である。
図48は、本発明の第37の実施形態の半導体パッケージの断面図である。
図49は、本発明の第38の実施形態の半導体パッケージの断面図である。
図50は、本発明の第39の実施形態の半導体パッケージの断面図である。
図51は、本発明の第40の実施形態の半導体パッケージの断面図である。
図52は、本発明の第41の実施形態を示す半導体パッケージの断面図である。
図53は、本発明の第42の実施形態の半導体パッケージの断面図である。
図54は、本発明の第43の実施形態の半導体パッケージの断面図である。
図55は、本発明の第44の実施形態の半導体パッケージの断面図である。
図56は、本発明の第45の実施形態の半導体パッケージの断面図である。
図57は、本発明の第46の実施形態の半導体パッケージの断面図である。
図58は、本発明の第47の実施形態を示す半導体パッケージの断面図である。
図59は、本発明の第48の実施形態の半導体パッケージの断面図である。
図60は、本発明の第49の実施形態を示す半導体パッケージの断面図である。
図61は、本発明の第50の実施形態を示す半導体パッケージの断面図である。
図62は、本発明の第51の実施形態の半導体パッケージの断面図である。
図3を用いて、本発明の実施例1を説明する。
図12を用いて、本発明の実施例2を説明する。半導体デバイス1は実施例1と同じロジック系LSIを用いた。挿入基板も、実施例1と同じ貫通穴が形成されたCu平板18を用いた。
図23を用いて、本発明の実施例3を説明する。半導体デバイス1は実施例1と同じロジック系LSIを用いた。挿入基板も、実施例1と同じ貫通穴が形成されたCu平板18を用いた。
図27を用いて、本発明の実施例4を説明する。図27の半導体パッケージは、図23に示した半導体パッケージの構造と類似しているが、金属突起12と配線パターン6との間に、金属膜7が形成されているところだけが異なっている。半導体デバイス1は実施例1と同じロジック系LSIを用い、基板も実施例1と同じ貫通穴が形成されたCu平板18を用いた。
図38を用いて、本発明の実施例5を説明する。図38の半導体パッケージは、図3に示した半導体パッケージに対して受動素子14を追加した構造を特徴としている。
図56を用いて、本発明の実施例6を説明する。実施例6は本発明の半導体パッケージ(図56では実施例1の構造のパッケージ)を2つ積層した3次元実装パッケージの例である。
図59を用いて、本発明の実施例7を説明する。
実施例7は、実施例6で述べたDSPを用いた半導体デバイス1の上に、市販されている従来のDRAMパッケージ(インターポーザ基板にワイヤーボンディング、TAB接続などの方法でDRAMを接続し、その後全体をモールド樹脂で封止したもの)を積層したものである。2つの半導体パッケージの積層方法は、実施例6で示した方法と同様である。
2、9、18 挿入基板
3 インターポーザ基板
4 半田バンプ
5 導体バンプ
6 配線パターン
7 金属膜
8 隙間
10 熱可塑性樹脂
11、13 ビア
12 金属突起
Claims (16)
- 内部に配線パターンを有する可撓性のインターポーザ基板と、
前記インターポーザ基板上に配置された少なくとも1つの電子デバイスと、
同じく前記インターポーザ基板上に配置された挿入基板と、を有する電子デバイスパッケージにおいて、
前記インターポーザ基板の、前記電子デバイスと前記挿入基板との間の隙間に対応する領域に、前記配線パターンの破断強度を増加させる補強手段が設けられていることを特徴とする電子デバイスパッケージ。 - 前記補強手段として、前記配線パターン上に金属膜が設けられている、請求項1に記載の電子デバイスパッケージ。
- 前記金属膜が、前記配線パターンの両面に形成されている、請求項2に記載の電子デバイスパッケージ。
- 前記金属膜の材質の引張強度が、前記配線パターンの材質の引張強度よりも高い、請求項2または3に記載の電子デバイスパッケージ。
- 前記補強手段として、前記配線パターンの一部を突起させた金属突起が設けられている、請求項1に記載の電子デバイスパッケージ。
- 前記金属突起と前記配線パターンとの間に、前記配線パターンの材質よりも引張強度が高い金属膜が形成されている、請求項5に記載の電子デバイスパッケージ。
- 前記インターポーザ基板は前記配線パターンを少なくとも2層有し、前記補強手段として、前記配線パターン同士を接続する、導体が充填されたビアが設けられている、請求項1に記載の電子デバイスパッケージ。
- 前記挿入基板および/または前記電子デバイスの一部を覆うように、前記インターポーザ基板の端部が折り返されている、請求項1から7のいずれか1項に記載の電子デバイスパッケージ。
- 前記インターポーザ基板を構成する樹脂の一部が熱可塑性樹脂である、請求項1から8のいずれか1項に記載の電子デバイスパッケージ。
- 前記挿入基板は前記電子デバイスを収容するための貫通穴を有し、前記貫通穴の内周と前記電子デバイスの外周との間に前記隙間が形成されている、請求項1から9のいずれか1項に記載の電子デバイスパッケージ。
- 前記挿入基板は前記電子デバイスを収容するためのキャビティを有し、前記キャビティの内周と前記電子デバイスの外周との間に前記隙間が形成されている、請求項1から9のいずれか1項に記載の電子デバイスパッケージ。
- 前記挿入基板と前記インターポーザ基板との間に、受動素子が形成されている、請求項1から11のいずれか1項に記載の電子デバイスパッケージ。
- 請求項1から12のいずれか1項に記載の電子デバイスパッケージ同士が複数積層された電子デバイスパッケージ。
- 請求項1から12のいずれか1項に記載の、少なくとも1つの電子デバイスパッケージと、請求項1から12に記載の電子デバイスパッケージとは別の構造の少なくとも1つの電子デバイスパッケージとが組み合わされて積層されている電子デバイスパッケージ。
- 請求項1から14のいずれか1項に記載の電子デバイスパッケージが、回路基板上に実装されたモジュール。
- 請求項1から14のいずれか1項に記載の電子デバイスパッケージが実装された電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008503791A JP4955648B2 (ja) | 2006-03-07 | 2007-02-28 | 電子デバイスパッケージ、モジュール、および電子機器 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061237 | 2006-03-07 | ||
JP2006061237 | 2006-03-07 | ||
JP2008503791A JP4955648B2 (ja) | 2006-03-07 | 2007-02-28 | 電子デバイスパッケージ、モジュール、および電子機器 |
PCT/JP2007/053724 WO2007102358A1 (ja) | 2006-03-07 | 2007-02-28 | 電子デバイスパッケージ、モジュール、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007102358A1 true JPWO2007102358A1 (ja) | 2009-07-23 |
JP4955648B2 JP4955648B2 (ja) | 2012-06-20 |
Family
ID=38474791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008503791A Expired - Fee Related JP4955648B2 (ja) | 2006-03-07 | 2007-02-28 | 電子デバイスパッケージ、モジュール、および電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7812440B2 (ja) |
JP (1) | JP4955648B2 (ja) |
CN (1) | CN101395715B (ja) |
WO (1) | WO2007102358A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8242543B2 (en) | 2009-08-26 | 2012-08-14 | Qualcomm Incorporated | Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers |
JP5757573B2 (ja) * | 2009-10-08 | 2015-07-29 | 日本電気株式会社 | 半導体装置 |
JP5479073B2 (ja) * | 2009-12-21 | 2014-04-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
KR20110101410A (ko) * | 2010-03-08 | 2011-09-16 | 삼성전자주식회사 | 패키지 온 패키지 |
JP5614203B2 (ja) * | 2010-09-24 | 2014-10-29 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP5549501B2 (ja) * | 2010-09-24 | 2014-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
WO2013005549A1 (ja) * | 2011-07-05 | 2013-01-10 | 株式会社村田製作所 | フレキシブル多層基板 |
JP2013187423A (ja) * | 2012-03-08 | 2013-09-19 | Elpida Memory Inc | 半導体チップ及びその製造方法 |
KR102198858B1 (ko) | 2014-07-24 | 2021-01-05 | 삼성전자 주식회사 | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 |
WO2018065121A1 (de) * | 2016-10-06 | 2018-04-12 | Possehl Electronics Deutschland Gmbh | Gehäuse für ein elektronisches bauteil, insbesondere einen halbleiter-chip |
US11056455B2 (en) * | 2017-08-01 | 2021-07-06 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
US11006524B2 (en) * | 2017-09-08 | 2021-05-11 | Apple Inc. | Circuit board interposer |
KR102127803B1 (ko) * | 2019-04-26 | 2020-06-29 | 삼성전기주식회사 | 인터포저 및 이 인터포저를 포함하는 전자 부품 |
US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326450A (ja) * | 1996-06-03 | 1997-12-16 | Texas Instr Japan Ltd | 半導体装置およびその製造方法 |
US6300679B1 (en) * | 1998-06-01 | 2001-10-09 | Semiconductor Components Industries, Llc | Flexible substrate for packaging a semiconductor component |
JP2000232260A (ja) * | 1999-02-09 | 2000-08-22 | Ngk Spark Plug Co Ltd | 配線基板、スティフナ及びこれらの製造方法 |
US6376769B1 (en) * | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
WO2001015228A1 (fr) * | 1999-08-19 | 2001-03-01 | Seiko Epson Corporation | Panneau de cablage, procede de fabrication d'un panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et appareil electronique |
JP3691995B2 (ja) * | 1999-11-12 | 2005-09-07 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法並びに半導体装置 |
JP3855594B2 (ja) * | 2000-04-25 | 2006-12-13 | セイコーエプソン株式会社 | 半導体装置 |
JP3498732B2 (ja) | 2000-06-30 | 2004-02-16 | 日本電気株式会社 | 半導体パッケージ基板及び半導体装置 |
US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
JP4085788B2 (ja) * | 2002-08-30 | 2008-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法、回路基板、電子機器 |
JP4062066B2 (ja) * | 2002-11-19 | 2008-03-19 | 日本電気株式会社 | 半導体パッケージ及び積層型半導体パッケージ |
JP4225036B2 (ja) * | 2002-11-20 | 2009-02-18 | 日本電気株式会社 | 半導体パッケージ及び積層型半導体パッケージ |
US6856009B2 (en) * | 2003-03-11 | 2005-02-15 | Micron Technology, Inc. | Techniques for packaging multiple device components |
US7352058B2 (en) * | 2005-11-01 | 2008-04-01 | Sandisk Corporation | Methods for a multiple die integrated circuit package |
US7425758B2 (en) * | 2006-08-28 | 2008-09-16 | Micron Technology, Inc. | Metal core foldover package structures |
-
2007
- 2007-02-28 US US12/223,963 patent/US7812440B2/en not_active Expired - Fee Related
- 2007-02-28 JP JP2008503791A patent/JP4955648B2/ja not_active Expired - Fee Related
- 2007-02-28 WO PCT/JP2007/053724 patent/WO2007102358A1/ja active Application Filing
- 2007-02-28 CN CN2007800079454A patent/CN101395715B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4955648B2 (ja) | 2012-06-20 |
WO2007102358A1 (ja) | 2007-09-13 |
CN101395715A (zh) | 2009-03-25 |
US20090065921A1 (en) | 2009-03-12 |
CN101395715B (zh) | 2010-10-13 |
US7812440B2 (en) | 2010-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955648B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
JP4199588B2 (ja) | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
JP5018483B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
JP4312766B2 (ja) | 半導体装置 | |
JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
US7586187B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
US20050230797A1 (en) | Chip packaging structure | |
JPWO2007072616A1 (ja) | 部品内蔵モジュールおよびその製造方法 | |
JP6124513B2 (ja) | 半導体装置及びその製造方法 | |
JP2009141041A (ja) | 電子部品実装用パッケージ | |
JPH11312749A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
JP2006019368A (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
JP3653452B2 (ja) | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 | |
JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP4194408B2 (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
JP4659802B2 (ja) | 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法 | |
US20090183906A1 (en) | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same | |
JP2001230515A (ja) | 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。 | |
JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
JP2013098529A (ja) | 電子部品埋込み型印刷回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090415 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |