CN115249621B - 一种半导体封装结构及其制备方法 - Google Patents

一种半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN115249621B
CN115249621B CN202211148308.1A CN202211148308A CN115249621B CN 115249621 B CN115249621 B CN 115249621B CN 202211148308 A CN202211148308 A CN 202211148308A CN 115249621 B CN115249621 B CN 115249621B
Authority
CN
China
Prior art keywords
chip
groove
grooves
underfill
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211148308.1A
Other languages
English (en)
Other versions
CN115249621A (zh
Inventor
陈飞洋
梁新夫
林煜斌
康奇兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202211148308.1A priority Critical patent/CN115249621B/zh
Publication of CN115249621A publication Critical patent/CN115249621A/zh
Application granted granted Critical
Publication of CN115249621B publication Critical patent/CN115249621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体封装结构及其制备方法，其中，半导体封装结构包括：重布线结构；倒装在所述重布线结构一侧的芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；导电件，位于所述芯片和所述重布线结构之间且与所述凹槽间隔；位于所述芯片和所述重布线结构之间的底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。所述半导体封装结构的电气隔绝性和力学可靠性高。

Description

一种半导体封装结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体封装结构及其制备方法。
背景技术
现有的扇出半导体封装结构中，通常是通过如下工艺步骤完成制备：参考图1，在载板C1上形成临时键合胶膜F1；在临时键合胶膜F1背离载板C1的一侧表面形成重布线结构1，重布线结构1包括金属布线层1a和介质层1b；在所述重布线结构1背离所述载板C1的一侧表面形成导联盘31，导联盘31与金属布线层1a电连接；在所述重布线结构1背离所述载板C1的一侧倒装芯片2a和芯片2b，芯片2a和芯片2b的内置焊盘20通过导电柱32、焊球33与导联盘31电连接；在所述芯片2a和芯片2b和所述重布线结构1之间形成底填胶层4，所述底填胶层4包围所述导电柱32、焊球33与导联盘31的侧壁。
由于芯片2a和芯片2b的有源面的边缘处的表面比较光滑，初始底填胶液难以与芯片2a和芯片2b有源面的边缘处形成紧密的抓着力，导致初始底填胶液固化后形成的底填胶层4与芯片2a和芯片2b有源面的边缘处存在黏结不牢固的问题，芯片2a和芯片2b有源面的边缘处与底填胶层之间极容易形成分层间隙，如图1所示，芯片2a有源面边缘处的表面与底填胶层4之间形成的分层间隙4c使得底填胶层4产生分层形成上底填胶层4a和下底填胶层4b，导致底填胶层4不能为芯片2a和芯片2b提供有效的电气隔绝和力学可靠性的保护，导致半导体封装结构的电气隔绝性和力学可靠性较低。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中半导体封装结构的电气隔绝性和力学可靠性较低的缺陷，从而提供一种半导体封装结构及其制备方法。
本发明提供一种半导体封装结构，包括：重布线结构；倒装在所述重布线结构一侧的芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；导电件，位于所述芯片和所述重布线结构之间且与所述凹槽间隔；位于所述芯片和所述重布线结构之间的底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。
可选的，所述芯片的有源面还包括焊盘面，所述边缘面包围所述焊盘面，所述凹槽与所述焊盘面间隔设置。
可选的，所述凹槽的边缘面设置有若干相互独立的凹槽和/或相互连通的凹槽。
可选的，所述凹槽的横截面的形状为平面几何图形，所述平面几何图形包括规则的平面几何图形或不规则的平面几何图形。
可选的，所述凹槽的宽度为5μm-100μm；和/或，所述凹槽的深度为2μm-50μm；和/或，相邻的所述凹槽之间的间距为5μm-100μm。
本发明还提供一种半导体封装结构的制备方法，包括：形成重布线结构；形成芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；将所述芯片倒装在所述重布线结构的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔；在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。
可选的，形成所述凹槽的工艺包括激光烧蚀工艺或等离子体蚀刻工艺。
可选的，形成芯片的步骤包括：提供硅晶圆，所述硅晶圆包括若干芯片区和位于相邻芯片区之间的切割区；芯片区的有源面包括焊盘面和包围所述焊盘面的边缘面；在所述边缘面形成凹槽；沿切割区对所述硅晶圆进行分割，形成对应若干芯片区的若干芯片。
可选的，还包括：形成所述凹槽之后，沿切割区对所述硅晶圆进行分割之前，在所述硅晶圆的有源面一侧形成保护胶膜；提供载板；在所述硅晶圆的有源面一侧形成保护胶膜之后，且在沿切割区对所述硅晶圆进行分割之前，将所述硅晶圆键合在载板上，所述硅晶圆位于所述保护胶膜背离所述载板的一侧；沿切割区对所述硅晶圆进行分割之后，将所述保护胶膜和所述载板分离；将所述芯片倒装在所述重布线结构的一侧之前，将所述保护胶膜和所述芯片分离。
本发明技术方案，具有如下优点：
本发明提供的半导体封装结构，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；所述底填胶层位于所述芯片和所述重布线结构之间，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内，所述凹槽所在的边缘面的粗糙度提高，所述凹槽所在的边缘面与所述底填胶层的接触面积增大，所述芯片的凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，底填胶液经过固化后，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交联力，避免所述芯片的边缘面与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护，因此，所述半导体封装结构的电气可靠性和力学可靠性高。
本发明提供的半导体封装结构的制备方法，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽，将所述芯片倒装在所述重布线结构的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔；在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内，所述凹槽所在的区域的表面粗糙度提高，所述凹槽所在区域与所述底填胶层的接触面积增大，所述芯片的凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交联力，避免所述芯片与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护，因此，所述半导体封装结构的制备方法形成的半导体封装结构的电气可靠性和力学可靠性高。
进一步，形成所述底填胶层的步骤包括：在所述芯片和所述重布线结构之间形成初始底填胶液，所述初始底填胶液包封所述导电件的侧壁且填充在所述凹槽内；对所述初始底填胶液进行固化以形成底填胶层。初始底填胶液通过毛细力填充在所述凹槽中，初始底填胶液在凹槽建立起来的毛细孔道的毛细力作用下沿着凹槽壁爬行，从而使得初始底填胶液充分浸润凹槽，对所述初始底填胶液进行固化以形成底填胶层之后，所述芯片的凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交联力，避免所述边缘面与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种半导体封装结构的示意图；
图2为本发明一个实施例提供的半导体封装结构的示意图；
图3为本发明一个实施例提供的芯片的有源面的示意图；
图4为本发明一个实施例提供的凹槽的排布示意图；
图5为本发明一个实施例提供的另外一种凹槽的排布示意图；
图6为本发明一个实施例提供的半导体封装结构的制备方法的流程图；
图7至图13为本发明一个实施例提供的半导体封装结构的制备过程的示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种半导体封装结构，参考图2和图3，包括：
重布线结构1；
倒装在所述重布线结构1一侧的芯片2，所述芯片2的有源面包括边缘面B12，所述边缘面B12设置有凹槽A；
导电件3，位于所述芯片2和所述重布线结构1之间且与所述凹槽A间隔；
位于所述芯片2和所述重布线结构1之间的底填胶层4，所述底填胶层4包封所述导电件3的侧壁且填充在所述凹槽A内。
本实施例提供的半导体封装结构，所述芯片2的有源面包括边缘面B12，所述边缘面B12设置有凹槽A；所述底填胶层4位于所述芯片2和所述重布线结构1之间，所述底填胶层4包封所述导电件3的侧壁且填充在所述凹槽A内，因此，所述凹槽A所在的边缘面B12的粗糙度得以提高，所述凹槽所在的边缘面B12与所述底填胶层4的接触面积也增大，所述芯片2的凹槽A的内壁与所述底填胶层4之间也因此可以形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，构成底填胶层的高分子化合物发生的聚合交联反应也提高了底填胶聚合物链之间的交联力，避免所述芯片2的边缘面B12与所述底填胶层4之间出现分层间隙现象，所述底填胶层4能够为芯片2提供有效的电气隔绝和力学可靠性的保护，因此，所述半导体封装结构的电气可靠性和力学可靠性得以改善。
在一个实施例中，所述重布线结构1包括金属布线层1a和介质层1b。其中，金属布线层1a的层数可以为多层，所述介质层1b的层数可以为多层，每一层金属布线层1a位于一层介质层1b中。
所述芯片2的数量为一个或者多个。图2中以芯片2的数量为两个作为示例，包括芯片2a和芯片2b。实际上，芯片2是在硅晶圆上形成的芯片阵列，数量还可以更多。
在一个实施例中，参考图3，所述芯片2朝向所述重布线结构1的一侧表面还包括焊盘面B11，所述边缘面B12包围所述焊盘面B11，所述凹槽A与所述焊盘面B11间隔设置。所述芯片2朝向所述重布线结构1的一侧表面指的是芯片的有源面。所述焊盘面B11设置有若干位于芯片内部的内置焊盘20；所述边缘面B12没有布设内置焊盘20。需要说明的是，图3中的芯片2没有示意出凹槽A，该图仅为了示意焊盘面B11和边缘面B12。实际上，芯片2的有源面是设置了凹槽A的。
所述凹槽A设置在所述边缘面B12的好处：所述边缘面B12没有内置焊盘，所述凹槽A可以充分利用边缘面B12的区域且不会破坏芯片2内部的电路连接结构。
在一个实施例中，所述边缘面B12设置有若干相互独立的凹槽和/或相互连通的凹槽。所述凹槽的横截面的形状可以为任意的平面几何图形，所述平面几何图形包括规则的平面几何图形或不规则的平面几何图形，其中，规则的平面几何图形包括圆形、椭圆形、正方形或长方形。需要说明的是，本实施例对于凹槽的横截面的形状并不做限制，只要能实现增大芯片与所述底填胶层之间的接触面积即可。
在一个实施例中，以圆形的凹槽横截面为示例，图4中的（a）和图4中的（b）对应图3中的区域S的局部放大示意图，凹槽A具有宽度D和深度H，且相邻凹槽之间的间距L，其中示例中的宽度D对应于凹槽横截面中的圆形的直径尺寸。在另外一个实施例中，如图5中的（a）和图5中的（b）所示,对应图3中的区域S的局部放大示意图,凹槽A具有宽度D和深度H，相邻凹槽之间具有间距L，并且，相邻凹槽之间采用连通结构。
在一个实施例中，所述凹槽的宽度D为5μm-100μm，例如50μm；若所述凹槽的宽度小于5μm，则所述凹槽的宽度过小，首先，会增加制备工艺的难度，其次，由于过小的凹槽宽度还会增加底填胶液的填充难度，生产中具体表现为底填胶液沿着凹槽表面爬行的时间过长，如果不适当稀释底填胶液来降低底填胶液的黏度，还会导致底填胶液不能充分填充凹槽；若所述凹槽的宽度大于100μm，在固定宽度的边缘面上形成的凹槽个数则有所减少，导致基于所述凹槽得到的表面积增幅也会过小，进而导致所述芯片与所述底填胶层之间的结合力的增加程度也会过小。
在一个实施例中，所述凹槽的深度H为2μm-50μm，例如10μm；若所述凹槽的深度小于2μm，首先，所述芯片与所述底填胶层之间的接触面积的增大程度较小，其次，所述芯片与所述底填胶层之间的结合面积的增大程度也较小，再次，所述芯片与所述底填胶层之间的结合力的增加程度也较小，最终导致所述半导体封装结构的电气可靠性和力学可靠性得不到最佳保障；若所述凹槽的深度大于50μm，则所述凹槽的深度过大，首先，会增加制备工艺的难度，其次，由于过大的凹槽深度还会增加底填胶液的填充难度，具体表现为具有一定粘稠度的底填胶液沿着凹槽表面爬行的时间过长，或者，凹槽构建的毛细力不足以对抗具有一定粘稠度的底填胶液的表面张力，进而导致底填胶液不能充分渗透进凹槽的深孔内。
在一个实施例中，相邻的所述凹槽之间的间距L为5μm -100μm，例如30μm；若相邻的所述凹槽之间的间距小于5μm，则凹槽之间的间距过小，首先，在形成凹槽的过程中由于相邻凹槽之间的材料尺寸过薄而导致凹槽的力学结构不稳定，其次，过小的凹槽之间的间距还会增加工艺制程的难度，此外，过小的凹槽之间的间距还会在制程工艺中给较脆的晶体硅材料引入过多的结构损失，进而降低该硅材料区域的力学稳定性；若相邻的所述凹槽之间的间距大于100μm，则形成的凹槽阵列的分布密度过小，造成所述芯片与所述底填胶层之间接触面积的增加程度较小，进而导致所述芯片与所述底填胶层之间的结合面积的增加程度较小，最终使所述芯片与所述底填胶层之间的结合力难以满足工艺制程和产品可靠性需求。
所述凹槽的横截面的形状为不规则的平面几何图形时，以凹槽横截面的边界线为基准线，在众多同时经过所述平面几何图形中心点和所述边界线的线段中，选取最长的所述线段作为凹槽的宽度。所述凹槽的横截面的形状为规则的平面几何图形时，所述凹槽的宽度指的是凹槽在宽度方向上的最大宽度。例如，当所述凹槽的横截面的形状为圆形时，凹槽的宽度指的是圆形直径的尺寸；当所述凹槽的横截面的形状为椭圆形时，凹槽的宽度指的是椭圆形的短轴的尺寸；当所述凹槽的横截面的形状为正方形时，凹槽的宽度指的是正方形的边长；当所述凹槽的横截面的形状为长方形，凹槽的宽度指的是长方形短边的尺寸。
在一个实施例中，所述导电件3包括导联盘31、导电柱32和焊球33，所述导联盘31位于所述重布线结构1朝向所述芯片2的有源面且与所述重布线结构1中的金属布线层1a进行电连接，所述导电柱32位于所述芯片2的有源面上且与所述芯片2中的内置焊盘20进行电连接，所述焊球33位于所述导电柱32和所述导联盘31之间且与所述导电柱32和所述导联盘31进行电连接。
所述芯片2用于依次通过芯片2的内置焊盘20、导电柱32、焊球33、导联盘31与重布线结构1中的金属布线层1a进行电连接。
在一个实施例中，所述半导体封装结构还包括：位于所述重布线结构1背离所述芯片一侧表面的外联导电部件5，用于与封装基板或PCB板（未示出）进行电连接。
实施例2
本实施例提供一种半导体封装结构的制备方法，参考图6，包括以下步骤：
步骤S1：形成重布线结构；
步骤S2：形成芯片，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽；
步骤S3：将所述芯片倒装在所述重布线结构的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔；
步骤S4：在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。
本发明提供的半导体封装结构的制备方法，所述芯片的有源面包括边缘面，所述边缘面设置有凹槽，将所述芯片倒装在所述重布线结构的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔；在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内，所述凹槽所在的区域的表面粗糙度提高，所述凹槽所在区域与所述底填胶层的接触面积增大，所述芯片的凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交联力，避免所述芯片与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护，因此，所述半导体封装结构的制备方法形成的半导体封装结构的电气可靠性和力学可靠性得以提高。
形成芯片的步骤包括：提供硅晶圆，所述硅晶圆包括若干芯片区和位于相邻芯片区之间的切割区；芯片区的有源面包括焊盘面和包围所述焊盘面的边缘面；在芯片区的焊盘面制备导电柱和焊料块；在所述边缘面形成凹槽；保护胶膜覆盖硅晶圆的有源面，翻转硅晶圆并减薄与硅晶圆有源面相对的无源面；沿切割区对所述硅晶圆进行分割，形成对应若干芯片区的若干芯片。
形成导电件的步骤包括：将所述芯片倒装在所述重布线结构的一侧之前，在所述焊盘面形成导电柱，在所述导电柱上制备焊料块；将所述芯片倒装在所述重布线结构的一侧之前，在所述重布线结构的一侧表面形成导联盘，所述导联盘与所述重布线结构电连接；将所述芯片倒装在所述导联盘的过程中，采用焊接工艺对所述焊料块和所述导联盘进行焊接，使所述焊料块形成同时电连接所述导电柱和所述导联盘的焊球。
下面参考图7至图13详细介绍所述半导体封装结构的制备方法。
参考图7，提供硅晶圆B，所述硅晶圆B包括若干芯片区B1和位于相邻芯片区B1之间的切割区B2；芯片区B1的有源面包括焊盘面B11和包围所述焊盘面B11的边缘面B12。
在一个实施例中，所述半导体封装结构的制备方法还包括：对所述硅晶圆B进行研磨处理以暴露出所述芯片区的内置焊盘20。
在一个实施例中，参考图8和图9，图9对应图8中的虚线矩形处的结构放大示意图，在边缘面B12形成若干凹槽A。
在一个实施例中，形成所述凹槽A的方法包括采用激光烧蚀工艺或等离子体刻蚀工艺，激光烧蚀工艺通过激光光斑的高密度能量烧蚀出若干个凹槽，等离子体刻蚀工艺通过氟等离子体与硅晶圆中的硅原子反应以刻蚀出若干个凹槽。其中，激光烧蚀工艺的制程成本较低，可用于蚀刻尺寸较大的凹槽；等离子体刻蚀工艺的制程成本较高，可用于刻蚀尺寸相对较小的凹槽，尤其是随着芯片集成度的提高，预留给切割区的面积也会逐渐减小，相应地，芯片对应的边缘面的面积也会逐渐减小，此时需要在芯片的边缘面上形成分布密度较高的凹槽阵列。
参考图10，形成所述凹槽之后，在所述硅晶圆B的有源面上覆盖保护胶膜M。
本实施例中，在所述硅晶圆B的有源面一侧形成保护胶膜M之前，在所述焊盘面形成导电柱32，之后，在所述导电柱32上制备焊料块331；形成所述保护胶膜M之后，所述保护胶膜M将导电柱32和焊料块331覆盖住。
在所述焊盘面形成导电柱32之前，还包括：在所述焊盘面B11形成光刻胶层，对所述光刻胶层进行光刻以暴露出芯片的内置焊盘20，之后，在所述芯片的内置焊盘20上形成导电柱32和焊料块331，形成导电柱32和焊料块331的工艺包括电镀工艺。
参考图11，提供载板C1；在所述硅晶圆B的有源面一侧形成保护胶膜M之后，翻转硅晶圆B，将所述保护胶膜M通过临时键合胶膜F1键合在载板C1上，并对硅晶圆的无源面进行减薄处理得到芯片2。
参考图12，沿切割区B2对所述硅晶圆进行分割，形成对应若干芯片区的若干芯片2。
本实施例中，在所述边缘面形成凹槽之后，沿切割区对所述硅晶圆进行分割，形成对应若干芯片区的若干芯片。在另一个实施例中，沿切割区对所述硅晶圆进行分割，形成对应若干芯片区的若干芯片之后，在所述边缘面形成凹槽。
本实施例中，还包括：沿切割区B2对所述硅晶圆B进行分割之后，将所述保护胶膜M和所述载板C1分离；之后，将所述保护胶膜M和所述芯片2分离，得到独立的芯片2。
参考图13，提供载板C2，在所述载板C2的一侧表面形成临时键合胶膜F2，之后在所述临时键合胶膜F2背向所述载板C2的一侧表面形成重布线结构1，所述重布线结构1包括金属布线层1a和介质层1b。
继续参考图13，在所述重布线结构1的一侧表面形成导联盘31，所述导联盘31与所述重布线结构1电连接。
参考图2，将所述芯片2倒装在所述重布线结构1的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔。
将所述保护胶膜M和所述芯片2分离之后，将所述芯片2倒装在所述重布线结构1的一侧。
将所述芯片2倒装在所述重布线结构1上的导联盘31的过程中，采用焊接工艺对所述焊料块和所述导联盘进行焊接，使所述焊料块形成同时电连接所述导电柱和所述导联盘的焊球。具体的，采用高温回流焊工艺对所述焊料块和所述导联盘进行焊接。
继续参考图2，在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内。
形成所述底填胶层的步骤包括：在所述芯片和所述重布线结构之间形成初始底填胶液，所述初始底填胶液包封所述导电件的侧壁且填充在所述凹槽内；对所述初始底填胶液进行固化以形成底填胶层。具体的，在所述芯片2和所述重布线结构1之间的空间填充初始底填胶液，使初始底填胶液沿着芯片与导联盘31之间形成的毛细孔道渗透，初始底填胶液在凹槽的毛细孔道构建出的毛细力作用下，沿着凹槽的内壁爬行，从而充分浸润凹槽，之后对初始底填胶液进行固化处理使初始底填胶液形成底填胶层4。
初始底填胶液通过毛细力填充在所述凹槽中，初始底填胶液在凹槽的毛细孔道构建出的毛细力作用下沿着凹槽的内壁爬行，从而使得初始底填胶液充分浸润凹槽，对所述初始底填胶液进行固化以形成底填胶层之后，所述凹槽的内壁与所述底填胶层之间形成互相嵌套的紧密连接，并且，底填胶层由底填胶液固化而成，构成底填胶层的高分子化合物发生聚合交联反应，也提高了底填胶聚合物链之间的交联力，避免所述边缘面与所述底填胶层之间出现分层间隙现象，所述底填胶层能够为芯片提供有效的电气隔绝和力学可靠性的保护。
在一个实施例中，参考图2，在所述芯片和所述重布线结构之间形成底填胶层之后，还包括：将所述载板C2和临时键合胶膜F2从重布线结构分离，之后，在所述重布线结构1背离所述芯片的一侧表面形成外联导电部件5，用于与封装基板或PCB板（未示出）进行电连接。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (6)

1.一种半导体封装结构，其特征在于，包括：
重布线结构；
倒装在所述重布线结构一侧的芯片，所述芯片的有源面包括边缘面，所述边缘面设置有若干相互独立的凹槽和/或相互连通的凹槽来提高所述凹槽所在的边缘面的粗糙度，所述凹槽的横截面的形状为平面几何图形，所述平面几何图形包括规则的平面几何图形；
若干凹槽呈阵列排布；
所述凹槽的宽度为5μm-50μm；
和/或，
所述凹槽的深度为10μm-50μm；
和/或，
相邻的所述凹槽之间的间距为5μm-30μm；
所述凹槽的宽度为凹槽在宽度方向上的最大宽度；所述规则的平面几何图形包括圆形、椭圆形、正方形、长方形；
导电件，位于所述芯片和所述重布线结构之间且与所述凹槽间隔；
位于所述芯片和所述重布线结构之间的底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内，所述底填胶层由初始底填胶液固化形成，所述初始底填胶液用于在凹槽的毛细孔道构建出的毛细力作用下沿着凹槽的内壁爬行从而充分浸润凹槽，以使所述底填胶层与所述芯片紧密连接，并提供电气隔绝和力学保护。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片的有源面还包括焊盘面，所述边缘面包围所述焊盘面，所述凹槽与所述焊盘面间隔设置。
3.一种半导体封装结构的制备方法，其特征在于，包括：
形成重布线结构；
形成芯片，所述芯片的有源面包括边缘面，所述边缘面设置有若干相互独立的凹槽和/或相互连通的凹槽来提高所述凹槽所在的边缘面的粗糙度，所述凹槽的横截面的形状为平面几何图形，所述平面几何图形包括规则的平面几何图形
若干凹槽呈阵列排布；
所述凹槽的宽度为5μm-50μm；
和/或，
所述凹槽的深度为10μm-50μm；
和/或，
相邻的所述凹槽之间的间距为5μm-30μm；
所述凹槽的宽度为凹槽在宽度方向上的最大宽度；所述规则的平面几何图形包括圆形、椭圆形、正方形、长方形；
将所述芯片倒装在所述重布线结构的一侧，所述芯片通过导电件与所述重布线结构电连接，所述导电件与所述凹槽间隔；
在所述芯片和所述重布线结构之间形成底填胶层，所述底填胶层包封所述导电件的侧壁且填充在所述凹槽内；形成所述底填胶层的步骤包括：在所述芯片和所述重布线结构之间形成初始底填胶液，所述初始底填胶液包封所述导电件的侧壁且填充在所述凹槽内，初始底填胶液在凹槽的毛细孔道构建出的毛细力作用下沿着凹槽的内壁爬行从而充分浸润凹槽；对所述初始底填胶液进行固化以形成底填胶层，以使所述底填胶层与所述芯片紧密连接，并提供电气隔绝和力学保护。
4.根据权利要求3所述的半导体封装结构的制备方法，其特征在于，形成所述凹槽的工艺包括激光烧蚀工艺或等离子体蚀刻工艺。
5.根据权利要求3所述的半导体封装结构的制备方法，其特征在于，形成芯片的步骤包括：
提供硅晶圆，所述硅晶圆包括若干芯片区和位于相邻芯片区之间的切割区；芯片区的有源面包括焊盘面和包围所述焊盘面的边缘面；
在所述边缘面形成凹槽；
沿切割区对所述硅晶圆进行分割，形成对应若干芯片区的若干芯片。
6.根据权利要求5所述的半导体封装结构的制备方法，其特征在于，还包括：
形成所述凹槽之后，沿切割区对所述硅晶圆进行分割之前，在所述硅晶圆的有源面一侧形成保护胶膜；
提供载板；
在所述硅晶圆的有源面一侧形成保护胶膜之后，且在沿切割区对所述硅晶圆进行分割之前，将所述硅晶圆键合在载板上，所述硅晶圆位于所述保护胶膜背离所述载板的一侧；沿切割区对所述硅晶圆进行分割之后，将所述保护胶膜和所述载板分离；
将所述芯片倒装在所述重布线结构的一侧之前，将所述保护胶膜和所述芯片分离。
CN202211148308.1A 2022-09-21 2022-09-21 一种半导体封装结构及其制备方法 Active CN115249621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211148308.1A CN115249621B (zh) 2022-09-21 2022-09-21 一种半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211148308.1A CN115249621B (zh) 2022-09-21 2022-09-21 一种半导体封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN115249621A CN115249621A (zh) 2022-10-28
CN115249621B true CN115249621B (zh) 2024-04-23

Family

ID=83699201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211148308.1A Active CN115249621B (zh) 2022-09-21 2022-09-21 一种半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115249621B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759397A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法
CN118213302B (zh) * 2024-05-21 2024-07-12 四川明泰微电子有限公司 一种芯片封装装置及芯片封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286300A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 電子部品の実装構造
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US9245865B1 (en) * 2014-12-15 2016-01-26 Xilinx, Inc. Integrated circuit package with multi-trench structure on flipped substrate contacting underfill
CN109326567A (zh) * 2017-08-01 2019-02-12 美国亚德诺半导体公司 用于将集成电路管芯安装到载体的负圆角

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same
US11302652B2 (en) * 2019-12-20 2022-04-12 Texas Instruments Incorporated Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286300A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 電子部品の実装構造
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US9245865B1 (en) * 2014-12-15 2016-01-26 Xilinx, Inc. Integrated circuit package with multi-trench structure on flipped substrate contacting underfill
CN109326567A (zh) * 2017-08-01 2019-02-12 美国亚德诺半导体公司 用于将集成电路管芯安装到载体的负圆角

Also Published As

Publication number Publication date
CN115249621A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
CN115249621B (zh) 一种半导体封装结构及其制备方法
CN106876356B (zh) 芯片嵌入硅基式扇出型封装结构及其制作方法
US8659151B2 (en) Semiconductor device and manufacturing method thereof
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US6777797B2 (en) Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US8643161B2 (en) Semiconductor device having double side electrode structure
US8110910B2 (en) Stack package
US7807502B2 (en) Method for fabricating semiconductor packages with discrete components
US8030136B2 (en) Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
TWI497687B (zh) 半導體裝置及其製造方法
JP5215587B2 (ja) 半導体装置
KR102505853B1 (ko) 반도체 패키지
KR20170030306A (ko) 반도체 칩 패키지 및 이의 제조 방법
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
CN219303648U (zh) 一种半导体封装结构
CN116072634A (zh) 电子封装件及其制法
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US11699686B2 (en) Dual-die semiconductor package
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
CN117352502A (zh) 电子封装件及其制法
CN115602640A (zh) 半导体封装
CN1246202A (zh) 具有弹性触点的倒装片型连接
KR102675676B1 (ko) 측면 홈을 갖는 수직 반도체 디바이스
CN112490184B (zh) 多芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant