KR20180068871A - 인터포저의 제조 방법 - Google Patents

인터포저의 제조 방법 Download PDF

Info

Publication number
KR20180068871A
KR20180068871A KR1020170170314A KR20170170314A KR20180068871A KR 20180068871 A KR20180068871 A KR 20180068871A KR 1020170170314 A KR1020170170314 A KR 1020170170314A KR 20170170314 A KR20170170314 A KR 20170170314A KR 20180068871 A KR20180068871 A KR 20180068871A
Authority
KR
South Korea
Prior art keywords
glass substrate
cutting
cutting blade
interposer
divided
Prior art date
Application number
KR1020170170314A
Other languages
English (en)
Other versions
KR102340168B1 (ko
Inventor
가츠히코 스즈키
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180068871A publication Critical patent/KR20180068871A/ko
Application granted granted Critical
Publication of KR102340168B1 publication Critical patent/KR102340168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B19/00—Single-purpose machines or devices for particular grinding operations not covered by any other main group
    • B24B19/02—Single-purpose machines or devices for particular grinding operations not covered by any other main group for grinding grooves, e.g. on shafts, in casings, in tubes, homokinetic joint elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/22—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising
    • B28D1/24—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising with cutting discs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/54—Glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

(과제) 유리 기판을 사용한 인터포저의 내열성을 높일 수 있는 인터포저의 제조 방법을 제공한다.
(해결 수단) 격자상으로 설정된 복수의 분할 예정 라인에 의해 복수의 영역으로 구획되는 유리 기판과, 유리 기판의 제 1 면 또는 제 1 면과는 반대측의 제 2 면에 적층되고 절연층과 배선층을 포함하는 적층체를 구비하는 재료 기판으로부터 복수의 인터포저를 제조하는 인터포저의 제조 방법으로서, 분할 예정 라인을 따라 적층체의 노출된 면에 제 1 절삭 블레이드를 절입시켜, 유리 기판에 도달하지 않는 깊이의 절삭 홈을 적층체에 형성하는 절삭 홈 형성 공정과, 절삭 홈보다 폭이 좁은 제 2 절삭 블레이드를 절삭 홈을 따라 유리 기판에 절입시켜, 유리 기판을 분할하여 복수의 인터포저를 제조하는 분할 공정을 포함한다.

Description

인터포저의 제조 방법{METHOD FOR MANUFACTURING AN INTERPOSER}
본 발명은, 유리 기판을 사용한 인터포저의 제조 방법에 관한 것이다.
반도체 장치의 추가적인 소형화, 고집적화를 실현하기 위해, 반도체 칩을 두께 방향으로 중첩시키고 관통 전극 (TSV : Through Silicon Via) 으로 접속시키는 3 차원 실장 기술이 실용화되어 있다. 그러나, 이 3 차원 실장 기술에서는, 복수의 반도체 칩을 두께 방향으로 중첩시키므로, 방열성이 저하되기 쉽고, 사이즈가 상이한 반도체 칩을 사용할 수도 없다. 또한, 반도체 칩을 관통하는 관통 전극의 형성에 수반하여, 제조 비용이 비싸지기 쉽다는 문제도 있었다.
최근에는, 실리콘 웨이퍼를 사용하여 형성되는 인터포저 (중계용 기판) 를 개재하여 복수의 반도체 칩을 실장하는 실장 기술도 제안되어 있다 (예를 들어, 특허문헌 1 참조). 이 실장 기술은, 2.5 차원 실장 기술 등으로도 불리며, 예를 들어, 메모리 기능을 갖는 반도체 칩과, 연산 기능을 갖는 반도체 칩이 증첩되지 않도록 인터포저에 접속된다. 2.5 차원 실장 기술에서는, 적어도 일부의 반도체 칩이 두께 방향으로 중첩되지 않으므로, 상기 서술한 3 차원 실장 기술의 여러 문제를 해소하기 쉬워진다.
한편으로, 실리콘 웨이퍼를 사용한 인터포저에는, 고주파 영역에서의 손실이 크고, 가격도 비싸다는 문제가 있었다. 그래서, 고주파 영역에서의 손실 저감에 유리하고 저가격인 유리 기판을 인터포저에 사용하는 기술이 제안되어 있다 (예를 들어, 특허문헌 2 참조). 이 인터포저는, 예를 들어, 유리 기판의 적어도 일방의 주면에 절연층과 배선층을 포함하는 적층체를 형성한 후, 미리 설정되어 있는 분할 예정 라인을 따라 유리 기판을 분할함으로써 얻어진다.
일본 공표특허공보 2003-503855호 일본 공개특허공보 2015-198212호
유리 기판의 분할은, 통상적으로, 회전시킨 절삭 블레이드를 분할 예정 라인을 따라 절입시키는 방법으로 실시된다. 그런데, 이 방법으로 제조되는 인터포저에는, 내열성의 면에서 문제가 있었다. 구체적으로는, 예를 들어, 이 인터포저에 대하여 온도 사이클 시험 (TCT : Temperature Cycling Test) 을 실시하면, 유리 기판에 크랙이 발생하거나, 적층체가 유리 기판으로부터 박리되거나 하여, 불량률이 높아진다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 유리 기판을 사용한 인터포저의 내열성을 높일 수 있는 인터포저의 제조 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 격자상으로 설정된 복수의 분할 예정 라인에 의해 복수의 영역으로 구획되는 유리 기판과, 그 유리 기판의 제 1 면 또는 그 제 1 면과는 반대측의 제 2 면에 적층되고 절연층과 배선층을 포함하는 적층체를 구비하는 재료 기판으로부터 복수의 인터포저를 제조하는 인터포저의 제조 방법으로서, 그 분할 예정 라인을 따라 그 적층체의 노출된 면에 제 1 절삭 블레이드를 절입시켜, 그 유리 기판에 도달하지 않는 깊이의 절삭 홈을 그 적층체에 형성하는 절삭 홈 형성 공정과, 그 절삭 홈보다 폭이 좁은 제 2 절삭 블레이드를 그 절삭 홈을 따라 그 유리 기판에 절입시켜, 그 유리 기판을 분할하여 복수의 인터포저를 제조하는 분할 공정을 포함하는 인터포저의 제조 방법이 제공된다.
본 발명의 일 양태에 있어서, 상기 제 2 절삭 블레이드에 함유되는 지립의 입경은, 상기 제 1 절삭 블레이드에 함유되는 지립의 입경보다 작은 것이 바람직하다.
또, 본 발명의 다른 일 양태에 의하면, 격자상으로 설정된 복수의 분할 예정 라인에 의해 복수의 영역으로 구획된 유리 기판과, 그 유리 기판의 제 1 면 또는 그 제 1 면과는 반대측의 제 2 면에 적층되고 절연층과 배선층을 포함하는 적층체를 구비하는 재료 기판으로부터 복수의 인터포저를 제조하는 인터포저의 제조 방법으로서, 그 적층체에 대하여 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라 그 적층체의 노출된 면에 조사하여, 그 유리 기판에 도달하지 않는 깊이의 레이저 가공 홈을 그 적층체에 형성하는 레이저 가공 홈 형성 공정과, 그 레이저 가공 홈보다 폭이 좁은 절삭 블레이드를 그 레이저 가공 홈을 따라 그 유리 기판에 절입시켜, 그 유리 기판을 분할하여 복수의 인터포저를 제조하는 분할 공정을 포함하는 인터포저의 제조 방법이 제공된다.
본 발명에 관련된 인터포저의 제조 방법에 의하면, 분할 예정 라인을 따라 유리 기판에 도달하지 않는 깊이의 홈 (절삭 홈 또는 레이저 가공 홈) 을 적층체에 형성한 후, 이 홈보다 폭이 좁은 절삭 블레이드를 홈을 따라 유리 기판에 절입시키므로, 제조되는 인터포저의 단부 (端部) 에는 얇은 적층체가 남는다.
단부의 적층체가 두꺼운 종래의 인터포저가 가열되면, 유리 기판과 적층체의 열팽창 계수의 차이에서 기인하는 큰 힘이 단부에 작용하여, 적층체는 유리 기판으로부터 박리되기 쉽다. 이에 반하여, 본 발명에서 제조되는 인터포저에서는, 단부의 적층체가 얇아져 있으므로, 종래의 방법으로 제조되는 인터포저에 비해 적층체를 박리하는 큰 힘이 단부에 잘 작용하지 않는다.
요컨대, 본 발명에서 제조되는 인터포저가 가열되어도, 적층체는 유리 기판으로부터 잘 박리되지 않는다. 이와 같이, 본 발명에 관련된 인터포저의 제조 방법에 의하면, 유리 기판을 사용한 인터포저의 내열성을 높일 수 있다.
도 1(A) 는 본 실시형태에서 사용되는 재료 기판의 구성예를 모식적으로 나타내는 사시도이고, 도 1(B) 는 재료 기판의 일부 (영역 A) 를 확대한 단면도이다.
도 2(A) 및 도 2(B) 는 절삭 홈 형성 공정에 대해 설명하기 위한 일부 단면 측면도이다.
도 3(A) 는 절삭 홈 형성 공정 후에 실시되는 분할 공정에 대해 설명하기 위한 일부 단면 측면도이고, 도 3(B) 는 분할 공정을 거쳐 제조되는 인터포저의 구성예를 모식적으로 나타내는 사시도이다.
도 4(A) 는 레이저 가공 홈 형성 공정에 대해 설명하기 위한 일부 단면 측면도이고, 도 4(B) 는 레이저 가공 홈 형성 공정 후에 실시되는 분할 공정에 대해 설명하기 위한 일부 단면 측면도이다.
첨부 도면을 참조하여, 본 발명의 일 양태에 관련된 실시형태에 대해 설명한다. 본 실시형태에 관련된 인터포저의 제조 방법은, 유리 기판과 적층체를 구비하는 재료 기판으로부터 복수의 인터포저를 제조하기 위한 방법으로서, 절삭 홈 형성 공정 (도 2(A) 및 도 2(B) 참조), 및 분할 공정 (도 3(A) 참조) 을 포함한다.
절삭 홈 형성 공정에서는, 유리 기판에 설정된 분할 예정 라인을 따라 적층체의 노출된 면에 절삭 블레이드 (제 1 절삭 블레이드) 를 절입시켜, 유리 기판에 도달하지 않는 깊이의 절삭 홈을 적층체에 형성한다. 분할 공정에서는, 절삭 홈보다 폭이 좁은 절삭 블레이드 (제 2 절삭 블레이드) 를 절삭 홈을 따라 유리 기판에 절입시켜, 유리 기판을 분할하여 복수의 인터포저를 제조한다. 이하, 본 실시형태에 관련된 인터포저의 제조 방법에 대해 상세히 서술한다.
도 1(A) 는 본 실시형태에서 사용되는 재료 기판 (1) 의 구성예를 모식적으로 나타내는 사시도이고, 도 1(B) 는 재료 기판 (1) 의 일부 (영역 A) 를 확대한 단면도이다. 본 실시형태에 관련된 재료 기판 (1) 은, 예를 들어, 소다라임 유리, 무알칼리 유리, 석영 유리 등의 유리로 이루어지는 원반상의 유리 기판 (11) 을 사용하여 구성되고, 격자상으로 설정된 복수의 분할 예정 라인 (스트리트) (13) 에 의해 복수의 영역으로 구획되어 있다.
유리 기판 (11) 의 제 1 면 (표면) (11a) 및 제 1 면 (11a) 과는 반대측의 제 2 면 (이면) (11b) 에는, 각각 복수의 층 (막) 이 적층되어 이루어지는 적층체 (15) 가 형성되어 있다. 이 적층체 (15) 는, 예를 들어, 금속 등의 도체로 이루어지는 배선층 (17) 과, 수지 등의 절연체로 이루어지는 절연층 (19) 을 포함하고, 인접하는 배선층 (17) 의 사이가 절연층 (19) 에 의해 절연되어 있다.
또, 유리 기판 (11) 에는, 제 1 면 (11a) 에서 제 2 면 (11b) 을 향하여 관통하는 관통공 (11c) 이 형성되어 있다. 관통공 (11c) 에는, 금속 등의 도체로 이루어지는 전극 (21) 이 매립되어 있다. 제 1 면 (11a) 측의 배선층 (17) 과 제 2 면 (11b) 측의 배선층 (17) 은, 이 전극 (21) 을 개재하여 접속된다.
또한, 본 실시형태에서는, 유리 기판 (11) 의 제 1 면 (11a) 및 제 2 면 (11b) 의 양방에 적층체 (15) 를 갖는 재료 기판 (1) 을 예시하고 있지만, 적층체 (15) 는 제 1 면 (11a) 및 제 2 면 (11b) 의 일방에만 형성되어도 된다. 그 경우에는, 관통공 (11c) 이나 전극 (21) 등도 생략할 수 있다. 또, 적층체 (15) (배선층 (17), 절연층 (19)), 관통공 (11c), 전극 (21) 등의 구성, 형성 방법 등에도 특별한 제한은 없다.
이와 같이 구성되는 재료 기판 (1) 을 분할 예정 라인 (13) 을 따라 분할함으로써, 복수의 인터포저 (3) (도 3(B) 참조) 를 제조할 수 있다. 본 실시형태에 관련된 인터포저의 제조 방법에서는, 먼저, 분할 예정 라인 (13) 을 따라 적층체 (15) 의 노출된 면에 제 1 절삭 블레이드를 절입시켜, 유리 기판 (11) 에 도달하지 않는 깊이의 절삭 홈을 적층체에 형성하는 절삭 홈 형성 공정을 실시한다.
도 2(A) 및 도 2(B) 는 절삭 홈 형성 공정에 대해 설명하기 위한 일부 단면 측면도이다. 이 절삭 홈 형성 공정에서는, 예를 들어, 다이아몬드 등의 지립을 수지나 금속 등의 결합재로 고정시켜 소정의 폭 (수평 방향의 길이, 두께) 으로 형성된 환상 (環狀) 의 절삭 블레이드 (제 1 절삭 블레이드) (2) 가 사용된다.
절삭 블레이드 (2) 를 구성하는 지립이나 수지의 재질은, 적층체 (15) 의 재질 등에 맞춰 적절히 설정된다. 절삭 블레이드 (2) 에 함유되는 지립의 입경에 특별한 제한은 없지만, 예를 들어, 20 ㎛ ∼ 40 ㎛ 정도, 바람직하게는 25 ㎛ ∼ 35 ㎛ 정도 (대표적으로는, 30 ㎛ 정도) 로 한다. 절삭 블레이드 (2) 의 폭에도 특별한 제한은 없지만, 예를 들어, 150 ㎛ ∼ 500 ㎛, 바람직하게는 200 ㎛ ∼ 300 ㎛ 정도로 한다.
이 절삭 블레이드 (2) 는, 수평 방향에 대하여 대체로 평행한 회전축이 되는 스핀들 (도시 생략) 의 일단측에 장착된다. 스핀들의 타단측에는, 모터 등의 회전 구동원 (도시 생략) 이 연결되어 있고, 스핀들에 장착된 절삭 블레이드 (2) 는, 이 회전 구동원으로부터 전달되는 힘에 의해 회전한다.
절삭 홈 형성 공정에서는, 먼저, 유리 기판 (11) 의 제 1 면 (11a) 측이 상방을 향하도록 재료 기판 (1) 을 유지한다. 재료 기판 (1) 의 유지는, 예를 들어, 척 테이블 (도시 생략) 등을 사용하여 실시할 수 있다. 다음으로, 재료 기판 (1) 과 절삭 블레이드 (2) 의 상대적인 위치를 조정하여, 절삭 블레이드 (2) 를 임의의 분할 예정 라인 (13) 의 연장선 상에 맞춘다.
또, 제 1 면 (11a) 측의 적층체 (15) 의 노출된 면 (15a) 보다 낮고, 유리 기판 (11) 의 제 1 면 (11a) 보다 높은 위치에 절삭 블레이드 (2) 의 하단을 맞춘다. 그 후, 절삭 블레이드 (2) 를 회전시켜, 대상의 분할 예정 라인 (13) 에 대하여 평행한 방향을 따라 재료 기판 (1) 과 절삭 블레이드 (2) 를 상대적으로 이동시킨다.
이로써, 도 2(A) 에 나타내는 바와 같이, 대상의 분할 예정 라인 (13) 을 따라 제 1 면 (11a) 측의 적층체 (15) 의 노출된 면 (15a) 에 절삭 블레이드 (2) 를 절입시켜, 유리 기판 (11) 에 도달하지 않는 깊이의 절삭 홈 (15b) 을 제 1 면 (11a) 측의 적층체 (15) 에 형성할 수 있다.
또한, 절삭 블레이드 (2) 의 하단의 위치는, 절삭 홈 (15b) 의 바닥에서 유리 기판 (11) 의 제 1 면 (11a) 까지의 거리가, 예를 들어, 1 ㎛ ∼ 30 ㎛ 정도, 바람직하게는 2 ㎛ ∼ 20 ㎛ 정도가 되도록 조정된다. 즉, 분할 예정 라인 (13) 을 따라, 예를 들어, 1 ㎛ ∼ 30 ㎛ 정도, 바람직하게는 2 ㎛ ∼ 20 ㎛ 정도의 두께의 적층체 (15) 를 남긴다. 이로써, 열에서 기인하여 인터포저 (3) 의 단부에 발생하는 힘을 적절히 완화시켜, 적층체 (15) 의 박리를 방지할 수 있게 된다.
대상의 분할 예정 라인 (13) 을 따라 제 1 면 (11a) 측의 적층체 (15) 에 절삭 홈 (15b) 을 형성한 후에는, 상기 서술한 동작을 반복하여, 모든 분할 예정 라인 (13) 을 따라 제 1 면 (11a) 측의 적층체 (15) 에 절삭 홈 (15b) 을 형성한다. 그 후, 재료 기판 (1) 의 상하를 반전시켜, 도 2(B) 에 나타내는 바와 같이, 동일한 순서로 제 2 면 (11b) 측의 적층체 (15) 에 절삭 홈 (15b) 을 형성한다. 모든 분할 예정 라인 (13) 을 따라 제 2 면 (11b) 측의 적층체 (15) 에 절삭 홈 (15b) 이 형성되면, 절삭 홈 형성 공정은 종료한다.
또한, 본 실시형태에서는, 제 1 면 (11a) 측의 적층체 (15) 에 절삭 홈 (15b) 을 형성한 후, 제 2 면 (11b) 측의 적층체 (15) 에 절삭 홈 (15b) 을 형성하고 있지만, 제 2 면 (11b) 측의 적층체 (15) 에 절삭 홈 (15b) 을 형성한 후, 제 1 면 (11a) 측의 적층체 (15) 에 절삭 홈 (15b) 을 형성해도 된다.
절삭 홈 형성 공정 후에는, 절삭 홈 (15b) 보다 폭이 좁은 절삭 블레이드 (제 2 절삭 블레이드) 를 절삭 홈 (15b) 을 따라 유리 기판 (11) 에 절입시켜, 유리 기판 (11) 을 분할하여 복수의 인터포저 (3) 를 제조하는 분할 공정을 실시한다. 도 3(A) 는 분할 공정에 대해 설명하기 위한 일부 단면 측면도이다.
이 분할 공정에서는, 다이아몬드 등의 지립을 수지나 금속 등의 결합재로 고정시켜 절삭 홈 (15b) 보다 좁은 폭으로 형성된 절삭 블레이드 (제 2 절삭 블레이드) (4) 가 사용된다. 절삭 블레이드 (4) 를 구성하는 지립이나 수지의 재질은, 유리 기판 (11) 의 재질 등에 맞춰 적절히 설정된다.
절삭 블레이드 (4) 에 함유되는 지립의 입경에 특별한 제한은 없지만, 예를 들어, 5 ㎛ ∼ 20 ㎛ 정도, 바람직하게는 15 ㎛ 정도로 한다. 한편으로, 절삭 블레이드 (4) 의 폭은, 절삭 홈 (15b) 의 폭 (즉, 절삭 블레이드 (2) 의 폭) 보다 좁게 할 필요가 있다. 구체적으로는, 예를 들어, 50 ㎛ ∼ 150 ㎛ 정도, 바람직하게는 75 ㎛ ∼ 125 ㎛ 정도 (대표적으로는, 100 ㎛ 정도) 로 한다. 이로써, 제조되는 인터포저 (3) 의 단부에 얇은 적층체 (15) 를 남길 수 있다.
이 절삭 블레이드 (4) 도, 수평 방향에 대하여 대체로 평행한 회전축이 되는 스핀들 (도시 생략) 의 일단측에 장착된다. 스핀들의 타단측에는, 모터 등의 회전 구동원 (도시 생략) 이 연결되어 있고, 스핀들에 장착된 절삭 블레이드 (4) 는, 이 회전 구동원으로부터 전달되는 힘에 의해 회전한다.
분할 공정에서는, 먼저, 유리 기판 (11) 의 제 1 면 (11a) 측이 상방을 향하도록 재료 기판 (1) 을 유지한다. 재료 기판 (1) 의 유지는, 예를 들어, 척 테이블 (도시 생략) 등을 사용하여 실시할 수 있다. 다음으로, 재료 기판 (1) 과 절삭 블레이드 (4) 의 상대적인 위치를 조정하여, 절삭 블레이드 (4) 를 임의의 절삭 홈 (15b) (분할 예정 라인 (13)) 의 연장선 상에 맞춘다.
또, 제 2 면 (11b) 측의 적층체 (15) 에 형성된 절삭 홈 (15b) 의 바닥보다 낮은 위치에 절삭 블레이드 (4) 의 하단을 맞춘다. 그 후, 절삭 블레이드 (4) 를 회전시켜, 대상의 절삭 홈 (15b) (분할 예정 라인 (13)) 에 대하여 평행한 방향을 따라 재료 기판 (1) 과 절삭 블레이드 (4) 를 상대적으로 이동시킨다.
이로써, 도 3(A) 에 나타내는 바와 같이, 대상의 절삭 홈 (15b) (분할 예정 라인 (13)) 을 따라 유리 기판 (11) 에 절삭 블레이드 (4) 를 절입시켜, 유리 기판 (11) 을 분할할 수 있다. 대상의 절삭 홈 (15b) (분할 예정 라인 (13)) 을 따라 유리 기판 (11) 을 분할한 후에는, 상기 서술한 동작을 반복하여, 모든 절삭 홈 (15b) (분할 예정 라인 (13)) 을 따라 유리 기판 (11) 을 분할한다.
모든 절삭 홈 (15b) (분할 예정 라인 (13)) 을 따라 유리 기판 (11) 이 분할되어, 복수의 인터포저 (3) 가 완성되면, 분할 공정은 종료한다. 또한, 본 실시형태에서는, 제 1 면 (11a) 측으로부터 유리 기판 (11) 에 절삭 블레이드 (4) 를 절입시키고 있지만, 제 2 면 (11b) 측이 상방을 향하도록 재료 기판 (1) 을 유지하고, 제 2 면 (11b) 측으로부터 유리 기판 (11) 에 절삭 블레이드 (4) 를 절입시켜도 된다.
도 3(B) 는 본 실시형태에서 제조되는 인터포저 (3) 의 구성예를 모식적으로 나타내는 사시도이다. 도 3(B) 에 나타내는 바와 같이, 본 실시형태에서 제조되는 인터포저 (3) 의 단부에서는, 다른 영역에 비해 적층체 (15) 가 얇아져 있다. 이로써, 유리 기판 (11) 과 적층체 (15) 의 열팽창 계수의 차이에 의해 단부에 발생하는 힘 (예를 들어, 내부 응력) 을 작게 억제하여, 적층체 (15) 의 박리를 방지할 수 있다. 즉, 인터포저 (3) 의 내열성을 높일 수 있다.
이상과 같이, 본 실시형태에 관련된 인터포저의 제조 방법에 의하면, 분할 예정 라인 (스트리트) (13) 을 따라 유리 기판 (11) 에 도달하지 않는 깊이의 절삭 홈 (15b) 을 적층체 (15) 에 형성한 후, 이 절삭 홈 (15b) 보다 폭이 좁은 절삭 블레이드 (4) 를 절삭 홈 (15b) 을 따라 유리 기판 (11) 에 절입시키므로, 제조되는 인터포저 (3) 의 단부에는 얇은 적층체가 남는다.
단부의 적층체가 두꺼운 종래의 인터포저가 가열되면, 유리 기판과 적층체의 열팽창 계수의 차이에서 기인하는 큰 힘이 단부에 작용하여, 적층체는 유리 기판으로부터 박리되기 쉽다. 이에 반하여, 본 실시형태에서 제조되는 인터포저 (3) 에서는, 단부의 적층체 (15) 가 얇아져 있으므로, 종래의 방법으로 제조되는 인터포저에 비해 적층체 (15) 를 박리하는 큰 힘이 단부에 잘 작용하지 않는다.
요컨대, 본 실시형태에서 제조되는 인터포저 (3) 가 가열되어도, 적층체 (15) 는 유리 기판 (11) 으로부터 잘 박리되지 않는다. 이와 같이, 본 실시형태에 관련된 인터포저의 제조 방법에 의하면, 유리 기판 (11) 을 사용한 인터포저 (3) 의 내열성을 높일 수 있다.
이 내열성을 확인하기 위해, 저온 처리 (-55 ℃ 15 분) 와 고온 처리 (125 ℃ 에서 15 분) 를 각각 500 회 반복하는 온도 사이클 시험 (TCT : Temperature Cycling Test) 을 실시한 결과, 본 실시형태에 관련된 인터포저 (3) 에서는, 30 개의 샘플의 전부에서 적층체 (15) 의 박리가 보여지지 않았다. 한편, 단부의 적층체가 두꺼운 종래의 인터포저에서는, 30 개의 샘플의 전부에서 적층체의 박리가 보여졌다.
또한, 본 발명은, 상기 실시형태의 기재에 제한되지 않고 다양하게 변경하여 실시 가능하다. 예를 들어, 절삭 홈 (15b) 을 형성하는 절삭 홈 형성 공정 대신에, 레이저 빔으로 레이저 가공 홈을 형성하는 레이저 가공 홈 형성 공정을 실시해도 된다. 도 4(A) 는 레이저 가공 홈 형성 공정에 대해 설명하기 위한 일부 단면 측면도이다.
이 레이저 가공 홈 형성 공정에서는, 예를 들어, 레이저 가공 홈의 형성에 적절한 레이저 빔 (L) 을 조사하기 위한 레이저 조사 유닛 (6) 이 사용된다. 레이저 조사 유닛 (6) 은, 집광용 렌즈 (도시 생략) 를 구비하고 있고, 레이저 발진기 (도시 생략) 로 펄스 발진된 레이저 빔 (L) 을 소정의 위치에 조사, 집광시킨다. 레이저 발진기는, 적층체 (15) (특히, 절연층 (19)) 에 대하여 흡수성을 갖는 파장 (흡수되기 쉬운 파장) 의 레이저 빔 (L) 을 펄스 발진할 수 있도록 구성되어 있다.
레이저 가공 홈 형성 공정에서는, 먼저, 유리 기판 (11) 의 제 1 면 (11a) 측이 상방을 향하도록 재료 기판 (1) 을 유지한다. 재료 기판 (1) 의 유지는, 예를 들어, 척 테이블 (도시 생략) 등을 사용하여 실시할 수 있다. 다음으로, 재료 기판 (1) 과 레이저 조사 유닛 (6) 의 상대적인 위치를 조정하여, 레이저 조사 유닛 (6) 을 임의의 분할 예정 라인 (13) 의 연장선 상에 맞춘다.
그리고, 레이저 조사 유닛 (6) 으로부터 레이저 빔 (L) 을 조사시키면서, 대상의 분할 예정 라인 (13) 에 대하여 평행한 방향을 따라 재료 기판 (1) 과 레이저 조사 유닛 (6) 을 상대적으로 이동시킨다. 이로써, 도 4(A) 에 나타내는 바와 같이, 대상의 분할 예정 라인 (13) 을 따라 제 1 면 (11a) 측의 적층체 (15) 의 노출된 면 (15a) 에 레이저 빔 (L) 을 조사하여, 이 제 1 면 (11a) 측의 적층체 (15) 를 아브레이션 가공하여 레이저 가공 홈 (15c) 을 형성할 수 있다.
또한, 레이저 빔 (L) 을 집광시키는 집광점의 위치, 레이저 빔 (L) 의 스폿 직경, 레이저 빔 (L) 의 출력 등의 조건은, 유리 기판 (11) 에 도달하지 않는 깊이의 레이저 가공 홈 (15c) 을 제 1 면 (11a) 측의 적층체 (15) 에 형성할 수 있는 범위 내에서 조정된다. 구체적으로는, 분할 예정 라인 (13) 을 따라, 예를 들어, 1 ㎛ ∼ 30 ㎛ 정도, 바람직하게는 2 ㎛ ∼ 20 ㎛ 정도의 두께의 적층체 (15) 가 남는 조건으로 레이저 빔 (L) 을 조사한다. 이로써, 열에서 기인하는 적층체 (15) 의 박리를 방지할 수 있게 된다.
대상의 분할 예정 라인 (13) 을 따라 제 1 면 (11a) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 을 형성한 후에는, 상기 서술한 동작을 반복하여, 모든 분할 예정 라인 (13) 을 따라 제 1 면 (11a) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 을 형성한다. 그 후, 재료 기판 (1) 의 상하를 반전시켜, 동일한 순서로 제 2 면 (11b) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 을 형성한다. 모든 분할 예정 라인 (13) 을 따라 제 2 면 (11b) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 이 형성되면, 레이저 가공 홈 형성 공정은 종료한다.
또한, 여기서는, 제 1 면 (11a) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 을 형성한 후, 제 2 면 (11b) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 을 형성하고 있지만, 제 2 면 (11b) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 을 형성한 후, 제 1 면 (11a) 측의 적층체 (15) 에 레이저 가공 홈 (15c) 을 형성해도 된다.
레이저 가공 홈 형성 공정 후에는, 레이저 가공 홈 (15c) 보다 폭이 좁은 절삭 블레이드를 레이저 가공 홈 (15c) 을 따라 유리 기판 (11) 에 절입시켜, 유리 기판 (11) 을 분할하여 복수의 인터포저 (3) 를 제조하는 분할 공정을 실시한다. 도 4(B) 는 레이저 가공 홈 형성 공정 후에 실시되는 분할 공정에 대해 설명하기 위한 일부 단면 측면도이다.
이 분할 공정은, 상기 실시형태의 분할 공정과 동일한 순서로 실시된다. 또한, 이 분할 공정에서는, 레이저 가공 홈 (15c) 보다 좁은 폭으로 형성된 절삭 블레이드 (8) 가 사용된다. 절삭 블레이드 (8) 를 구성하는 지립이나 수지의 재질은, 유리 기판 (11) 의 재질 등에 맞춰 적절히 설정된다. 지립의 입경이나 절삭 블레이드 (8) 의 두께의 상세한 내용에 대해서는, 절삭 블레이드 (4) 와 동일하다. 모든 절삭 홈 (15b) (분할 예정 라인 (13)) 을 따라 유리 기판 (11) 이 분할되어, 복수의 인터포저 (3) 가 완성되면, 분할 공정은 종료한다.
그 밖에 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
1 : 재료 기판
3 : 인터포저
11 : 유리 기판
11a : 제 1 면 (표면)
11b : 제 2 면 (이면)
11c : 관통공
13 : 분할 예정 라인 (스트리트)
15 : 적층체
15a : 노출된 면
15b : 절삭 홈
15c : 레이저 가공 홈
17 : 배선층
19 : 절연층
21 : 전극
2 : 절삭 블레이드 (제 1 절삭 블레이드)
4 : 절삭 블레이드 (제 2 절삭 블레이드)
6 : 레이저 조사 유닛
8 : 절삭 블레이드
L : 레이저 빔

Claims (3)

  1. 격자상으로 설정된 복수의 분할 예정 라인에 의해 복수의 영역으로 구획되는 유리 기판과, 그 유리 기판의 제 1 면 또는 그 제 1 면과는 반대측의 제 2 면에 적층되고 절연층과 배선층을 포함하는 적층체를 구비하는 재료 기판으로부터 복수의 인터포저를 제조하는 인터포저의 제조 방법으로서,
    그 분할 예정 라인을 따라 그 적층체의 노출된 면에 제 1 절삭 블레이드를 절입시켜, 그 유리 기판에 도달하지 않는 깊이의 절삭 홈을 그 적층체에 형성하는 절삭 홈 형성 공정과,
    그 절삭 홈보다 폭이 좁은 제 2 절삭 블레이드를 그 절삭 홈을 따라 그 유리 기판에 절입시켜, 그 유리 기판을 분할하여 복수의 인터포저를 제조하는 분할 공정을 포함하는 것을 특징으로 하는 인터포저의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 절삭 블레이드에 함유되는 지립의 입경은, 상기 제 1 절삭 블레이드에 함유되는 지립의 입경보다 작은 것을 특징으로 하는 인터포저의 제조 방법.
  3. 격자상으로 설정된 복수의 분할 예정 라인에 의해 복수의 영역으로 구획된 유리 기판과, 그 유리 기판의 제 1 면 또는 그 제 1 면과는 반대측의 제 2 면에 적층되고 절연층과 배선층을 포함하는 적층체를 구비하는 재료 기판으로부터 복수의 인터포저를 제조하는 인터포저의 제조 방법으로서,
    그 적층체에 대하여 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라 그 적층체의 노출된 면에 조사하여, 그 유리 기판에 도달하지 않는 깊이의 레이저 가공 홈을 그 적층체에 형성하는 레이저 가공 홈 형성 공정과,
    그 레이저 가공 홈보다 폭이 좁은 절삭 블레이드를 그 레이저 가공 홈을 따라 그 유리 기판에 절입시켜, 그 유리 기판을 분할하여 복수의 인터포저를 제조하는 분할 공정을 포함하는 것을 특징으로 하는 인터포저의 제조 방법.
KR1020170170314A 2016-12-14 2017-12-12 인터포저의 제조 방법 KR102340168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016242235A JP6779574B2 (ja) 2016-12-14 2016-12-14 インターポーザの製造方法
JPJP-P-2016-242235 2016-12-14

Publications (2)

Publication Number Publication Date
KR20180068871A true KR20180068871A (ko) 2018-06-22
KR102340168B1 KR102340168B1 (ko) 2021-12-15

Family

ID=62489673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170170314A KR102340168B1 (ko) 2016-12-14 2017-12-12 인터포저의 제조 방법

Country Status (5)

Country Link
US (1) US10115644B2 (ko)
JP (1) JP6779574B2 (ko)
KR (1) KR102340168B1 (ko)
CN (1) CN108231569B (ko)
TW (1) TWI719266B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10962571B2 (en) * 2017-12-30 2021-03-30 Texas Instruments Incorporated Interposers having cuts through an insulating substrate
JP7098242B2 (ja) * 2018-09-12 2022-07-11 株式会社ディスコ 収容容器の製造方法及び収容方法
JP7395898B2 (ja) 2019-09-18 2023-12-12 大日本印刷株式会社 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材
DE102019220524A1 (de) * 2019-12-23 2021-06-24 Tesa Se Verfahren zum Schneiden von Polymer-Dünnglas-Laminat
WO2024091582A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Slitting method and hardware for coated flexible substrates

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503855A (ja) 1999-06-28 2003-01-28 インテル・コーポレーション インターポーザおよびその製造方法
KR20060046444A (ko) * 2004-06-22 2006-05-17 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치용 반도체 웨이퍼 및 제조방법
KR20060052590A (ko) * 2004-11-12 2006-05-19 도쿄 오카 고교 가부시키가이샤 레이저 다이싱용 보호막제 및 상기 보호막제를 사용한웨이퍼의 가공방법
US20060189099A1 (en) * 2005-02-18 2006-08-24 Lu Szu W Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
KR20070077058A (ko) * 2006-01-20 2007-07-25 가부시끼가이샤 르네사스 테크놀로지 반도체 장치의 제조방법
JP2011166183A (ja) * 2005-11-10 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法
KR20110102199A (ko) * 2010-03-08 2011-09-16 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2012114322A (ja) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法
US20140106544A1 (en) * 2007-05-08 2014-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
KR20150007944A (ko) * 2013-07-11 2015-01-21 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2015198212A (ja) 2014-04-03 2015-11-09 凸版印刷株式会社 ガラスインターポーザ
JP2015207580A (ja) * 2014-04-17 2015-11-19 凸版印刷株式会社 配線基板およびその製造方法
KR20160088808A (ko) * 2015-01-16 2016-07-26 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20160105340A (ko) * 2015-02-27 2016-09-06 가부시기가이샤 디스코 웨이퍼 분할 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162251A (en) * 1991-03-18 1992-11-10 Hughes Danbury Optical Systems, Inc. Method for making thinned charge-coupled devices
JP2007173475A (ja) * 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US8154153B2 (en) * 2007-01-25 2012-04-10 Systems General Corp. Method and apparatus for providing a communication channel through an output cable of a power supply
JP4491036B2 (ja) * 2009-01-15 2010-06-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US8652941B2 (en) * 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP6246534B2 (ja) * 2013-09-11 2017-12-13 株式会社ディスコ ウエーハの加工方法
JP2015092525A (ja) * 2013-11-08 2015-05-14 株式会社ディスコ ウエーハの加工方法
JP2015207604A (ja) * 2014-04-17 2015-11-19 株式会社ディスコ ウェーハの加工方法
JP2015231004A (ja) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 配線基板
JP6282194B2 (ja) * 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
JP6305867B2 (ja) * 2014-08-11 2018-04-04 株式会社ディスコ ウエーハの加工方法
JP6805511B2 (ja) * 2016-03-14 2020-12-23 凸版印刷株式会社 配線基板、およびその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503855A (ja) 1999-06-28 2003-01-28 インテル・コーポレーション インターポーザおよびその製造方法
KR20060046444A (ko) * 2004-06-22 2006-05-17 엔이씨 일렉트로닉스 가부시키가이샤 반도체장치용 반도체 웨이퍼 및 제조방법
KR20060052590A (ko) * 2004-11-12 2006-05-19 도쿄 오카 고교 가부시키가이샤 레이저 다이싱용 보호막제 및 상기 보호막제를 사용한웨이퍼의 가공방법
US20060189099A1 (en) * 2005-02-18 2006-08-24 Lu Szu W Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP2011166183A (ja) * 2005-11-10 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法
KR20070077058A (ko) * 2006-01-20 2007-07-25 가부시끼가이샤 르네사스 테크놀로지 반도체 장치의 제조방법
US20140106544A1 (en) * 2007-05-08 2014-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
KR20110102199A (ko) * 2010-03-08 2011-09-16 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2012114322A (ja) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法
KR20150007944A (ko) * 2013-07-11 2015-01-21 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2015198212A (ja) 2014-04-03 2015-11-09 凸版印刷株式会社 ガラスインターポーザ
JP2015207580A (ja) * 2014-04-17 2015-11-19 凸版印刷株式会社 配線基板およびその製造方法
KR20160088808A (ko) * 2015-01-16 2016-07-26 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20160105340A (ko) * 2015-02-27 2016-09-06 가부시기가이샤 디스코 웨이퍼 분할 방법

Also Published As

Publication number Publication date
US10115644B2 (en) 2018-10-30
KR102340168B1 (ko) 2021-12-15
TW201822307A (zh) 2018-06-16
TWI719266B (zh) 2021-02-21
JP2018098378A (ja) 2018-06-21
CN108231569B (zh) 2023-01-10
CN108231569A (zh) 2018-06-29
US20180166355A1 (en) 2018-06-14
JP6779574B2 (ja) 2020-11-04

Similar Documents

Publication Publication Date Title
KR20180068871A (ko) 인터포저의 제조 방법
CN109256369B (zh) 玻璃中介层的制造方法
US20150303113A1 (en) Wafer processing method
JP4694845B2 (ja) ウエーハの分割方法
JP3795040B2 (ja) 半導体装置の製造方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP2006032419A (ja) ウエーハのレーザー加工方法
Finn et al. Study of die break strength and heat-affected zone for laser processing of thin silicon wafers
JP2013197108A (ja) ウエーハのレーザー加工方法
JP6012185B2 (ja) 半導体デバイスの製造方法
US20180308711A1 (en) Workpiece processing method
JP6981800B2 (ja) 積層型素子の製造方法
KR20180068862A (ko) 인터포저의 제조 방법
JP5969214B2 (ja) 半導体デバイスの製造方法
JP2011151090A (ja) 切削方法
JP5863264B2 (ja) ウエーハの加工方法
CN110945628A (zh) 层叠型元件的制造方法
KR20200029031A (ko) 적층형 소자의 제조 방법
JP2013157449A (ja) 半導体デバイスの製造方法
TW202022938A (zh) 抑制缺陷的開槽方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant