JP2013157449A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2013157449A
JP2013157449A JP2012016793A JP2012016793A JP2013157449A JP 2013157449 A JP2013157449 A JP 2013157449A JP 2012016793 A JP2012016793 A JP 2012016793A JP 2012016793 A JP2012016793 A JP 2012016793A JP 2013157449 A JP2013157449 A JP 2013157449A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
region
semiconductor
gettering
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012016793A
Other languages
English (en)
Inventor
Tsuyoshi Sakamoto
剛志 坂本
Iku Sano
いく 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2012016793A priority Critical patent/JP2013157449A/ja
Publication of JP2013157449A publication Critical patent/JP2013157449A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】 ゲッタリング効果を十分に発揮させて、半導体デバイスの信頼性を向上させることができる半導体デバイスの製造方法を提供する。
【解決手段】 半導体デバイスの製造方法は、半導体基板2にレーザ光L1を照射して半導体基板2の内部を改質することにより、半導体基板2の厚さ方向から見た場合に、隣り合う機能素子25の間を通るように設定される切断予定ライン5と交差しないように、不純物を捕獲するためのゲッタリング領域18を半導体基板2の内部に形成する第1の工程と、第1の工程の後に、半導体基板2の表面2aに複数の機能素子25を形成する第2の工程と、第2の工程の後に、隣り合う機能素子25の間を通るように設定された切断予定ライン5に沿って、機能素子25ごとに少なくとも半導体基板2を切断し、一つの機能素子25を含む半導体デバイスを複数得る第3の工程と、を備える。
【選択図】 図11

Description

本発明は、半導体デバイスの製造方法に関する。
従来、半導体デバイスの製造工程において、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、重金属等の不純物を捕獲するためのゲッタリング領域を半導体基板の内部に形成する技術が知られている(例えば、特許文献1〜3参照)。
特開2009−272440号公報 特開2003−264194号公報 特開昭58−44726号公報
近年、厚さ50μm以下というような極薄メモリが出現する等、半導体デバイスの薄化が進んでいる。そのような半導体デバイスの信頼性を向上させるためには、半導体デバイスの製造工程においてゲッタリング領域を精度良く形成することが極めて重要である。
そこで、本発明は、ゲッタリング効果を十分に発揮させて、半導体デバイスの信頼性を向上させることができる半導体デバイスの製造方法を提供することを目的とする。
本発明の半導体デバイスの製造方法は、複数の機能素子を形成するための表面及び表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して半導体基板の内部を改質することにより、半導体基板の厚さ方向から見た場合に、隣り合う機能素子の間を通るように設定される切断予定ラインと交差しないように、不純物を捕獲するためのゲッタリング領域を半導体基板の内部に形成する第1の工程と、第1の工程の後に、半導体基板の表面に複数の機能素子を形成する第2の工程と、第2の工程の後に、隣り合う機能素子の間を通るように設定された切断予定ラインに沿って、機能素子ごとに少なくとも半導体基板を切断し、一つの機能素子を含む半導体デバイスを複数得る第3の工程と、を備える。
この半導体デバイスの製造方法では、半導体基板の表面に複数の機能素子を形成する前に、半導体基板の内部にゲッタリング領域を形成する。これにより、複数の機能素子を形成する際にゲッタリング効果を十分に発揮させることができる。更に、切断予定ラインと交差しないように半導体基板の内部にゲッタリング領域を形成する。これにより、半導体基板において切断予定ラインに沿った部分にゲッタリング領域の影響が及ぶのを抑制して、半導体基板を切断予定ラインに沿って精度良く切断することができる。よって、この半導体デバイスの製造方法によれば、ゲッタリング効果を十分に発揮させて、半導体デバイスの信頼性を向上させることが可能となる。
第1の工程では、半導体基板の表面をレーザ光入射面として半導体基板に第1のレーザ光を照射してもよい。これによれば、複数の機能素子を形成するための表面に対して所望の位置に精度良くゲッタリング領域を形成することができる。
第3の工程では、半導体基板に第2のレーザ光を照射して半導体基板の内部を改質することにより、切断予定ラインに沿って、半導体基板の厚さ方向に亀裂を発生させるための切断起点領域を半導体基板の内部に形成してもよい。これによれば、切断起点領域から半導体基板の厚さ方向への亀裂の伸展がゲッタリング領域に阻害されることが防止されるため、半導体基板を切断予定ラインに沿って精度良く且つ効率良く切断することができる。
第3の工程では、半導体基板に第2のレーザ光を照射することにより、切断起点領域から発生した亀裂を少なくとも半導体基板の表面に到達させてもよい。これによれば、半導体基板における機能素子側の部分の切断精度を向上させて、より信頼性の高い半導体デバイスを得ることができる。
第3の工程では、半導体基板の裏面をレーザ光入射面として半導体基板に第2のレーザ光を照射してもよい。これによれば、半導体基板の表面に形成された機能素子にレーザ光の照射によって熱的影響等が及ぶのを抑制することができる。
第3の工程では、切断起点領域を形成した後に、半導体基板が所定の厚さとなるように半導体基板の裏面を研磨してもよい。これによれば、切断起点領域から発生した亀裂に研磨面が到達しても、その亀裂によって切断された半導体基板の切断面が互いに密着した状態にあるため、研磨による半導体基板のチッピングやクラッキングの発生を抑制しつつ、半導体基板を薄化することができる。
本発明によれば、ゲッタリング効果を十分に発揮させて、半導体デバイスの信頼性を向上させることができる。
改質領域の形成に用いられるレーザ加工装置の概略構成図である。 切断起点領域の形成の対象となる加工対象物の平面図である。 図2の加工対象物のIII−III線に沿っての断面図である。 レーザ加工後の加工対象物の平面図である。 図4の加工対象物のV−V線に沿っての断面図である。 図4の加工対象物のVI−VI線に沿っての断面図である。 ゲッタリング領域の形成が実施されている半導体基板の断面図である。 ゲッタリング領域が形成された半導体基板及び半導体デバイスの断面図である。 ゲッタリング領域が形成された半導体基板及び半導体デバイスの断面図である。 ゲッタリング領域の形成態様を示す平面図である。 本発明の一実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図及び断面図である。 本発明の一実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図及び断面図である。 本発明の一実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図及び断面図である。 本発明の一実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図及び断面図である。 本発明の一実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図及び断面図である。 本発明の他の実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図である。 本発明の他の実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図である。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
本実施形態の半導体デバイスの製造方法では、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、切断予定ラインに沿って、半導体基板の厚さ方向に亀裂を発生させるための切断起点領域(すなわち、切断起点領域として機能する改質領域)を半導体基板の内部に形成する場合がある。そこで、半導体基板に限定せずに、板状の加工対象物に対する切断起点領域の形成について、図1〜図6を参照して説明する。
図1に示すように、レーザ加工装置100は、レーザ光Lをパルス発振するレーザ光源101と、レーザ光Lの光軸(光路)の向きを90°変えるように配置されたダイクロイックミラー103と、レーザ光Lを集光するための集光用レンズ105と、を備えている。また、レーザ加工装置100は、集光用レンズ105で集光されたレーザ光Lが照射される加工対象物1を支持するための支持台107と、支持台107を移動させるためのステージ111と、レーザ光Lの出力やパルス幅等を調節するためにレーザ光源101を制御するレーザ光源制御部102と、ステージ111の駆動を制御するステージ制御部115と、を備えている。
このレーザ加工装置100においては、レーザ光源101から出射されたレーザ光Lは、ダイクロイックミラー103によってその光軸の向きを90°変えられ、支持台107上に載置された加工対象物1の内部に集光用レンズ105によって集光される。これと共に、ステージ111が移動させられ、加工対象物1がレーザ光Lに対して切断予定ライン5に沿って相対移動させられる。これにより、切断予定ライン5に沿った改質領域が加工対象物1に形成されることとなる。
加工対象物1としては、種々の材料(例えば、ガラス、半導体材料、圧電材料等)からなる板状の部材(例えば、基板、ウェハ等)が用いられる。図2に示すように、加工対象物1には、加工対象物1を切断するための切断予定ライン5が設定されている。切断予定ライン5は、直線状に延びた仮想線である。加工対象物1の内部に改質領域を形成する場合、図3に示すように、加工対象物1の内部に集光点Pを合わせた状態で、レーザ光Lを切断予定ライン5に沿って(すなわち、図2の矢印A方向に)相対的に移動させる。これにより、図4〜図6に示すように、切断起点領域8として機能する改質領域7を切断予定ライン5に沿って加工対象物1の内部に形成する。
なお、集光点Pとは、レーザ光Lが集光する箇所のことである。また、切断予定ライン5は、直線状に限らず曲線状であってもよいし、仮想線に限らず加工対象物1の表面3に実際に引かれた線であってもよい。また、改質領域7は、連続的に形成される場合もあるし、断続的に形成される場合もある。また、改質領域7は列状でも点状でもよく、要は、改質領域7は少なくとも加工対象物1の内部に形成されていればよい。また、改質領域7を起点に亀裂が形成される場合があり、亀裂及び改質領域7は、加工対象物1の外表面(表面、裏面、若しくは外周面)に露出していてもよい。
ちなみに、ここでのレーザ光Lは、加工対象物1を透過すると共に加工対象物1の内部の集光点近傍にて特に吸収され、これにより、加工対象物1に改質領域7が形成される(すなわち、内部吸収型レーザ加工)。よって、加工対象物1の表面3ではレーザ光Lが殆ど吸収されないので、加工対象物1の表面3が溶融することはない。一般的に、表面3から溶融され除去されて穴や溝等の除去部が形成される(表面吸収型レーザ加工)場合、加工領域は表面3側から徐々に裏面側に進行する。
ところで、改質領域は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域をいう。改質領域としては、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域等があり、これらが混在した領域もある。更に、改質領域としては、加工対象物の材料において改質領域の密度が非改質領域の密度と比較して変化した領域や、格子欠陥が形成された領域がある(これらをまとめて高密転移領域ともいう)。
また、溶融処理領域や屈折率変化領域、改質領域の密度が非改質領域の密度と比較して変化した領域、格子欠陥が形成された領域は、更に、それら領域の内部や改質領域と非改質領域との界面に亀裂(割れ、マイクロクラック等)を内包している場合がある。内包される亀裂は改質領域の全面に渡る場合や一部分のみや複数部分に形成される場合がある。加工対象物1としては、例えば、シリコン、ガラス、LiTaO又はサファイア(Al)からなる基板やウェハ、又はそのような基板やウェハを含むものが挙げられる。
また、改質領域7は、切断予定ライン5に沿って改質スポット(加工痕)が複数形成されたものである。改質スポットとは、パルスレーザ光の1パルスのショット(つまり1パルスのレーザ照射:レーザショット)で形成される改質部分であり、改質スポットが集まることにより改質領域7となる。改質スポットとしては、クラックスポット、溶融処理スポット若しくは屈折率変化スポット、又はこれらの少なくとも1つが混在するもの等が挙げられる。この改質スポットについては、要求される切断精度、要求される切断面の平坦性、加工対象物の厚さ、種類、結晶方位等を考慮して、その大きさや発生する亀裂の長さを適宜制御することが好ましい。
また、本実施形態の半導体デバイスの製造方法では、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、不純物を捕獲するためのゲッタリング領域(すなわち、ゲッタリング領域として機能する改質領域)を半導体基板の内部に形成する。そこで、半導体基板に対するゲッタリング領域の形成について、図7〜図10を参照して説明する。
図7に示すように、シリコンウェハ等の半導体基板2を準備する。半導体基板2は、複数の機能素子25を形成するための表面2aと、表面2aと反対側の裏面2bと、を有している。なお、機能素子25とは、フォトダイオード等の受光素子やレーザダイオード等の発光素子、或いは回路として形成された回路素子等を意味する。
続いて、半導体基板2の表面2aをレーザ光入射面として半導体基板2の内部に集光点Pを合わせてレーザ光Lを照射することにより、ゲッタリング領域18として機能する改質領域17を半導体基板2の内部に形成する。より詳細には、半導体基板2の厚さ方向において、それぞれの機能素子25の形成領域25a(半導体基板2の表面2aにおいてそれぞれの機能素子25が形成される領域)に対向するように、半導体基板2の内部にゲッタリング領域18を形成する。なお、ゲッタリング領域18の形成に際しては、半導体基板2の裏面2bをレーザ光入射面としてもよい。また、ゲッタリング領域18は、少なくともそれぞれの形成領域25aに対向していれば、連続的に形成されてもよいし、断続的に形成されてもよい。
続いて、半導体基板2の表面2aに複数の機能素子25を形成し、その後に、機能素子25ごとに半導体基板2を切断して、複数の半導体デバイスを得る。なお、ゲッタリング領域18の形成は、機能素子25の形成の後に行ってもよいし、機能素子25の形成の前及び後の両方に行ってもよい。
以上のように形成されたゲッタリング領域18は、半導体基板2の内部において、重金属等の不純物を集めて捕獲するゲッタリング効果を発揮する。これにより、重金属等の不純物によって機能素子25に悪影響が及ぶのを抑制することができる。ここで、ゲッタリング領域18として機能する改質領域17は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域であり、例えば溶融処理領域である。
なお、半導体基板2を所定の厚さに薄化する必要がある場合には、機能素子25の形成の後、半導体基板2の切断の前に、半導体基板2が所定の厚さとなるように半導体基板2の裏面2bを研磨する。このとき、図8の(a)に示すように、研磨終了予定面16に対して半導体基板2の表面2a側にゲッタリング領域18を形成すれば、図8の(b)に示すように、半導体デバイス20にゲッタリング領域18が残存する。一方、図9の(a)に示すように、研磨終了予定面16に対して半導体基板2の裏面2b側にゲッタリング領域18を形成すれば、図9の(b)に示すように、半導体デバイス20にゲッタリング領域18が残存しない。ここで、研磨とは、機械研磨(切削、研削、ドライポリッシュ等)、化学研磨(ケミカルエッチング等)、化学機械研磨(CMP)等の一つ或いは複数の組合せからなる薄化処理である。
ところで、ゲッタリング領域18の形成に際しては、上述したレーザ加工装置100を用いることができる。ただし、切断起点領域8として機能する改質領域7は、半導体基板2の厚さ方向に亀裂を発生させ易いものであることを要するのに対し、ゲッタリング領域18として機能する改質領域17は、そのような亀裂を発生させ難いものであることを要する。そこで、切断起点領域8として機能する改質領域7を形成する場合と、ゲッタリング領域18として機能する改質領域17を形成する場合とでは、レーザ光Lの照射条件を異ならせる必要がある。
例えば、切断起点領域8として機能する改質領域7を形成する場合におけるレーザ光Lの出力は10〜40μJ程度であるのに対し、ゲッタリング領域18として機能する改質領域17を形成する場合におけるレーザ光Lの出力は0.2〜3.0μJ程度である。これにより、ゲッタリング領域18として機能する改質領域17では、半導体基板2の厚さ方向における改質スポットの幅が1〜10μm(より好ましくは4〜6μm)となる。このような幅を有する改質スポットからなる改質領域17は、半導体基板2の厚さ方向に亀裂を発生させ難く、且つゲッタリング効果を十分に発揮するものとなる。以上により、ゲッタリング領域18として機能する改質領域17を形成する場合におけるレーザ光Lの出力は、切断起点領域8として機能する改質領域7を形成する場合におけるレーザ光Lの出力よりも低いことが好ましい。
また、例えば、切断起点領域8として機能する改質領域7を形成する場合における改質スポット距離(最も近い改質スポットの間の距離)は3.75〜7.5μm程度であるのに対し、ゲッタリング領域18として機能する改質領域17を形成する場合における改質スポット距離は5〜20μm程度である。このような改質スポット距離を有する改質スポットからなる改質領域17は、最も近い改質スポットの間に渡って亀裂を伸展させ難く、且つゲッタリング効果を十分に発揮するものとなる。以上により、ゲッタリング領域18として機能する改質領域17を形成する場合における改質スポット距離は、切断起点領域8として機能する改質領域7を形成する場合における改質スポット距離よりも長いことが好ましい。
なお、ゲッタリング領域18として機能する改質領域17を形成する場合における改質スポット距離の調整は、次のように行うことができる。例えば、図10の(a)に示すように、レーザ光Lの移動方向(半導体基板2に対してレーザ光Lの集光点Pを相対的に移動させる方向)に沿って複数の改質スポット17aを一列に並ばせる場合には、亀裂を伸展させ難く且つゲッタリング効果を十分に発揮し得る改質スポット距離dとなるように、レーザ光Lのパルスピッチ(レーザ光Lの相対的な移動速度/レーザ光Lの繰り返し周波数)を設定すればよい。
また、図10の(b)に示すように、レーザ光Lの移動方向に交差する方向に沿って一つのレーザ光Lを分岐して複数箇所で集光させ、各箇所で改質スポット17aを形成する場合には、上述した改質スポット距離dとなるように、一つのレーザ光Lを分岐して複数箇所で集光させればよい。また、図10の(c)に示すように、レーザ光Lの移動方向に沿って複数の改質スポット17aを複数列に並ばせる場合には、上述した改質スポット距離dとなるように、隣り合う列に渡る改質スポット17aの間の距離を設定すればよい。これらの場合には、レーザ光Lの移動方向においては、隣り合う改質スポット17aの間の距離を長くすることができるので、当該方向に沿って亀裂を伸展させ難くすることができる。
次に、本発明の一実施形態の半導体デバイスの製造方法について説明する。まず、図11に示すように、半導体基板2を準備する。半導体基板2は、複数の機能素子25を形成するための表面2aと、表面2aと反対側の裏面2bと、を有している。そして、半導体基板2のオリエンテーションフラット(以下、「OF」という)19に対して略平行な方向及び略垂直な方向に沿ってマトリックス状に並ぶように、半導体基板2の表面2aに機能素子25の形成領域25aを設定する。なお、半導体基板2は、例えば、直径12インチ、厚さ775μmのシリコンウェハである。
続いて、上述したレーザ加工装置100を用いて、次のように、半導体基板2の内部にゲッタリング領域18を形成する。すなわち、半導体基板2の表面2aがレーザ光入射面となるようにレーザ加工装置100の支持台107上に半導体基板2を載置し、ゲッタリング領域18を形成するための形成予定ライン15を格子状に設定する。ここでは、形成予定ライン15は、OF19に対して略平行な方向に並ぶ形成領域25aの列のそれぞれ、及びOF19に対して略垂直な方向に並ぶ形成領域25aの列のそれぞれに沿って、各形成領域25aの中央部を通っている。
そして、半導体基板2の表面2aをレーザ光入射面として半導体基板2の内部(ここでは、研磨終了予定面16に対して半導体基板2の裏面2b側)に集光点P1を合わせて、ゲッタリング領域18として機能する改質領域17を形成する場合における照射条件で、半導体基板2にレーザ光(第1のレーザ光)L1を照射する。このとき、レーザ光L1の光軸を各形成予定ライン15上に位置させつつ、各形成予定ライン15に沿ってレーザ光L1の集光点P1を移動させる。ただし、形成予定ライン15と切断予定ライン5とが交差する部分をレーザ光L1の光軸が通過する際には、レーザ光L1の照射をOFFとし、各形成領域25aをレーザ光L1の光軸が通過する際には、レーザ光L1の照射をONとする。なお、切断予定ライン5は、隣り合う機能素子25の間(すなわち、隣り合う形成領域25aの間)を通るように後工程において格子状に設定される。
以上のように、半導体基板2にレーザ光L1を照射して半導体基板2の内部を改質することにより、半導体基板2の厚さ方向から見た場合に切断予定ライン5と交差しないように、半導体基板2の内部にゲッタリング領域18を形成する(第1の工程)。ここでは、研磨終了予定面16に対して半導体基板2の裏面2b側に集光点P1を合わせたので、ゲッタリング領域18も研磨終了予定面16に対して半導体基板2の裏面2b側に形成される。なお、半導体基板2に対してレーザ光L1の集光点P1を相対的に移動させるために、支持台107を移動させてもよいし、レーザ光源101側(レーザ光源101、ダイクロイックミラー103及び集光用レンズ105等)を移動させてもよいし、或いは、支持台107及びレーザ光源101側の両方を移動させてもよい。
続いて、図12に示すように、半導体基板2の表面2aに複数の機能素子25を形成する(第2の工程)。このとき、機能素子25の形成領域25aのそれぞれには、形成予定ライン15に沿って十字状に形成されたゲッタリング領域18が、半導体基板2の厚さ方向において対向している。
続いて、図13に示すように、上述したレーザ加工装置100を用いて、次のように、半導体基板2の内部に切断起点領域8を形成する。すなわち、全ての機能素子25を覆うように保護フィルム22を半導体基板2の表面2aに貼り付けた後、半導体基板2の裏面2bがレーザ光入射面となるようにレーザ加工装置100の支持台107上に半導体基板2を載置し、隣り合う機能素子25の間(すなわち、隣り合う形成領域25aの間)を通るように切断予定ライン5を格子状に設定する。
そして、半導体基板2の裏面2bをレーザ光入射面として半導体基板2の内部(ここでは、ゲッタリング領域18に対して半導体基板2の裏面2b側)に集光点P2を合わせて、切断起点領域8として機能する改質領域7を形成する場合におけるレーザ光の照射条件で、半導体基板2にレーザ光(第2のレーザ光)L2を照射する。このとき、レーザ光L2の光軸を各切断予定ライン5上に位置させつつ、各切断予定ライン5に沿ってレーザ光L2の集光点P2を移動させる。
以上のように、半導体基板2にレーザ光L2を照射して半導体基板2の内部を改質することにより、切断予定ライン5に沿って、半導体基板2の内部に切断起点領域8を形成する。そして、半導体基板2にレーザ光L2を照射することにより、切断起点領域8から発生した亀裂21を半導体基板2の表面2aに到達させる。ここでは、ゲッタリング領域18に対して半導体基板2の裏面2b側に集光点P2を合わせたので、切断起点領域8もゲッタリング領域18に対して半導体基板2の裏面2b側に形成される。なお、半導体基板2に対してレーザ光L2の集光点P2を相対的に移動させるために、支持台107を移動させてもよいし、レーザ光源101側を移動させてもよいし、或いは、支持台107及びレーザ光源101側の両方を移動させてもよい。
続いて、図14に示すように、保護フィルム22が貼り付けられた半導体基板2を研磨装置の支持台207上に載置し、半導体基板2の裏面2bが研磨終了予定面16に到達するまで(つまり、ゲッタリング領域18が残存しないように)半導体基板2の裏面2bを研磨する。これにより、切断起点領域8から発生して半導体基板2の裏面2b側に伸展した亀裂21に研磨面が到達し、切断予定ライン5に沿って半導体基板2が切断される。なお、研磨後の半導体基板2の厚さは、例えば50μmである。
続いて、図15に示すように、半導体基板2の裏面2bにエキスパンドフィルム23を貼り付け、その後に、半導体基板2の表面2aから保護フィルム22を取り除く。そして、半導体基板2が切断されて得られた複数の半導体デバイス20をピックアップするために、エキスパンドフィルム23を径方向外側に拡張させて、複数の半導体デバイス20を互いに離間させる。以上のように、ゲッタリング領域18が残存しないように半導体基板2の裏面2bを研磨すると共に、切断予定ライン5に沿って機能素子25ごとに半導体基板2を切断し、一つの機能素子25を含む半導体デバイス20を複数得る(第3の工程)。
以上説明したように、半導体デバイス20の製造方法では、半導体基板2の表面2aに複数の機能素子25を形成する前に、半導体基板2の内部にゲッタリング領域18を形成する。これにより、複数の機能素子25を形成する際にゲッタリング効果を十分に発揮させることができる。更に、切断予定ライン5と交差しないように半導体基板2の内部にゲッタリング領域18を形成する。これにより、切断起点領域8から半導体基板2の厚さ方向への亀裂21の伸展がゲッタリング領域18に阻害されることが防止されるため、半導体基板2を切断予定ライン5に沿って精度良く且つ効率良く切断することができる。よって、半導体デバイス20の製造方法によれば、ゲッタリング効果を十分に発揮させて、半導体デバイス20の信頼性を向上させることが可能となる。
また、ゲッタリング領域18を形成する際には、半導体基板2の表面2aをレーザ光入射面として半導体基板2にレーザ光L1を照射する。これにより、複数の機能素子25を形成するための表面2aに対して所望の位置に精度良くゲッタリング領域18を形成することができる。
また、切断起点領域8を形成する際には、半導体基板2にレーザ光L2を照射することにより、切断起点領域8から発生した亀裂21を半導体基板2の表面2aに到達させる。これにより、半導体基板2における機能素子25側の部分の切断精度を向上させることができる。
また、切断起点領域8を形成する際には、半導体基板2の裏面2bをレーザ光入射面として半導体基板2にレーザ光L2を照射する。これにより、半導体基板2の表面2aに形成された機能素子25にレーザ光の照射によって熱的影響等が及ぶのを抑制することができる。
また、切断起点領域8を形成した後に、半導体基板2が所定の厚さとなるように半導体基板2の裏面2bを研磨する。これにより、切断起点領域8から発生した亀裂21に研磨面が到達しても、その亀裂21によって切断された半導体基板2の切断面が互いに密着した状態にあるため、研磨による半導体基板2のチッピングやクラッキングの発生を抑制しつつ、半導体基板2を薄化することができる。
以上、本発明の一実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。例えば、切断予定ライン5に沿って半導体基板2を切断する際に、隣り合う機能素子25の間に渡るように半導体基板2の表面2aに酸化膜等の積層部が形成されていてもよい。その場合には、切断予定ライン5に沿って半導体基板2と共に積層部を切断すればよい。
また、上記実施形態では、半導体基板2の裏面2bを研磨する前に、半導体基板2が切断予定ライン5に沿って完全に切断されておらず、半導体基板2の裏面2bを研磨した後に、半導体基板2が切断予定ライン5に沿って完全に切断されたが、これに限定されない。つまり、半導体基板2の裏面2bの研磨と切断予定ライン5に沿った半導体基板2の切断とが同時に進行してもよいし、当該研磨の後に当該切断が行われてもよいし、当該切断の後に当該研磨が行われてもよい。そのうち、半導体基板2の裏面2bを研磨する前に、半導体基板2が切断予定ライン5に沿って完全に切断された場合であっても、切断起点領域8として機能する改質領域7から発生した亀裂21を伸展させて半導体基板2を切断すれば、その亀裂21によって切断された半導体基板2の切断面が互いに密着した状態となる。そのため、研磨による半導体基板2のチッピングやクラッキングの発生を抑制しつつ、半導体基板2を薄化することができる。
また、ゲッタリング領域18として機能する改質領域17、及び切断起点領域8として機能する改質領域7は、多光子吸収のみに起因して形成される場合に限定されず、多光子吸収に相当する光吸収等その他の光吸収や熱的影響に起因して形成される場合もある。つまり、多光子吸収は、改質領域を形成し得る現象の一例である。
また、ゲッタリング領域18として機能する改質領域17は、半導体基板2の厚さ方向において機能素子25の形成領域25aに対向するものであれば、機能素子25の形成パターンに応じて様々な形状を採ることができる。
一例として、図16に示すように、一つの形成領域25aに対してゲッタリング領域18を縦横に複数列ずつ形成してもよい。また、図17の(a)に示すように、半導体基板2を回転させつつ半導体基板2の径方向にレーザ光L1を移動させて、図17の(b)に示すように、一つの形成領域25aに対して曲線状のゲッタリング領域18を少なくとも一列形成してもよい。このように、ゲッタリング領域18を形成するための形成予定ライン15が半導体基板2に対して渦巻状となる場合には、改質スポット距離(最も近い改質スポットの間の距離)が略一定となるように、半導体基板2の回転速度やレーザ光L1の繰り返し周波数を変化させることが望ましい。そして、図16及び図17に示すいずれの場合にも、レーザ光L1のON/OFF制御を行うことで、半導体基板2の厚さ方向から見た場合に切断予定ライン5と交差しないように、半導体基板2の内部にゲッタリング領域18を形成すればよい。
また、切断起点領域8として機能する改質領域7は、1本の切断予定ライン5に対して、半導体基板2の厚さ方向に並ぶように複数列形成されてもよい。また、切断起点領域8は、ゲッタリング領域18に対して半導体基板2の裏面2b側に形成される場合に限定されず、ゲッタリング領域18に対して半導体基板2の表面2a側に形成されてもよい。
また、上記実施形態では、切断起点領域8として機能する改質領域7から発生した亀裂21を伸展させて半導体基板2を切断したが、ブレードによる切断等のその他の方法で、切断予定ライン5に沿って半導体基板2を切断してもよい。その場合にも、半導体基板2において切断予定ライン5に沿った部分にゲッタリング領域18の影響が及ぶのが抑制されるので、半導体基板2を切断予定ライン5に沿って精度良く切断することができる。
また、上記実施形態では、ゲッタリング領域18が残存しないように半導体基板2の裏面2bを研磨したが、図8に示すように、ゲッタリング領域18が残存するように半導体基板2の裏面2bを研磨してもよい。その場合には、半導体デバイス20において、ゲッタリング領域18を半導体基板2の内部に収めてもよいし、裏面2bに露出させてもよい。
なお、上記実施形態により、次のようなレーザ加工方法の発明、機能素子の形成方法の発明、半導体デバイスの製造方法の発明も成立する。
すなわち、レーザ加工方法の発明は、複数の機能素子を形成するための表面及び前記表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して前記半導体基板の内部を改質することにより、前記半導体基板の厚さ方向から見た場合に、隣り合う前記機能素子の間を通るように設定される切断予定ラインと交差しないように、不純物を捕獲するためのゲッタリング領域を前記半導体基板の内部に形成する工程を備える、レーザ加工方法である。このレーザ加工方法によれば、後の工程において、半導体基板の表面に複数の機能素子を形成する際に、ゲッタリング効果を十分に発揮させることができる。更に、後の工程において、半導体基板において切断予定ラインに沿った部分にゲッタリング領域の影響が及ぶのを抑制して、半導体基板を切断予定ラインに沿って精度良く切断することができる。
また、機能素子の形成方法の発明は、複数の機能素子を形成するための表面及び前記表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して前記半導体基板の内部を改質することにより、前記半導体基板の厚さ方向から見た場合に、隣り合う前記機能素子の間を通るように設定される切断予定ラインと交差しないように、不純物を捕獲するためのゲッタリング領域が内部に形成された前記半導体基板を準備し、前記半導体基板の前記表面に複数の前記機能素子を形成する工程を備える、機能素子の形成方法である。この機能素子の形成方法によれば、半導体基板の表面に複数の機能素子を形成する際に、ゲッタリング効果を十分に発揮させることができる。
また、半導体デバイスの製造方法の発明は、複数の機能素子を形成するための表面及び前記表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して前記半導体基板の内部を改質することにより、前記半導体基板の厚さ方向から見た場合に、隣り合う前記機能素子の間を通るように設定される切断予定ラインと交差しないように、不純物を捕獲するためのゲッタリング領域が内部に形成され、且つ前記半導体基板の前記表面に複数の前記機能素子が形成された前記半導体基板を準備し、隣り合う前記機能素子の間を通るように設定された前記切断予定ラインに沿って、前記機能素子ごとに少なくとも前記半導体基板を切断し、一つの前記機能素子を含む半導体デバイスを複数得る工程を備える、半導体デバイスの製造方法である。この半導体デバイスの製造方法によれば、半導体基板において切断予定ラインに沿った部分にゲッタリング領域の影響が及ぶのが抑制されているので、半導体基板を切断予定ラインに沿って精度良く切断することができる。
2…半導体基板、2a…表面、2b…裏面、5…切断予定ライン、8…切断起点領域、18…ゲッタリング領域、20…半導体デバイス、21…亀裂、25…機能素子、L1…レーザ光(第1のレーザ光)、L2…レーザ光(第2のレーザ光)。

Claims (6)

  1. 複数の機能素子を形成するための表面及び前記表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して前記半導体基板の内部を改質することにより、前記半導体基板の厚さ方向から見た場合に、隣り合う前記機能素子の間を通るように設定される切断予定ラインと交差しないように、不純物を捕獲するためのゲッタリング領域を前記半導体基板の内部に形成する第1の工程と、
    前記第1の工程の後に、前記半導体基板の前記表面に複数の前記機能素子を形成する第2の工程と、
    前記第2の工程の後に、隣り合う前記機能素子の間を通るように設定された前記切断予定ラインに沿って、前記機能素子ごとに少なくとも前記半導体基板を切断し、一つの前記機能素子を含む半導体デバイスを複数得る第3の工程と、を備える、半導体デバイスの製造方法。
  2. 前記第1の工程では、前記半導体基板の前記表面をレーザ光入射面として前記半導体基板に前記第1のレーザ光を照射する、請求項1記載の半導体デバイスの製造方法。
  3. 前記第3の工程では、前記半導体基板に第2のレーザ光を照射して前記半導体基板の内部を改質することにより、前記切断予定ラインに沿って、前記半導体基板の厚さ方向に亀裂を発生させるための切断起点領域を前記半導体基板の内部に形成する、請求項1又は2記載の半導体デバイスの製造方法。
  4. 前記第3の工程では、前記半導体基板に前記第2のレーザ光を照射することにより、前記切断起点領域から発生した前記亀裂を少なくとも前記半導体基板の前記表面に到達させる、請求項3記載の半導体デバイスの製造方法。
  5. 前記第3の工程では、前記半導体基板の前記裏面をレーザ光入射面として前記半導体基板に前記第2のレーザ光を照射する、請求項3又は4記載の半導体デバイスの製造方法。
  6. 前記第3の工程では、前記切断起点領域を形成した後に、前記半導体基板が所定の厚さとなるように前記半導体基板の前記裏面を研磨する、請求項3〜5のいずれか一項記載の半導体デバイスの製造方法。
JP2012016793A 2012-01-30 2012-01-30 半導体デバイスの製造方法 Pending JP2013157449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012016793A JP2013157449A (ja) 2012-01-30 2012-01-30 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012016793A JP2013157449A (ja) 2012-01-30 2012-01-30 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2013157449A true JP2013157449A (ja) 2013-08-15

Family

ID=49052355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012016793A Pending JP2013157449A (ja) 2012-01-30 2012-01-30 半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2013157449A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239801A1 (ja) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 基板処理システム、および基板処理方法
JP2022031745A (ja) * 2017-07-28 2022-02-22 浜松ホトニクス株式会社 積層型素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077295A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2010161107A (ja) * 2009-01-06 2010-07-22 Tokyo Seimitsu Co Ltd 半導体装置製造方法
JP2010283219A (ja) * 2009-06-05 2010-12-16 Sumco Corp 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置
JP2010283220A (ja) * 2009-06-05 2010-12-16 Sumco Corp 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
JP2011108856A (ja) * 2009-11-18 2011-06-02 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077295A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2010161107A (ja) * 2009-01-06 2010-07-22 Tokyo Seimitsu Co Ltd 半導体装置製造方法
JP2010283219A (ja) * 2009-06-05 2010-12-16 Sumco Corp 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置
JP2010283220A (ja) * 2009-06-05 2010-12-16 Sumco Corp 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
JP2011108856A (ja) * 2009-11-18 2011-06-02 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022031745A (ja) * 2017-07-28 2022-02-22 浜松ホトニクス株式会社 積層型素子の製造方法
JP7223828B2 (ja) 2017-07-28 2023-02-16 浜松ホトニクス株式会社 積層型素子の製造方法
WO2019239801A1 (ja) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 基板処理システム、および基板処理方法

Similar Documents

Publication Publication Date Title
JP6602207B2 (ja) SiCウエーハの生成方法
JP5917862B2 (ja) 加工対象物切断方法
JP5597051B2 (ja) レーザ加工方法
US7642174B2 (en) Laser beam machining method for wafer
JP5491761B2 (ja) レーザ加工装置
JP6358940B2 (ja) ウエーハの生成方法
US20060079155A1 (en) Wafer grinding method
WO2014030519A1 (ja) 加工対象物切断方法
JP6012185B2 (ja) 半導体デバイスの製造方法
JP5905274B2 (ja) 半導体デバイスの製造方法
KR102566316B1 (ko) 레이저 가공 방법
JP2014041925A (ja) 加工対象物切断方法
WO2014030520A1 (ja) 加工対象物切断方法
JP2005101416A (ja) レーザー加工方法およびレーザー加工装置
JP6076601B2 (ja) レーザ加工方法、半導体デバイスの製造方法及びレーザ加工装置
JP2013247147A (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
JP2015076115A (ja) 磁気記録媒体用円盤状ガラス基板、及び磁気記録媒体用円盤状ガラス基板の製造方法
JP2005294325A (ja) 基板製造方法及び基板製造装置
JP5969214B2 (ja) 半導体デバイスの製造方法
WO2014030517A1 (ja) 加工対象物切断方法
JP6050002B2 (ja) レーザ加工方法
JP7560055B2 (ja) レーザ加工方法、半導体部材製造方法及びレーザ加工装置
KR102586503B1 (ko) 레이저 가공 방법 및 레이저 가공 장치
JP2016030288A (ja) レーザ加工方法、および、板ガラスブランクスの製造方法
JP2019029489A (ja) 積層型素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823