JP5905274B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5905274B2
JP5905274B2 JP2012016804A JP2012016804A JP5905274B2 JP 5905274 B2 JP5905274 B2 JP 5905274B2 JP 2012016804 A JP2012016804 A JP 2012016804A JP 2012016804 A JP2012016804 A JP 2012016804A JP 5905274 B2 JP5905274 B2 JP 5905274B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
region
gettering
laser beam
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012016804A
Other languages
English (en)
Other versions
JP2013157452A (ja
Inventor
剛志 坂本
剛志 坂本
いく 佐野
いく 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2012016804A priority Critical patent/JP5905274B2/ja
Publication of JP2013157452A publication Critical patent/JP2013157452A/ja
Application granted granted Critical
Publication of JP5905274B2 publication Critical patent/JP5905274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体デバイスの製造方法に関する。
従来、半導体デバイスの製造工程において、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、重金属等の不純物を捕獲するためのゲッタリング領域を半導体基板の内部に形成する技術が知られている(例えば、特許文献1〜3参照)。
特開2009−272440号公報 特開2003−264194号公報 特開昭58−44726号公報
ここで、上述したような半導体デバイスの製造方法では、半導体基板を切断するために、半導体基板にレーザ光を照射し、半導体基板の厚さ方向に亀裂を発生させるための切断起点領域を切断予定ラインに沿って半導体基板の内部に形成する場合がある。この場合、例えばランニングコストを低減等させるべく、タクトタイムのさらなる短縮化が望まれている。
本発明は、このような実情に鑑みてなされたものであり、切断起点領域及びゲッタリング領域を半導体基板に形成する場合において、タクトタイムの短縮化が可能な半導体デバイスの製造方法を提供することを課題とする。
上記課題を解決するために、本発明に係る半導体デバイスの製造方法は、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、半導体基板の厚さ方向に亀裂を発生させるための切断起点領域と、不純物を捕獲するためのゲッタリング領域と、を半導体基板に形成するレーザ光照射工程を備え、レーザ光照射工程は、レーザ光を切断用分岐レーザ光及びゲッタリング用分岐レーザ光に分岐させる工程と、切断用分岐レーザ光を半導体基板に集光させ、半導体基板の内部に切断起点領域を切断予定ラインに沿って形成すると同時に、ゲッタリング用分岐レーザ光を半導体基板に集光させ、半導体基板の内部において切断起点領域とは異なる位置にゲッタリング領域を形成する工程と、を有することを特徴とする。
この半導体デバイスの製造方法では、切断起点領域を切断予定ラインに沿って形成すると同時に、切断起点領域とは異なる位置にゲッタリング領域を形成することができる。よって、切断起点領域及びゲッタリング領域を半導体基板に形成する場合において、タクトタイムの短縮化が可能となる。
また、半導体基板の表面上に複数の機能素子を形成する機能素子形成工程と、機能素子形成工程の前に、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、ゲッタリング領域とは別の他のゲッタリング領域を半導体基板の内部に形成する機能素子形成前工程と、を備えたことが好ましい。この場合、半導体基板に機能素子を形成する際、他のゲッタリング領域によってゲッタリング効果(すなわち不純物を捕獲する効果)を十分に発揮することができる。
また、機能素子形成工程の後、他のゲッタリング領域が残存しないように半導体基板を研磨して薄化させる研磨工程を備えたことが好ましい。この場合、薄化された半導体基板において、他のゲッタリング領域の存在に起因する悪影響(強度低下等)を抑制することができる。
また、研磨工程は、レーザ光照射工程の後に実施され、研磨工程では、発生させた亀裂の少なくとも一部が半導体基板に残存し且つ切断起点領域が半導体基板に残存しないように、半導体基板を研磨して薄化させる場合がある。或いは、研磨工程は、レーザ光照射工程の前に実施される場合がある。
本発明によれば、切断起点領域及びゲッタリング領域を半導体基板に形成する場合において、タクトタイムの短縮化が可能となる。
改質領域の形成に用いられるレーザ加工装置の概略構成図である。 切断起点領域の形成の対象となる加工対象物の平面図である。 図2の加工対象物のIII−III線に沿っての断面図である。 レーザ加工後の加工対象物の平面図である。 図4の加工対象物のV−V線に沿っての断面図である。 図4の加工対象物のVI−VI線に沿っての断面図である。 ゲッタリング領域の形成が実施されている半導体基板の断面図である。 ゲッタリング領域が形成された半導体基板及び半導体デバイスの断面図である。 ゲッタリング領域が形成された半導体基板及び半導体デバイスの断面図である。 ゲッタリング領域の形成態様を示す平面図である。 第1実施形態を実施するレーザ加工装置を示す概略構成図である。 反射型空間光変調器の部分断面図である。 レーザ光の多点集光を説明するための図である。 第1実施形態に係る半導体デバイスの製造方法が実施されている半導体基板の平面図である。 (a)は第1実施形態に係る半導体デバイスの製造方法を示すフロー図、(b)は図15(a)の続きを示すフロー図である。 (a)は図15(b)の続きを示すフロー図、(b)は図16(a)の続きを示すフロー図である。 図16(b)の続きを示すフロー図である。 (a)は第2実施形態に係る半導体デバイスの製造方法を示すフロー図、(b)は図18(a)の続きを示すフロー図である。 他の実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図である。 他の実施形態の半導体デバイスの製造方法が実施されている半導体基板の平面図である。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、以下の説明において同一又は相当要素には同一符号を付し、重複する説明を省略する。
本実施形態の半導体デバイスの製造方法では、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、切断予定ラインに沿って、半導体基板の厚さ方向に亀裂を発生させるための切断起点領域(すなわち、切断起点領域として機能する改質領域)を半導体基板の内部に形成する場合がある。そこで、半導体基板に限定せずに、板状の加工対象物に対する切断起点領域の形成について、図1〜図6を参照して説明する。
図1に示すように、レーザ加工装置100は、レーザ光Lをパルス発振するレーザ光源101と、レーザ光Lの光軸(光路)の向きを90°変えるように配置されたダイクロイックミラー103と、レーザ光Lを集光するための集光用レンズ105と、を備えている。また、レーザ加工装置100は、集光用レンズ105で集光されたレーザ光Lが照射される加工対象物1を支持するための支持台107と、支持台107を移動させるためのステージ111と、レーザ光Lの出力やパルス幅等を調節するためにレーザ光源101を制御するレーザ光源制御部102と、ステージ111の駆動を制御するステージ制御部115と、を備えている。
このレーザ加工装置100においては、レーザ光源101から出射されたレーザ光Lは、ダイクロイックミラー103によってその光軸の向きを90°変えられ、支持台107上に載置された加工対象物1の内部に集光用レンズ105によって集光される。これと共に、ステージ111が移動させられ、加工対象物1がレーザ光Lに対して切断予定ライン5に沿って相対移動させられる。これにより、切断予定ライン5に沿った改質領域が加工対象物1に形成されることとなる。
加工対象物1としては、種々の材料(例えば、ガラス、半導体材料、圧電材料等)からなる板状の部材(例えば、基板、ウェハ等)が用いられる。図2に示すように、加工対象物1には、加工対象物1を切断するための切断予定ライン5が設定されている。切断予定ライン5は、直線状に延びた仮想線である。加工対象物1の内部に改質領域を形成する場合、図3に示すように、加工対象物1の内部に集光点Pを合わせた状態で、レーザ光Lを切断予定ライン5に沿って(すなわち、図2の矢印A方向に)相対的に移動させる。これにより、図4〜図6に示すように、切断起点領域8として機能する改質領域7を切断予定ライン5に沿って加工対象物1の内部に形成する。
なお、集光点Pとは、レーザ光Lが集光する箇所のことである。また、切断予定ライン5は、直線状に限らず曲線状であってもよいし、仮想線に限らず加工対象物1の表面3に実際に引かれた線であってもよい。また、改質領域7は、連続的に形成される場合もあるし、断続的に形成される場合もある。また、改質領域7は列状でも点状でもよく、要は、改質領域7は少なくとも加工対象物1の内部に形成されていればよい。また、改質領域7を起点に亀裂が形成される場合があり、亀裂及び改質領域7は、加工対象物1の外表面(表面、裏面、若しくは外周面)に露出していてもよい。
ちなみに、ここでのレーザ光Lは、加工対象物1を透過すると共に加工対象物1の内部の集光点近傍にて特に吸収され、これにより、加工対象物1に改質領域7が形成される(すなわち、内部吸収型レーザ加工)。よって、加工対象物1の表面3ではレーザ光Lが殆ど吸収されないので、加工対象物1の表面3が溶融することはない。一般的に、表面3から溶融され除去されて穴や溝等の除去部が形成される(表面吸収型レーザ加工)場合、加工領域は表面3側から徐々に裏面側に進行する。
ところで、改質領域は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域をいう。改質領域としては、例えば、溶融処理領域(一旦溶融後再固化した領域、溶融状態中の領域及び溶融から再固化する状態中の領域のうち少なくともいずれか一つを意味する)、クラック領域、絶縁破壊領域、屈折率変化領域等があり、これらが混在した領域もある。更に、改質領域としては、加工対象物の材料において改質領域の密度が非改質領域の密度と比較して変化した領域や、格子欠陥が形成された領域がある(これらをまとめて高密転移領域ともいう)。
また、溶融処理領域や屈折率変化領域、改質領域の密度が非改質領域の密度と比較して変化した領域、格子欠陥が形成された領域は、更に、それら領域の内部や改質領域と非改質領域との界面に亀裂(割れ、マイクロクラック等)を内包している場合がある。内包される亀裂は改質領域の全面に渡る場合や一部分のみや複数部分に形成される場合がある。加工対象物1としては、例えば、シリコン、ガラス、LiTaO又はサファイア(Al)からなる基板やウェハ、又はそのような基板やウェハを含むものが挙げられる。
また、改質領域7は、切断予定ライン5に沿って改質スポット(加工痕)が複数形成されたものである。改質スポットとは、パルスレーザ光の1パルスのショット(つまり1パルスのレーザ照射:レーザショット)で形成される改質部分であり、改質スポットが集まることにより改質領域7となる。改質スポットとしては、クラックスポット、溶融処理スポット若しくは屈折率変化スポット、又はこれらの少なくとも1つが混在するもの等が挙げられる。この改質スポットについては、要求される切断精度、要求される切断面の平坦性、加工対象物の厚さ、種類、結晶方位等を考慮して、その大きさや発生する亀裂の長さを適宜制御することが好ましい。
また、本実施形態の半導体デバイスの製造方法では、半導体基板にレーザ光を照射して半導体基板の内部を改質することにより、不純物を捕獲するためのゲッタリング領域(すなわち、ゲッタリング領域として機能する改質領域)を半導体基板の内部に形成する。そこで、半導体基板に対するゲッタリング領域の形成について、図7〜図10を参照して説明する。
図7に示すように、シリコンウェハ等の半導体基板2を準備する。半導体基板2は、複数の機能素子25を形成するための表面2aと、表面2aと反対側の裏面2bと、を有している。なお、機能素子25とは、フォトダイオード等の受光素子やレーザダイオード等の発光素子、或いは回路として形成された回路素子等を意味する。
続いて、半導体基板2の表面2aをレーザ光入射面として半導体基板2の内部に集光点Pを合わせてレーザ光Lを照射することにより、ゲッタリング領域18として機能する改質領域17を半導体基板2の内部に形成する。より詳細には、半導体基板2の厚さ方向において、それぞれの機能素子25の形成領域15a(半導体基板2の表面2aにおいてそれぞれの機能素子25が形成される領域)に対向するように、半導体基板2の内部にゲッタリング領域18を形成する。なお、ゲッタリング領域18の形成に際しては、半導体基板2の裏面2bをレーザ光入射面としてもよい。また、ゲッタリング領域18は、少なくともそれぞれの形成領域25aに対向していれば、連続的に形成されてもよいし、断続的に形成されてもよい。
続いて、半導体基板2の表面2aに複数の機能素子25を形成し、その後に、機能素子25ごとに半導体基板2を切断して、複数の半導体デバイスを得る。なお、ゲッタリング領域18の形成は、機能素子25の形成の後に行ってもよいし、機能素子25の形成の前及び後の両方に行ってもよい。
以上のように形成されたゲッタリング領域18は、半導体基板2の内部において、重金属等の不純物を集めて捕獲するゲッタリング効果を発揮する。これにより、重金属等の不純物によって機能素子25に悪影響が及ぶのを抑制することができる。ここで、ゲッタリング領域18として機能する改質領域17は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域であり、例えば溶融処理領域である。
なお、半導体基板2を所定の厚さに薄化する必要がある場合には、機能素子25の形成の後、半導体基板2の切断の前に、半導体基板2が所定の厚さとなるように半導体基板2の裏面2bを研磨する。このとき、図8の(a)に示すように、研磨終了予定面16に対して半導体基板2の表面2a側にゲッタリング領域18を形成すれば、図8の(b)に示すように、半導体デバイス20にゲッタリング領域18が残存する。一方、図9の(a)に示すように、研磨終了予定面16に対して半導体基板2の裏面2b側にゲッタリング領域18を形成すれば、図9の(b)に示すように、半導体デバイス20にゲッタリング領域18が残存しない。ここで、研磨とは、機械研磨(切削、研削、ドライポリッシュ等)、化学研磨(ケミカルエッチング等)、化学機械研磨(CMP)等の一つ或いは複数の組合せからなる薄化処理である。
ところで、ゲッタリング領域18の形成に際しては、上述したレーザ加工装置100を用いることができる。ただし、切断起点領域8として機能する改質領域7は、半導体基板2の厚さ方向に亀裂を発生させ易いものであることを要するのに対し、ゲッタリング領域18として機能する改質領域17は、そのような亀裂を発生させ難いものであることを要する。そこで、切断起点領域8として機能する改質領域7を形成する場合と、ゲッタリング領域18として機能する改質領域17を形成する場合とでは、レーザ光Lの照射条件を異ならせる必要がある。
例えば、切断起点領域8として機能する改質領域7を形成する場合におけるレーザ光Lの出力は10〜40μJ程度であるのに対し、ゲッタリング領域18として機能する改質領域17を形成する場合におけるレーザ光Lの出力は0.2〜3.0μJ程度である。これにより、ゲッタリング領域18として機能する改質領域17では、半導体基板2の厚さ方向における改質スポットの幅が1〜10μm(より好ましくは4〜6μm)となる。このような幅を有する改質スポットからなる改質領域17は、半導体基板2の厚さ方向に亀裂を発生させ難く、且つゲッタリング効果を十分に発揮するものとなる。以上により、ゲッタリング領域18として機能する改質領域17を形成する場合におけるレーザ光Lの出力は、切断起点領域8として機能する改質領域7を形成する場合におけるレーザ光Lの出力よりも低いことが好ましい。
また、例えば、切断起点領域8として機能する改質領域7を形成する場合における改質スポット距離(最も近い改質スポットの間の距離)は3.75〜7.5μm程度であるのに対し、ゲッタリング領域18として機能する改質領域17を形成する場合における改質スポット距離は5〜20μm程度である。このような改質スポット距離を有する改質スポットからなる改質領域17は、最も近い改質スポットの間に渡って亀裂を伸展させ難く、且つゲッタリング効果を十分に発揮するものとなる。以上により、ゲッタリング領域18として機能する改質領域17を形成する場合における改質スポット距離は、切断起点領域8として機能する改質領域7を形成する場合における改質スポット距離よりも長いことが好ましい。
なお、ゲッタリング領域18として機能する改質領域17を形成する場合における改質スポット距離の調整は、次のように行うことができる。例えば、図10の(a)に示すように、レーザ光Lの移動方向(半導体基板2に対してレーザ光Lの集光点Pを相対的に移動させる方向)に沿って複数の改質スポット17aを一列に並ばせる場合には、亀裂を伸展させ難く且つゲッタリング効果を十分に発揮し得る改質スポット距離dとなるように、レーザ光Lのパルスピッチ(レーザ光Lの相対的な移動速度/レーザ光Lの繰り返し周波数)を設定すればよい。
また、図10の(b)に示すように、レーザ光Lの移動方向に交差する方向に沿って一つのレーザ光Lを分岐して複数箇所で集光させ、各箇所で改質スポット17aを形成する場合には、上述した改質スポット距離dとなるように、一つのレーザ光Lを分岐して複数箇所で集光させればよい。また、図10の(c)に示すように、レーザ光Lの移動方向に沿って複数の改質スポット17aを複数列に並ばせる場合には、上述した改質スポット距離dとなるように、隣り合う列に渡る改質スポット17aの間の距離を設定すればよい。これらの場合には、レーザ光Lの移動方向においては、隣り合う改質スポット17aの間の距離を長くすることができるので、当該方向に沿って亀裂を伸展させ難くすることができる。
次に、本発明の実施形態について詳細に説明する。
[第1実施形態]
まず、第1実施形態について説明する。図11は、本発明の第1実施形態に係るレーザ加工方法を実施するレーザ加工装置を示す概略構成図である。図11に示すように、レーザ加工装置300は、レーザ光源202、反射型空間光変調器203、4f光学系241及び集光光学系204を筐体231内に備えている。レーザ光源202は、レーザ光Lを出射するものであり、例えばファイバレーザが用いられている。ここでのレーザ光源202は、水平方向にレーザ光Lを出射するように、筐体231の天板236にねじ等で固定されている。
反射型空間光変調器203は、レーザ光源202から出射されたレーザ光Lを変調するものであり、例えば反射型液晶(LCOS:Liquid Crystal on Silicon)の空間光変調器(SLM:Spatial Light Modulator)が用いられている。ここでの反射型空間光変調器203は、水平方向から入射するレーザ光Lを、水平方向に対し斜め上方に反射すると共に、半導体基板2において互いに離れた複数位置に集光するよう変調する。
図12は、図11のレーザ加工装置の反射型空間光変調器の部分断面図である。図12に示すように、反射型空間光変調器203は、シリコン基板213、駆動回路層914、複数の画素電極214、誘電体多層膜ミラー等の反射膜215、配向膜999a、液晶層216、配向膜999b、透明導電膜217、及びガラス基板等の透明基板218を備え、これらがこの順に積層されている。
透明基板218は、XY平面に沿った表面218aを有しており、該表面218aは反射型空間光変調器203の表面を構成する。透明基板218は、例えばガラス等の光透過性材料を主に含んでおり、反射型空間光変調器203の表面218aから入射した所定波長のレーザ光Lを、反射型空間光変調器203の内部へ透過する。透明導電膜217は、透明基板218の裏面218a上に形成されており、レーザ光Lを透過する導電性材料(例えばITO)を主に含んで構成されている。
複数の画素電極214は、複数の画素の配列に従って二次元状に配列されており、透明導電膜217に沿ってシリコン基板213上に配列されている。各画素電極214は、例えばアルミニウム等の金属材料からなり、これらの表面214aは、平坦且つ滑らかに加工されている。複数の画素電極214は、駆動回路層914に設けられたアクティブ・マトリクス回路によって駆動される。
アクティブ・マトリクス回路は、複数の画素電極214とシリコン基板213との間に設けられ、反射型空間光変調器203から出力しようとする光像に応じて各画素電極214への印加電圧を制御する。このようなアクティブ・マトリクス回路は、例えば図示しないX軸方向に並んだ各画素列の印加電圧を制御する第1のドライバ回路と、Y軸方向に並んだ各画素列の印加電圧を制御する第2のドライバ回路とを有しており、制御部250によって双方のドライバ回路で指定された画素の画素電極214に所定電圧が印加されるよう構成されている。
なお、配向膜999a,999bは、液晶層216の両端面に配置されており、液晶分子群を一定方向に配列させる。配向膜999a,999bは、例えばポリイミドといった高分子材料からなり、液晶層216との接触面にラビング処理等が施されたものが適用される。
液晶層216は、複数の画素電極214と透明導電膜217との間に配置されており、各画素電極214と透明導電膜217とにより形成される電界に応じてレーザ光Lを変調する。すなわち、アクティブ・マトリクス回路によって或る画素電極214に電圧が印加されると、透明導電膜217と該画素電極214との間に電界が形成される。
この電界は、反射膜215及び液晶層216のそれぞれに対し、各々の厚さに応じた割合で印加される。そして、液晶層216に印加された電界の大きさに応じて液晶分子216aの配列方向が変化する。レーザ光Lが透明基板218及び透明導電膜217を透過して液晶層216に入射すると、このレーザ光Lは液晶層216を通過する間に液晶分子216aによって変調され、反射膜215において反射した後、再び液晶層216により変調されてから取り出されることとなる。
このとき、制御部250(後述)によって透明導電膜217と対向する各画素電極部214a毎に電圧が印加され、その電圧に応じて、液晶層216において透明導電膜217と対向する各画素電極部214aに挟まれた部分の屈折率が変化される(各画素に対応した位置の液晶層216の屈折率が変化する)。かかる屈折率の変化により、印加した電圧に応じて、レーザ光Lの位相を液晶層216の画素毎に変化させることができる。つまり、ホログラムパターンに応じた位相変調を画素毎に液晶層216によって与える(すなわち、変調を付与するホログラムパターンとしての変調パターンを反射型空間光変調器203に表示させる)ことができる。
その結果、変調パターンに入射し透過するレーザ光Lは、その波面が調整され、該レーザ光Lを構成する各光線において進行方向に直交する所定方向の成分の位相にずれが生じる。従って、反射型空間光変調器203に表示させる変調パターンを適宜設定することにより、図13に示すように、半導体基板2内の3次元方向の任意の複数位置に集光光学系204でレーザ光Lが多点集光されるように、レーザ光Lを変調(例えば、レーザ光Lの強度、振幅、位相、偏光等が変調)可能となる。
図示する例では、レーザ光Lが集光光学系204で複屈折され、切断起点領域8としての改質領域7を形成するための切断用分岐レーザ光L1と、ゲッタリング領域18としての改質領域17を形成するためのゲッタリング用分岐レーザ光L2とにレーザ光Lが分岐される。そして、半導体基板2内に切断用分岐レーザ光L1が集光されて改質領域7が形成されると同時に、半導体基板2内において改質領域7とは異なる位置にゲッタリング用分岐レーザ光L2が集光されて改質領域17が形成されることになる。
なお、反射型空間光変調器203に表示させる変調パターンを適宜設定することにより、レーザ光Lを分岐しないように半導体基板2に照射する通常照射も勿論可能である。また、ここでは、切断用分岐レーザ光L1とゲッタリング用分岐レーザ光L2とにレーザ光Lを分岐する際、好ましいとして、切断用分岐レーザ光L1はゲッタリング用分岐レーザ光L2に対してそのエネルギが大きくされている。
図11に戻り、4f光学系241は、反射型空間光変調器203によって変調されたレーザ光Lの波面形状を調整するものである。この4f光学系241は、第1レンズ241a及び第2レンズ241bを有している。レンズ241a,241bは、反射型空間光変調器203と第1レンズ241aとの距離が第1レンズ241aの焦点距離f1となり、集光光学系204とレンズ241bとの距離がレンズ241bの焦点距離f2となり、第1レンズ241aと第2レンズ241bとの距離がf1+f2となり、且つ第1レンズ241aと第2レンズ241bとが両側テレセントリック光学系となるように、反射型空間光変調器203と集光光学系204との間に配置されている。この4f光学系241では、反射型空間光変調器203で変調されたレーザ光Lが空間伝播によって波面形状が変化し収差が増大するのを抑制することができる。
集光光学系204は、4f光学系241によって変調されたレーザ光Lを半導体基板2の内部に集光するものである。この集光光学系204は、複数のレンズを含んで構成されており、圧電素子等を含んで構成された駆動ユニット232を介して筐体231の底板233に設置されている。
以上のように構成されたレーザ加工装置300では、レーザ光源202から出射されたレーザ光Lは、筐体231内にて水平方向に進行した後、ミラー205aによって下方に反射され、アッテネータ207によって光強度が調整される。そして、ミラー205bによって水平方向に反射され、ビームホモジナイザ260によって強度分布が均一化されて反射型空間光変調器203に入射する。
反射型空間光変調器203に入射したレーザ光Lは、液晶層216に表示された変調パターンを透過して当該変調パターンに応じて変調された後、ミラー206aによって上方に反射され、λ/2波長板228によって偏光方向が変更され、ミラー206bによって水平方向に反射されて4f光学系241に入射する。
4f光学系241に入射したレーザ光Lは、平行光で集光光学系204に入射するよう波面形状が調整される。具体的には、レーザ光Lは、第1レンズ241aを透過し収束され、ミラー219によって下方へ反射され、共焦点Oを経て発散すると共に、第2レンズ241bを透過し、平行光となるように再び収束される。そしてレーザ光Lは、ダイクロイックミラー210,218を順次透過して集光光学系204に入射し、ステージ111上に載置された半導体基板2内に集光光学系204によって集光される。
また、本実施形態のレーザ加工装置300は、半導体基板2の表面2aを観察するための表面観察ユニット211と、集光光学系204と半導体基板2との距離を微調整するためのAF(AutoFocus)ユニット212と、を筐体231内に備えている。
表面観察ユニット211は、可視光VL1を出射する観察用光源211aと、半導体基板2の表面2aで反射された可視光VL1の反射光VL2を受光して検出する検出器211bと、を有している。表面観察ユニット211では、観察用光源211aから出射された可視光VL1が、ミラー208及びダイクロイックミラー209,210,238で反射・透過され、集光光学系204で加工対象物に向けて集光される。そして、半導体基板2の表面2aで反射された反射光VL2が、集光光学系204で集光されてダイクロイックミラー238,210で透過・反射された後、ダイクロイックミラー209を透過して検出器211bにて受光される。
AFユニット212は、AF用レーザ光LB1を出射し、半導体基板2の表面2aで反射されたAF用レーザ光LB1の反射光LB2を受光し検出することで、切断予定ライン5やゲッタリング領域18を形成するための形成予定ライン15に沿った表面2aの変位データを取得する。そして、AFユニット212は、改質領域7,17を形成する際、取得した変位データに基づいて駆動ユニット232を駆動させ、半導体基板2の表面2aのうねりに沿うように集光光学系204をその光軸方向に往復移動させる。
更にまた、本実施形態のレーザ加工装置300は、当該レーザ加工装置300を制御するためのものとして、CPU、ROM、RAM等からなる制御部250を備えている。この制御部250は、レーザ光源202を制御し、レーザ光源202から出射されるレーザ光Lの出力やパルス幅等を調節する。また、制御部250は、改質領域7,17を形成する際、レーザ光Lの集光点Pが半導体基板2の表面3から所定距離に位置し且つレーザ光Lの集光点Pが切断予定ライン5や形成予定ライン15に沿って相対的に移動するように、筐体231やステージ111の位置、及び駆動ユニット232の駆動を制御する。
また、制御部250は、改質領域7,17を形成する際、反射型空間光変調器203における各電極部214a,217aに所定電圧を印加し、液晶層216に所定の変調パターンを表示させる。これにより、レーザ光Lを反射型空間光変調器203で所望に変調し、半導体基板2内の3次元方向の任意の複数位置にレーザ光Lを同時に集光させ、互いに異なる位置に改質領域7,17を同時に複数形成することが可能となる(詳しくは、後述)。なお、変調パターンは、例えば、改質領域7,17を形成しようとする位置、照射するレーザ光Lの波長、及び集光光学系204や加工対象物1の屈折率等に基づいて予め導出され、制御部250に記憶されている。
次に、上記レーザ加工装置300を用いて半導体基板2から半導体デバイスを製造する場合について詳細に説明する。
図14は本実施形態に係る半導体基板を示す平面図であり、図15〜図17は本実施形態における製造工程の各フローを示す図14のXV−XV線に沿っての断面図である。まず、図14に示すように、半導体基板2を準備する。この半導体基板2は、複数の機能素子25を形成するための表面2aと、表面2aと反対側の裏面2bと、を有しており、なお、ここでは、直径12インチで厚さ775μmのシリコンウェハとされている。
続いて、半導体基板2のオリエンテーションフラット(以下、「OF」という)19に対して略平行な方向及び略垂直な方向に沿ってマトリックス状に並ぶように、機能素子25を形成するための形成領域25aを半導体基板2の表面2aに設定する。また、ゲッタリング領域18を形成するための形成予定ライン15を格子状に設定する。ここでの形成予定ライン15は、OF19に対して略平行な方向に並ぶ形成領域25aの列のそれぞれ、及びOF19に対して略垂直な方向に並ぶ形成領域25aの列のそれぞれに沿って、各形成領域25aの中央部を通っている。更にまた、隣り合う機能素子25(形成領域25a)間を通るような格子状に切断予定ライン5を設定する。
続いて、図15(a)に示すように、半導体基板2の表面2aがレーザ光入射面となるようにステージ111の支持台107上に半導体基板2を載置して吸着する。その後、第1ゲッタリング領域18x(後述の第2ゲッタリング領域18yとは別の他のゲッタリング領域18)としての改質領域17を形成する照射条件下で、半導体基板2の表面2aからレーザ光Lを照射する。
具体的には、反射型空間光変調器203の液晶層216において、第1ゲッタリング領域18xのみを形成するためのゲッタリング用変調パターン、すなわち、レーザ光Lを分岐させずに半導体基板2内に集光させる通常のゲッタリング用変調パターンを表示させる。そして、半導体基板2の内部(ここでは、研磨終了予定面16(図16参照)に対して裏面2b側)にレーザ光Lの集光点を合わせる。この状態で、レーザ光Lを照射しつつ当該レーザ光Lの集光点を形成予定ライン15に沿って相対移動(スキャン)させる。
このとき、形成予定ライン15と切断予定ライン5とが交差する部分をレーザ光Lの光軸が通過する際には、レーザ光Lの照射をOFFとし、各形成領域25aをレーザ光Lの光軸が通過する際には、レーザ光Lの照射をONとする。
以上のように、半導体基板2にレーザ光Lを照射して半導体基板2の内部を改質することにより、半導体基板2の厚さ方向から見た場合に切断予定ライン5と交差しないよう断続的に延びる第1ゲッタリング領域18xを、半導体基板2内における研磨終了予定面16(図16参照)に対して裏面2b側に一列形成する(機能素子形成前工程)。
続いて、図15(b)に示すように、半導体基板2の表面2aにおいて形成領域25aのそれぞれに、機能素子25を形成する(機能素子形成工程)。
続いて、図16(a)に示すように、全ての機能素子25を覆うように保護フィルム22を半導体基板2の表面2aに貼り付けた後、半導体基板2の裏面2bがレーザ光入射面となるように支持台107上に半導体基板2を載置して吸着する。その後、第2ゲッタリング領域18y(ゲッタリング領域18)としての改質領域17と切断起点領域8としての改質領域7とを同時に形成する照射条件下で、半導体基板2の裏面2bからレーザ光Lを照射する(レーザ光照射工程)。
具体的には、反射型空間光変調器203の液晶層216において、切断起点領域8及びゲッタリング領域18yを同時形成するための所定変調パターン、すなわち、レーザ光Lを切断用分岐レーザ光L1及びゲッタリング用分岐レーザ光L2に分岐させて半導体基板2内の所望位置に集光させる所定変調パターンを表示させる。そして、半導体基板2の内部において、切断用分岐レーザ光L1の集光点を合わせると共に、当該集光点とは異なる位置にゲッタリング用分岐レーザ光L2の集光点を合わせる。この状態で、切断用分岐レーザ光L1及びゲッタリング用分岐レーザ光L2を半導体基板2に照射しつつ、当該切断用分岐レーザ光L1の集光点を切断予定ライン5に沿って相対移動させる。
ここでは、レーザ光Lは、1つの切断用分岐レーザ光L1と2つ(複数)のゲッタリング用分岐レーザ光L2とに分岐されている。切断用分岐レーザ光L1の集光点は、研磨終了予定面16に対して裏面2b側であって切断予定ライン5の直下(切断予定ライン5に対応する部分)に位置しており、且つ、断続的な第1ゲッタリング領域18x間に位置している。2つのゲッタリング用分岐レーザ光L2の集光点は、研磨終了予定面16に対して表面2a側であって、当該切断予定ライン5を介して隣接する一対の機能素子25の直下(形成領域25aに対応する部分)にそれぞれ位置している。
また、これら2つのゲッタリング用分岐レーザ光L2の集光点は、切断用分岐レーザ光L1の集光点よりも表面2a側で、且つ、半導体基板2の厚さ方向における同位置に位置している。図示する例では、ゲッタリング用分岐レーザ光L2の集光点位置は、表面2a近傍とされている。つまり、ゲッタリング用分岐レーザ光L2の集光点は、切断用分岐レーザ光L1の集光点に対し、切断予定ライン5と交差する方向において異なる位置(厚さ方向と、切断予定ライン5と直交する方向(図示左右方向)との少なくとも一方がずれた位置)に位置している。更にまた、ゲッタリング用分岐レーザ光L2の集光点における集光度合は、切断用分岐レーザ光L1の集光点における集光度合よりも低くなっている。
このとき、切断用分岐レーザ光L1の必要エネルギと、ゲッタリング用分岐レーザ光L2の必要エネルギとは、その比が好ましいとして、[10:1]、[11:1]又は[12:1]等とされている。例えば、切断用分岐レーザ光L1の必要エネルギが1.4Wとされる場合、ゲッタリング用分岐レーザ光L2の必要エネルギが0.05Wとされる。
以上のように、半導体基板2にレーザ光Lを分岐させて照射し半導体基板2の内部を改質することにより、半導体基板2の内部に切断起点領域8を切断予定ライン5に沿って形成し、当該切断起点領域8から亀裂21を発生させ、発生させた亀裂21を半導体基板2の表面2aに到達させる。これと同時に、半導体基板2の内部において切断起点領域8とは異なる複数(2つ)の位置に第2ゲッタリング領域18yを形成する。
ここでは、切断用分岐レーザ光L1及びゲッタリング用分岐レーザ光L2を上記のように同時集光させていることから、切断起点領域8は、研磨終了予定面16に対して裏面2b側であって切断予定ライン5の直下に位置し、且つ、断続的な第1ゲッタリング領域18x間に位置している。2つの第2ゲッタリング領域18yは、研磨終了予定面16に対して表面2a側であって切断予定ライン5を介して隣接する一対の機能素子25の直下にそれぞれ位置している。
また、これら第2ゲッタリング領域18yは、切断起点領域8よりも表面2a側で、且つ、厚さ方向おける同位置に位置している。図示する例では、第2ゲッタリング領域18yの位置は、表面2a近傍とされている。つまり、第2ゲッタリング領域18yは、切断起点領域8に対し、切断予定ライン5と交差する方向において異なる位置(厚さ方向と、切断予定ライン5と直交する方向(図示左右方向)との少なくとも一方がずれた位置)に位置している。
続いて、図16(b)に示すように、半導体基板2の裏面2bが研磨終了予定面16に到達するまで(換言すると、第1ゲッタリング領域18x及び切断起点領域8が残存しないように)半導体基板2の裏面2bを研磨する(研磨工程)。これにより、切断起点領域8から発生して半導体基板2の裏面2b側に伸展した亀裂21に研磨面が到達することから、切断予定ライン5に沿って半導体基板2が切断される。なお、研磨後の半導体基板2の厚さは、例えば50μmである。
続いて、図17に示すように、半導体基板2の裏面2bにエキスパンドフィルム23を貼り付け、その後に、半導体基板2の表面2aから保護フィルム22を取り除く。そして、半導体基板2が切断されて得られた複数の半導体デバイス20をピックアップするために、エキスパンドフィルム23を径方向外側に拡張させて、複数の半導体デバイス20を互いに離間させる。以上により、1つの機能素子25を含む半導体デバイス20が複数得られることとなる。
以上、本実施形態では、切断起点領域8を切断予定ライン5に沿って形成すると同時に、切断起点領域8とは異なる位置に第2ゲッタリング領域18yを形成することができる。よって、切断起点領域8及び第2ゲッタリング領域18yを半導体基板2に形成する場合において、タクトタイムの短縮化が可能となる。
また、本実施形態では、上述したように、機能素子25を形成する前に、半導体基板2にレーザ光Lを照射して改質し、第1ゲッタリング領域18xを半導体基板2の内部に形予め形成している。よって、半導体基板2に機能素子25を形成する際、第1ゲッタリング領域18xによってゲッタリング効果(すなわち不純物を捕獲する効果)を十分に発揮できる。
また、本実施形態では、第1ゲッタリング領域18xが残存しないように半導体基板2を研磨して薄化させている。よって、薄化後の半導体基板2において、第1ゲッタリング領域18xの存在に起因する強度低下等の悪影響を抑制することができる。特に本実施形態では、切断起点領域8も残存しないように半導体基板2を研磨しているため、切断起点領域8の存在に起因する強度低下等の悪影響をも抑制できる。
また、本実施形態では、上述したように、レーザ光照射工程においてゲッタリング用分岐レーザ光L2を裏面2b入射して表面2a近傍に集光させている、つまり、レーザ光入射面の反対面の近傍にゲッタリング用分岐レーザ光L2を集光させている。これにより、亀裂が伸び難く且つ強度が強い第2ゲッタリング領域18yを形成することが容易となる。
なお、本実施形態では、上述したように、切断予定ライン5と交差しないよう第1ゲッタリング領域18xを形成するため、切断起点領域8からの亀裂21の伸展が第1ゲッタリング領域18xに阻害されるのを防止でき、よって、半導体基板2を切断予定ライン5に沿って精度良く且つ効率良く切断することが可能となる。
ちなみに、上述したように本実施形態では、半導体基板2の裏面2bを研磨する前に、半導体基板2が切断予定ライン5に沿って完全に切断されておらず、半導体基板2の裏面2bを研磨した後に、半導体基板2が切断予定ライン5に沿って完全に切断されているが、これに限定されるものではない。
つまり、半導体基板2の裏面2bの研磨と切断予定ライン5に沿った半導体基板2の切断とが同時に進行してもよいし、当該研磨の後に当該切断が行われてもよいし、当該切断の後に当該研磨が行われてもよい。半導体基板2の裏面2bを研磨する前に、半導体基板2が切断予定ライン5に沿って完全に切断された場合、切断起点領域8として機能する改質領域7から発生した亀裂21を伸展させて半導体基板2を切断すれば、その亀裂21によって切断された半導体基板2の切断面が互いに密着した状態となる。そのため、研磨による半導体基板2のチッピングやクラッキングの発生を抑制しつつ、半導体基板2を薄化することができる。
[第2実施形態]
次に、本発明に係る第2実施形態について説明する。なお、本実施形態の説明では、上記第1実施形態と同一の説明は省略し、異なる点について主に説明する。
図18は本実施形態の製造工程を示すフロー図である。本実施形態では、機能素子25を形成した後で切断起点領域8及び第2ゲッタリング領域18yを形成する前に、半導体基板2の裏面2bを研磨する。すなわち、図18(a)に示すように、半導体基板2の表面2aにおいて形成領域25aのそれぞれに機能素子25を形成し、機能素子25を覆うように保護フィルム22を半導体基板2の表面2aに貼り付けた後、半導体基板2の裏面2bが研磨終了予定面16に到達するまで半導体基板2の裏面2bを研磨する。
続いて、半導体基板2の裏面2bがレーザ光入射面となるように支持台107上に半導体基板2を載置して吸着し、第2ゲッタリング領域18yである改質領域17と切断起点領域8である改質領域7とを同時に形成する際の照射条件下で、半導体基板2の裏面2bからレーザ光Lを照射する。
具体的には、反射型空間光変調器203の液晶層216にて他の所定変調パターンを表示させ、半導体基板2の内部において、切断用分岐レーザ光L1の集光点を合わせると共に、当該集光点とは異なる位置にゲッタリング用分岐レーザ光L2の集光点を合わせる。この状態で、切断用分岐レーザ光L1及びゲッタリング用分岐レーザ光L2を半導体基板2に照射しつつ、当該切断用分岐レーザ光L1の集光点を切断予定ライン5に沿って相対移動させる。ここでは、2つのゲッタリング用分岐レーザ光L2の集光点の中心は、切断用分岐レーザ光L1の集光点の中心よりも裏面2b側に位置している。
このとき、切断用分岐レーザ光L1の必要エネルギと、ゲッタリング用分岐レーザ光L2の必要エネルギとは、その比が好ましいとして、[2:1]又は[3:1]等とされている。例えば、切断用分岐レーザ光L1の必要エネルギが0.52Wとされる場合、ゲッタリング用分岐レーザ光L2の必要エネルギが0.05Wとされる。
以上のように、半導体基板2にレーザ光Lを分岐させて照射し半導体基板2の内部を改質することにより、半導体基板2の内部に切断起点領域8を形成し、当該切断起点領域8から発生させた亀裂21を表面2aに到達させる。これと同時に、半導体基板2の内部において切断起点領域8とは異なる複数(2つ)の位置に第2ゲッタリング領域18yを形成する。ここでは、切断用分岐レーザ光L1及びゲッタリング用分岐レーザ光L2を上記のように同時集光させていることから、2つの第2ゲッタリング領域18yの中心は、切断起点領域8の中心よりも裏面2b側に位置している。
ちなみに、本実施形態の半導体基板2は、切断起点領域8を形成する際に、亀裂21により半導体基板2が切断予定ライン5に沿って切断される場合もあるし、エキスパンドフィルム23を径方向外側に拡張させる際に、亀裂21により半導体基板2が切断予定ライン5に沿って切断される場合もある。
以上、本実施形態においても、切断起点領域8及び第2ゲッタリング領域18yを同時形成できるため、切断起点領域8及び第2ゲッタリング領域18yを半導体基板2に形成する場合においてタクトタイムの短縮化が可能となる。更に、上述したように、第1ゲッタリング領域18xが残存しないよう研磨された後にゲッタリング用分岐レーザ光L2が照射されて第2ゲッタリング領域18yが形成されるため、第1ゲッタリング領域18xによる悪影響(ゲッタリング用分岐レーザ光L2の集光が阻害される等)を抑制することが可能となる。
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限られるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用してもよい。
例えば、上記実施形態では、1つの切断用分岐レーザ光L1と複数のゲッタリング用分岐レーザ光L2とに分岐させて半導体基板2内に集光したが、これに限定されるものではない。レーザ光Lは、1つの切断用分岐レーザ光L1と1つのゲッタリング用分岐レーザ光L2とに分岐され集光されてもよいし、複数の切断用分岐レーザ光L1と1つのゲッタリング用分岐レーザ光L2とに分岐され集光されてもよいし、複数の切断用分岐レーザ光L1と複数のゲッタリング用分岐レーザ光L2とに分岐され集光されてもよい。分岐された複数の切断用分岐レーザ光L1の各集光点については、一の切断予定ライン5上において当該切断予定ライン5に沿う方向に互いに離間して位置する場合、複数の切断予定ライン5上それぞれに位置する場合、又はこれらが混在する場合がある。
また、上記実施形態では、切断予定ライン5に沿って半導体基板2を切断する際、隣り合う機能素子25の間に渡るように半導体基板2の表面2aに酸化膜等の積層部が形成されていてもよい。その場合には、切断予定ライン5に沿って半導体基板2と共に積層部を切断すればよい。
また、ゲッタリング領域18として機能する改質領域17、及び切断起点領域8として機能する改質領域7は、多光子吸収のみに起因して形成される場合に限定されず、多光子吸収に相当する光吸収等その他の光吸収や熱的影響に起因して形成される場合もある。つまり、多光子吸収は、改質領域を形成し得る現象の一例である。
また、ゲッタリング領域18として機能する改質領域17は、半導体基板2の厚さ方向において機能素子25の形成領域25aに対向するものであれば、機能素子25の形成パターンに応じて様々な形状を採ることができる。一例として、図19に示すように、一つの形成領域25aに対してゲッタリング領域18を縦横に複数列ずつ形成してもよい。
また、図20の(a)に示すように、半導体基板2を回転させつつ半導体基板2の径方向にレーザ光L(ゲッタリング用分岐レーザ光L2)を移動させることで、図20の(b)に示すように、一つの形成領域25aに対して曲線状のゲッタリング領域18を少なくとも一列形成してもよい。このように、ゲッタリング領域18を形成するための形成予定ライン15が半導体基板2に対して渦巻状となる場合、改質スポット距離(最も近い改質スポットの間の距離)が略一定となるように、半導体基板2の回転速度やレーザ光Lの繰り返し周波数を変化させることが望ましい。
また、切断起点領域8として機能する改質領域7は、1本の切断予定ライン5に対して、半導体基板2の厚さ方向に並ぶように複数列形成されてもよい。また、上記実施形態では、切断起点領域8として機能する改質領域7から発生した亀裂21を伸展させて半導体基板2を切断したが、ブレードによる切断等のその他の方法で、切断予定ライン5に沿って半導体基板2を切断してもよい。
また、上記実施形態では、第1ゲッタリング領域18xが残存しないように半導体基板2の裏面2bを研磨したが、第1ゲッタリング領域18xが残存するように半導体基板2の裏面2bを研磨してもよい。その場合、半導体デバイス20において、第1ゲッタリング領域18xを半導体基板2の内部に収めてもよいし、裏面2bに露出させてもよい。また、場合によっては、第1ゲッタリング領域18xは形成しなくてもよい。
また、半導体基板2に対してレーザ光L,L1,L2の集光点を相対的に移動させる際には、支持台107を移動させてもよいし、レーザ光源101側(レーザ光源101、ダイクロイックミラー103及び集光用レンズ105等)を移動させてもよいし、或いは、支持台107及びレーザ光源101側の両方を移動させてもよい。
また、上記実施形態では、ビームホモジナイザ260を備え、このビームホモジナイザ260で強度分布を均一化したレーザ光Lを反射型空間光変調器203に入射させたが、これに代えて、ビームエキスパンダを備え、このビームエキスパンダでビーム径を拡大したレーザ光Lを反射型空間光変調器203に入射させてもよい。また、上記実施形態では、反射型空間光変調器203としてLCOS−SLMを用いたが、MEMS(メムス)−SLM、又はDMD(デフォーマブルミラーデバイス)等を用いてもよい。
更に、上記実施形態では、反射型空間光変調器203を用いたが、透過型の空間光変調器でもよい。空間光変調器としては、液晶セルタイプ、LCDタイプのものが挙げられる。また、上記実施形態の反射型空間光変調器203は誘電体多層膜ミラーを備えていたが、シリコン基板の画素電極の反射を利用してもよい。また、上記実施形態では、4f光学系241を用いているが、波面形状の変化が問題ならない場合等には、4f光学系241を省いてもよい。なお、複数位置に同時に集光されるそれぞれのレーザ光Lの収差が補正されるような変調パターンを反射型空間光変調器203に更に与えることで、一層好適な改質領域7,17を形成することが可能となる。
なお、上記実施形態により、次のようなレーザ加工方法の発明、機能素子の形成方法の発明、半導体デバイスの製造方法の発明も成立する。
すなわち、レーザ加工方法の発明は、複数の機能素子を形成するための表面及び前記表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して前記半導体基板の内部を改質することにより、不純物を捕獲するためのゲッタリング領域を前記半導体基板の内部に形成する工程を備える、レーザ加工方法である。このレーザ加工方法によれば、後の工程において、半導体基板の表面に複数の機能素子を形成する際に、ゲッタリング効果を十分に発揮させることができる。
また、機能素子の形成方法の発明は、複数の機能素子を形成するための表面及び前記表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して前記半導体基板の内部を改質することにより、不純物を捕獲するためのゲッタリング領域が内部に形成された前記半導体基板を準備し、前記半導体基板の前記表面に複数の前記機能素子を形成する工程を備える、機能素子の形成方法である。この機能素子の形成方法によれば、半導体基板の表面に複数の機能素子を形成する際に、ゲッタリング効果を十分に発揮させることができる。
また、半導体デバイスの製造方法の発明は、複数の機能素子を形成するための表面及び前記表面と反対側の裏面を有する半導体基板に第1のレーザ光を照射して前記半導体基板の内部を改質することにより、不純物を捕獲するためのゲッタリング領域が内部に形成され、且つ前記半導体基板の前記表面に複数の前記機能素子が形成された前記半導体基板を準備し、前記ゲッタリング領域が残存しないように前記半導体基板の前記裏面を研磨すると共に、隣り合う前記機能素子の間を通るように設定された切断予定ラインに沿って、前記機能素子ごとに少なくとも前記半導体基板を切断し、一つの前記機能素子を含む半導体デバイスを複数得る工程を備える、半導体デバイスの製造方法である。この半導体デバイスの製造方法によれば、ゲッタリング領域が残存しないように半導体基板の裏面を研磨するので、製造された半導体デバイスにゲッタリング領域を残存させずに、半導体デバイスの強度を向上させることができる。
2…半導体基板、2a…表面、5…切断予定ライン、7…改質領域、8…切断起点領域、18x…第1ゲッタリング領域(ゲッタリング領域)、18y…第2ゲッタリング領域(他のゲッタリング領域)、21…亀裂、25…機能素子、L…レーザ光、L1…切断用分岐レーザ光、L2…ゲッタリング用分岐レーザ光。

Claims (5)

  1. 半導体基板にレーザ光を照射して前記半導体基板の内部を改質することにより、前記半導体基板の厚さ方向に亀裂を発生させるための切断起点領域と、不純物を捕獲するためのゲッタリング領域と、を前記半導体基板に形成するレーザ光照射工程を備え、
    前記レーザ光照射工程は、
    前記レーザ光を切断用分岐レーザ光及びゲッタリング用分岐レーザ光に分岐させる工程と、
    前記切断用分岐レーザ光を前記半導体基板に集光させ、前記半導体基板の内部に前記切断起点領域を切断予定ラインに沿って形成すると同時に、前記ゲッタリング用分岐レーザ光を前記半導体基板に集光させ、前記半導体基板の内部において前記切断起点領域とは異なる位置に前記ゲッタリング領域を形成する工程と、を有することを特徴とする半導体デバイスの製造方法。
  2. 前記半導体基板の表面上に機能素子を形成する機能素子形成工程と、
    前記機能素子形成工程の前に、前記半導体基板に前記レーザ光を照射して前記半導体基板の内部を改質することにより、前記ゲッタリング領域とは別の他のゲッタリング領域を前記半導体基板の内部に形成する機能素子形成前工程と、を備えたことを特徴とする請求項1記載の半導体デバイスの製造方法。
  3. 前記機能素子形成工程の後、前記他のゲッタリング領域が残存しないように前記前記半導体基板を研磨して薄化させる研磨工程を備えたことを特徴とする請求項2記載の半導体デバイスの製造方法。
  4. 前記研磨工程は、前記レーザ光照射工程の後に実施され、
    前記研磨工程では、発生させた前記亀裂の少なくとも一部が前記半導体基板に残存し且つ前記切断起点領域が前記半導体基板に残存しないように、前記半導体基板を研磨して薄化させることを特徴とする請求項3記載の半導体デバイスの製造方法。
  5. 前記研磨工程は、前記レーザ光照射工程の前に実施されることを特徴とする請求項3記載の半導体デバイスの製造方法。
JP2012016804A 2012-01-30 2012-01-30 半導体デバイスの製造方法 Active JP5905274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012016804A JP5905274B2 (ja) 2012-01-30 2012-01-30 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012016804A JP5905274B2 (ja) 2012-01-30 2012-01-30 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2013157452A JP2013157452A (ja) 2013-08-15
JP5905274B2 true JP5905274B2 (ja) 2016-04-20

Family

ID=49052358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012016804A Active JP5905274B2 (ja) 2012-01-30 2012-01-30 半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5905274B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743123B1 (ja) * 2014-03-14 2015-07-01 株式会社東京精密 レーザーダイシング装置及びダイシング方法
KR101652356B1 (ko) * 2015-03-30 2016-08-31 (주)넥스틴 광학적 웨이퍼 검사 장치
KR101652355B1 (ko) * 2015-03-30 2016-08-31 (주)넥스틴 광학적 웨이퍼 검사 장치
JP6715632B2 (ja) * 2016-03-23 2020-07-01 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP2017177194A (ja) * 2016-03-31 2017-10-05 株式会社東京精密 レーザ加工装置及びレーザ加工方法
JP6788182B2 (ja) * 2016-08-22 2020-11-25 株式会社東京精密 レーザ加工装置及びレーザ加工方法
KR20220153127A (ko) 2017-04-20 2022-11-17 실텍트라 게엠베하 구성 요소가 제공된 고상 층의 두께를 감소시키는 방법
EP3913660A1 (en) 2020-05-22 2021-11-24 Nichia Corporation Method of cutting semiconductor element and semiconductor element
JP7153851B2 (ja) * 2020-10-27 2022-10-17 株式会社東京精密 レーザ加工装置及びレーザ加工方法
CN114248003B (zh) * 2021-12-31 2024-01-16 普聚智能系统(苏州)有限公司 一种微零件激光加工的工艺方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
JP2007165706A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5036276B2 (ja) * 2006-11-02 2012-09-26 株式会社ディスコ レーザー加工装置
JP2010161107A (ja) * 2009-01-06 2010-07-22 Tokyo Seimitsu Co Ltd 半導体装置製造方法
JP2010283220A (ja) * 2009-06-05 2010-12-16 Sumco Corp 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
JP2011253909A (ja) * 2010-06-01 2011-12-15 Mitsubishi Electric Corp 光起電力装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11219966B1 (en) 2018-12-29 2022-01-11 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11826846B2 (en) 2018-12-29 2023-11-28 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11901181B2 (en) 2018-12-29 2024-02-13 Wolfspeed, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11911842B2 (en) 2018-12-29 2024-02-27 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11034056B2 (en) 2019-05-17 2021-06-15 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11654596B2 (en) 2019-05-17 2023-05-23 Wolfspeed, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Also Published As

Publication number Publication date
JP2013157452A (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
JP5905274B2 (ja) 半導体デバイスの製造方法
JP6272301B2 (ja) レーザ加工装置及びレーザ加工方法
JP6353683B2 (ja) レーザ加工装置及びレーザ加工方法
JP5632751B2 (ja) 加工対象物切断方法
JP6272302B2 (ja) レーザ加工装置及びレーザ加工方法
TWI647043B (zh) Laser processing device and laser processing method
WO2011093113A1 (ja) レーザ加工方法
JP5451238B2 (ja) レーザ加工方法
JP6272300B2 (ja) レーザ加工装置及びレーザ加工方法
WO2011065373A1 (ja) レーザ加工方法
JP2015223620A (ja) レーザ加工装置及びレーザ加工方法
TW201321108A (zh) 雷射加工方法及雷射加工裝置
JP6715632B2 (ja) レーザ加工方法及びレーザ加工装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160316

R150 Certificate of patent or registration of utility model

Ref document number: 5905274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250