JP6337207B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6337207B2
JP6337207B2 JP2017524336A JP2017524336A JP6337207B2 JP 6337207 B2 JP6337207 B2 JP 6337207B2 JP 2017524336 A JP2017524336 A JP 2017524336A JP 2017524336 A JP2017524336 A JP 2017524336A JP 6337207 B2 JP6337207 B2 JP 6337207B2
Authority
JP
Japan
Prior art keywords
groove
semiconductor device
chip mounting
mounting portion
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017524336A
Other languages
English (en)
Other versions
JPWO2016207999A1 (ja
Inventor
敬 谷口
敬 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2016207999A1 publication Critical patent/JPWO2016207999A1/ja
Application granted granted Critical
Publication of JP6337207B2 publication Critical patent/JP6337207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造技術に関し、例えば、封止体からチップ搭載部の下面を露出した構造を有する半導体装置の製造技術に適用して有効な技術に関する。
特開２０１４−７３６３号公報（特許文献１）には、封止体から露出するダイパッドの下面に単一の溝を形成する技術が記載されている。
特開２０１２−９４５９８号公報（特許文献２）には、封止体から露出するダイパッドに形成された樹脂バリを除去する技術が記載されている。
特開２０１４−７３６３号公報 特開２０１２−９４５９８号公報
半導体装置のパッケージ形態として、半導体チップを搭載するチップ搭載部（ダイパッド、タブ）の下面を封止体から露出させるタブ露出型の半導体装置がある。このタブ露出型の半導体装置は、半導体チップで発生した熱を封止体から露出するダイパッドの下面から効率良く放散することができる利点を有している。
ところが、タブ露出型の半導体装置の製造工程においては、チップ搭載部の下面を露出しながら封止体を形成する工程が存在するが、実際の封止体を形成する工程では、チップ搭載部の下面に、封止体を構成する樹脂が漏れ出ることが不可避的に存在する。この樹脂漏れが多くなると、チップ搭載部の下面のうち樹脂で覆われている領域が大きくなり、露出するチップ搭載部からの放熱効率が低下するおそれがある。すなわち、折角、チップ搭載部の下面を露出するように設計しても、実際の製造工程では樹脂漏れが不可避的に存在するため、如何にして、チップ搭載部の下面への樹脂漏れを抑制できるかが、半導体装置の放熱効率を向上する観点から重要となってくる。つまり、チップ搭載部の下面を露出して放熱効率を向上させる半導体装置を製造するためには、実際の製造工程で不可避的に存在する樹脂漏れの増大を抑制する工夫が必要とされる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置の製造方法は、樹脂からなる封止体を形成する工程によって、チップ搭載部の下面に形成されている第１溝にも樹脂が入り込んだ場合、チップ搭載部の下面を洗浄する工程によって、第１溝に埋め込まれた樹脂は除去され、チップ搭載部の下面にめっき膜を形成する工程では、第１溝の内壁にもめっき膜が形成される。
一実施の形態によれば、半導体装置の信頼性を向上することができる。
関連技術におけるチップ搭載部を上面側から見た平面図である。 図１のＡ−Ａ線で切断した断面図である。 図２に示す関連技術におけるチップ搭載部に対して、樹脂による封止工程を実施して封止体を形成した状態を示す模式的な断面図である。 （ａ）は、実施の形態における半導体装置を上面側から見た平面図であり、（ｂ）は、実施の形態における半導体装置を下面側から見た平面図である。 実施の形態の半導体装置において、封止体の内部を透視して示す平面図である。 実施の形態における半導体装置を一断面で切断した断面図である。 チップ搭載部の角部近傍を上面側から見た部分拡大図である。 図７のＡ−Ａ線で切断した断面図である。 実施の形態における半導体装置を実装基板に実装した状態を示す断面図である。 実施の形態における半導体装置の製造工程の流れを示すフローチャートである。 実施の形態における半導体装置の製造工程を示す平面図である。 図１１に続く半導体装置の製造工程を示す図であって、（ａ）は、平面図であり、（ｂ）は断面図である。 図１２に続く半導体装置の製造工程を示す図であって、（ａ）は、平面図であり、（ｂ）は断面図である。 図１３に続く半導体装置の製造工程を示す図であって、（ａ）は、平面図であり、（ｂ）は断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１６に続く半導体装置の製造工程を示す図であって、（ａ）は、上面側から見た平面図であり、（ｂ）は下面側から見た平面図である。 チップ搭載部の下面に形成されている複数の溝によって、樹脂の入り込みが抑制されていることを示す模式図である。 図１７に示す平面図に対応した断面図である。 図１９に続く半導体装置の製造工程を示す図であって、（ａ）は、平面図であり、（ｂ）は断面図である。 （ａ）は、図２０に続く半導体装置の製造工程を示す断面図であって、（ｂ）は、（ａ）の部分拡大図である。 図２１に続く半導体装置の製造工程を示す断面図である。 （ａ）は、変形例１を示す模式図であり、（ｂ）は、変形例２を示す模式図である。 （ａ）は、変形例３における半導体装置（個片モールドタイプ）を上面側から見た斜視図であり、（ｂ）は、変形例３における半導体装置を下面側から見た斜視図である。 変形例３における半導体装置を示す断面図である。 （ａ）は、変形例３における半導体装置（一括モールドタイプ）を上面側から見た斜視図であり、（ｂ）は、変形例３における半導体装置を下面側から見た斜視図である。 変形例３における半導体装置を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜関連技術の説明＞
まず、タブ露出型の半導体装置に関する関連技術について説明し、その後、この関連技術に対する改善の検討を行なう。そして、関連技術に対する改善の検討によって想到された技術的思想について説明することにする。なお、本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。
チップ搭載部とリードとを含むリードフレームは、例えば、酸化されやすい銅材から構成されており、酸化された銅材は、密着性が低下する。このことから、タブ露出型の半導体装置においては、半導体装置を実装基板に実装する際、接続信頼性を向上するため、露出するチップ搭載部の下面を覆うめっき膜を形成し、このめっき膜を介して、チップ搭載部を実装基板上の金属パターン（端子）に実装する。このとき、チップ搭載部の下面に形成されるめっき膜は、例えば、リードフレームに予め形成する場合と、半導体装置の製造工程中で形成する場合とが存在する。
近年では、環境に配慮する観点から、半導体装置に使用されるめっき膜の鉛フリー化が要求されている。この鉛フリー対策として、関連技術では、例えば、Ｎｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の積層膜からなるめっき膜を使用し、かつ、予めリードフレームにＮｉ／Ｐｄ／Ａｕ膜を形成することが行なわれている。
ここで、タブ露出型の半導体装置では、封止工程において、必然的に封止体を構成する樹脂がチップ搭載部の下面に漏れ出す。したがって、タブ露出型の半導体装置では、封止工程後に、チップ搭載部の下面に漏れ出た樹脂を除去する洗浄工程を実施することが考えられる。ところが、関連技術においては、チップ搭載部の下面に漏れ出た樹脂を除去する洗浄工程を実施していない。なぜなら、関連技術では、洗浄工程を実施すると、Ｎｉ／Ｐｄ／Ａｕ膜を構成するニッケルがチップ搭載部の下面にパイルアップするからである。つまり、チップ搭載部の下面にニッケルがパイルアップすると、このニッケルが酸化されやすいため、チップ搭載部と実装基板との接続信頼性が低下することになるからである。
つまり、Ｎｉ／Ｐｄ／Ａｕ膜は、酸化されやすい銅材から構成されるチップ搭載部を覆って、チップ搭載部と実装基板との接続信頼性を向上する機能を有している。ところが、チップ搭載部の下面に漏れ出た樹脂を除去する洗浄工程を実施すると、Ｎｉ／Ｐｄ／Ａｕ膜の最表面にニッケルがパイルアップし、このニッケルが酸化されやすいことから、チップ搭載部の下面にＮｉ／Ｐｄ／Ａｕ膜を形成しても、チップ搭載部と実装基板との接続信頼性を向上することができないのである。すなわち、関連技術において、チップ搭載部の下面に漏れ出た樹脂を除去する洗浄工程を実施すると、Ｎｉ／Ｐｄ／Ａｕ膜の有する接続信頼性を向上するという機能が発揮されなくなるのである。
したがって、関連技術では、タブ露出型の半導体装置と実装基板との接続信頼性を向上する観点から、洗浄工程を実施することが困難となる。一方、封止工程においては、必然的に封止体を構成する樹脂がチップ搭載部の下面に漏れ出すことから、関連技術では、なるべく、チップ搭載部の下面に漏れ出す樹脂の量を少なくする必要がある。
具体的に、図１は、関連技術におけるチップ搭載部ＴＡＢを上面側から見た平面図である。図１において、チップ搭載部ＴＡＢの端部には、段差部ＤＬが形成され、チップ搭載部ＴＡＢの外周部に沿って溝ＤＩＴが形成されている。ここで、段差部ＤＬおよび溝ＤＩＴは、チップ搭載部ＴＡＢの下面に形成されているため、図１では、破線で示している。
図２は、図１のＡ−Ａ線で切断した断面図である。図２に示すように、チップ搭載部ＴＡＢの下面の端部には、段差部ＤＬが形成されており、この段差部ＤＬと離間した内側に単一の溝ＤＩＴが形成されている。ここで、図２においては、チップ搭載部ＴＡＢの厚さｔ１と、段差部ＤＬの段差ｄ１と、溝ＤＩＴの深さｄ２とが示されている。
図３は、図２に示す関連技術におけるチップ搭載部ＴＡＢに対して、樹脂ＲＳによる封止工程を実施して封止体ＭＲを形成した状態を示す模式的な断面図である。図３において、段差部ＤＬは、チップ搭載部ＴＡＢの下面への樹脂漏れの広がりを抑制するために設けられているが、段差部ＤＬだけでは、樹脂漏れの広がりを完全に抑制することは困難である。このことから、関連技術では、段差部ＤＬの離間した内側に溝ＤＩＴを設けている。これにより、チップ搭載部ＴＡＢの下面に漏れ出た樹脂ＲＳは、溝ＤＩＴ内に入り込むことによって堰き止められることになる。これにより、関連技術によれば、溝ＤＩＴよりも内側の領域への樹脂漏れの広がりを抑制できることになる。つまり、関連技術では、段差部ＤＬと溝ＤＩＴとを設けることにより、チップ搭載部ＴＡＢの下面に漏れ出す樹脂ＲＳの広がりを抑制している。このことから、関連技術に設けられている溝ＤＩＴは、できるだけ内部に樹脂ＲＳを入り込ませて、溝ＤＩＴよりも内側の領域への樹脂漏れの広がりを抑制する機能を有していることになる。つまり、関連技術において溝ＤＩＴを設ける基本思想は、できるだけ溝ＤＩＴの深さを深くして、溝ＤＩＴによる樹脂ＲＳの堰き止め機能を向上することにある。すなわち、関連技術では、チップ搭載部ＴＡＢの下面に漏れ出た樹脂ＲＳを除去することを前提としていないため、必然的に、溝ＤＩＴ内に入り込んだ樹脂ＲＳを除去することは想定していない。このことから、関連技術では、溝ＤＩＴに埋め込まれた樹脂ＲＳの除去のしやすさを考慮することなく、できるだけ溝ＤＩＴの深さを深くして、溝ＤＩＴによる樹脂ＲＳの堰き止め機能を向上することに主眼が置かれている。したがって、関連技術では、溝ＤＩＴによる樹脂ＲＳの堰き止め機能を高めるため、例えば、図２に示すように、溝ＤＩＴの深さｄ２をチップ搭載部ＴＡＢの厚さｔ１の１／２以上としている。また、関連技術では、段差部ＤＬの段差ｄ１をチップ搭載部ＴＡＢの厚さｔ１の１／２以上としている。
このように構成されている関連技術において、図３に示すように、チップ搭載部ＴＡＢの下面の領域Ａ１では、めっき膜ＰＦが露出している一方、チップ搭載部ＴＡＢの下面の領域Ｂ１は、下面に漏れ出た樹脂ＲＳによって覆われていることになる。この結果、関連技術では、樹脂ＲＳで覆われている領域Ｂ１での放熱特性が低下するとともに、領域Ｂ１を実装基板との接続に使用できないことから、チップ搭載部ＴＡＢと実装基板との接続信頼性も低下することになる。すなわち、関連技術には、半導体装置の放熱特性の向上および接続信頼性の向上の観点から、改善の余地が存在するのである。
そこで、本実施の形態では、関連技術に存在する改善の余地を克服する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明する。
＜実施の形態における基本思想＞
本実施の形態における基本思想は、タブ露出型の半導体装置において、チップ搭載部の下面に樹脂漏れの広がりを抑制する溝を設けることを前提として、樹脂による封止工程後、チップ搭載部の下面に漏れ出た樹脂とともに溝の内部に入り込んだ樹脂も除去する洗浄工程を実施し、洗浄工程後、溝の内部にもめっき膜を形成する思想である。
すなわち、本実施の形態における基本思想では、溝の内部で樹脂漏れの広がりを抑制する一方、溝の内部に入り込んだ樹脂を除去して、溝の内壁にめっき膜を形成する。これにより、本実施の形態における基本思想によれば、溝内を含むチップ搭載部の下面から樹脂を除去することによる半導体装置の放熱特性の向上と、溝の内壁にもめっき膜を形成することによる半導体装置と実装基板との接続信頼性の向上とを実現することができる。
本実施の形態における基本思想は、チップ搭載部の下面に溝を設ける点で、関連技術と共通するが、関連技術で設けられる溝は、溝の内部に入り込んだ樹脂を除去することを前提としていないのに対し、本実施の形態で設けられる溝は、溝の内部に入り込んだ樹脂を除去することを前提としている点で相違する。つまり、本実施の形態における溝と、関連技術に設けられる溝とは、チップ搭載部の下面での樹脂漏れの広がりを抑制する機能を有する点で共通する。ただし、関連技術で設けられる溝の設計思想は、溝の内部に入り込んだ樹脂を除去することを前提としないため、できるだけ溝の内部の容積を大きくして、樹脂漏れの堰き止め効果を高める観点に特化した基本思想になる。これに対し、本実施の形態で設けられる溝の設計思想は、溝の内部に入り込んだ樹脂を除去することを前提とするため、溝に対して、樹脂漏れの堰き止め機能だけでなく、溝の内部に入り込んだ樹脂の除去容易性も考慮する観点からの基本思想となる。このように、本実施の形態における基本思想は、関連技術における基本思想と方向性（観点）が相違することから、本実施の形態における基本思想を具現化した半導体装置の構成は、関連技術における半導体装置の構成と相違することになる。つまり、本実施の形態におけるチップ搭載部の下面構成は、関連技術におけるチップ搭載部の下面構成と相違することになる。
＜半導体装置の構成＞
以下では、本実施の形態における半導体装置の構成について説明する。
図４は、本実施の形態における半導体装置ＰＫＧ１の構成を示す平面図である。特に、図４（ａ）は、本実施の形態における半導体装置ＰＫＧ１を上面側（表面側）から見た平面図であり、図４（ｂ）は、本実施の形態における半導体装置ＰＫＧ１を下面側（裏面側）から見た平面図である。図４（ａ）において、本実施の形態における半導体装置ＰＫＧ１は、例えば、矩形形状をした封止体ＭＲを有し、この封止体ＭＲの４つの側面から複数のリードＬＤが突出している。一方、図４（ｂ）において、本実施の形態における半導体装置ＰＫＧ１は、封止体ＭＲからチップ搭載部ＴＡＢの下面が露出しており、露出しているチップ搭載部ＴＡＢには、チップ搭載部ＴＡＢの外周部に沿って、２重の溝ＤＩＴ１と溝ＤＩＴ２が形成されている。このように、本実施の形態における半導体装置ＰＫＧ１は、封止体ＭＲからチップ搭載部ＴＡＢの下面が露出した、いわゆるタブ露出型の半導体装置を構成し、特に、本実施の形態における半導体装置ＰＫＧ１のパッケージ構造はＱＦＰ（Quad Flat Package）となっている。
次に、図５は、本実施の形態の半導体装置ＰＫＧ１において、封止体ＭＲの内部を透視して示す平面図である。図５に示すように、封止体ＭＲの内部の中心部には、矩形形状のチップ搭載部ＴＡＢが配置されており、このチップ搭載部ＴＡＢの上面上に矩形形状の半導体チップＣＨＰが搭載されている。この半導体チップＣＨＰには、例えば、集積回路が形成されており、集積回路は、半導体基板に形成された複数の電界効果トランジスタと、電界効果トランジスタの上方に形成された多層配線から構成され、この多層配線の最上層に図５に示す複数のパッドＰＤが形成されている。これらの複数のパッドＰＤは、例えば、矩形形状をした半導体チップＣＨＰの外周部に沿って配置されており、半導体チップＣＨＰに形成されているパッドＰＤとリードＬＤとは、例えば、金線からなるワイヤ（導電性部材）Ｗによって電気的に接続されている。
続いて、図６は、本実施の形態における半導体装置ＰＫＧ１を一断面で切断した断面図である。図６に示すように、本実施の形態における半導体装置ＰＫＧ１は、例えば、樹脂からなる封止体ＭＲを有し、封止体ＭＲからチップ搭載部ＴＡＢの下面が露出している。そして、チップ搭載部ＴＡＢの上面上には、半導体チップＣＨＰが搭載されており、この半導体チップＣＨＰの表面に形成されたパッド（図６では図示せず）とリードＬＤとが、ワイヤＷで接続されている。ここで、本実施の形態では、封止体ＭＲから露出するチップ搭載部ＴＡＢの下面において、外縁部（外端部）に段差部ＤＬが形成され、この段差部ＤＬよりも内側に溝ＤＩＴ１が形成され、かつ、溝ＤＩＴ１の内側に溝ＤＩＴ２が形成されている。このとき、本実施の形態における半導体装置ＰＫＧ１では、段差部ＤＬには、封止体ＭＲを構成する樹脂が埋め込まれている一方、溝ＤＩＴ１および溝ＤＩＴ２の内部には、樹脂が形成されていない。
図７は、チップ搭載部ＴＡＢの角部近傍を上面側から見た部分拡大図である。図７において、チップ搭載部ＴＡＢの下面には、段差部ＤＬが形成され、この段差部ＤＬの内側に溝ＤＩＴ１が形成され、かつ、溝ＤＩＴ１の内側に溝ＤＩＴ２が形成されていることがわかる。そして、図７に示すように、溝ＤＩＴ１および溝ＤＩＴ２は、チップ搭載部ＴＡＢの外周部に沿って形成されており、特に、チップ搭載部ＴＡＢの角部近傍において、溝部ＤＩＴ１および溝ＤＩＴ２は、テーパ状に形成されている。
次に、図８は、図７のＡ−Ａ線で切断した断面図である。図８に示すように、チップ搭載部ＴＡＢの下面は、樹脂ＲＳから構成される封止体ＭＲから露出しており、露出しているチップ搭載部ＴＡＢの下面には、段差部ＤＬと溝ＤＩＴ１と溝ＤＩＴ２とが形成されている。このとき、段差部ＤＬの内部には、樹脂ＲＳが充填されている一方、溝ＤＩＴ１および溝ＤＩＴ２の内部には、樹脂ＲＳが形成されていないとともに、めっき膜ＰＦが形成されている。すなわち、チップ搭載部ＴＡＢの下面には、図８に示す領域Ａ２にわたってめっき膜ＰＦが形成されていることになる。ここで、本実施の形態では、図８に示すように、チップ搭載部ＴＡＢの厚さｔ１、段差部ＤＬの段差ｄ１、溝ＤＩＴ１および溝ＤＩＴ２の深さｄ２との関係として、ｄ１≦１／２×ｔ１、ｄ２≦１／２×ｔ１の関係が成立している。また、本実施の形態では、図８に示すように、段差部ＤＬの段差と溝ＤＩＴ１の中心部との間の距離Ｌ１と、溝ＤＩＴ１の中心部と溝ＤＩＴ２の中心部との間の距離Ｌ２
とは、Ｌ１＜Ｌ２の関係が成立している。
本実施の形態における半導体装置は、上記のように構成されており、そのさらなる詳細な構成をまとめると以下のようになる。
（１）本実施の形態における半導体装置ＰＫＧ１は、下面に溝ＤＩＴ１が形成されたチップ搭載部ＴＡＢと、チップ搭載部ＴＡＢの上面に搭載された半導体チップＣＨＰと、ワイヤＷを介して、半導体チップＣＨＰのパッドＰＤと電気的に接続されたリードＬＤと、半導体チップＣＨＰを封止する封止体ＭＲとを備える。そして、チップ搭載部ＴＡＢの下面は、封止体ＭＲから露出し、かつ、溝ＤＩＴ１内を含む下面には、めっき膜ＰＦが形成されている。
（２）溝ＤＩＴ１内には、封止体ＭＲを構成する樹脂ＲＳが形成されていない。
（３）溝ＤＩＴ１は、チップ搭載部ＴＡＢの外周部に沿って形成されている。
（４）溝ＤＩＴ１の深さｄ２は、チップ搭載部ＴＡＢの厚さｔ１の１／２以下である。
（５）溝ＤＩＴ１の断面形状は、Ｖ字形状である。
（６）チップ搭載部ＴＡＢの下面には、さらに、溝ＤＩＴ１と離間して溝ＤＩＴ２が形成されている。
（７）溝ＤＩＴ２は、溝ＤＩＴ１よりもチップ搭載部ＴＡＢの内側に形成されている。
（８）溝ＤＩＴ１の深さｄ２、および、溝ＤＩＴ２の深さｄ２は、ともに、チップ搭載部ＴＡＢの厚さｔ１の１／２以下である。
（９）溝ＤＩＴ２の内壁にも、めっき膜ＰＦが形成されている。
（１０）溝ＤＩＴ２内には、封止体ＭＲを構成する樹脂ＲＳが形成されていない。
（１１）チップ搭載部ＴＡＢの下面の外端部には、溝ＤＩＴと離間する段差部ＤＬが形成されている。
（１２）溝ＤＩＴ１は、段差部ＤＬよりも内側に形成されている。
（１３）溝ＤＩＴ１の深さｄ２は、段差部ＤＬの段差ｄ１よりも浅い。
（１４）チップ搭載部ＴＡＢの下面には、溝ＤＩＴ１よりも内側に溝ＤＩＴ２が形成され、断面視において、段差部ＤＬの段差位置と溝ＤＩＴ１の中心位置との距離Ｌ１は、溝ＤＩＴ１の中心位置と溝ＤＩＴ２の中心位置との距離Ｌ２よりも小さい。
（１５）段差部ＤＬの内部には、封止体ＭＲを構成する樹脂ＲＳが形成されている。
（１６）チップ搭載部ＴＡＢは、第１方向に延在する第１辺と、第１辺と交差する第２辺と、第１辺と第２辺との交差点である角部と、を有する。そして、溝ＤＩＴ１は、第１辺と並行する第１部分と、第２辺と並行する第２部分と、第１部分と前記第２部分とを接続する第３部分と、を有する。このとき、溝ＤＩＴ１の第３部分と角部との間の距離は、溝ＤＩＴ１の第１部分と第１辺との間の距離よりも長く、かつ、溝ＤＩＴ１の第２部分と第２辺との間の距離よりも長い。
（１７）溝ＤＩＴ１の第３部分と第１部分とのなす角は、鈍角であり、かつ、溝ＤＩＴ１の第３部分と第２部分とのなす角は、鈍角である。
次に、本実施の形態における半導体装置ＰＫＧ１を実装基板ＭＢに実装した状態について説明する。図９は、本実施の形態における半導体装置ＰＫＧ１を実装基板ＭＢに実装した状態を示す断面図である。図９において、実装基板ＭＢの上面には、端子ＴＥ１と端子ＴＥ２とが形成されており、この実装基板ＭＢの上面上に、本実施の形態における半導体装置ＰＫＧ１が搭載されている。具体的には、図９に示すように、封止体ＭＲから露出するチップ搭載部ＴＡＢの下面と実装基板ＭＢの端子ＴＥ２とが半田材ＳＬによって電気的に接続され、かつ、封止体ＭＲから突き出たリードＬＤの一部（アウタリード）と実装基板ＭＢの端子ＴＥ１とが半田材ＳＬによって電気的に接続されている。このようにして、本実施の形態における半導体装置ＰＫＧ１は、実装基板ＭＢに実装されることになる。
＜実施の形態における構造上の特徴＞
続いて、本実施の形態における構造上の特徴点について説明する。本実施の形態における構造上の特徴点は、例えば、図８に示すように、溝ＤＩＴ１の内部および溝ＤＩＴ２の内部に樹脂ＲＳが形成されておらず、溝ＤＩＴ１の内壁および溝ＤＩＴ２の内壁にわたってめっき膜ＰＦが形成されている点にある。つまり、本実施の形態における構造上の特徴点は、図８に示すように、チップ搭載部ＴＡＢの下面のうち、溝ＤＩＴ１および溝ＤＩＴ２を含む領域Ａ２にわたってめっき膜ＰＦが形成されている点にある。
これにより、図９に示すように、溝ＤＩＴ１および溝ＤＩＴ２を含む領域（図８の領域Ａ２）全体を実装基板ＭＢの端子ＴＥ２との電気的な接続に使用することができる。このため、本実施の形態によれば、半導体装置ＰＫＧ１と実装基板ＭＢとの接続信頼性を向上することができる。さらに、めっき膜ＰＦを介して溝ＤＩＴ１および溝ＤＩＴ２を実装基板ＭＢの端子ＴＥ２と接触させることができることから、チップ搭載部ＴＡＢからの放熱効率を向上させることができる。すなわち、本実施の形態によれば、溝ＤＩＴ１および溝ＤＩＴ２を含む領域Ａ２全体を熱の放散経路として使用することができるため、半導体チップＣＨＰで発生した熱をチップ搭載部ＴＡＢの下面から効率良く放散させることができる。このことから、本実施の形態によれば、半導体装置ＰＫＧ１と実装基板ＭＢとの接続信頼性を向上することができるだけでなく、放熱効率の向上による半導体装置ＰＫＧ１の誤動作を抑制することができることになり、これらの相乗効果によって、半導体装置ＰＫＧ１の大幅な信頼性向上を図ることができる。
例えば、関連技術においては、図３に示すように、溝ＤＩＴの内部に樹脂ＲＳが残存しており、溝ＤＩＴの内壁にめっき膜ＰＦが形成されておらず、チップ搭載部ＴＡＢの下面のうち、溝ＤＩＴを含む領域Ｂ１には、樹脂ＲＳが形成されている。このことから、関連技術では、領域Ｂ１を実装基板との接続に使用できず、溝ＤＩＴよりも内側の領域Ａ１だけしか実装基板との接続に使用できないことになる。したがって、関連技術では、導電部材（めっき膜ＰＦ）による半導体装置と実装基板との接触面積が少なる結果、チップ搭載部ＴＡＢと実装基板との接続信頼性が低下することになるとともに、放熱効率の増大に寄与する領域も少なくなることから、放熱効率も低下することになる。このことは、関連技術によれば、溝ＤＩＴの内部に樹脂ＲＳが残存していることに起因して、半導体装置と実装基板との接続信頼性の低下と、半導体装置からの放熱効率の低下とを招くことになり、これらの相乗要因によって、関連技術における半導体装置の信頼性が低下することになる。
これに対し、本実施の形態における半導体装置ＰＫＧ１によれば、図８に示すように、溝ＤＩＴ１の内部および溝ＤＩＴ２の内部には、樹脂ＲＳは形成されておらず、めっき膜ＰＦが形成されている。このことは、本実施の形態によれば、溝ＤＩＴ１および溝ＤＩＴ２の形成領域も実装基板ＭＢとの接続に使用できることを意味する。そして、溝ＤＩＴ１および溝ＤＩＴ２を含む領域Ａ２は、関連技術における領域Ａ１よりも広くなることから、本実施の形態における半導体装置ＰＫＧ１によれば、関連技術に比べて、半導体装置ＰＫＧ１と実装基板ＭＢとの接続面積を大きくすることができることになる。この結果、本実施の形態によれば、関連技術に比べて、半導体装置ＰＫＧ１と実装基板ＭＢとの接続信頼性を向上することができるとともに、半導体装置ＰＫＧ１からの放熱効率を向上させることができる。したがって、本実施の形態によれば、関連技術に比べて、半導体装置の信頼性を向上することができる。
＜半導体装置の製造方法＞
本実施の形態における半導体装置ＰＫＧ１は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
まず、図１０は、本実施の形態における半導体装置の製造工程の流れを示すフローチャートであり、このフローチャートに基づいて、本実施の形態における半導体装置の製造工程の流れを簡単に説明する。図１０において、例えば、リードとチップ搭載部とを備えるリードフレームを準備する（Ｓ１０１）。このとき、準備されるリードフレームのチップ搭載部の下面には、予め、段差部と溝が形成されている。
次に、リードフレームのチップ搭載部上に半導体チップを搭載する（チップマウント工程）（Ｓ１０２）。その後、半導体チップの表面に形成されているパッドと、リードフレームに設けられているリードとを導電性部材（ワイヤ）で電気的に接続する（ワイヤボンディング工程）（Ｓ１０３）。続いて、半導体チップとリードの一部分（インナーリード部）とを覆い、かつ、チップ搭載部の下面を露出するように樹脂からなる封止体を形成する（モールド工程）（Ｓ１０４）。そして、チップ搭載部の下面を洗浄する（洗浄工程）（Ｓ１０５）。このとき、チップ搭載部の下面に漏れ出た樹脂が存在する場合、この洗浄工程によって、チップ搭載部の下面から樹脂が除去される。
その後、封止体から露出するチップ搭載部の下面およびリードの他部分（アウターリード部）にめっき膜を形成する（めっき工程）（Ｓ１０６）。次に、リードを成形した後（成型工程）（Ｓ１０７）、半導体装置を個片化する（個片化工程）（Ｓ１０８）。このようにして、本実施の形態における半導体装置を製造することができる。製造された半導体装置は、例えば、実装基板に実装される（実装工程）（Ｓ１０９）。具体的には、封止体から露出するチップ搭載部の下面と実装基板の端子とを半田材を介して接続するとともに、封止体から露出するリードの部分と実装基板の端子とを半田材を介して接続する。以上のようにして、タブ露出型の半導体装置が実装基板に実装されることになる。
続いて、本実施の形態における半導体装置の製造工程について、図面を参照しながら、さらに説明する。まず、図１１に示すように、製品領域ＰＲがアレイ状に配置されたリードフレームＬＦを準備する。ここで、図１２（ａ）は、製品領域ＰＲを拡大して示す平面図であり、図１２（ｂ）は、製品領域ＰＲの一断面を示す断面図である。図１２（ａ）に示すように、製品領域ＰＲの中央部には、矩形形状をしたチップ搭載部ＴＡＢが配置されており、このチップ搭載部ＴＡＢの周囲に複数のリードＬＤが配置されている。また、図１２（ｂ）に示すように、チップ搭載部ＴＡＢの下面には、予め、互いに離間するように、段差部ＤＬと溝ＤＩＴ１と溝ＤＩＴ２とが形成されている。具体的に、溝ＤＩＴ１は、段差部ＤＬよりも内側に形成され、溝ＤＩＴ２は、溝ＤＩＴ１よりも内側に形成されている。そして、溝ＤＩＴ１の深さおよび溝ＤＩＴ２の深さは、段差部ＤＬの段差よりも浅くなっている。また、断面視において、段差部ＤＬの段差位置と溝ＤＩＴ１の中心位置との距離は、溝ＤＩＴ１の中心位置と溝ＤＩＴ２の中心位置との距離よりも小さくなっている。
このとき、段差部ＤＬと溝ＤＩＴ１と溝ＤＩＴ２は、例えば、プレス法によって形成され、段差部ＤＬには、垂直段差が形成されている一方、溝ＤＩＴ１および溝ＤＩＴ２の断面形状は、Ｖ字形状をしている。
さらに、図１２（ｂ）に示すように、リードＬＤの配置位置は、チップ搭載部ＴＡＢの配置位置よりも高くなっている。言い換えれば、チップ搭載部ＴＡＢの配置位置は、リードＬＤの配置位置よりも低くなっている。
次に、表面にパッドが形成された半導体チップＣＨＰを用意する。そして、図１３（ａ）および図１３（ｂ）に示すように、チップ搭載部ＴＡＢの上面上に半導体チップＣＨＰを搭載する。その後、図１４（ａ）および図１４（ｂ）に示すように、半導体チップＣＨＰに形成されているパッドと、リードＬＤとをワイヤＷで電気的に接続する。
続いて、図１５に示すように、リードフレームを下金型ＢＭと上金型ＵＭとによって空間ＣＡＶを形成しながら挟み込む。具体的には、半導体チップＣＨＰを搭載したチップ搭載部ＴＡＢを下金型ＢＭ上に配置するとともに、リードＬＤを下金型ＢＭと上金型ＵＭで挟む。これにより、下金型ＢＭと上金型ＵＭとにより密閉された空間ＣＡＶに、半導体チップＣＨＰを搭載したチップ搭載部ＴＡＢが配置されることになる。この状態で、図１６に示すように、下金型ＢＭと上金型ＵＭとにより密閉された空間ＣＡＶ内に樹脂ＲＳを注入する。このとき、本実施の形態では、チップ搭載部ＴＡＢの外端部に段差部ＤＬが形成されているため、図１６に示すように、チップ搭載部ＴＡＢの側面から注入される樹脂ＲＳによる注入圧力が分散される。この結果、下金型ＢＭ上に配置されているチップ搭載部ＴＡＢの下面に樹脂ＲＳが侵入しにくくなる。すなわち、本実施の形態において、チップ搭載部ＴＡＢの外端部に形成されている段差部ＤＬは、樹脂ＲＳによる注入圧力を分散させて、チップ搭載部ＴＡＢの下面に樹脂ＲＳが入り込むことを抑制する機能を有する。以上のようにして、リードＬＤの一部およびチップ搭載部ＴＡＢの下面を露出しながら、半導体チップＣＨＰを樹脂ＲＳで封止する工程を実施することができる。
このように、本実施の形態では、チップ搭載部ＴＡＢの下面に樹脂ＲＳが入り込むことを抑制するために、チップ搭載部ＴＡＢの外端部に段差部ＤＬを設けているが、段差部ＤＬを設けただけでは、チップ搭載部ＴＡＢの下面に樹脂ＲＳが入り込むことを確実に抑制することは困難である。つまり、チップ搭載部ＴＡＢの下面を露出しながら、半導体チップＣＨＰを樹脂ＲＳで封止する工程では、たとえ、樹脂ＲＳの漏れを防止する段差部ＤＬを設けたとしても、チップ搭載部ＴＡＢの下面に樹脂ＲＳが入り込む場合がある。
具体的に、図１７は、リードフレームの製品領域ＰＲに樹脂ＲＳからなる封止体ＭＲを形成した後の状態を示す図である。特に、図１７（ａ）は、封止体ＭＲの上面側から見た平面図であり、図１７（ｂ）は、封止体ＭＲの下面側から見た平面図である。
図１７（ｂ）に示すように、封止体ＭＲの下面からチップ搭載部ＴＡＢの下面が露出しているが、図１７（ｂ）では、このチップ搭載部ＴＡＢの下面に樹脂ＲＳが入り込んでいる場合が示されている。図１７（ｂ）に示すように、チップ搭載部ＴＡＢの下面には、チップ搭載部ＴＡＢの外周部に沿って、互いに離間した溝ＤＩＴ１と溝ＤＩＴ２が形成されていることがわかる。つまり、チップ搭載部ＴＡＢの外周部に沿って、外側に溝ＤＩＴ１が形成され、溝ＤＩＴ１の内側に溝ＤＩＴ２が形成されている。
ここで、図１７（ｂ）に示すように、チップ搭載部ＴＡＢの下面に樹脂ＲＳが入り込んでいるが、この樹脂ＲＳは、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２によって堰き止められており、溝ＤＩＴ２よりも内側の領域には、樹脂ＲＳが入り込んでいないことがわかる。すなわち、本実施の形態では、チップ搭載部ＴＡＢの下面において、段差部ＤＬの内側に溝ＤＩＴ１および溝ＤＩＴ２を設けられているため、段差部ＤＬによって防ぐことができなかった樹脂ＲＳの入り込みが、溝ＤＩＴ１および溝ＤＩＴ２によって堰き止められていることがわかる。つまり、チップ搭載部ＴＡＢの下面に樹脂ＲＳが入り込む場合であっても。本実施の形態によれば、段差部ＤＬの内側に溝ＤＩＴ１および溝ＤＩＴ２を設けているため、内側の溝ＤＩＴ２よりもさらに内側領域への樹脂ＲＳの入り込みが抑制されていることがわかる。
具体的に、図１８は、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２によって、樹脂ＲＳの入り込みが抑制されていることを示す模式図である。特に、図１８に示すように、本実施の形態では、溝ＤＩＴ２よりもさらに内側領域への樹脂ＲＳの入り込みが抑制されていることがわかる。このとき、図１８からも明らかなように、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２にも樹脂ＲＳが入り込んだ場合、溝ＤＩＴ１に入り込んだ樹脂ＲＳの量は、溝ＤＩＴ２に入り込んだ樹脂ＲＳの量よりも多くなっていることがわかる。つまり、まず、外側に形成されている溝ＤＩＴ１によって、樹脂ＲＳの入り込みが抑制されるが、この溝ＤＩＴ１で堰き止められなかった樹脂ＲＳが、内側に形成されている溝ＤＩＴ２で堰き止められる。このことから、図１８に示すように、溝ＤＩＴ１に入り込んだ樹脂ＲＳの量は、溝ＤＩＴ２に入り込んだ樹脂ＲＳの量よりも多くなることになる。
以上のようにして、リードＬＤの一部およびチップ搭載部ＴＡＢの下面を露出しながら、半導体チップＣＨＰを樹脂ＲＳで封止する工程を実施することができる。このとき、図１９には、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２に樹脂ＲＳが埋め込まれている状態が示されている。
次に、図２０（ａ）および図２０（ｂ）に示すように、チップ搭載部ＴＡＢの下面を洗浄する。これにより、溝ＤＩＴ１および溝ＤＩＴ２に埋め込まれた樹脂ＲＳが除去される。例えば、チップ搭載部ＴＡＢの下面を洗浄する工程は、電解バリ取り（電気分解）と水圧バリ取り（高圧水噴射）との組み合わせによって実施することができる。つまり、本実施の形態における洗浄工程では、電解バリ取りによって、付着した樹脂ＲＳを浮かせた後、水圧バリ取りによって、浮かせた樹脂ＲＳを吹き飛ばすことにより除去する。
続いて、図２１（ａ）および図２１（ｂ）に示すように、封止体ＭＲから露出するリードＬＤの部分と、封止体ＭＲから露出するチップ搭載部ＴＡＢの下面にめっき膜ＰＦを形成する。具体的に、本実施の形態における外装めっき工程では、例えば、電解めっき法により、純錫（Ｓｎ）からなるめっき膜ＰＦが形成される。なお、めっき膜ＰＦは、鉛を含有しない材料（鉛フリー材料）から構成されていればよく、純錫に限らず、錫−ビスマスや錫−銅からなる材料を使用してもよい。
以上のことから、本実施の形態では、封止体ＭＲを形成する工程によって、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２にも樹脂ＲＳが入り込んだ場合（図１８参照）、洗浄工程によって、溝ＤＩＴ１および溝ＤＩＴ２に埋め込まれた樹脂ＲＳは除去される（図２０参照）。そして、外装めっき工程では、溝ＤＩＴ１の内壁および溝ＤＩＴ２の内壁にもめっき膜ＰＦが形成される（図２１参照）。
その後、図２２に示すように、例えば、封止体ＭＲから突出するリードＬＤをガルウィング形状に成形した後、半導体装置ＰＫＧ１を個片化する。以上のようにして、本実施の形態における半導体装置ＰＫＧ１を製造することができる。
＜実施の形態における製法上を含む特徴＞
本実施の形態における基本思想は、タブ露出型の半導体装置において、チップ搭載部の下面に樹脂漏れの広がりを抑制する溝を設けることを前提として、樹脂による封止工程後、チップ搭載部の下面に漏れ出た樹脂とともに溝の内部に入り込んだ樹脂も除去する洗浄工程を実施し、洗浄工程後、溝の内部にもめっき膜を形成する思想である。
そして、本実施の形態では、上述した基本思想を具現化する特徴点を有しており、以下では、本実施の形態における製法上を含む特徴点について説明する。
本実施の形態における第１特徴点は、準備されるリードフレームＬＦに、予め、めっき膜ＰＦを形成しておくのではなく、半導体装置の製造工程中にめっき膜を形成する点にある。さらに言えば、本実施の形態における第１特徴点は、例えば、図２０および図２１に示すように、封止体ＭＲから露出するチップ搭載部ＴＡＢの下面を洗浄する工程を実施した後の工程で、チップ搭載部ＴＡＢの下面にめっき膜ＰＦを形成する点にある。これにより、本実施の形態によれば、例えば、図２１（ｂ）に示すように、溝ＤＩＴ１の内壁および溝ＤＩＴ２の内壁にめっき膜ＰＦを形成することができる。つまり、本実施の形態における第１特徴点によれば、封止体ＭＲを形成する工程によって、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２にも樹脂ＲＳが入り込んだ場合、チップ搭載部ＴＡＢの下面を洗浄する工程によって、溝ＤＩＴ１および溝ＤＩＴ２に埋め込まれた樹脂ＲＳを除去する。そして、外装めっき工程では、溝ＤＩＴ１の内壁および溝ＤＩＴ２の内壁にもめっき膜ＰＦを形成することができる。この結果、本実施の形態によれば、例えば、図９に示すように、溝ＤＩＴ１および溝ＤＩＴ２を含む領域（図８の領域Ａ２）全体を実装基板ＭＢの端子ＴＥ２との電気的な接続に使用することができる。このことから、本実施の形態によれば、半導体装置ＰＫＧ１と実装基板ＭＢとの接続信頼性を向上することができる。さらに、めっき膜ＰＦを介して溝ＤＩＴ１および溝ＤＩＴ２を実装基板ＭＢの端子ＴＥ２と接触させることができることから、チップ搭載部ＴＡＢからの放熱効率を向上させることができる。すなわち、本実施の形態によれば、溝ＤＩＴ１および溝ＤＩＴ２を含む領域を熱の放散経路として使用することができるため、半導体チップＣＨＰで発生した熱をチップ搭載部ＴＡＢの下面から効率良く放散させることができる。このことから、本実施の形態によれば、半導体装置ＰＫＧ１と実装基板ＭＢとの接続信頼性を向上することができるだけでなく、放熱効率の向上による半導体装置ＰＫＧ１の誤動作を抑制することができることになり、これらの相乗効果によって、半導体装置ＰＫＧ１の信頼性向上を図ることができる。
例えば、関連技術では、鉛フリー対策として、Ｎｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の積層膜からなるめっき膜ＰＦを使用し、かつ、予めリードフレームにＮｉ／Ｐｄ／Ａｕ膜を形成している。ところが、このように構成されている関連技術においては、チップ搭載部ＴＡＢの下面に漏れ出た樹脂ＲＳを除去する洗浄工程を実施することが困難になる。なぜなら、関連技術では、予めリードフレームＬＦにめっき膜ＰＦが形成されていることから、関連技術では、洗浄工程を実施すると、必然的に、めっき膜ＰＦに悪影響が及ぶことになるからである。具体的に、関連技術では、洗浄工程を実施すると、Ｎｉ／Ｐｄ／Ａｕ膜を構成するニッケルがチップ搭載部ＴＡＢの下面にパイルアップする。そして、チップ搭載部ＴＡＢの下面にニッケルがパイルアップすると、このニッケルが酸化されやすいため、チップ搭載部ＴＡＢと実装基板ＭＢとの接続信頼性が低下することになる。したがって、関連技術では、チップ搭載部ＴＡＢの下面に漏れ出た樹脂ＲＳを除去する洗浄工程を実施することが困難になるのである。
これに対し、本実施の形態によれば、関連技術のように、予め準備されるリードフレームＬＦに、Ｎｉ（ニッケル）／Ｐｄ（パラジウム）／Ａｕ（金）の積層膜からなるめっき膜ＰＦを形成しておくのではなく、半導体装置の製造工程中（外装めっき工程）で、例えば、純錫からなるめっき膜ＰＦを形成している。これにより、本実施の形態によれば、外装めっき工程よりも前の工程で封止体ＭＲが形成され、この封止体ＭＲを形成する工程と外装めっき工程との間に、チップ搭載部ＴＡＢの下面を洗浄する工程を挿入することができる。なぜなら、この構成によれば、洗浄工程を実施した後に外装めっき工程が実施されることから、めっき膜ＰＦに対して洗浄工程による影響が及ぶことがないからである。
以上のことから、本実施の形態における第１特徴点は、半導体装置の製造工程中に、鉛フリー材料からなるめっき膜ＰＦを形成する点にある。さらに言えば、本実施の形態における第１特徴点は、めっき膜ＰＦを形成する外装めっき工程が、封止体ＭＲを形成する工程よりも後の工程で実施される点にある。そして、この第１特徴点によって、外装めっき工程よりも前の工程に、チップ搭載部ＴＡＢの下面を洗浄する工程を挿入することができるのである。この結果、本実施の形態によれば、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２にも樹脂ＲＳが入り込んだ場合であっても、チップ搭載部ＴＡＢの下面を洗浄する工程によって、溝ＤＩＴ１および溝ＤＩＴ２に埋め込まれた樹脂ＲＳが除去され、外装めっき工程では、溝ＤＩＴ１の内壁および溝ＤＩＴ２の内壁にもめっき膜ＰＦが形成される。これにより、溝ＤＩＴ１の内部および溝ＤＩＴ２の内部も半導体基板ＰＫＧ１と実装基板ＭＢとの接続に寄与することになり、これによって、本実施の形態によれば、半導体装置ＰＫＧ１と実装基板ＭＢとの接続信頼性を向上することができるとともに、半導体装置ＰＫＧ１の放熱特性を向上することができるのである。
本実施の形態における基本思想は、チップ搭載部の下面に溝を設ける点で、関連技術と共通するが、関連技術で設けられる溝は、溝の内部に入り込んだ樹脂を除去することを前提としていないのに対し、本実施の形態で設けられる溝は、溝の内部に入り込んだ樹脂を除去することを前提としている点で相違する。つまり、本実施の形態における溝と、関連技術に設けられる溝とは、チップ搭載部の下面での樹脂漏れの広がりを抑制する機能を有する点で共通する。ただし、関連技術で設けられる溝の設計思想は、溝の内部に入り込んだ樹脂を除去することを前提としないため、できるだけ溝の内部の容積を大きくして、樹脂漏れの堰き止め効果を高める観点に特化した基本思想になる。これに対し、本実施の形態で設けられる溝の設計思想は、溝の内部に入り込んだ樹脂を除去することを前提とするため、溝に対して、樹脂漏れの堰き止め機能だけでなく、溝の内部に入り込んだ樹脂の除去容易性も考慮する観点からの基本思想となる。このように、本実施の形態における基本思想は、関連技術における基本思想と方向性（観点）が相違することから、本実施の形態における基本思想を具現化した半導体装置の構成は、関連技術における半導体装置の構成と相違することになる。つまり、本実施の形態におけるチップ搭載部の下面構成は、関連技術におけるチップ搭載部の下面構成と相違することになる。
以下に、この基本思想を具現化した本実施の形態における第２特徴点について説明する。本実施の形態における第２特徴点は、溝ＤＩＴ１の内部および溝ＤＩＴ２の内部に入り込んだ樹脂ＲＳを除去しやすくするために、溝ＤＩＴ１の形状および溝ＤＩＴ２の形状に工夫を施した点にある。具体的には、例えば、図８に示すように、溝ＤＩＴ１および溝ＤＩＴ２は、溝ＤＩＴ１の深さｄ２および溝ＤＩＴ２の深さｄ２のそれぞれが、チップ搭載部ＴＡＢの厚さｔ１の１／２以下となるように構成されている。これにより、本実施の形態によれば、溝ＤＩＴ１の深さｄ２および溝ＤＩＴ２の深さｄ２を浅くすることができる。このことは、溝ＤＩＴ１および溝ＤＩＴ２の内部に入り込んだ樹脂ＲＳを除去しやすくなることを意味する。この結果、本実施の形態における第２特徴点によれば、チップ搭載部ＴＡＢの下面を洗浄する洗浄工程によって、確実に、溝ＤＩＴ１および溝ＤＩＴ２に入り込んだ樹脂ＲＳを除去することができる。
この点に関し、関連技術では、例えば、図３に示すように、溝ＤＩＴの深さは、チップ搭載部ＴＡＢの厚さの１／２よりも大きくなっている。これは、関連技術では、溝ＤＩＴの内部に入り込んだ樹脂ＲＳを除去することを前提としないため、できるだけ溝ＤＩＴの内部の容積を大きくして、樹脂漏れの堰き止め効果を高める観点にだけ着目しているからである。これに対し、本実施の形態で設けられる溝ＤＩＴ１（溝ＤＩＴ２）は、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳを除去することを前提とするため、溝ＤＩＴ１（溝ＤＩＴ２）に対して、樹脂漏れの堰き止め機能だけでなく、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳの除去容易性も考慮している。この結果，本実施の形態では、入り込んだ樹脂ＲＳの除去特性を向上させるため、溝ＤＩＴ１（溝ＤＩＴ２）の深さｄ２が、チップ搭載部ＴＡＢの厚さｔ１の１／２以下となるように構成している。
この本実施の形態における第２特徴点は、以下に示すように、別の表現で表すこともできる。すなわち、例えば、図８に示すように、溝ＤＩＴ１（溝ＤＩＴ２）は、溝ＤＩＴ１（溝ＤＩＴ２）の深さｄ２が、段差部ＤＬの段差ｄ１よりも小さくなるように構成されているということもできる。これにより、本実施の形態によれば、溝ＤＩＴ１（溝ＤＩＴ２）の深さｄ２を浅くすることができる。このことは、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳを除去しやすくなることを意味する。この結果、本実施の形態における第２特徴点によれば、チップ搭載部ＴＡＢの下面を洗浄する洗浄工程によって、確実に、溝ＤＩＴ１（溝ＤＩＴ２）に入り込んだ樹脂ＲＳを除去することができる。
すなわち、段差部ＤＬには、樹脂ＲＳが埋め込まれており、この埋め込まれた樹脂ＲＳを除去することを前提としていない。一方、溝ＤＩＴ１（溝ＤＩＴ２）は、入り込んだ樹脂ＲＳを除去することを前提としている。したがって、段差部ＤＬと溝ＤＩＴ１（溝ＤＩＴ２）とは、樹脂ＲＳを除去するか否かの点で相違することになり、深さが浅いほど樹脂ＲＳを除去しやすくなることから、本実施の形態では、溝ＤＩＴ１（溝ＤＩＴ２）の深さｄ２が、段差部ＤＬの段差ｄ１よりも小さくなるように構成されているのである。
この点に関し、関連技術では、例えば、図３に示すように、溝ＤＩＴの深さは、段差部ＤＬの段差と同程度となっている。これは、関連技術では、溝ＤＩＴの内部に入り込んだ樹脂ＲＳを除去することを前提としないため、できるだけ溝ＤＩＴの内部の容積を大きくして、樹脂漏れの堰き止め効果を高める観点にだけ着目しているからである。一方、本実施の形態では、溝ＤＩＴ１（溝ＤＩＴ２）に入り込んだ樹脂ＲＳを除去することを前提としているため、図８に示すように、埋め込まれた樹脂ＲＳを除去することを前提としていない段差部ＤＬの段差よりも溝ＤＩＴ１（溝ＤＩＴ２）の深さｄ２が小さくなっている。
本実施の形態における第２特徴点のさらなる工夫点としては、例えば、図８に示すように、溝ＤＩＴ１の形状および溝ＤＩＴ２の形状をＶ字形状としている点にある。これにより、本実施の形態によれば、溝ＤＩＴ１（溝ＤＩＴ２）に入り込んだ樹脂ＲＳの除去容易性を向上することができる。なぜなら、図３に示す関連技術における半円形状の溝ＤＩＴと比較すると、本実施の形態におけるＶ字形状の溝ＤＩＴ１（溝ＤＩＴ２）によれば、半円形状の溝ＤＩＴと同じ深さと幅であっても容積が小さくなることから、溝ＤＩＴ１（溝ＤＩＴ２）に入り込んだ樹脂ＲＳの除去容易性が向上すると考えられるからである。
なお、例えば、Ｖ字形状の溝ＤＩＴ１（溝ＤＩＴ２）を形成するには、プレス法を使用することができる。以上のことから、本実施の形態における第２特徴点は、具体的に、溝ＤＩＴ１（溝ＤＩＴ２）の深さｄ２を浅くする第１工夫点と、Ｖ字形状にして容積を小さくする第２工夫点とを有している。そして、この第１工夫点と第２工夫点との相乗効果によって、本実施の形態によれば、溝ＤＩＴ１（溝ＤＩＴ２）に入り込んだ樹脂ＲＳの除去特性を大幅に向上できるのである。
次に、本実施の形態における第３特徴点は、例えば、図７および図８に示すように、チップ搭載部ＴＡＢの下面に複数の溝（例えば、溝ＤＩＴ１および溝ＤＩＴ２）を設ける点にある。これは、本実施の形態における溝ＤＩＴ１が、溝ＤＩＴ１の内部に入り込んだ樹脂ＲＳを除去することを前提として、溝ＤＩＴ１に対して、樹脂漏れの堰き止め機能だけでなく、溝ＤＩＴ１の内部に入り込んだ樹脂ＲＳの除去容易性を考慮しているからこそ有用な構成である。すなわち、本実施の形態では、溝ＤＩＴ１の内部に入り込んだ樹脂ＲＳの除去容易性を考慮しており、この樹脂ＲＳの除去容易性の向上の観点から、上述した第２特徴点が想到されている。そして、この本実施の形態における第２特徴点によれば、溝ＤＩＴ１の深さｄ２を浅くする第１工夫点と、Ｖ字形状にして容積を小さくする第２工夫点とによって、溝ＤＩＴ１に入り込んだ樹脂ＲＳの除去容易性を向上することができる。一方、溝ＤＩＴ１に入り込んだ樹脂ＲＳの除去容易性を向上できるということは、裏を返せば、溝ＤＩＴ１での堰き止め機能が低下することを意味するとも言える。したがって、本実施の形態では、溝ＤＩＴ１に入り込んだ樹脂ＲＳの除去容易性を向上する構成の副作用として顕在化する堰き止め機能の低下を抑制するため、チップ搭載部ＴＡＢの下面に複数の溝（例えば、溝ＤＩＴ１および溝ＤＩＴ２）を設けている（第３特徴点）。これにより、例えば、図１８に示すように、溝ＤＩＴ１で堰き止められなかった樹脂ＲＳを溝ＤＩＴ１の内側に設けられた溝ＤＩＴ２で堰き止めることが可能となる。つまり、本実施の形態における第３特徴点によれば、堰き止め機能の低下という第２特徴点の副作用を抑制して、堰き止め機能を充分に発揮させることができるのである。
このように、本実施の形態によれば、上述した第２特徴点と第３特徴点とを組み合わせることにより、チップ搭載部ＴＡＢの下面での樹脂漏れの堰き止め機能の向上と、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳの除去容易性の向上とを高次元で両立することができるのである。
本実施の形態における第３特徴点は、チップ搭載部ＴＡＢの下面を洗浄して、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳを除去するという第１特徴点を前提としているからこそ有用な構成となる。以下に、この点について説明する。
例えば、図３に示す関連技術では、溝ＤＩＴに埋め込まれた樹脂ＲＳは除去することを想定していない。したがって、関連技術では、チップ搭載部ＴＡＢの下面に互い離間して配置される複数の溝ＤＩＴを採用することは困難となる。なぜなら、関連技術において、チップ搭載部ＴＡＢの下面に複数の溝ＤＩＴを設けると、内側の溝ＤＩＴまでの領域に樹脂ＲＳが残存することになるからである。つまり、関連技術で、チップ搭載部ＴＡＢの下面に複数の溝ＤＩＴを設けて、樹脂漏れの堰き止め機能の向上を図る場合、チップ搭載部ＴＡＢの下面に漏れ出た樹脂ＲＳがそのまま残存することから、樹脂ＲＳが残存する領域が大きくなる。このことは、半導体装置と実装基板との接続信頼性の低下を招くとともに、半導体装置の放熱特性の低下も招くことを意味する。したがって、関連技術では、チップ搭載部ＴＡＢの下面に複数の溝ＤＩＴを設けることは、半導体装置と実装基板との接続信頼性の向上と半導体装置の放熱特性の向上を図る観点から採用することが困難な構成となるのである。すなわち、溝ＤＩＴに埋め込まれた樹脂ＲＳは除去することを想定していない関連技術では、チップ搭載部ＴＡＢの下面に複数の溝ＤＩＴを設けて、樹脂漏れの堰き止め機能の向上を図る構成よりも、単一の溝ＤＩＴを設け、できるだけ単一の溝ＤＩＴの内部の容積を大きくして、樹脂漏れの堰き止め効果を高める構成が有用なのである。
これに対し、本実施の形態では、チップ搭載部ＴＡＢの下面を洗浄して、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳを除去することを前提としている。この場合、複数の溝ＤＩＴ１および溝ＤＩＴ２を設ける構成は、溝ＤＩＴ１および溝ＤＩＴ２のそれぞれに入り込んだ樹脂ＲＳが除去されることから、関連技術と異なり、半導体装置と実装基板との接続信頼性の低下や半導体装置の放熱特性の低下も招くこともなく、樹脂漏れの堰き止め機能の向上を図ることできる構成となる。一方、本実施の形態では、単一の溝を設け、できるだけ単一の溝の内部の容積を大きくして、樹脂漏れの堰き止め効果を高める構成は、入り込んだ樹脂ＲＳの除去容易性を著しく低下させることになることから、本実施の形態で採用することが困難な構成となるのである。ここで、本実施の形態では、チップ搭載部ＴＡＢの下面を洗浄して、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳを除去することを前提としている。このことから、本実施の形態では、チップ搭載部ＴＡＢの下面に単一の溝ＤＩＴを設け、できるだけ単一の溝ＤＩＴの内部の容積を大きくして、樹脂漏れの堰き止め効果を高める構成よりも、チップ搭載部ＴＡＢの下面に複数の溝（溝ＤＩＴ１と溝ＤＩＴ２）を設けて、樹脂漏れの堰き止め機能の向上を図る構成の方が有用なのである。
このように、本実施の形態と関連技術とは、方向性（観点）が相違している。このため、チップ搭載部ＴＡＢの下面に互いに離間して複数の溝（溝ＤＩＴ１と溝ＤＩＴ２）を設けるという本実施の形態における第３特徴点は、チップ搭載部ＴＡＢの下面を洗浄して、溝ＤＩＴ１（溝ＤＩＴ２）の内部に入り込んだ樹脂ＲＳを除去するという第１特徴点を前提としているからこそ有用な技術的意義を有する構成となるのである。
続いて、本実施の形態における第４特徴点は、なるべくチップ搭載部ＴＡＢの下面の外周部で樹脂ＲＳの入り込みを抑制する工夫を施している点にある。なぜなら、なるべくチップ搭載部ＴＡＢの下面の外周部で樹脂ＲＳの入り込みを抑制することができれば、チップ搭載部ＴＡＢの下面のうち、樹脂ＲＳが入り込む面積を小さくできる結果、下面に入り込んだ樹脂ＲＳの除去容易性を向上することができるからである。
本実施の形態における第４特徴点の具体的な第１工夫点は、例えば、図８に示すように、断面視において、段差部ＤＬの段差位置と溝ＤＩＴ１の中心位置との距離Ｌ１は、溝ＤＩＴ１の中心位置と溝ＤＩＴ２の中心位置との距離Ｌ２よりも小さくなっている点にある。これにより、外側に配置される溝ＤＩＴ１の配置位置をチップ搭載部ＴＡＢの外周部に近づけることができる。すなわち、外側に配置される溝ＤＩＴ１の配置位置がチップ搭載部ＴＡＢの外周部に近いほど、チップ搭載部ＴＡＢの下面に入り込む樹脂ＲＳの面積を低減することができるのである。これにより、本実施の形態における第４特徴点によれば、チップ搭載部ＴＡＢの下面に入り込んだ樹脂ＲＳの除去容易性を向上することができる。
次に、本実施の形態における第４特徴点のさらなる具体的な第２工夫点は、例えば、図７に示すように、チップ搭載部ＴＡＢの下面の外周部に沿って延在して配置されている溝ＤＩＴ１（溝ＤＩＴ２）が、チップ搭載部ＴＡＢの角部近傍にテーパ形状を有している点にある。言い換えれば、チップ搭載部ＴＡＢは、第１方向に延在する第１辺と、第１辺と交差する第２辺と、第１辺と第２辺との交差点である角部とを有する。そして、溝ＤＩＴ１（溝ＤＩＴ２）は、第１辺と並行する第１部分と、第２辺と並行する第２部分と、第１部分と前記第２部分とを接続する第３部分とを有する。ここで、溝ＤＩＴ１（溝ＤＩＴ２）の第３部分と角部との間の距離は、溝ＤＩＴ１（溝ＤＩＴ２）の第１部分と第１辺との間の距離よりも長く、かつ、溝ＤＩＴ１（溝ＤＩＴ２）の第２部分と第２辺との間の距離よりも長くなっている。特に、第３部分と第１部分とのなす角は、鈍角であり、第３部分と第２部分とのなす角も、鈍角である。
これにより、本実施の形態における第４特徴点のさらなる具体的な第２工夫点によれば、溝ＤＩＴ１（溝ＤＩＴ２）をチップ搭載部ＴＡＢの外周部近傍にできるだけ近づけて配置することができる。なぜなら、設計レイアウト制約によって、チップ搭載部ＴＡＢの角部から溝ＤＩＴ１（溝ＤＩＴ２）を一定距離だけ離さなければならないが、テーパ形状を有することにより、角部とテーパ形状との距離を確保しながら、テーパ形状を有さない場合に比べて、溝ＤＩＴ１（溝ＤＩＴ２）をチップ搭載部ＴＡＢの外周部近傍にできるだけ近づけて配置することが可能となるからである。この結果、本実施の形態によれば、チップ搭載部ＴＡＢの下面に入り込む樹脂ＲＳの面積を低減することができ、これによって、チップ搭載部ＴＡＢの下面に入り込んだ樹脂ＲＳの除去容易性を向上することができる。
以上のことから、本実施の形態における第４特徴点によれば、上述した第１工夫点と第２工夫点との相乗効果によって、溝ＤＩＴ１（溝ＤＩＴ２）をチップ搭載部ＴＡＢの外周部近傍にできるだけ近づけて配置することができる。この結果、チップ搭載部ＴＡＢの下面に入り込む樹脂ＲＳの量を低減することができ、これによって、チップ搭載部ＴＡＢの下面に入り込んだ樹脂ＲＳの除去容易性を大幅に向上することができる。
次に、本実施の形態における第５特徴点は、例えば、図８に示すように、段差部ＤＬの段差ｄ１が、チップ搭載部ＴＡＢの厚さｔ１の１／２以下になっている点にある。ここで、チップ搭載部ＴＡＢの下面への樹脂ＲＳの入り込みを効果的に抑制する観点からは、段差部ＤＬの段差は大きい方が望ましいと考えることができる。この点からは、例えば、図３に示す関連技術のように、段差部ＤＬの段差をチップ搭載部ＴＡＢの厚さの１／２よりも大きくすることが望ましいと考えることができるが、本実施の形態では、段差部ＤＬの段差ｄ１をチップ搭載部ＴＡＢの厚さｔ１の１／２以下としている。
これは、以下に示す理由による。すなわち、段差部ＤＬは、例えば、プレス法によって形成されるが、段差部ＤＬの段差が大きくなるほど、潰し量が大きくなる結果、チップ搭載部ＴＡＢの上面の平坦性が低下するのである。そして、チップ搭載部ＴＡＢの上面の平坦性が低下すると、チップ搭載部ＴＡＢの上面に搭載される半導体チップＣＨＰのマウント性が低下することになる。そこで、本実施の形態では、段差部ＤＬの段差ｄ１をチップ搭載部ＴＡＢの厚さｔ１の１／２以下としている。この場合、プレス法で段差部ＤＬを形成する際の潰し量を低減することができるため、チップ搭載部ＴＡＢの上面の平坦性の低下を抑制することができる。このことから、本実施の形態における第５特徴点によれば、チップ搭載部ＴＡＢの上面に搭載される半導体チップＣＨＰのマウント性の低下を抑制できることになる。
そして、本実施の形態における第５特徴点によれば、単独の段差部ＤＬによるチップ搭載部ＴＡＢの下面への樹脂ＲＳの入り込みを抑制する効果は低減することになる。しかし、本実施の形態によれば、段差部ＤＬの内側に溝ＤＩＴ１が設けられ、かつ、溝ＤＩＰＴ１の内側に溝ＤＩＴ２が設けられていることを考慮すると、段差部ＤＬと溝ＤＩＴ１と溝ＤＩＴ２との組み合わせにより、チップ搭載部ＴＡＢの下面への樹脂ＲＳの入り込みは、充分に抑制されることになる。つまり、段差部ＤＬと溝ＤＩＴ１と溝ＤＩＴ２との組み合わせにより、チップ搭載部ＴＡＢの下面への樹脂ＲＳの入り込みは最小限に抑えられることになることから、さらに、チップ搭載部ＴＡＢの上面の平坦性を向上する観点からは、本実施の形態における第５特徴点を採用することが有用なのである。
＜変形例１＞
図２３（ａ）は、本変形例１におけるチップ搭載部ＴＡＢの一部を拡大して示す図である。図２３（ａ）に示すように、本変形例１におけるチップ搭載部ＴＡＢの下面には、外端部に段差部ＤＬが設けられており、この段差部ＤＬの内側に離間して溝ＤＩＴ１が形成され、かつ、この溝ＤＩＴ１の内側に離間して溝ＤＩＴ２が形成されている。
ここで、本変形例１では、溝ＤＩＴ１の深さと溝ＤＩＴ２の深さとが異なっている。具体的には、溝ＤＩＴ１の深さは、溝ＤＩＴ２の深さよりも深くなっている。言い換えれば、溝ＤＩＴ２の深さは、溝ＤＩＴ１の深さよりも浅くなっている。さらに、詳細には、図２３（ａ）に示すように、段差部ＤＬの段差ｄ１と、溝ＤＩＴ１の深さｄ２ａと、溝ＤＩＴ２の深さｄ２ｂとの間には、ｄ１＞ｄ２ａ＞ｄ２ｂの関係が成立している。
これは、以下に示す理由による。すなわち、段差部ＤＬには、樹脂が埋め込まれ、段差部ＤＬに埋め込まれた樹脂は除去することを前提としていない。一方、溝ＤＩＴ１（溝ＤＩＴ２）は、入り込んだ樹脂を除去することを前提としている。したがって、段差部ＤＬと溝ＤＩＴ１（溝ＤＩＴ２）とは、樹脂を除去するか否かの点で相違することになり、深さが浅いほど樹脂を除去しやすくなることから、本変形例１でも、溝ＤＩＴ１の深さｄ２ａおよび溝ＤＩＴ２の深さｄ２ｂが、段差部ＤＬの段差ｄ１よりも小さくなっている。
さらに、本変形例１では、以下の点も考慮している。例えば、図１８に示すように、チップ搭載部ＴＡＢの下面に形成されている溝ＤＩＴ１および溝ＤＩＴ２にも樹脂ＲＳが入り込んだ場合、溝ＤＩＴ１に入り込んだ樹脂ＲＳの量は、溝ＤＩＴ２に入り込んだ樹脂ＲＳの量よりも多くなっている。つまり、まず、外側に形成されている溝ＤＩＴ１によって、樹脂ＲＳの入り込みが抑制されるが、この溝ＤＩＴ１で堰き止められなかった樹脂ＲＳが、内側に形成されている溝ＤＩＴ２で堰き止められる。このことから、図１８に示すように、溝ＤＩＴ１に入り込んだ樹脂ＲＳの量は、溝ＤＩＴ２に入り込んだ樹脂ＲＳの量よりも多くなる。このことから、本変形例１では、溝ＤＩＴ１の深さｄ２ａを溝ＤＩＴ２の深さｄ２ｂよりも深くしているのである。これにより、本変形例１によれば、外側に配置されている溝ＤＩＴ１において、段差部ＤＬの段差ｄ１よりも深さｄ２ａが小さいことから除去容易性を確保することができる一方、溝ＤＩＴ２の深さｄ２ｂよりも溝ＤＩＴ１の深さｄ２ａを深くすることにより、堰き止め機能を充分に確保している。言い換えれば、本変形例１によれば、内側に配置されている溝ＤＩＴ２は、溝ＤＩＴ１よりも樹脂の堰き止め効果は要求されないことから、溝ＤＩＴ２の深さｄ２ｂを溝ＤＩＴ１の深さｄ２ａよりも浅くして、樹脂の除去容易性を高めているということもできる。
＜変形例２＞
図２３（ｂ）は、本変形例２におけるチップ搭載部ＴＡＢの一部を拡大して示す図である。図２３（ｂ）に示すように、本変形例２におけるチップ搭載部ＴＡＢの下面には、外端部に段差部ＤＬが設けられており、この段差部ＤＬの内側に離間して溝ＤＩＴ１が形成され、かつ、この溝ＤＩＴ１の内側に離間して溝ＤＩＴ２が形成されている。
ここで、本変形例２では、溝ＤＩＴ１の形状および溝ＤＩＴ２の形状が半円形状をしている。つまり、実施の形態では、例えば、図８に示すように、溝ＤＩＴ１の形状および溝ＤＩＴ２の形状をＶ字形状から形成する例について説明したが、これに限らず、図２３（ｂ）に示す本変形例２のように、溝ＤＩＴ１の形状および溝ＤＩＴ２の形状を半円形状としてもよい。この場合、例えば、溝ＤＩＴ１および溝ＤＩＴ２は、エッチング加工により形成することができるため、プレス法のように潰し量が発生しないため、チップ搭載部ＴＡＢの上面の平坦性を確保しやすくなる利点を得ることができる。
＜変形例３＞
実施の形態では、半導体装置ＰＫＧ１のパッケージ形態として、ＱＦＰを例に挙げて説明したが、実施の形態における技術的思想は、これに限らず、例えば、パッケージ形態がＱＦＮ（Quad Flat Non-Leaded Package）の半導体装置にも適用することができる。
（個片モールドタイプ）
図２４（ａ）は、本変形例３における半導体装置ＰＫＧ２を上面側から見た外観図であり、図２４（ｂ）は、本変形例３における半導体装置ＰＫＧ２を下面側から見た外観図である。図２４（ｂ）に示すように、封止体ＭＲの下面の外周部には、複数のリードＬＤが配置されており、封止体ＭＲの下面の中央部においては、封止体ＭＲからチップ搭載部ＴＡＢの下面が露出している。そして、露出しているチップ搭載部ＴＡＢの下面には、溝ＤＩＴ１および溝ＤＩＴ２が形成されている。
図２５は、本変形例３における半導体装置ＰＫＧ２を示す断面図である。図２５に示すように、本変形例３における半導体装置ＰＫＧ２においても、封止体ＭＲから露出しているチップ搭載部ＴＡＢの下面に溝ＤＩＴ１と溝ＤＩＴ２とが形成されていることがわかる。このようにして、本変形例３における半導体装置ＰＫＧ２でも、実施の形態における技術的思想を具現化することができる。
（一括モールドタイプ）
図２６（ａ）は、本変形例３における半導体装置ＰＫＧ３を上面側から見た外観図であり、図２６（ｂ）は、本変形例３における半導体装置ＰＫＧ３を下面側から見た外観図である。図２６（ｂ）に示すように、封止体ＭＲの下面の外周部には、複数のリードＬＤが配置されており、封止体ＭＲの下面の中央部においては、封止体ＭＲからチップ搭載部ＴＡＢの下面が露出している。そして、露出しているチップ搭載部ＴＡＢの下面には、溝ＤＩＴ１および溝ＤＩＴ２が形成されている。
図２７は、本変形例３における半導体装置ＰＫＧ３を示す断面図である。図２７に示すように、本変形例３における半導体装置ＰＫＧ３においても、封止体ＭＲから露出しているチップ搭載部ＴＡＢの下面に溝ＤＩＴ１と溝ＤＩＴ２とが形成されていることがわかる。このようにして、本変形例３における半導体装置ＰＫＧ３でも、実施の形態における技術的思想を具現化することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
前記実施の形態は、以下の形態を含む。
（付記１）
下面に第１溝が形成されたチップ搭載部と、
前記チップ搭載部の上面に搭載された半導体チップと、
導電性部材を介して、前記半導体チップのパッドと電気的に接続されたリードと、
前記半導体チップを封止する封止体と、
を備え、
前記チップ搭載部の前記下面は、前記封止体から露出し、
前記第１溝内を含む前記下面には、めっき膜が形成されている、半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記第１溝内には、前記封止体を構成する樹脂が形成されていない、半導体装置。
（付記３）
付記１に記載の半導体装置において、
前記第１溝は、前記チップ搭載部の外周部に沿って形成されている、半導体装置。
（付記４）
付記１に記載の半導体装置において、
前記第１溝の深さは、前記チップ搭載部の厚さの１／２以下である、半導体装置。
（付記５）
付記１に記載の半導体装置において、
前記第１溝の断面形状は、Ｖ字形状である、半導体装置。
（付記６）
付記１に記載の半導体装置において、
前記チップ搭載部の前記下面には、さらに、前記第１溝と離間して第２溝が形成されている、半導体装置。
（付記７）
付記６に記載の半導体装置において、
前記第２溝は、前記第１溝よりも前記チップ搭載部の内側に形成されている、半導体装置。
（付記８）
付記６に記載の半導体装置において、
前記第１溝の深さ、および、前記第２溝の深さは、ともに、前記チップ搭載部の厚さの１／２以下である、半導体装置。
（付記９）
付記７に記載の半導体装置において、
前記第１溝の深さは、前記第２溝の深さよりも深い、半導体装置。
（付記１０）
付記６に記載の半導体装置において、
前記第２溝の内壁にも、前記めっき膜が形成されている、半導体装置。
（付記１１）
付記６に記載の半導体装置において、
前記第２溝内には、前記封止体を構成する樹脂が形成されていない、半導体装置。
（付記１２）
付記１に記載の半導体装置において、
前記チップ搭載部の下面の外端部には、前記第１溝と離間する段差部が形成されている、半導体装置。
（付記１３）
付記１２に記載の半導体装置において、
前記第１溝は、前記段差部よりも内側に形成されている、半導体装置。
（付記１４）
付記１２に記載の半導体装置において、
前記第１溝の深さは、前記段差部の段差よりも浅い、半導体装置。
（付記１５）
付記１２に記載の半導体装置において、
前記チップ搭載部の前記下面には、前記第１溝よりも内側に第２溝が形成され、
断面視において、前記段差部の段差位置と前記第１溝の中心位置との距離は、前記第１溝の中心位置と前記第２溝の中心位置との距離よりも小さい、半導体装置。
（付記１６）
付記１２に記載の半導体装置において、
前記段差部の内部には、前記封止体を構成する樹脂が形成されている、半導体装置。
（付記１７）
付記１に記載の半導体装置において、
前記チップ搭載部は、
第１方向に延在する第１辺と、
前記第１辺と交差する第２辺と、
前記第１辺と前記第２辺との交差点である角部と、
を有し、
前記第１溝は、
前記第１辺と並行する第１部分と、
前記第２辺と並行する第２部分と、
前記第１部分と前記第２部分とを接続する第３部分と、
を有し、
前記第１溝の前記第３部分と前記角部との間の距離は、前記第１溝の前記第１部分と前記第１辺との間の距離よりも長く、かつ、前記第１溝の前記第２部分と前記第２辺との間の距離よりも長い、半導体装置。
（付記１８）
付記１７に記載の半導体装置において、
前記第３部分と前記第１部分とのなす角は、鈍角であり、
前記第３部分と前記第２部分とのなす角は、鈍角である、半導体装置。
ＣＨＰ 半導体チップ
ＤＩＴ１ 溝
ＤＩＴ２ 溝
ＤＬ 段差部
ＬＤ リード
ＬＦ リードフレーム
ＭＲ 封止体
ＰＦ めっき膜
ＲＳ 樹脂
ＴＡＢ チップ搭載部
Ｗ ワイヤ

Claims (15)

  1. （ａ）下面に第１溝が形成されたチップ搭載部と、リードとを有するリードフレームを用意する工程、
    （ｂ）半導体チップを前記チップ搭載部の上面に搭載する工程、
    （ｃ）前記半導体チップに形成されているパッドと前記リードとを導電性部材を介して電気的に接続する工程、
    （ｄ）前記リードの一部および前記チップ搭載部の前記下面を露出しながら、前記半導体チップを樹脂で封止する工程、
    （ｅ）前記（ｄ）工程の後、前記チップ搭載部の前記下面を洗浄する工程、
    （ｆ）前記（ｅ）工程の後、前記チップ搭載部の前記下面にめっき膜を形成する工程、
    を備え、
    前記（ｄ）工程によって、前記チップ搭載部の前記下面に形成されている前記第１溝にも前記樹脂が入り込んだ場合、前記（ｅ）工程によって、前記第１溝に埋め込まれた前記樹脂は除去され、前記（ｆ）工程では、前記第１溝の内壁にも前記めっき膜が形成される、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１溝は、前記チップ搭載部の外周部に沿って形成されている、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記第１溝の深さは、前記チップ搭載部の厚さの１／２以下である、半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記第１溝は、プレス法によって形成されている、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記第１溝の断面形状は、Ｖ字形状である、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記チップ搭載部の前記下面には、さらに、前記第１溝と離間して第２溝が形成されている、半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記第２溝も、前記チップ搭載部の外周部に沿って形成されている、半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記第２溝は、前記第１溝よりも前記チップ搭載部の内側に形成されている、半導体装置の製造方法。
  9. 請求項６に記載の半導体装置の製造方法において、
    前記第１溝の深さ、および、前記第２溝の深さは、ともに、前記チップ搭載部の厚さの１／２以下である、半導体装置の製造方法。
  10. 請求項８に記載の半導体装置の製造方法において、
    前記第１溝の深さは、前記第２溝の深さよりも深い、半導体装置の製造方法。
  11. 請求項８に記載の半導体装置の製造方法において、
    前記（ｄ）工程によって、前記チップ搭載部の前記下面に形成されている前記第１溝および前記第２溝にも前記樹脂が入り込んだ場合、前記第１溝に入り込んだ前記樹脂の量は、前記第２溝に入り込んだ前記樹脂の量よりも多い、半導体装置の製造方法。
  12. 請求項１に記載の半導体装置の製造方法において、
    前記チップ搭載部の下面の外端部には、前記第１溝と離間する段差部が形成されている、半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法において、
    前記第１溝は、前記段差部よりも内側に形成されている、半導体装置の製造方法。
  14. 請求項１２に記載の半導体装置の製造方法において、
    前記第１溝の深さは、前記段差部の段差よりも浅い、半導体装置の製造方法。
  15. 請求項１２に記載の半導体装置の製造方法において、
    前記チップ搭載部の前記下面には、前記第１溝よりも内側に第２溝が形成され、
    断面視において、前記段差部の段差位置と前記第１溝の中心位置との距離は、前記第１溝の中心位置と前記第２溝の中心位置との距離よりも小さい、半導体装置の製造方法。
JP2017524336A 2015-06-24 2015-06-24 半導体装置の製造方法 Active JP6337207B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/068179 WO2016207999A1 (ja) 2015-06-24 2015-06-24 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018089423A Division JP2018117166A (ja) 2018-05-07 2018-05-07 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016207999A1 JPWO2016207999A1 (ja) 2017-11-24
JP6337207B2 true JP6337207B2 (ja) 2018-06-06

Family

ID=57585216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017524336A Active JP6337207B2 (ja) 2015-06-24 2015-06-24 半導体装置の製造方法

Country Status (7)

Country Link
US (2) US9972508B2 (ja)
EP (1) EP3316294A4 (ja)
JP (1) JP6337207B2 (ja)
KR (1) KR102457011B1 (ja)
CN (1) CN107431060B (ja)
TW (1) TWI703694B (ja)
WO (1) WO2016207999A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568678B (zh) * 2019-09-26 2021-01-01 深圳市华星光电技术有限公司 显示面板
US11830778B2 (en) * 2020-11-12 2023-11-28 International Business Machines Corporation Back-side wafer modification

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3606078B2 (ja) * 1998-12-24 2005-01-05 松下電器産業株式会社 半導体装置およびその製造方法
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP2008147370A (ja) * 2006-12-08 2008-06-26 Nec Electronics Corp 半導体装置及びその製造方法
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
JP2011091145A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5706128B2 (ja) 2010-10-25 2015-04-22 株式会社三井ハイテック 半導体装置の樹脂バリ除去方法
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2013258348A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置の製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR20150056531A (ko) * 2012-09-24 2015-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP6129645B2 (ja) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2016207999A1 (ja) 2017-11-24
KR20180020121A (ko) 2018-02-27
CN107431060B (zh) 2021-01-05
CN107431060A (zh) 2017-12-01
EP3316294A4 (en) 2019-02-20
TWI703694B (zh) 2020-09-01
KR102457011B1 (ko) 2022-10-21
EP3316294A1 (en) 2018-05-02
US9972508B2 (en) 2018-05-15
US20180033649A1 (en) 2018-02-01
TW201724429A (zh) 2017-07-01
WO2016207999A1 (ja) 2016-12-29
US20190228987A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2023053144A (ja) 半導体装置
JP5876669B2 (ja) 半導体装置
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP4860939B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
JP6961337B2 (ja) 半導体装置
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
JP2015072947A (ja) 半導体装置及びその製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US9972561B2 (en) QFN package with grooved leads
JP6337207B2 (ja) 半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP2004363365A (ja) 半導体装置及びその製造方法
CN108231704B (zh) 半导体模块
JP2004247613A (ja) 半導体装置およびその製造方法
JP2018117166A (ja) 半導体装置
KR20210000777U (ko) 반도체 패키지
CN216980551U (zh) 一种封装基材、封装结构
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
JP2006229263A (ja) 半導体装置
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6337207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150