JP2008147370A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008147370A JP2008147370A JP2006332061A JP2006332061A JP2008147370A JP 2008147370 A JP2008147370 A JP 2008147370A JP 2006332061 A JP2006332061 A JP 2006332061A JP 2006332061 A JP2006332061 A JP 2006332061A JP 2008147370 A JP2008147370 A JP 2008147370A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- island
- intentional
- resin burr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】樹脂バリの除去検査を容易かつ迅速に実施可能な半導体装置及びその製造方法を提供すること。
【解決手段】半導体装置1の製造方法において、封止樹脂4から露出する露出面2aに少なくとも1つの凹部2bを有するアイランドを使用する。樹脂封止工程において、凹部2bに意図的に樹脂バリを作製する。この意図的に作製した樹脂バリを使用して、樹脂バリの除去の検査又は半導体装置1の外面にデータを記録する。樹脂バリの除去を検査する工程においては、この樹脂バリの有無によって、露出面2aに生成した樹脂バリが除去されたかどうかを検査する。また、半導体装置1の外面にデータを記録する工程においては、この樹脂バリの有無によって二進数方式でデータを記録する。
【選択図】図1
【解決手段】半導体装置1の製造方法において、封止樹脂4から露出する露出面2aに少なくとも1つの凹部2bを有するアイランドを使用する。樹脂封止工程において、凹部2bに意図的に樹脂バリを作製する。この意図的に作製した樹脂バリを使用して、樹脂バリの除去の検査又は半導体装置1の外面にデータを記録する。樹脂バリの除去を検査する工程においては、この樹脂バリの有無によって、露出面2aに生成した樹脂バリが除去されたかどうかを検査する。また、半導体装置1の外面にデータを記録する工程においては、この樹脂バリの有無によって二進数方式でデータを記録する。
【選択図】図1
Description
本発明は、樹脂封止型半導体装置及びその製造方法に関し、詳細には、封止樹脂からアイランドないしヒートシンクを露出させる樹脂封止型半導体装置及びその製造方法に関する。
一般的な樹脂封止型半導体装置の概略斜視図を図15に示す。図15に示す半導体装置11においては、配線基板との電気的接続のため又は放熱性を高めるために、封止樹脂14からアイランド12(ないしヒートシンク)の一部(露出面12a)を露出させている。このような構成の樹脂封止型半導体装置は、例えば特許文献1及び特許文献2に開示されている。
半導体装置11は、アイランド12に搭載した半導体素子(不図示)を金型成型により封止樹脂14で樹脂封止することによって製造される。このとき、図15に示すような、アイランド12の一部を露出させる半導体装置11を樹脂封止する場合、アイランド12と金型との間に間隙が存在すると、封止樹脂14がその間隙に流入し、図16に示すような非意図的な樹脂バリ14a(斜線部分)が形成されてしまう。
アイランド12の露出面12aに形成された樹脂バリ14aは、外観を損なうため半導体装置11の商品価値を低下させる。この他にも、アイランド12の露出面12aがヒートシンクの放熱面として機能する場合には、樹脂バリ14aは、配線基板との密着性を妨げ、放熱性を低下させる。さらに、アイランド12の露出面12aと配線基板とはんだにより直接的に接合する場合には、樹脂バリ14aは、アイランド12の露出面12aと配線基板との接着性も妨げる。そのため、樹脂バリ14aは、樹脂封止後に除去される。
通常、すべての半導体装置の樹脂バリを完全に除去することは困難であり、樹脂バリが残存する半導体装置が生ずることがある。そのため、樹脂バリ14aを除去した後に、樹脂バリが適切に除去されたかどうかを目視又は自動外観検査装置によって検査する必要がある。樹脂バリが残存している場合には、その半導体装置は、不良品として廃棄されるか、又は再度樹脂バリ除去工程にまわされる。
そして、製品として出荷する前には、電気的特性検査において種々の測定を行い、半導体装置の品質が検査され、良品と不良品とが選別される。このとき、良品と不良品とは、例えば、収納先を振り分けることによって区別される。
樹脂バリ残存の有無を検査する際には、アイランドの露出面における樹脂バリ生成箇所は不明であるので、アイランドの露出面全体を検査しなければならない。そのため、目視検査によっても自動外観検査によっても、樹脂バリ除去検査には多くの工数及び時間を要していた。
露出面の樹脂バリの生成を防止する方法として、特許文献1には、アイランドの外周側面に金型の突起部を隣接させて溝部を形成することにより、樹脂バリを溝部内に発生させてアイランドの露出面に樹脂バリが形成することを防ぐ方法が開示されている。また、特許文献2には、アイランドの露出面の比表面積を所定値以下にすることにより、封止樹脂とアイランドとの密着強度を低下させて、樹脂バリの生成を防止する方法が開示されている。
しかしながら、特許文献1及び特許文献2に記載の方法においても、金型の摩耗、アイランドに対する金型の平行度、リードフレームの厚さのばらつき等の要因によって、樹脂バリを完全になくすことは困難であり、樹脂バリ除去の目視検査又は自動外観検査が必要とされる。そのため、樹脂バリ除去検査を容易かつ迅速に実施可能であることが望まれている。
また、電気的特性検査においては、検査結果が合格となった良品群に不良品が混入してしまった場合、半導体装置自体の外観からでは良品と不良品とを識別することができないので、また改めて電気的特性検査を実施する必要が生ずる。そのため、半導体装置の外面にデータ、例えば検査結果、を容易に記録可能であることが望まれている。
本発明の第1視点によれば、アイランドに搭載された半導体素子を、アイランドの一部が露出するように封止樹脂で封止した樹脂封止型半導体装置であって、アイランドは、封止樹脂から露出する露出面に、少なくとも1つの凹部を有し、凹部は、樹脂封止時に封止樹脂が流入するように構成されている半導体装置を提供する。
本発明の第2視点によれば、リードフレームのアイランドに半導体素子を搭載する搭載工程と、半導体素子とリードフレームのリードとを電気的に接続する電気的接続工程と、アイランドの一部が露出するように、半導体素子を樹脂封止する樹脂封止工程と、を含む樹脂封止型半導体装置の製造方法であって、樹脂封止工程において、アイランドの所定の位置に意図的に意図的樹脂バリを作製する半導体装置の製造方法を提供する。
なお、本発明において、「アイランド」には、電気的接続のためにその一部を露出するもののみならず、放熱のためにその一部を露出するものも含まれる。すなわち、本発明における「アイランド」には、それ自体がヒートシンクとして機能するものも包含される。また、本発明の「アイランド」には、アイランド部分とヒートシンク部分とは別部品であっても、両者が一体的に構成されて樹脂封止されるものも含まれることとする。
本発明において、「意図的樹脂バリ」とは、アイランドの露出面の任意の位置に意図的に作製した樹脂バリのことをいう。また、「非意図的樹脂バリ」とは、樹脂封止時に自然に形成されてしまう樹脂バリのことをいう。
本発明においては、アイランドの露出面の所定の位置に樹脂バリを意図的に作製し、この意図的樹脂バリを半導体装置の識別に利用している。これにより、半導体装置の検査及び半導体装置外面への検査結果の記録を容易にすることができる。
例えば、非意図的樹脂バリと同時に除去可能な位置に意図的樹脂バリを作製し、意図的樹脂バリを非意図的樹脂バリが除去されたかどうかの基準(指標)とすることができる。このとき、非意図的樹脂バリが除去されたかどうかを確認する検査においては、意図的樹脂バリが形成された所定の位置のみに着目して、意図的樹脂バリの有無を確認すればよいので、非意図的樹脂バリ除去の検査に要する工数を削減できると共に、その時間も短縮することができる。また、樹脂バリは絶縁性であるので、所定の位置におけるアイランドとの電気的導通検査により、意図的樹脂バリの存在有無を確認することができる。これにより、外観検査より短時間で樹脂バリ除去検査を実施することができる。
また、他の例では、意図的樹脂バリを、半導体装置の外面にデータを記録する際の記録要素とすることができる。例えば、電気的特性検査の検査結果や電気的特性の品種の区別を意図的樹脂バリの有無によって記録することにより、通常外観からでは判別できない良品と不良品の区別や特性の区別を外観により判別することができる。また、意図的樹脂バリが作製された所定の位置におけるアイランドとの電気的導通検査によっても、迅速かつ容易に良品と不良品とを判別することができる。さらに、意図的樹脂バリを複数箇所に作製すれば、データを二進数方式でさらに詳細に記録することができる。
本発明の半導体装置について説明する。まず、本発明の第1実施形態に係る半導体装置について説明する。図1に、本発明の第1実施形態に係る半導体装置の概略斜視図を示す。また、図1に示す半導体装置に使用されているアイランドとリードの概略斜視図を図2に示す。半導体装置1は、半導体素子(不図示)を樹脂封止した樹脂封止型半導体装置である。半導体素子は、金属製のアイランド2に搭載され、半導体素子の電極とリード3とがボンディングワイヤ(不図示)により電気的に接続されている。半導体装置1は、アイランド2の一部が封止樹脂4から露出するように封止樹脂4で封止されている。
アイランド2の第1露出面2aは、放熱ないし外部基板との電気的接続のために、外部実装基板に接する電気的接続面ないし放熱面として使用される。アイランド2の第1露出面2aには、少なくとも1つの第1凹部2bが形成されている。第1凹部2bは、樹脂封止時に第1凹部2b内に封止樹脂4が流入するように構成されている。図1及び図2に示す形態においては、アイランド2は、第1露出面2aと交差すると共に封止樹脂4と接しているアイランドの側面2dの第1露出面2a側に第1切欠き部2cを有している。第1切欠き部2cは、第1凹部2bに通じており、第1凹部2bの一部を構成している。図1に示す形態においては、第1凹部2b内に封止樹脂4は形成されておらず、第1凹部2bには第1切欠き部2cを通じて封止樹脂4の一部が露出している。なお、後述するように、第1凹部2b内に形成した意図的樹脂バリを記録要素として使用する場合には、図9及び図12に示すように、少なくとも1つの第1凹部2b内に封止樹脂4が形成されていることもある。
次に、本発明の第2実施形態に係る半導体装置について説明する。図3に、第2実施形態に係る半導体装置の概略斜視図を示す。図1は半導体素子搭載面の裏側(外部実装基板との接触面側)から見た斜視図であったが、図3は半導体素子搭載面側から見た斜視図である。図3に示す第2実施形態に係る半導体装置1は、図1に示す第1実施形態に係る半導体装置1と同様の樹脂封止型半導体装置であるが、凹部が形成されている箇所が第1実施形態に係る半導体装置とは異なっている。第1実施形態においては、外部実装基板と接触する露出面に凹部が形成されていたが、第2実施形態においては、半導体素子搭載面側に凹部が形成されている。なお、図3においては、封止樹脂4で覆われたアイランド2部分を点線で図示している。
第2実施形態においては、アイランド2は、封止樹脂4から露出した第2露出面2eを有する。第2露出面2eは、好ましくは、外部基板に接して電気的接続面ないし放熱面として使用される露出面とは別の面であり、より好ましくは、半導体素子(不図示)が搭載された面2hと同じ側に存在する。アイランド2の第2露出面2eには、少なくとも1つの第2凹部2fが形成されている。第2凹部2fは、樹脂封止時に第2凹部2f内に封止樹脂4が流入するように構成されている。図3に示す形態においては、第2露出面2eは、半導体素子搭載面2hより1段高く形成されており、第2露出面2eと半導体素子搭載面2hを結ぶ面には第2切欠き部2gが形成されている。第2露出面2eと半導体素子搭載面2hを結ぶ面は、第2露出面2eと交差すると共に封止樹脂4と接している。第2切欠き部2gは、第2凹部2fに通じており、第2凹部2fの一部を形成している。図3に示す形態においては、第2凹部2f内に封止樹脂4は形成されておらず、第2切欠き部2gを通じて封止樹脂4の一部が露出している。なお、後述するように、第2凹部2f内に形成した意図的樹脂バリを記録要素として使用する場合には、図8(a)、図9及び図12に示すように、少なくとも1つの第2凹部2f内に封止樹脂4が形成されていることもある。
次に、本発明の第3実施形態に係る半導体装置について説明する。図4に、第3実施形態に係る半導体装置の概略斜視図を示す。図4においては、封止樹脂4で覆われたアイランド2部分及び第2凹部2f部分を点線で図示している。第3実施形態に係る半導体装置は、図3に示す第2実施形態に係る半導体装置と同様の、凹部が半導体素子搭載面側に形成された形態であるが、第2実施形態とは凹部の形態が異なっている。詳細には、図3に示す形態においては、アイランド2は、第2露出面2eと半導体素子搭載面2hとが異なる面となるように形成されているが、第3実施形態に係る半導体装置では、図4に示すように、第2露出面2eと半導体素子面2hとが同一面(連続面)となるように形成されている。この場合、第2凹部2fには図5に示すような第2切欠き部2gは形成されていない。また、図4に示す形態においては、第2凹部2fの一部には封止樹脂4は形成されていないが、第2凹部2fはアイランド2の非露出部分まで延在しており、第2凹部2fの開口の一部は封止樹脂4で被覆されている。なお、後述するように、第2凹部2f内に形成した意図的樹脂バリを記録要素として使用する場合には、図8(a)、図9及び図12に示すように、少なくとも1つの第2凹部2f全体に封止樹脂4が形成されていることもある。
次に、本発明の樹脂封止型半導体装置の製造方法について説明する。本発明においては、アイランドの所定の位置に意図的に樹脂バリを作製し、その意図的樹脂バリを半導体装置の判別(選別)に利用する。以下に本発明の製造方法の各実施形態について説明する。図5に、本発明の樹脂封止型半導体装置の製造方法のフローチャートを示す。
まず、本発明の第4実施形態に係る半導体装置の製造方法について説明する。第4実施形態に係る製造方法においては、意図的樹脂バリを非意図的樹脂バリの除去確認検査の指標として使用する。第4実施形態において製造する樹脂封止型半導体装置は、図1及び図2に示すような、アイランドの凹部が外部基板との接触面に形成されているものでも、図3及び図4に示すような、アイランドの凹部が半導体素子搭載面側に形成されているものでもよいが、好ましくは、除去する非意図的樹脂バリが形成される面と同一面に意図的樹脂バリを形成する。したがって、以下の第4実施形態に係る説明においては、図1及び図2に示すようなアイランドを例にして説明する。
まず、ペレッタイズ工程(S1)において切断分離した半導体素子を、半導体素子搭載工程(S2)においてリードフレームのアイランド2に搭載する。次に、ワイヤボンディング工程(S3)において、半導体素子の電極とリードフレームのリード3とをワイヤボンディングによりに電気的に接続する。
次に、樹脂封止工程(S4)において、リードフレームを金型に配置し、半導体素子等を金型成型により封止樹脂4で樹脂封止する。このとき、アイランド2の第1露出面2aが封止樹脂4で被覆されないように、アイランド2の第1露出面2aは金型と接触させる。図6に、図1及び図2に示すようなアイランド2を使用した半導体装置の樹脂封止工程(S4)後の概略斜視図を示す。図6(a)は、半導体装置1の概略斜視図であり、図6(b)は、アイランド2の第1凹部2b内に形成された第1意図的樹脂バリ4bの概略斜視図である。アイランド2の第1切欠き部2cは、金型内の封止樹脂4で充填される空間に面し、第1凹部2bと該空間とを連通している。そのため、樹脂封止時に第1切欠き部2cを通じて第1凹部2b内に封止樹脂4が導入される。これにより、アイランド2の第1露出面2aに、図6(a)及び図6(b)に示すような第1意図的樹脂バリ4bが形成される。また、アイランド2の第1露出面2aと金型との間に第1凹部2b以外の間隙が存在すると、そこにも封止樹脂4が流入し、非意図的樹脂バリ4aが形成される。したがって、図6(a)に示す半導体装置1の第1露出面2aには、封止樹脂4と連結した状態で、第1露出面2aの周縁に非意図的樹脂バリ4aが形成され、さらに第1凹部2b内に第1意図的樹脂バリ4bが形成されている。第1意図的樹脂バリ4bは、後に説明する樹脂バリ除去検査工程において使用される。
次に、樹脂バリ除去工程(S5)において、放熱性ないし電気的接続性を確保するために、アイランド2の第1露出面2a全体に形成された非意図的樹脂バリ4aを除去するようにする。このとき、第1意図的樹脂バリ4bも併せて除去するようにする。樹脂バリ4a,4bを除去する方法は、樹脂バリを除去できる方法であればいずれの方法でもよく、適宜好適な方法を選択することができる。樹脂バリを除去する方法としては、限定はされないが、例えば、レーザ照射により除去する方法、電解により除去する方法、ウォータジェットやウェットブラストによるウェットホーニング法により除去する方法などが挙げられる。
次に、はんだめっき工程(S6)を経て、樹脂バリ除去検査工程(S7)において、半導体装置1の第1露出面2aから樹脂バリ4a,4bが除去されているかどうかを検査する。このとき、アイランド2の第1露出面2a全体を検査するのではなく、第1凹部2bのみに着目して樹脂バリ除去検査を実施する。非意図的樹脂バリ4aは、第1意図的樹脂バリ4bよりも通常薄く容易に除去可能であるので、第1意図的樹脂バリ4bが除去されていれば、非意図的樹脂バリ4aも除去されていると判断することができる。すなわち、図1に示すように第1凹部2b内に第1意図的樹脂バリ4bが残存していなければ、第1露出面2a全体に樹脂バリ4a,4bを残存させることなく樹脂バリ除去工程(S5)が適切に実施されたと判断することができる。一方で、図7に示すように、第1凹部2b内に第1意図的樹脂バリ4bが少なくとも部分的にでも残存していれば、非意図的樹脂バリ4aの有無にかかわらず樹脂バリ除去工程(S5)が適切に実施されなかったと判断することにする。図7は、第1意図的樹脂バリ4bがアイランドに残存している状態の例を示す半導体装置の概略斜視図である。
第1凹部2bは、予め定めた位置に形成することができる。そのため、樹脂バリ除去検査は、一定の一部の箇所のみに着目して検査すればよく、外観検査であっても工数を大幅に削減して検査することができる。さらに、第1意図的樹脂バリ4bは絶縁体であるので、第1凹部2bにおいてアイランド2と通電可能かどうか検査することにより、第1凹部2bにおける第1意図的樹脂バリ4bの有無を確認することができる。この通電検査によれば、外観検査よりさらに短時間で樹脂バリ除去検査を実施することができる。
したがって、樹脂バリ除去検査に使用する第1意図的樹脂バリ4bは、樹脂バリ除去工程(S5)において、非意図的樹脂バリ4aと同時に除去可能な面に作製すると好ましい。すなわち、この場合、第1凹部2bは、外部実装基板との接触面に形成すると好ましい。
最後に、捺印・リード切断工程(S8)を経て、電気的特性検査工程(S9)において半導体装置1の品質が検査される。なお、図5に示すデータ記録工程(S10)は第5実施形態以降で説明する。
次に、本発明の第5実施形態に係る半導体装置の製造方法について説明する。第5実施形態に係る半導体装置も図5に示す製造手順で製造される。第5実施形態に係る製造方法においては、意図的樹脂バリを、半導体装置外面にデータを記録するための記録素子として使用する。第5実施形態において製造する樹脂封止型半導体装置は、図1及び図2に示すようにアイランドの凹部が外部基板との接触面に形成されているものでも、図3及び図4に示すようにアイランドの凹部が半導体素子搭載面側に形成されているものでもよいが、好ましくは、樹脂バリ除去工程で除去されないように、除去する非意図的樹脂バリが形成された面と異なる面に意図的樹脂バリを形成する。したがって、以下の第5実施形態に係る説明においては、図3及び図4に示すようなアイランドを例にして説明する。
第5実施形態においては、樹脂封止工程(S4)において、第2露出面2eが封止樹脂4から露出され、かつ第2凹部2f内に第2意図的樹脂バリ4cを形成するように半導体素子を樹脂封止する。図8に、図3に示すようなアイランド2を使用した半導体装置の樹脂封止工程(S4)後の概略斜視図を示す。図8(a)は、半導体装置1の概略斜視図であり、図8(b)は、アイランド2の第2凹部2f内に形成された第2意図的樹脂バリ4cの概略斜視図である。図3に示すようなアイランド2を使用した場合、第2切欠き部2gが、金型内の封止樹脂4で充填される空間に面し、第2凹部2fと該空間とを連通している。これにより、第2切欠き部2gを通じて第2凹部2f内に封止樹脂4を導入する。図4に示すようなアイランド2を使用した場合、第2凹部2fの開口の一部(第2凹部2fの開口の封止樹脂4で被覆された部分)が、該空間に面し、第2凹部2fと該空間とを連通している。これにより、第2凹部2fの開口の一部を通じて第2凹部2f内に封止樹脂4を導入する。このようにして、封止樹脂4と連結した第2意図的樹脂バリ4cが形成される。
次に、樹脂バリ除去工程(S5)において、外部基板と接するアイランド2の電気的接続面ないし放熱面に発生した非意図的樹脂バリ4aを除去するが、このとき、第2凹部2fに形成された第2意図的樹脂バリ4cが同時に除去されないようにする。したがって、図3及び図4に示すように、第2凹部2fは、外部基板との接触面以外の面に形成すると好ましい。ただし、非意図的樹脂バリ4aと同時に除去されないようにするならば、該電気的接続面ないし放熱面と同じ側に形成することもできる。
樹脂バリ除去検査工程(S7)において、該電気的接続面ないし放熱面における非意図的樹脂バリ4aの有無を検査するが、第2凹部2fに形成した第2意図的樹脂バリ4cは検査対象としない。
次に、電気的特性検査工程(S9)において半導体装置1の電気的特性を検査する。
次に、データ記録工程(S10)において第2意図的樹脂バリ4cを記録要素として使用して、半導体装置1の外面にデータを記録する。例えば、電気的特性検査工程(S9)の検査結果を半導体装置1の外面に記録することができる。
例えば、電気的特性検査において良品と判定された半導体装置については図3又は図4のように第2意図的樹脂バリ4cを除去し、不良品と判定された半導体装置については図8(a)のように第2意図的樹脂バリ4cを除去せずそのまま残しておく。これにより、半導体装置の良品又は不良品の識別を外観により容易にすることができる。また、第4実施形態において説明したように、第2凹部2fにおける電気的導通検査を実施することによって良品と不良品の判別を容易にすることができる。さらに、良品と不良品の分類をしなくても済むことやリードフレームに結合したままの状態で各半導体装置の特性検査結果を判別することも可能になる。
また、電気的特性検査工程の良否判定の他にも、電気的特性による半導体装置の品種又は品質をデータとして記録することができる。
なお、図5においては、電気的特性検査工程(S9)とデータ記録工程(S10)を別個に示してあるが、電気的特性検査工程(S9)とデータ記録工程(S10)とが一体となった工程でもよい。
1つの半導体装置1に第2凹部2fを複数設ければ、記録可能なデータ数を増やすことができ、電気的特性検査の検査結果を詳細に記録することもできる。例えば、第2意図的樹脂バリ4cが「有」と「無」とで、二進数方式でデータを記録することができる。図3に示すような第2凹部2fを2つ有する半導体装置の場合、図3のように第2意図的樹脂バリ4cを2つとも除去したもの、図8のように第2意図的樹脂バリ4cを2つとも残存させたもの、そして図9のようにいずれか一方の第2意図的樹脂バリ4cを除去したものの4種類の記録様式を利用することができる。また、第2意図的樹脂バリ4cを4箇所作製した場合には、4種類の電気的特性検査の合否をそれぞれ第2意図的樹脂バリ4cの有無により記録することができる。検査合格の場合に第2意図的樹脂バリ4cを除去するようにする場合には、第2意図的樹脂バリ4cがすべて除去された半導体装置1が出荷可能な製品であると判別することができる。また、検査毎の合否が容易に判別可能であるので、不良品の原因追究にも利用することができる。
次に、本発明の第6実施形態に係る半導体装置の製造方法について説明する。第6実施形態に係る半導体装置も図5に示す製造手順で製造される。第6実施形態に係る製造方法おいては、意図的樹脂バリを使用した樹脂バリ除去検査とデータ記録の両方を実施する。この場合、樹脂バリ除去検査用の意図的樹脂バリとデータ記録用の意図的樹脂バリをアイランドの同一面に作製する形態と異なる面に作製する形態とがある。
樹脂バリ除去検査用の意図的樹脂バリとデータ記録用の意図的樹脂バリをアイランドの異なる面に作製する場合には、例えば、樹脂バリ除去検査用の意図的樹脂バリを外部実装基板との接触面に作製し、データ記録用の意図的樹脂バリを半導体素子搭載面に作製する。このとき、製造される半導体装置は、外部実装基板との接触面側からみた斜視図が図1に示すような形態となり、半導体素子搭載面側から見た斜視図が図3又は図4に示すような形態となる。この半導体装置1は、第1凹部2bと第2凹部2fを両方有するので、封止樹脂工程(S4)において第1意図的樹脂バリ4bと第2意図的樹脂バリ4cの両方が形成される。樹脂バリ除去工程(S5)においては形成面が異なるので、第1意図的樹脂バリ4bのみが除去工程を施され、第2意図的樹脂バリ4cは除去工程を施されない。そこで、樹脂バリ除去検査工程(S7)においては、第1凹部2bに形成した第1意図的樹脂バリ4bを使用して非意図的樹脂バリ4aの除去を検査することができると共に、データ記録工程(S10)においては、第2凹部2fに形成した第2意図的樹脂バリ4cを使用してデータを半導体装置1の外面に記録することができる。
樹脂バリ除去検査用の意図的樹脂バリとデータ記録用の意図的樹脂バリをアイランドの同一面に作製する場合には、例えば、樹脂バリ除去検査用の意図的樹脂バリとデータ記録用の意図的樹脂バリを共にアイランドの外部実装基板との接触面に作製する。図10に、この形態を説明するための半導体装置の概略斜視図を示す。図10に示す半導体装置1は、樹脂バリがすべて除去された状態の概略斜視図である。外部実装基板との接触面となる半導体装置1のアイランド2の第1露出面2aには、樹脂バリ検査用の意図的樹脂バリを作製するための第1凹部2b及び第1切欠き部2cと、データ記録用意図的樹脂バリを作製するための第3凹部2i及び第3切欠き部2jとが形成されている。
図11に、樹脂封止工程(S4)後の半導体装置の概略斜視図を示す。第1露出面2aには非意図的樹脂バリ4aが形成されていると共に、第1凹部2bには第1意図的樹脂バリ4bが形成され、第3凹部2iには第3意図的樹脂バリ4dが形成されている。次の樹脂バリ除去工程(S5)においては、第1露出面2aの斜線部分についてのみ樹脂バリ除去を実施するようにする。図12に、樹脂バリ除去工程(S5)後の半導体装置の概略斜視図を示す。これにより、非意図的樹脂バリ4a及び樹脂バリ除去検査用の第1意図的樹脂バリ4bは樹脂バリ除去工程(S5)において選択的に除去されることになるが、データ記録用の第3意図的樹脂バリ4dは残存されることになる。そして、データ記録工程(S10)においては、第3意図的樹脂バリ4dの残存/除去により半導体装置1外面にデータを記録することができる。
仮に、第1露出面2aにおいて、非意図的樹脂バリ4aとデータ記録用の第3意図的樹脂バリ4dとが連続して形成されることになったとしても、非意図的樹脂バリ4aは、第3意図的樹脂バリ4dと比較するとかなり薄いため、樹脂バリ除去の強さを調節すれば、非意図的樹脂バリ4aのみを除去することも可能である。
本発明における凹部2b,2f,2iは、樹脂封止時に意図的に樹脂バリ4b,4c,4dを形成できるものであればいずれの形態でもよい。したがって、凹部2b,2f,2iは、任意の位置に、任意の形状で、任意の大きさ及び深さで、任意の数を適宜形成することができる。図13及び図14に、凹部の別の形態を例示するアイランド及びリードの概略斜視図を示す。例えば、図13に示すアイランドの第1凹部2bにように、曲線的で、深さが一定ではない凹部を形成してもよい。また、図14に示すアイランドの第1凹部2bのように、三角形状の複数の凹部を非対称的に配置してもよい。なお、図13及び図14においては第1凹部2bについて説明したが、第2凹部2f及び第3凹部2iについても同様であることはいうまでもない。
上記第4〜6実施形態においては、アイランドに形成した凹部によって意図的樹脂バリを作製する形態を説明したが、本発明においては、樹脂封止の金型に凹部を形成することによってアイランドの露出面に意図的樹脂バリを作製することも可能である。
上記第1〜6実施形態においては、封止樹脂から露出するアイランドに凹部を形成して意図的樹脂バリを作製する形態を説明したが、本発明においては、封止樹脂から露出するリードに意図的樹脂バリを作製するようにすることもできる。また、図示した半導体装置においては、一方の方向にのみリードが突出しているが、リードが複数方向に突出した半導体装置であってもよい。
本発明の半導体装置及びその製造方法は、上記実施形態に限定されることなく、本発明の範囲内において、種々の変更、変形ないし改良を包含することはいうまでもない。
1 半導体装置
2 アイランド
2a 第1露出面
2b 第1凹部
2c 第1切欠き部
2d 側面
2e 第2露出面
2f 第2凹部
2g 第2切欠き部
2h 半導体素子搭載面
2i 第3凹部
2j 第3切欠き部
3 リード
4 封止樹脂
4a 非意図的樹脂バリ
4b 第1意図的樹脂バリ
4c 第2意図的樹脂バリ
4d 第3意図的樹脂バリ
2 アイランド
2a 第1露出面
2b 第1凹部
2c 第1切欠き部
2d 側面
2e 第2露出面
2f 第2凹部
2g 第2切欠き部
2h 半導体素子搭載面
2i 第3凹部
2j 第3切欠き部
3 リード
4 封止樹脂
4a 非意図的樹脂バリ
4b 第1意図的樹脂バリ
4c 第2意図的樹脂バリ
4d 第3意図的樹脂バリ
Claims (16)
- アイランドに搭載された半導体素子を、前記アイランドの一部が露出するように封止樹脂で封止した樹脂封止型半導体装置であって、
前記アイランドは、前記封止樹脂から露出する露出面に、少なくとも1つの凹部を有し、
前記凹部は、樹脂封止時に前記封止樹脂が流入するように構成されていることを特徴とする半導体装置。 - 前記封止樹脂は、前記凹部内に配設されておらず、
前記封止樹脂の一部が前記凹部に露出していることを特徴とする請求項1に記載の半導体装置。 - 前記アイランドは、前記露出面と交差すると共に前記封止樹脂と接している面に、切欠き部を有し、
前記切欠き部は、前記凹部に通じて、前記凹部の一部を形成していることを特徴とする請求項1又は2に記載の半導体装置。 - 前記凹部の開口の一部が前記封止樹脂によって被覆されていることを特徴とする請求項1に記載の半導体装置。
- 前記凹部は、外部基板に接して電気的接続面ないし放熱面として使用される前記アイランドの露出面に形成されていることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記凹部は、外部基板に接して電気的接続面ないし放熱面として使用される前記アイランドの露出面とは別の露出面に形成されていることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- リードフレームのアイランドに半導体素子を搭載する搭載工程と、
前記半導体素子と前記リードフレームのリードとを電気的に接続する電気的接続工程と、
前記アイランドの一部が露出するように、前記半導体素子を樹脂封止する樹脂封止工程と、を含む樹脂封止型半導体装置の製造方法であって、
前記樹脂封止工程において、前記アイランドの所定の位置に意図的に意図的樹脂バリを作製することを特徴とする半導体装置の製造方法。 - 前記アイランドに非意図的に形成された非意図的樹脂バリを除去する樹脂バリ除去工程と、
前記樹脂バリ除去工程によって前記非意図的樹脂バリが除去されたかを検査する樹脂バリ除去検査工程と、をさらに含み、
前記樹脂バリ除去検査工程において、前記意図的樹脂バリの有無によって、前記非意図的樹脂バリが除去されたか否かを検査することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記樹脂バリ除去検査工程において、前記所定の位置における金属製の前記アイランドとの通電検査により前記意図的樹脂バリの有無を確認することを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記意図的樹脂バリは、外部実装基板との接触面に作製することを特徴とする請求項8又は9に記載の半導体装置の製造方法。
- 半導体装置の外面にデータを記録する記録工程をさらに含み、
前記記録工程において、前記意図的樹脂バリの有無によって前記データを半導体装置に記録することを特徴とする請求項7に記載の半導体装置の製造方法。 - 半導体装置の電気的特性を検査する電気的特性検査工程をさらに含み、
前記データは、前記電気的特性検査工程の検査結果であることを特徴とする請求項11に記載の半導体装置の製造方法。 - 前記意図的樹脂バリを複数箇所に作製し、
前記記録工程において、前記意図的樹脂バリの有無による二進数方式で前記データを半導体装置に記録することを特徴とする請求項11又は12に記載の半導体装置の製造方法。 - 前記記録工程の前に、前記アイランドに非意図的に形成された非意図的樹脂バリを除去する樹脂バリ除去工程をさらに含み、
前記樹脂バリ除去工程において、前記意図的樹脂バリが除去されないように前記非意図的樹脂バリを選択的に除去することを特徴とする請求項11〜13のいずれか一項に記載の半導体装置の製造方法。 - 前記意図的樹脂バリは、外部実装基板との接触面以外の面に作製することを特徴とする請求項11〜14のいずれか一項に記載の半導体装置の製造方法。
- 前記意図的樹脂バリは、前記樹脂封止工程において、前記アイランドの少なくとも一部に形成した凹部に前記封止樹脂を流入させることによって作製することを特徴とする請求項7〜15のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332061A JP2008147370A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332061A JP2008147370A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147370A true JP2008147370A (ja) | 2008-06-26 |
Family
ID=39607219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006332061A Withdrawn JP2008147370A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008147370A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012094598A (ja) * | 2010-10-25 | 2012-05-17 | Mitsui High Tec Inc | 半導体装置の樹脂バリ除去方法 |
WO2016207999A1 (ja) * | 2015-06-24 | 2016-12-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-12-08 JP JP2006332061A patent/JP2008147370A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012094598A (ja) * | 2010-10-25 | 2012-05-17 | Mitsui High Tec Inc | 半導体装置の樹脂バリ除去方法 |
WO2016207999A1 (ja) * | 2015-06-24 | 2016-12-29 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPWO2016207999A1 (ja) * | 2015-06-24 | 2017-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN107431060A (zh) * | 2015-06-24 | 2017-12-01 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
KR20180020121A (ko) * | 2015-06-24 | 2018-02-27 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
US9972508B2 (en) | 2015-06-24 | 2018-05-15 | Renesas Electronic Corporation | Manufacturing method of semiconductor device |
EP3316294A4 (en) * | 2015-06-24 | 2019-02-20 | Renesas Electronics Corporation | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
TWI703694B (zh) * | 2015-06-24 | 2020-09-01 | 日商瑞薩電子股份有限公司 | 半導體裝置之製造方法 |
CN107431060B (zh) * | 2015-06-24 | 2021-01-05 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
KR102457011B1 (ko) * | 2015-06-24 | 2022-10-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315186B2 (ja) | 半導体装置の製造方法 | |
US8097965B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2014142729A (ja) | 半導体装置の製造方法 | |
JP2006286966A (ja) | 半導体装置の生産管理方法及び半導体基板 | |
US20090289342A1 (en) | Semiconductor Device and Semiconductor Device Manufacturing Method | |
US20090255717A1 (en) | Suspension Board with Circuit and Production Method Thereof | |
JP2007096196A (ja) | 半導体装置の製造方法 | |
TW201642421A (zh) | 印刷電路板及其測試方法以及製造半導體封裝的方法 | |
JP2008147370A (ja) | 半導体装置及びその製造方法 | |
TWI439187B (zh) | 可撓性印刷配線板薄片及其製造方法 | |
JP2010021251A (ja) | 半導体装置及びその製造方法 | |
JP2009283541A (ja) | 多数個取り配線基板及び多数個取り配線基板へのマーキング方法 | |
JP2013157626A (ja) | 半導体装置の製造方法 | |
US20120178189A1 (en) | Method for forming an over pad metalization (opm) on a bond pad | |
JP2010087173A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
JP2004309413A (ja) | Lsi検査方法及び欠陥検査データ分析装置 | |
KR20110072888A (ko) | Bga 패키지 테스트용 인터포저 pcb 고정방법 | |
US20030039106A1 (en) | Double-sided wiring board and its manufacture method | |
JP3988777B2 (ja) | 表面実装用の半導体パッケージおよびその製造方法 | |
JP2005203435A (ja) | 半導体装置およびそのスクリーニング方法 | |
JP2010092924A (ja) | 半導体装置及び半導体装置検査方法 | |
JP2009272474A (ja) | 半導体装置の製造方法 | |
JP4579263B2 (ja) | マルチチップ積層基板及びマルチチップ積層実装構造 | |
JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |