KR20110072888A - Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법 - Google Patents

Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법 Download PDF

Info

Publication number
KR20110072888A
KR20110072888A KR1020090129995A KR20090129995A KR20110072888A KR 20110072888 A KR20110072888 A KR 20110072888A KR 1020090129995 A KR1020090129995 A KR 1020090129995A KR 20090129995 A KR20090129995 A KR 20090129995A KR 20110072888 A KR20110072888 A KR 20110072888A
Authority
KR
South Korea
Prior art keywords
bga package
interposer pcb
mounting board
interposer
pcb
Prior art date
Application number
KR1020090129995A
Other languages
English (en)
Other versions
KR101104352B1 (ko
Inventor
김태완
Original Assignee
(주)솔리드메카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)솔리드메카 filed Critical (주)솔리드메카
Priority to KR1020090129995A priority Critical patent/KR101104352B1/ko
Publication of KR20110072888A publication Critical patent/KR20110072888A/ko
Application granted granted Critical
Publication of KR101104352B1 publication Critical patent/KR101104352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 BGA 패키지 테스트용 인터포저 PCB 고정방법에 관한 것으로, 상용 실장보드(메인보드나 그래픽 카드 등)를 통해 BGA 패키지의 불량률 테스트시 실장보드와 BGA 패키지를 전기적으로 연결시키는 인터포저 PCB(Interposer PCB)를 실장보드에 밀착되어 고정되도록 하되 비아홀(Via Hole)을 통해 인터포저 PCB의 상단측 접점패드로 올라와 융착되도록 함으로써 내구성이 강화되도록 함에 그 목적이 있다. 이를 위해 구성되는 본 발명에 따른 BGA 패키지가 실장되어 상용되는 실장보드를 통해 신규 BGA 패키지의 전기적인 접속여부를 테스트하여 불량률을 테스트하는 BGA 패키지 테스트 방법에 있어서, (a) 실장보드에 실장된 BGA 패키지의 땜납을 녹여 실장보드로부터 BGA 패키지를 제거하는 단계; (b) 단계(a) 과정을 통해 BGA 패키지가 제거된 실장보드의 패드를 클리닝하는 단계; (c) 단계(b) 과정을 통해 실장보드의 패드를 클리닝 한 다음 실장보드의 패드 상에 비아홀(Via Hole)이 형성된 인터포저 PCB의 하부측 접점패드에 납볼을 붙이는 단계; (d) 단계(c) 과정을 통해 납볼이 붙은 인터포저 PCB를 실장보드의 패드에 위치시킨 상태에서 열을 가하여 실장보드에 인터포저 PCB를 융착시키는 단계; (e) 단계(d) 과정을 통해 인터포저 PCB를 실장보드에 융착시키는 과정에서 인터포저 PCB의 비아홀(Via hole)을 통해 인터포저 PCB의 상부측 접점패드 상부면으로 올라온 납층을 평탄화시키는 단계; 및 (f) 단계(e) 과정을 통해 평탄화된 납층에 금(Au)을 도금처리하여 금도금층을 형성하는 단계의 구성으로 이루어진다.
BGA 패키지, 소켓, 인터포저 PCB, 실장보드

Description

ＢＧＡ 패키지 테스트용 인터포저 ＰＣＢ 고정방법{Fixing method interposer PCB for BGA package test}
본 발명은 BGA 패키지 테스트용 인터포저 PCB 고정방법에 관한 것으로, 더욱 상세하게는 BGA(Ball Grid Array) 패키지가 실장되는 실장보드(메인보드나 그래픽 카드 등)를 통해 BGA 패키지의 불량률 테스트시 실장보드와 BGA 패키지를 전기적으로 연결시키는 인터포저 PCB(Interposer PCB)를 실장보드의 접점패드 상에 고정시키는 경우 내구성을 강화시킴은 물론 High Frequency 대응이 가능하도록 하는 BGA 패키지 테스트용 인터포저 PCB 고정방법에 관한 것이다.
일반적으로 BGA라 함은 Ball Grid Array의 약어를 말하는 것으로, SMD(Surface Mount Devices : 표면실장소자)의 일종인데, 패키징(Packaging) 실장시 Pin(PGA)이나 Lead(QFP)면 대신 Ball을 사용하는 패키징 기술이다. 이러한 BGA는 재료에 따른 Flexible BGA(Main PI 재료), C-BGA(Ceramic), P-BGA(Plastic, BT)로 구분된다.
전술한 바와 같은 BGA 패키징 기술은 기존의 칩보다 약 50% 정도의 크기로 칩의 크기를 줄일 수 있어 보드(메인보드나 그래픽 카드와 같은 실장보드 등) 상에 실장시 부품의 실장 면적을 줄일 수 있다는 장점이 있다. 또한, 이러한 BGA 패키징 기술은 단자가 칩의 외부로 노출되어 있지 않기 때문에 노이즈에도 강하다는 장점이 있다.
한편, 퍼스널 컴퓨터는 중앙처리장치(CPU)의 발전에 따라 그 성능이 비약적으로 향상되고 있으며, 더 빠르고 성능이 우수한 컴퓨터를 개발하기 위한 경쟁은 끊임없이 이어지고 있어 슈퍼컴퓨터, 병렬처리 컴퓨터, RISC(Reduced Instruction Set Computer) 개발 등이 이루어지고 있다. 물론, 지금도 컴퓨터의 성능을 향상시키기 위한 노력은 계속되고 있다.
전술한 바와 같이 더 빠르고 성능이 우수한 컴퓨터를 개발하기 위한 경쟁은 더 많은 데이터를 고속으로 처리할 수 있는 CPU와 고집적·고용량·고속도화된 메모리 칩의 개발에 초점이 맞추어져 그 개발 경쟁이 가속화되고 있다. 특히, 이러한 기술개발을 통해 개발된 메모리 칩 등은 부품의 실장 면적을 줄이고 노이즈의 감소를 통한 신뢰도의 확보를 위해 BGA 타입의 메모리 칩으로 개발되고 있다.
전술한 바와 같이 고집적·고용량·고속도화된 BGA 타입의 메모리 칩(이하, "BGA 패키지"라 합니다)의 불량률을 테스트하기 위한 종래의 기술은 BGA 패키지를 포함하는 실장보드 중에서 무작위로 하나 또는 다수를 선택하여 선택된 실장보드로부터 BGA 패키지를 제거하여 클리닝 한 다음, 실장보드의 접점패드에 테스트할 BGA 패키지의 접점패드를 열융착시켜 테스트할 BGA 패키지를 실장보드에 부착시켰다.
그러나, 전술한 바와 같이 쐐기형 연결단자를 통해 열융착시켜 테스트할 BGA 패키지를 실장보드에 부착시키는 경우 납과 은·금과의 접속으로 전기적인 특성이 변화되어 BGA 패키지의 테스트에 대한 신뢰성이 저하된다는 문제가 있다. 또한, 열융착을 통해 테스트할 BGA 패키지를 실장보드에 부착시키기 때문에 테스트를 위한 준비작업이나 테스트 후 제거작업 등에 대한 어려움이 있다.
따라서, 전술한 바와 같은 문제점을 해결하기 위한 연구가 이루어져 몇 가지의 기술이 개발되었다.
먼저, 첫 번째 기술은 인다이렉트(Indirect : 간접접촉) 방식이라고 하는 기술로, 이러한 인다이렉트 방식은 실장보드에 실장된 BGA 패키지를 제거하여 BGA 패키지가 제거된 패드를 클리닝 한 후 실장보드의 클리닝된 패드에 납볼을 붙여 인터포저 PCB의 하부측 접점패드를 납볼에 융착 고정시킨다. 다음으로, 인터포저 PCB의 상부측 접점패드에 소켓의 접점을 전기적으로 접속시켜 고정되도록 한다. 이처럼 인터포저 PCB의 상부로 고정된 소켓에 테스트하고자 하는 BGA 패키지를 위치시킨 후 가압하여 BGA 패키지의 전기적인 접속여부를 통해 불량률을 테스트 하였다.
그러나, 전술한 바와 같은 인다이렉트(Indirect) 방식을 통한 인터포저 PCB의 고정은 높이가 높기 때문에 고집적화 및 고속화된 BGA 패키지의 특성 검증이 제대로 이루어지지 않게 된다. 즉, 인다이렉트(Indirect) 방식을 통한 인터포저 PCB의 고정방법은 하이 프리퀀시(High Frequency)에 취약하다는 문제가 있다. 또한, 인다이렉트(Indirect) 방식을 통한 인터포저 PCB의 고정방법은 BGA 패키지의 테스트시 반복적인 가압력에 의해 납볼에 크랙(Crack)이 발생하여 내구성이 저하됨으로써 테스트의 신뢰성이 저하되는 문제를 안고 있다.
한편, 두 번째 기술은 다이렉트(Direct : 직접접촉) 방식이라고 하는 기술 로, 이러한 다이렉트 방식은 실장보드에 실장된 BGA 패키지를 제거한 후 BGA 패키지가 제거된 패드 상에 소켓을 직접 올리는 방법을 말한다. 이처럼 실장보드의 패드에 직접적으로 설치된 소켓에 테스트하고자 하는 BGA 패키지를 위치시킨 후 가압하여 BGA 패키지의 전기적인 접속여부를 통해 불량률을 테스트 하였다.
그러나, 전술한 바와 같은 다이렉트(Direct) 방식을 통한 방법은 BGA 패키지가 제거된 패드 상에 소켓을 직접 올릴 때 실장보드의 패드와 소켓을 전기적으로 접속시키는 납이 시간이 지남에 따라 산화가 이루어져 통전이 이루어지지 않게 된다. 즉, 실장보드의 패드에 소켓을 올리기 위해 사용된 납이 시간이 지남에 따라 산소와의 접촉에 의해 납의 표면에 산화막이 형성됨으로써 통전이 이루어지지 않아 BGA 패키지의 테스트를 원활하게 할 수 없다는 문제가 있다.
그리고, 세 번째 기술은 다이렉트(Direct : 직접접촉) 방식에 금(Au) 도금 방식을 접목한 기술로, 이러한 기술은 실장보드에 실장된 BGA 패키지를 제거한 상태의 납층(Pb) 위에 금도금을 한 후 금도금층에 소켓을 직접 올리는 방법을 말한다. 이처럼 실장보드의 금도금층에 직접 설치된 소켓에 테스트하고자 하는 BGA 패키지를 위치시킨 후 가압하여 BGA 패키지의 전기적인 접속여부를 통해 불량률을 테스트 하였다.
그러나, 전술한 바와 같은 다이렉트(Direct : 직접접촉) 방식에 금(Au) 도금 방식을 접목한 기술은 BGA 패키지의 불량률 테스트시 BGA 패키지의 고집적화에 따른 고온에서 금도금이 이루어진 납층이 연성 조건으로 되어 유동이 발생되기 때문에 불안정하여 BGA 패키지의 테스트에 오류가 발생한다는 문제가 있다. 또한, 납 층(Pb) 위에 금도금이 이루어져 있지만 시간이 지남에 따라 늦은 산화이기는 하지만 납층(Pb)의 산화가 이루어져 통전에 문제가 발생하게 된다.
본 발명은 종래 기술의 제반 문제점을 해결하기 위해 안출된 것으로, 상용 실장보드(메인보드나 그래픽 카드 등)를 통해 BGA 패키지의 불량률 테스트시 실장보드와 BGA 패키지를 전기적으로 연결시키는 인터포저 PCB(Interposer PCB)를 실장보드에 밀착되어 고정되도록 하되 비아홀(Via Hole)을 통해 인터포저 PCB의 상단측 접점패드로 올라와 융착되도록 함으로써 내구성이 강화되도록 한 BGA 패키지 테스트용 인터포저 PCB 고정방법을 제공함에 그 목적이 있다.
아울러, 본 발명에 따른 기술은 상용 실장보드(메인보드나 그래픽 카드 등)를 통해 BGA 패키지의 불량률 테스트시 실장보드와 BGA 패키지를 전기적으로 연결시키는 인터포저 PCB(Interposer PCB)를 실장보드에 밀착되어 고정되도록 하되 비아홀(Via Hole)을 통해 인터포저 PCB의 상단측 접점패드로 올라와 융착되도록 함으로써 인터포저 PCB의 높이를 최대한 낮추어 BGA 패키지의 특성 검증이 원활하게 이루어질 수 있도록 함은 물론, High Frequency 대응이 가능하도록 함에 있다.
전술한 목적을 달성하기 위해 구성되는 본 발명은 다음과 같다. 즉, 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법은 BGA 패키지가 실장되어 상용되는 실장보드를 통해 신규 BGA 패키지의 전기적인 접속여부를 테스트하여 불 량률을 테스트하는 BGA 패키지 테스트 방법에 있어서, (a) 실장보드에 실장된 BGA 패키지의 땜납을 녹여 실장보드로부터 BGA 패키지를 제거하는 단계; (b) 단계(a) 과정을 통해 BGA 패키지가 제거된 실장보드의 패드를 클리닝하는 단계; (c) 단계(b) 과정을 통해 실장보드의 패드를 클리닝 한 다음 실장보드의 패드 상에 비아홀(Via Hole)이 형성된 인터포저 PCB의 하부측 접점패드에 납볼을 붙이는 단계; (d) 단계(c) 과정을 통해 납볼이 붙은 인터포저 PCB를 실장보드의 패드에 위치시킨 상태에서 열을 가하여 실장보드에 인터포저 PCB를 융착시키는 단계; (e) 단계(d) 과정을 통해 인터포저 PCB를 실장보드에 융착시키는 과정에서 인터포저 PCB의 비아홀(Via hole)을 통해 인터포저 PCB의 상부측 접점패드 상부면으로 올라온 납층을 평탄화시키는 단계; 및 (f) 단계(e) 과정을 통해 평탄화된 납층에 금(Au)을 도금처리하여 금도금층을 형성하는 단계의 구성으로 이루어진다.
전술한 바와 같은 본 발명의 구성에서 단계(d) 과정은 인터포저 PCB 하부측 접점패드에 부착된 납볼에 열을 가하여 실장보드의 패드에 융착시키는 과정에서 인터포저 PCB는 가압에 의해 실장보드에 밀착되고, 인터포저 PCB의 밀착에 의해 용융된 납이 인터포저 PCB의 비아홀(Via Hole)을 통해 하부측의 접점패드로부터 압입되어 상부측의 접점패드 상단으로 일부가 올라와 납층으로 형성되어진다.
한편, 본 발명에 따른 구성에서 인터포저 PCB는 일정크기의 박막으로 이루어진 기판; 실장보드의 패드 각각에 대응하는 개 수로 기판에 상하로 관통 형성되는 패드홀; 및 패드홀을 통해 기판의 상하부에 전기적으로 연결되어지되 중심에는 상하로 관통된 비아홀(Via Hole)이 형성된 접점패드의 구성으로 이루어질 수 있다.
아울러, 본 발명에 따른 구성에는 단계(f) 과정을 통해 상부측 접점패드에 금도금층이 형성된 인터포저 PCB의 상부로 신규 BGA 패키지를 안착시켜 전기적인 접속여부를 통해 불량률을 테스트하기 위한 소켓이 설치되어진다.
그리고, 본 발명에 따른 구성에는 인터포저 PCB를 구성하는 기판의 중심부 상에 일정간격으로 이격되어 상하로 관통 형성되어지되 탭나사를 통해 나사산이 형성되는 가운데 탭나사의 고정이 이루어질 수 있도록 하여 인터포저 상부로 소켓을 탭나사를 통해 고정시킬 수 있도록 하는 다수의 탭나사공이 더 형성될 수 있다.
본 발명의 기술에 따르면 상용 실장보드의 패드 상에 비아홀(Via Hole)을 통해 인터포저 PCB를 밀착 고정시키는 구조와 금도금을 통해 인터포자 PCB의 견고한 접속에 따른 내구성을 강화시킬 수가 있다.
또한, 본 발명에 따르면 상용 실장보드의 패드 상에 비아홀(Via Hole)을 통해 인터포저 PCB를 밀착 고정시키는 구조와 금도금 구조를 통해 인터포저 PCB의 고정에 따른 높이를 최대한 낮추어 BGA 패키지의 특성 검증이 원활하게 이루어질 수 있도록 할 수가 있다.
아울러, 본 발명의 기술에 따르면 상용 실장보드의 패드 상에 비아홀(Via Hole)을 통해 인터포저 PCB를 밀착 고정시키는 구조와 금도금 구조를 통해 인터포저 PCB의 고정에 따른 높이를 최대한 낮추어 High Frequency 대응이 가능할 수가 있다.
이하에는 첨부한 도면을 참조하여 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 대하여 상세하게 설명하기로 한다.
도 1a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거를 보인 단계(a)의 사시 구성도, 도 1b 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거를 보인 단계(a)의 단면 구성도, 도 2a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거 후 실장보드의 클리닝을 보인 단계(b)의 단면 구성도, 도 2b 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거 후 실장보드의 클리닝을 보인 단계(b)의 도면 대용 사진, 도 3 은 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 클리닝 후 인터포저 PCB 하단의 접점패드 상에 납볼을 붙이는 단계(c)의 단면 구성도, 도 4 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 납볼이 붙은 인터포저 PCB를 실장보드의 패드에 융착시키는 단계(d)의 단면 구성도, 도 5 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 인터포저 PCB 상단의 접점패드 상부면으로 올라온 납을 평탄화시키는 단계(e)의 단면 구성도, 도 6a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 인터포저 PCB 상단의 평탄화된 납층 상부로 금도금을 하는 단계(f)의 단면 구성도, 도 6a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 인터포저 PCB 상단의 평탄화된 납층 상부로 금도금을 하는 단계(f)의 도면 대용 사진이 다.
먼저, 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB의 고정방법은 인터포저 PCB를 실장보드 상에 전기적으로 접속 고정시 견고한 고정을 통한 내구성의 향상은 물론, 인터포저 PCB의 접속 고정시 그 높이를 낮추어 BGA 패키지의 불량률 테스트시 특성 검증이 원활하게 이루어질 수 있도록 하기 위한 기술이다. 아울러, 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB의 고정방법은 인터포저 PCB의 접속 고정시 그 높이를 낮추어 High Frequency 대응이 가능하게 하기 위한 기술이다.
전술한 바와 같은 본 발명이 추구하고자 하는 목적을 달성하기 위해 구성되는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB의 고정방법은 도 1 내지 도 6 에 도시된 바와 같이 (a) 실장보드(10)에 실장된 BGA 패키지(20)의 땜납(30)을 녹여 실장보드(10)로부터 BGA 패키지(20)를 제거하는 과정, (b) BGA 패키지(20)가 제거된 실장보드(10)의 패드(12)를 클리닝하는 과정, (c) 클리닝된 실장보드(10)의 패드(12) 상에 비아홀(Via Hole : 136)이 형성된 인터포저 PCB(100)의 하부측 접점패드(134)에 납볼(140)을 붙이는 과정, (d) 납볼(140)이 붙은 인터포저 PCB(100)를 실장보드(10)의 패드(12)에 위치시킨 상태에서 열을 가하여 실장보드(10)에 인터포저 PCB(100)를 융착시키는 과정, (e) 인터포저 PCB(100)를 실장보드(10)에 융착시키는 과정에서 인터포저 PCB(100)의 비아홀(Via hole : 136)을 통해 인터포저 PCB(100)의 상부측 접점패드(132) 상부면으로 올라온 납층(150)을 평탄화시키는 과정 및 (f) 평탄화된 납층(150)에 금(Au)을 도금처리하여 금도금층(160)을 형성하는 과정을 통해 이루어진다.
다시 말해서, 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB의 고정방법은 먼저, 단계(a)의 과정에서는 도 1a 및 도 1b 에 도시된 바와 같이 BGA 패키지(20)가 실장되어 시중에서 상용되고 있는 실장보드(10) 중 작동에 아무런 이상이 없는 제품을 무작위로 선정하여 실장보드(10)에 BGA 패키지(20)를 전기적으로 고정되도록 하는 땜납(30)을 용융시켜 실장보드(10)로부터 BGA 패키지(20)를 제거한다.
다음으로, 전술한 바와 같이 단계(a)의 과정을 통해 실장보드(10)로부터 BGA 패키지(20)를 제거한 후에는 도 2a 및 도 2b 에 도시된 바와 같이 단계(b)의 과정을 통해 BGA 패키지(20)가 제거된 실장보드(10)의 패드(12)를 클리닝 하여 이물질을 제거한다.
한편, 전술한 바와 같이 단계(b)의 과정을 통해 BGA 패키지(20)가 제거된 실장보드(10)의 패드(12)를 클리닝 하여 이물질을 제거한 후에는 도 3 에 도시된 바와 같이 단계(c)의 과정을 통해 BGA 패키지(20)가 제거된 실장보드(10)의 패드(12) 상에 전기적으로 고정시킬 인터포저 PCB(Interposer PCB : 100)의 접점패드(130) 중 하부측 접점패드(134) 각각에 납볼(140)을 붙인다.
다음으로, 전술한 바와 같이 단계(c)의 과정을 통해 인터포저 PCB(100)의 접점패드(130) 중 하부측 접점패드(134) 각각에 납볼(140)을 붙인 다음에는 도 4 에 도시된 바와 같이 단계(d)의 과정을 통해 인터포저 PCB(100)의 납볼(140)을 실장보드(10)의 패드 각각에 대응하여 위치시킨 상태에서 열을 가하여 납볼(140)을 용융시키는 가운데 실장보드(10)의 표면에 인터포저 PCB(100)가 밀착되도록 인터포저 PCB(100)를 실장보드(10)에 가압하여 융착되도록 한다.
전술한 바와 같은 단계(d) 과정은 인터포저 PCB(100) 하부측 접점패드(134)에 부착된 납볼(140)에 열을 가하여 실장보드(10)의 패드(12)에 융착시키는 과정에서 인터포저 PCB(100)는 가압에 의해 실장보드(10)에 밀착되고, 인터포저 PCB(100)의 밀착에 의해 용융된 납이 인터포저 PCB(100)의 비아홀(Via Hole : 136)을 통해 하부측의 접점패드(134)로부터 압입되어 상부측의 접점패드(132) 상단으로 일부가 올라와 납층(150)으로 형성되어진다.
전술한 단계(d) 과정에서와 같이 열을 가하여 납볼(140)을 용융시키는 가운데 인터포저 PCB(100)를 실장보드(10)에 가압하여 밀착시키게 되면 용융된 납볼(140)은 압입력에 의해 인터포저 PCB(100)의 비아홀(Via Hole : 136)을 통해 일부가 하부로부터 상부로 상승하여 인터포저 PCB(100)의 접점패드(130) 중 상부측 접점패드(132) 상부측으로 노출되어 굳어진다. 이때, 접점패드(130)의 상부측 접점패드(132) 상부측으로 노출되어 굳어진 납(Pb)은 둥근 형태로 노출되어 굳어진다.
한편, 전술한 단계(d) 과정에서와 같이 납볼(140)을 용융시키는 가운데 실장보드(10) 표면에 인터포저 PCB(100)가 밀착되어 고정되도록 인터포저 PCB(100)를 가압하게 되면 용융된 납볼(140)에 압입력이 발생되어 용융된 납볼(140)의 잔여량이 비아홀(136)을 통해 인터포저 PCB(100)의 하부측 접점패드(134)로부터 상부측 접점패드(132)로 상승하여 상부측 접점패드(132) 상부에 고화되어진다.
전술한 바와 같이 용융된 납볼(140)이 실장보드(10)의 패드(12)로부터 인터 포저 PCB(100)의 비아홀(136)을 통해 하부측 접점패드(134)로부터 상부측 접점패드(132) 상단에 이루기까지 분포되어 고화되기 때문에 실장보드(10)의 패드(12)와 인터포저 PCB(100)의 접점패드(130)는 매우 견고하게 연결되어 내구성이 강화되어진다.
아울러, 전술한 바와 같이 압입력에 의해 용융된 납볼(140)이 인터포저 PCB(100)의 하부측 접점패드(134)로부터 상부측 접점패드(132)로 상승되도록 하기 위해 실장보드(10) 표면으로 인터포저 PCB(100)를 가압하게 되면 용융된 납볼(140)은 실장보드(10)의 패드(12)와 인터포저 PCB(100)의 하부측 접점패드(134)를 전기적으로 고정시키기 위한 최소한의 양만 남고 주위로 퍼지거나 압입력에 의해 인터포저 PCB(100)를 구성하는 접점패드(130)의 비아홀(136)을 통해 하부로부터 상부로 상승하게 된다.
다음으로, 전술한 바와 같이 단계(d)의 과정을 통해 인터포저 PCB(100)를 실장보드(10)의 패드(12)에 융착시킨 다음에는 도 5 에 도시된 바와 같이 단계(e)의 과정을 통해 인터포저 PCB(100)의 상부측 접점패드(132) 상부면으로 올라온 납층(150)을 평탄화시킨다. 이때, 납층(150)의 평탄화는 다음에 이어지는 도금처리를 보다 양호하게 하기 위함이다.
전술한 바와 같이 단계(e)의 과정을 통해 인터포저 PCB(100)의 상부측 접점패드(132) 상부면으로 올라온 납층(150)을 평탄화시키는 작업은 인두기(도시하지 않음)를 통해 인터포저 PCB(100)의 상부측 접점패드(132) 상부측으로 올라온 납층(150)을 도금처리하기에 양호한 평탄한 형태로 평탄화시킨다.
그리고, 전술한 바와 같이 단계(e)의 과정을 통해 인터포저 PCB(100)의 상부측 접점패드(132) 상부면으로 올라온 납층(150)을 평탄화시킨 다음에는 도 6a 및 도 6b 에 도시된 바와 같이 평탄화된 납층(150)에 금(Au)을 도금처리하여 금도금층(160)을 형성한다. 이처럼 평탄화된 납층(150)에 금(Au)을 도금처리하여 금도금층(160)을 형성함으로써 본 발명은 완성된다.
다음은 본 발명에 따른 구성에서 적용되는 인터포저 PCB(100)의 상세한 구성을 보인 것이다.
도 7a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 적용되는 인터포저 PCB를 보인 사시 구성도, 도 7b 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 적용되는 인터포저 PCB를 보인 단면 구성도, 도 7c 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 적용되는 인터포저 PCB를 보인 도면 대용 사진, 도 8 은 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 실장보드 상에 고정된 인터포저 PCB의 상부로 소켓을 고정시켜 BGA 패키지의 불량률을 테스트하는 상태를 보인 단면 구성도이다.
도 7 및 도 8 에 도시된 바와 같이 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에서 적용되는 인터포저 PCB(100)의 구성을 살펴보면 일정크기의 박막으로 이루어진 기판(110), 실장보드(10)의 패드(12) 각각에 대응하는 개 수로 기판(110)에 상하로 관통 형성되는 패드홀(120) 및 패드홀(120)을 통해 기판(110)의 상하부에 전기적으로 연결되어지되 중심에는 상하로 관통된 비아홀(Via Hole : 136)이 형성된 접점패드(130)의 구성으로 이루어진다.
전술한 도 7a, 도 7b, 도 7c 및 도 8 에 도시된 바와 같이 구성된 인터포저 PCB(100)는 앞서도 기술한 바와 같이 테스트할 대상인 신규의 BGA 패키지(20a)와 실장보드(10)를 전기적으로 연결시켜 신규 BGA 패키지(20a)의 전기적인 접속여부를 통해 불량률을 테스트할 수 있도록 한다.
한편, 본 발명에 따른 구성에는 도 8 에 도시된 바와 같이 단계(f) 과정을 통해 상부측 접점패드(132)에 금도금층(160)이 형성된 인터포저 PCB(100)의 상부로 신규 BGA 패키지(20a)를 안착시켜 전기적인 접속여부를 통해 불량률을 테스트하기 위한 소켓(200)이 설치되어진다.
전술한 바와 같은 소켓(200)은 인터포저 PCB(100)를통해 실장보드(10)와 전기적으로 접속되어 신규 BGA 패키지(20a)의 불량률 테스트시 소켓(200)의 상부로 안착되는 신규 BGA 패키지(20a)의 전기적인 접속 여부를 통해 불량률을 테스트하게 된다.
그리고, 전술한 바와 같이 구성된 인터포저 PCB(100)의 구성에는 기판(110)의 중심부 상에는 일정간격으로 이격되어 상하로 관통 형성되는 탭나사공(112)이 더 구성되어진다. 이러한 탭나사공(112)은 도 8 에 도시된 바와 같이 탭나사(170)를 통해 나사산이 형성되는 가운데 탭나사(170)의 고정이 이루어질 수 있도록 한다.
다시 말해서, 인터포저 PCB(100)를 구성하는 기판(110)의 중심부 상에 일정간격으로 이격되어 상하로 관통 형성되어지되 탭나사(170)를 통해 나사산이 형성되는 가운데 탭나사(170)의 고정이 이루어질 수 있도록 하여 인터포저 PCB(100) 상부 로 소켓(200)을 탭나사(170)를 통해 고정시킬 수 있도록 하는 다수의 탭나사공(112)이 더 형성되어진다.
전술한 바와 같이 본 발명에 따른 탭나사공(112)은 인터포저 PCB(100)를 구성하는 박막의 기판(110)에 소켓(200)의 고정시 탭나사(170)를 통해 인터포저 PCB(100) 상에 소켓(200)의 고정을 보다 용이하게 할 수 있도록 한다.
본 발명은 전술한 실시 예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다.
도 1a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거를 보인 단계(a)의 사시 구성도.
도 1b 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거를 보인 단계(a)의 단면 구성도.
도 2a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거 후 실장보드의 클리닝을 보인 단계(b)의 단면 구성도.
도 2b 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 상용 실장보드로부터 BGA 패키지의 제거 후 실장보드의 클리닝을 보인 단계(b)의 도면 대용 사진.
도 3 은 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 클리닝 후 인터포저 PCB 하단의 접점패드 상에 납볼을 붙이는 단계(c)의 단면 구성도.
도 4 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 납볼이 붙은 인터포저 PCB를 실장보드의 패드에 융착시키는 단계(d)의 단면 구성도.
도 5 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 인터포저 PCB 상단의 접점패드 상부면으로 올라온 납을 평탄화시키는 단계(e)의 단면 구성도.
도 6a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 인터포저 PCB 상단의 평탄화된 납층 상부로 금도금을 하는 단계(f)의 단면 구성도.
도 6b 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 인터포저 PCB 상단의 평탄화된 납층 상부로 금도금을 하는 단계(f)의 도면 대용 사진.
도 7a 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 적용되는 인터포저 PCB를 보인 사시 구성도.
도 7b 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 적용되는 인터포저 PCB를 보인 단면 구성도.
도 7c 는 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 적용되는 인터포저 PCB를 보인 도면 대용 사진.
도 8 은 본 발명에 따른 BGA 패키지 테스트용 인터포저 PCB 고정방법에 따라 실장보드 상에 고정된 인터포저 PCB의 상부로 소켓을 고정시켜 BGA 패키지의 불량률을 테스트하는 상태를 보인 단면 구성도.
[도면의 주요 부분에 대한 부호의 설명]
10. 실장보드 20. BGA 패키지
20a. 신규 BGA 패키지 30. 땜납
100. 인터포저 PCB 110. 기판
112. 탭나사공 120. 패드홀
130. 접점패드 132. 상부측 접점패드
134. 하부측 접점패드 136. 비아홀(Via Hole)
140. 납볼 150. 납층
160. 금도금층 170. 탭나사
200. 소켓

Claims (5)

  1. BGA 패키지가 실장되어 상용되는 실장보드를 통해 신규 BGA 패키지의 전기적인 접속여부를 테스트하여 불량률을 테스트하는 BGA 패키지 테스트 방법에 있어서,
    (a) 상기 실장보드에 실장된 상기 BGA 패키지의 땜납을 녹여 상기 실장보드로부터 상기 BGA 패키지를 제거하는 단계;
    (b) 단계(a) 과정을 통해 상기 BGA 패키지가 제거된 상기 실장보드의 패드를 클리닝하는 단계;
    (c) 단계(b) 과정을 통해 상기 실장보드의 패드를 클리닝 한 다음 상기 실장보드의 패드 상에 비아홀(Via Hole)이 형성된 인터포저 PCB의 하부측 접점패드에 납볼을 붙이는 단계;
    (d) 단계(c) 과정을 통해 상기 납볼이 붙은 상기 인터포저 PCB를 상기 실장보드의 패드에 위치시킨 상태에서 열을 가하여 상기 실장보드에 상기 인터포저 PCB를 융착시키는 단계;
    (e) 단계(d) 과정을 통해 상기 인터포저 PCB를 상기 실장보드에 융착시키는 과정에서 상기 인터포저 PCB의 비아홀(Via hole)을 통해 상기 인터포저 PCB의 상부측 접점패드 상부면으로 올라온 납층을 평탄화시키는 단계; 및
    (f) 단계(e) 과정을 통해 평탄화된 납층에 금(Au)을 도금처리하여 금도금층을 형성하는 단계를 포함한 구성으로 이루어진 것을 특징으로 하는 BGA 패키지 테스트용 인터포저 PCB 고정방법.
  2. 제 1 항에 있어서, 상기 단계(d) 과정은 상기 인터포저 PCB 하부측 접점패드에 부착된 납볼에 열을 가하여 상기 실장보드의 패드에 융착시키는 과정에서 상기 인터포저 PCB는 가압에 의해 상기 실장보드에 밀착되고, 상기 인터포저 PCB의 밀착에 의해 용융된 납이 상기 인터포저 PCB의 비아홀(Via Hole)을 통해 하부측의 접점패드로부터 압입되어 상부측의 접점패드 상단으로 일부가 올라와 납층으로 형성되는 것을 특징으로 하는 BGA 패키지 테스트용 인터포저 PCB 고정방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 인터포저 PCB는 일정크기의 박막으로 이루어진 기판;
    상기 실장보드의 패드 각각에 대응하는 개 수로 상기 기판에 상하로 관통 형성되는 패드홀; 및
    상기 패드홀을 통해 상기 기판의 상하부에 전기적으로 연결되어지되 중심에는 상하로 관통된 비아홀(Via Hole)이 형성된 접점패드의 구성으로 이루어진 것을 특징으로 하는 BGA 패키지 테스트용 인터포저 PCB 고정방법.
  4. 제 3 항에 있어서, 상기 단계(f) 과정을 통해 상부측 접점패드에 금도금층이 형성된 상기 인터포저 PCB의 상부로 상기 신규 BGA 패키지를 안착시켜 전기적인 접속여부를 통해 불량률을 테스트하기 위한 소켓이 설치되는 것을 특징으로 하는 BGA 패키지 테스트용 인터포저 PCB 고정방법.
  5. 제 4 항에 있어서, 상기 인터포저 PCB를 구성하는 기판의 중심부 상에 일정간격으로 이격되어 상하로 관통 형성되어지되 탭나사를 통해 나사산이 형성되는 가운데 상기 탭나사의 고정이 이루어질 수 있도록 하여 상기 인터포저 PCB 상부로 상기 소켓을 상기 탭나사를 통해 고정시킬 수 있도록 하는 다수의 탭나사공이 더 형성된 것을 특징으로 하는 BGA 패키지 테스트용 인터포저 PCB 고정방법.
KR1020090129995A 2009-12-23 2009-12-23 Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법 KR101104352B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090129995A KR101104352B1 (ko) 2009-12-23 2009-12-23 Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090129995A KR101104352B1 (ko) 2009-12-23 2009-12-23 Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법

Publications (2)

Publication Number Publication Date
KR20110072888A true KR20110072888A (ko) 2011-06-29
KR101104352B1 KR101104352B1 (ko) 2012-01-16

Family

ID=44403757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090129995A KR101104352B1 (ko) 2009-12-23 2009-12-23 Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법

Country Status (1)

Country Link
KR (1) KR101104352B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356408B1 (ko) * 2012-01-31 2014-01-27 브로드콤 코포레이션 개선된 테스트 가능성을 가진 반도체 패키지
KR20190055121A (ko) * 2016-10-06 2019-05-22 닛토덴코 가부시키가이샤 이방 도전성 시트
KR20190108329A (ko) * 2018-03-14 2019-09-24 리노공업주식회사 인터포저 및 그의 제조방법, 그리고 그를 이용한 프로브카드

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936536A (ja) * 1995-07-19 1997-02-07 Nippon Bonkooto Kk Ｂｇａリペア装置
JP3402257B2 (ja) 1999-05-31 2003-05-06 日本電気株式会社 Ｂｇａ型半導体装置
US7353983B2 (en) * 2003-10-28 2008-04-08 Temic Automotive Of North America, Inc. Vertical removal of excess solder from a circuit substrate
KR100879179B1 (ko) * 2004-07-15 2009-01-16 가부시키가이샤 히타치세이사쿠쇼 저내열성 표면 실장 부품 및 이를 범프 접속한 실장 기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356408B1 (ko) * 2012-01-31 2014-01-27 브로드콤 코포레이션 개선된 테스트 가능성을 가진 반도체 패키지
KR20190055121A (ko) * 2016-10-06 2019-05-22 닛토덴코 가부시키가이샤 이방 도전성 시트
KR20190108329A (ko) * 2018-03-14 2019-09-24 리노공업주식회사 인터포저 및 그의 제조방법, 그리고 그를 이용한 프로브카드

Also Published As

Publication number Publication date
KR101104352B1 (ko) 2012-01-16

Similar Documents

Publication Publication Date Title
US5824569A (en) Semiconductor device having ball-bonded pads
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP4308608B2 (ja) 半導体装置
KR100959866B1 (ko) 패키지 기판용 리드핀
JP5593018B2 (ja) コンプライアンスを有する超小型電子アセンブリ
JP2738568B2 (ja) 半導体チップモジュール
KR101003684B1 (ko) 패키지 기판용 리드핀
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JPH10242350A (ja) ベアチップの実装構造および実装方法およびそれに用いるインターポーザ
JP2008047741A (ja) 回路基板及び半導体装置
JP2007208210A (ja) 半導体装置及びその製造方法
KR101104352B1 (ko) Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법
JP2715793B2 (ja) 半導体装置及びその製造方法
WO2014024796A1 (ja) 半導体装置およびその製造方法
US6670556B1 (en) Printed circuit board unit with detachment mechanism for electronic component
KR20010010560A (ko) 칩 사이즈 패키지의 솔더 접합 구조 및 방법
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
JP4708090B2 (ja) 半導体装置およびその製造方法
US20080188040A1 (en) Method of manufacturing semiconductor device
JP2004087670A (ja) 絶縁性封止樹脂のフィレット及び電子部品の装着方法
JP3659872B2 (ja) 半導体装置
JP3889311B2 (ja) プリント配線板
JPH10116927A (ja) 接続端子及びその形成方法
JP2006032872A (ja) 回路基板及び半導体装置
KR100966337B1 (ko) 패키지 기판용 리드핀을 패키지 기판에 접합하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141014

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 9