JP2004087670A - 絶縁性封止樹脂のフィレット及び電子部品の装着方法 - Google Patents
絶縁性封止樹脂のフィレット及び電子部品の装着方法 Download PDFInfo
- Publication number
- JP2004087670A JP2004087670A JP2002245105A JP2002245105A JP2004087670A JP 2004087670 A JP2004087670 A JP 2004087670A JP 2002245105 A JP2002245105 A JP 2002245105A JP 2002245105 A JP2002245105 A JP 2002245105A JP 2004087670 A JP2004087670 A JP 2004087670A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- memory
- fillet
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】電子部品隅部でのクラックや欠けの防止などが可能な絶縁性封止樹脂のフィレット及び電子部品の装着方法を提供する。
【解決手段】ＩＣチップ１５と大略同一形状である四角形の長辺側の中央部分で内向きにくぼんだ形状を加熱加圧前に有するフィレット２００ＡをＩＣチップと基板２１との間に配置し、加熱加圧時に、ＩＣチップの四角形の長辺側での、フィレットを構成する封止樹脂の外向きの流れ出しを、くぼんだ形状が無い場合よりも小さくする。
【選択図】 図１
【解決手段】ＩＣチップ１５と大略同一形状である四角形の長辺側の中央部分で内向きにくぼんだ形状を加熱加圧前に有するフィレット２００ＡをＩＣチップと基板２１との間に配置し、加熱加圧時に、ＩＣチップの四角形の長辺側での、フィレットを構成する封止樹脂の外向きの流れ出しを、くぼんだ形状が無い場合よりも小さくする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品例えばメモリチップなどのＩＣチップを絶縁性封止樹脂のフィレットを介して対象物例えば基板に加熱加圧して装着する電子部品の装着方法及び上記絶縁性封止樹脂のフィレットに関する。
【０００２】
【従来の技術】
従来、半導体メモリチップなどを構成するＩＣチップと基板とを実装するとき、絶縁性樹脂より構成されるフィレットをＩＣチップと同一の四角形にして予め基板に配置して、圧接時に、フィレットを構成する絶縁性樹脂がＩＣチップと基板との間に位置して両者の接合部分を封止するようにしている。
【０００３】
【発明が解決しようとする課題】
ところで、図１２〜図１７に示すように、上記ＩＣチップ１５と基板２１とを位置決めしたのち加熱加圧して実装するとき、図１２及び図１４に示すように、絶縁性樹脂より構成されるフィレット２２０をＩＣチップ１５と同一形状にして予め基板２１に配置していると、圧接時に、フィレット２２０を構成する絶縁性樹脂が図１６に示すようにＩＣチップ１５の長辺側で大きく外向きに流れ出し、長辺沿いに配置されている電極を汚すことになり、導通不良を発生させる要因となる。また、短辺側でも外向きに流れ出し、短辺沿いに配置されている電極も汚すことになり、導通不良を発生させる要因となる。
【０００４】
すなわち、上記封止樹脂２２０は、一般に、ＩＣチップ１５の端面に沿って流動しやすいため、ＩＣチップ１５の４つの隅部のそれぞれの封止樹脂が流動し、ＩＣチップの各端面の中央部分に引き寄せられ、ＩＣチップ１５の隅部の封止樹脂が無くなる。この結果、▲１▼図２０〜図２２に示すように、ＩＣチップ１５の隅部では強度不足により、クラック（割れ）（図２１参照）や欠け（図２２参照）が発生しやすくなる。また、▲２▼図２３（Ａ）及び（Ｂ）に示すように、信頼性試験の温度サイクルにおいて、ＩＣチップ１５の隅部に応力集中が発生し、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップ１５の割れを引き起こす。さらに、▲３▼図２４（Ａ）〜（Ｃ）に示すように、封止樹脂２２０のフィレット拡がりにより、フィレット周辺の基板２１に配置されたランド２１ｑが汚染される可能性がある。具体的には、受動部品１５０の半田接合時に絶縁性の上記封止樹脂２２０が邪魔をして、半田と基板２１のランド２１ｑとの間での接合不良を引き起こしてしまう。
【０００５】
従って、本発明の目的は、上記問題を解決することにあって、電子部品の隅部の樹脂が流動して電子部品端面の中央部分に引き寄せられても、電子部品の隅部の樹脂が無くなることがなく、電子部品の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができ、信頼性試験の温度サイクルでの電子部品の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及び電子部品の割れが防止でき、かつ、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の基板に配置されたランドの汚染を防止することができる電子部品の装着方法及び絶縁性封止樹脂のフィレットを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【０００７】
本発明の第１態様によれば、四角形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させ、その面積は上記電子部品と同等であり、四角形の少なくとも対向する一対の辺の中央部分がそれぞれ凹んだ形状であることを特徴とする絶縁性封止樹脂のフィレットを提供する。
【０００８】
本発明の第２態様によれば、上記四角形は長方形であり、長辺側の中央部分が凹んだ形状であることを特徴とする第１の態様に記載の絶縁性封止樹脂のフィレットを提供する。
【０００９】
本発明の第３態様によれば、短辺側の中央部分が凹んだ形状であることを特徴とする第２の態様に記載の絶縁性封止樹脂のフィレットを提供する。
【００１０】
本発明の第４態様によれば、上記長辺側の凹んだ形状が上記短辺側の凹んだ形状より面積が大であることを特徴とする第３の態様に記載の絶縁性封止樹脂のフィレットを提供する。
【００１１】
本発明の第５態様によれば、上記凹んだ形状が上記四角形の中心に対して対称形であることを特徴とする第１〜４のいずれか１つの態様に記載の絶縁性封止樹脂のフィレットを提供する。
【００１２】
本発明の第６態様によれば、第１〜５のいずれか１つの態様に記載のフィレットを電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させかつ上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法を提供する。
【００１３】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００１４】
本発明の一実施形態にかかるＩＣチップの装着方法は、図１〜図１０に示すように、加熱圧着ツール４７により、対象物の一例としての基板２１の一方の面と四角形状の電子部品の一例としてのＩＣチップ（ベアチップ）１５との間に、絶縁性封止樹脂のフィレットの一例としてのシート状の絶縁性熱硬化性樹脂フィレット２００Ａを介在させつつ基板２１の一方の面にＩＣチップ１５を加熱しつつ加圧してＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合を行うとともに、基板２１とＩＣチップ１５との間に熱硬化性樹脂フィレット２００Ａの絶縁性封止樹脂を充填して、ＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合部分を封止することにより、ＩＣチップ１５が基板２１に圧接固定されかつ接合部分が上記封止樹脂で封止されたＩＣチップ装着体を得るようにしている。
【００１５】
上記絶縁性熱硬化性樹脂フィレット２００Ａは、図１１に示すように、その面積は上記ＩＣチップ１５と大略同等であり、ＩＣチップ１５と同一の外形の四角形（図では一例として長方形）を基本形状とし、かつ、四角形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部２００ｄを有するような、短辺側の中央部分が凹んだ形状とする。また、上記四角形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部２００ｃを有して、長辺側の中央部分も凹んだ形状とする。短辺側の凹部２００ｄ同士は同一形状であり、長辺側の凹部２００ｃ同士も同一形状とするのが好ましい。よって、上記絶縁性熱硬化性樹脂フィレット２００Ａの形状は、短辺の中央で短辺と直交する線により対称となり、または、長辺の中央で長辺と直交する線により対称となるのが好ましい。言い換えれば、上記凹んだ形状である凹部同士が上記四角形の中心に対して対称形となっている。よって、このような形状のフィレット２００Ａにおいては、加熱加圧時に、ＩＣチップ１５の四角形の各隅部に対応するフィレット２００Ａの隅部（エッジ部）２００ｅでは封止樹脂量が多く、各短辺では上記隅部近傍から中央に向うに従い封止樹脂量が少なくなり、各長辺では上記隅部近傍から中央に向うに従い封止樹脂量が少なくなるようになっている。
【００１６】
上記形状のシート状の絶縁性熱硬化性樹脂フィレット２００Ａを使用してＩＣチップの装着方法を実施するとき、まず、図１及び図２に示すように、絶縁性熱硬化性樹脂フィレット２００Ａを基板２１側又はＩＣチップ１５に配置する。
【００１７】
次いで、図３及び図４に示すように、ＩＣチップ１５を吸着保持した加熱圧着ツール４７により、基板２１の一方の面とＩＣチップ１５との間に、上記絶縁性熱硬化性樹脂フィレット２００Ａを介在させつつ基板２１の一方の面にＩＣチップ１５を加熱しつつ加圧してＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合を行う。このとき、同時的に、基板２１とＩＣチップ１５との間に熱硬化性樹脂フィレット２００Ａの絶縁性封止樹脂を充填して、ＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合部分を封止することにより、ＩＣチップ１５が基板２１に圧接固定されかつ接合部分が上記封止樹脂で封止されたＩＣチップ装着体を得る。上記ＩＣチップ１５を封止樹脂である上記絶縁性熱硬化性樹脂フィレット２００Ａを介して基板２１に加熱加圧するとき、上記絶縁性熱硬化性樹脂フィレット２００Ａである封止樹脂は、ＩＣチップ１５の各辺の端面に沿って流動しやすい。このため、上記したように、ＩＣチップ１５の隅部に他の部分より多く封止樹脂が配置されているようなフィレットの形状とすることにより、ＩＣチップ１５の隅部に他の部分より封止樹脂を多く供給した状態とし、図５、図６、図７に順に示すように、ＩＣチップ１５の隅部から他の部分例えば各辺の中央部分に向けて（言い替えれば、封止樹脂の多い部分から少ない部分に）封止樹脂が矢印のように流動して当該中央部分に引き寄せられても、ＩＣチップ１５の隅部には十分な封止樹脂が残っていることになる。よって、ＩＣチップ１５の隅部及び中央部分などＩＣチップ１５の周辺に大略均一に封止樹脂が配置されて封止されたＩＣ装着体を得ることができる。なお、加熱加圧前の初期の封止樹脂フィレット２００Ａの体積は、封止樹脂硬化後の封止樹脂の体積と同一である。
【００１８】
上記実施形態によれば、上記フィレット２００Ａは、少なくとも、上記ＩＣチップ１５と大略同一形状である四角形の長辺側の中央部分で内向きにくぼんだ形状を上記加熱加圧前に有しており、上記加熱加圧時に、上記ＩＣチップ１５の四角形の長辺側での、上記フィレット２００Ａを構成する上記封止樹脂の外向きの流れ出しを、上記くぼんだ形状が無い場合よりも小さくするようにしている。
【００１９】
この結果、ＩＣチップ１５の隅部の封止樹脂が流動してＩＣチップ端面の中央部分に引き寄せられても、ＩＣチップ１５の隅部の封止樹脂が無くなることがなく、ＩＣチップ１５の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができる。また、信頼性試験の温度サイクルでのＩＣチップ１５の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップ１５の割れを防止することができる。さらに、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の基板２１に配置されたランド２１ｑの汚染を防止することができる。すなわち、長辺の外側の近傍の基板２１に配置されているランド２１ｑを汚さないようにすることができる。従って、長辺側において、図９に示すように、受動部品１５０の半田接合時に、絶縁性の上記封止樹脂２００Ａが邪魔をすることなく、受動部品１５０の半田と基板２１のランド２１ｑとの間での接合不良を無くすことができる。
【００２０】
さらに、好ましくは、フィレットを、ＩＣチップ１５の短辺側で内向きに大きくくぼませた形状とすることにより、圧接時に、ＩＣチップ１５の短辺側での外向きの流れ出しも小さくして、短辺よりも外側に大きくフィレットが流れ出さないようにして、短辺側でも基板２１を汚さないようにすることができる。従って、短辺側において、受動部品１５０の半田接合時に、絶縁性の上記封止樹脂２００Ａが邪魔をすることなく、受動部品１５０の半田と基板２１のランド２１ｑとの間での接合不良を無くすことができる。
【００２１】
また、各辺の凹部においてフィレット中心側にくぼませる量は、短辺側の凹部２００ｄよりも、長辺側の凹部２００ｃが大きく切り欠かれているようにすることが好ましい。上記長辺側の凹部２００ｃの形状が上記短辺側の凹部２００ｄの形状より、面積が大であるようにすることが好ましい。その理由は、短辺側よりも長辺側のほうが、ＩＣチップ１５の端面に沿って流動する封止樹脂量が多くなるためである。よって、短辺側の凹部２００ｄよりも長辺側の凹部２００ｃが大きく切り欠かれているようにすることにより、短辺側でＩＣチップ１５の端面に沿って流動する封止樹脂量と、長辺側でＩＣチップ１５の端面に沿って流動する封止樹脂量とを大略均一にすることができ、ＩＣチップ１５の周辺に大略均一に封止樹脂が配置されたフィレットをより確実に形成することができる。
【００２２】
上記フィレット２００Ａの形状の一例としては、上記各凹部２００ｃ，２００ｄを楕円とする場合に、図１１（Ａ）に示すようにフィレット２００Ａの横の長さをＸ、縦の長さをＹ、図１１（Ｂ）に示すようにＩＣチップ１５の横の長さをＸ’、縦の長さをＹ’、初期のフィレット２００Ａのシートの厚みをｔＡ、圧着後の封止樹脂の厚みをｔＢ、ａｘは短辺側の凹部の端辺沿いの長さ、ｂｘは短辺側の凹部の端辺からの深さ、ａｙは長辺側の凹部の端辺沿いの長さ、ｂｙは長辺側の凹部の端辺からの深さとすると、次の式が成立するような、フィレット２００Ａの形状とするのが好ましい。
【００２３】
【数１】
（（Ｘ×Ｙ×ｔＡ）−π×ａｘ×ｂｘ−π×ａｙ×ｂｙ）＝（Ｘ’×Ｙ’×ｔＢ）
【００２４】
【実施例】
実施例１として、上記フィレット２００Ａを、縦（図１１（Ａ）のＸ）１７．０ｍｍ、横（図１１（Ａ）のＹ）８．５ｍｍ、長辺側の隅部（図１１（Ａ）のｅ１）１．５ｍｍ、長辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｙ）が１．６５ｍｍの形状とする。
【００２５】
実施例２として、上記フィレット２００Ａを、縦（図１１（Ａ）のＸ）１７．０ｍｍ、横（図１１（Ａ）のＹ）８．５ｍｍ、長辺側の隅部（図１１（Ａ）のｅ１）１．５ｍｍ、長辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｙ）が２．１５ｍｍ、短辺側の隅部（図１１（Ａ）のｅ２）１．０ｍｍ、短辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｘ）が１．０ｍｍの形状とする。
【００２６】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００２７】
例えば、以下に、本発明にかかる上記実施形態にかかるＩＣチップ装着方法を、特に薄型化が望まれているカード型記録媒体の一例としての小型メモリカードに適用する例について、図面に基づいて詳細に説明する。なお、図面において、理解しやすくするため、ＩＣチップ又はメモリチップと各基板との接合部分を断面にて示しているが、実際には、接合部分は全て封止樹脂で封止することが望ましい。
【００２８】
まず、その小型メモリカードの具体的な基本的な構成を図２５〜図２７に示す。なお、この小型メモリカードは、上記ＩＣチップの装着方法により上記ＩＣチップ例えばメモリチップ１５が上記基板例えばメモリ用基板２１に装着されて構成されるモジュールが筐体１３０内に収納されたモジュール部品の一例である。
【００２９】
図において、１１０は基板、１１３は基板１１０の裏面（図２５では上側の面、図２６では下側の面）に実装されるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のコントローラＬＳＩチップ（ＡＳＩＣ用ＩＣチップ）、１１４は基板１１０の裏面に実装されるマイクロプロセッサ用ＩＣチップ、１１５は基板１１０の表面（図２５では下側の面、図２６では上側の面）に実装されるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）であるフラッシュメモリチップ、１１６は基板１１０の電極、１１８は基板１１０の表面に実装されるチップコンデンサ、１１９は基板１１０の表面に実装されるチップ抵抗、１３０は基板１１０の表面を覆う上ケース、１３１は上ケース１３０に固着されて基板１１０の裏面を覆う下ケース、１３１ａは下ケース１３１の電極用開口、１３２はライトプロテクト用切換えスイッチである。なお、上記上ケース１３０と上記下ケース１３１とにより、筐体の一例を構成している。
【００３０】
このような小型メモリカードの規格の例としては、図２７に示すように、上ケース１３０に下ケース１３１が固着された状態の製品としての小型メモリカードでは、幅２４ｍｍ×高さ３２ｍｍ×厚さ２．１ｍｍとなることが要求される。なお、図２５では、上ケース１３０の厚さは１．４ｍｍ、下ケース１３１の厚さは０．７ｍｍとなっている。また、フラッシュメモリのＩＣチップは、一例として、厚さ８０μｍで短辺７．８ｍｍ×長辺１６ｍｍの長方形薄板状に構成されている。
【００３１】
このような規格に従った小型メモリカードにおいて、メモリの容量を増加させる場合にＩＣチップを高い信頼性で装着するときに本発明の上記実施形態を適用することが好ましく、これについて、以下に詳細に説明する。ただし、この規格は、理解しやすくするための一例として述べるものであって、本発明はこれに限定されるものではない。
【００３２】
本発明の上記実施形態にかかるＩＣチップ装着方法が適用できるカード型記録媒体の一例としての小型メモリカードは、図２８〜図３０に示すように、ベース基板モジュール２１０と、ベース基板モジュール２１０上に実装された第１メモリモジュール２２１と、第１メモリモジュール２２１上に実装された第２メモリモジュール２２２とを備えて、図２６の上記コントローラＬＳＩチップ１１３とマイクロプロセッサ用ＩＣチップ１１４とフラッシュメモリチップ１１５とが実装された基板１１０を構成し、上ケース３０と下ケース３１内に、各ケース３０，３１との間にはそれぞれ所定の隙間を空けて収納されるようにしている。
【００３３】
ベース基板モジュール２１０は、長方形板状のベース基板１０の下面に、マイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３とを所定間隔あけて実装されて構成されている。マイクロプロセッサ用ＩＣチップ１４の各電極と各基板の各電極、及び、ＡＳＩＣ用ＩＣチップ１３の各電極と各基板の各電極とは、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、バンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。ベース基板１０の上面には、その一端部に、チップコンデンサ１８及びチップ抵抗１９をベース基板１０の長手方向沿いの長辺とは直交する短辺沿いに実装している。ベース基板１０の長手方向沿いの長辺の近傍には、ベース基板１０の回路パターンと電気的に接続され、かつ、他のメモリ用基板２１，２２と接続するための電極として機能するように、貫通孔１０ａが多数形成されており、各貫通孔１０ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔１０ａは小型メモリカードの製造の際に位置決め孔１０ｚとして使用されることもある。なお、１６は小型メモリカードのカード電極、１８はチップコンデンサ、１９はチップ抵抗である。
【００３４】
第１メモリモジュール２２１は、ベース基板１０よりも小さい長方形の第１メモリ用基板２１の表裏両面（上下両面）に、合計４個のフラッシュＥＥＰＲＯＭなどの不揮発性メモリチップなどのメモリチップ１５を実装して構成されている。本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、各メモリチップ１５の各電極と第１メモリ用基板２１の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第１メモリ用基板２１の長手方向沿いの長辺の近傍には、第１メモリ用基板２１の回路パターンと電気的に接続され、かつ、ベース基板１０及び第２メモリ用基板２２と接続するための電極として機能するように、貫通孔２１ａが多数形成されており、各貫通孔２１ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２１ａは小型メモリカードの製造の際に位置決め孔２１ｚとして使用されることもある。
【００３５】
第２メモリモジュール２２２は、第１メモリモジュール２２１と同一構造であって、ベース基板１０よりも小さい長方形の第２メモリ用基板２２の表裏両面（上下両面）に、合計４個のフラッシュメモリなどのメモリチップ１５を実装して構成されている。本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、各メモリチップ１５の各電極と第２メモリ用基板２２の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第２メモリ用基板２２の長手方向沿いの長辺の近傍には、第２メモリ用基板２２の回路パターンと電気的に接続され、かつ、ベース基板１０及び第１メモリ用基板２１と接続するための電極として機能するように、貫通孔２２ａが多数形成されており、各貫通孔２２ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２２ａは小型メモリカードの製造の際に位置決め孔２２ｚとして使用されることもある。
【００３６】
ベース基板１０の各貫通孔１０ａ、第１メモリ用基板２１の各貫通孔２１ａ、及び、第２メモリ用基板２２の各貫通孔２２ａを、上記ベース基板１０のメモリ用基板実装面に直交する方向に基板間を電気的に接続する導体の一例としての導電性ワイヤ１１がそれぞれ貫通して、各貫通孔内のクリーム半田１２に接触して、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と、第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２とを導電性ワイヤ１１により電気的に接続する。具体的な例として、各貫通孔は、各基板の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、導電性ワイヤ１１としては、直径０．２０μｍの銅ワイヤとする。各貫通孔については、ベース基板１０の各貫通孔１０ａのみをベース基板１０の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、第１メモリ用基板２１の各貫通孔２１ａ及び第２メモリ用基板２２の各貫通孔２２ａはそれぞれ各メモリ用基板基板の回路にそれぞれ接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールを半分カットした大略半円形状（図２８参照）とすることもできる。
【００３７】
このように、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを導電性ワイヤ１１により接続することができるため、ベース基板１０の上に、それぞれ両面にメモリチップ１５を実装可能な２層のメモリ用基板２１，２２を狭い間隔で小スペース内に配置することができるとともに、各基板間の電極を導電性ワイヤ１１により接続することにより、電極間での接続強度を向上させることができる。このような構成することにより、ベース基板１０のいずれか一方の面にメモリを実装する場合と比較して、メモリの実装可能な面積は、第１メモリ用基板２１の表裏両面、第２メモリ用基板２２の表裏両面の４倍に増加し、最大で４倍までメモリ容量を増加させることができる。よって、例えば、１個のメモリチップ１５が３２ＭＢのとき、２個のメモリチップ１５しか実装できないときは２×３２ＭＢ＝６４ＭＢであったのが、最大で８×３２ＭＢ＝２５６ＭＢとすることができる。また、１個のメモリチップ１５が６４ＭＢのときには、最大で８×６４ＭＢ＝５１２ＭＢとすることができる。さらに、１個のメモリチップ１５が１２８ＭＢのときには、最大で８×１２８ＭＢ＝約１ＧＢとすることができる。
【００３８】
また、各メモリ用基板２１，２２の表裏両面に２個ずつ全く同一位置に同一サイズ及び厚みのメモリチップ１５を実装することができるため、各メモリ用基板２１，２２に熱的又は機械的応力が作用したとき、例えば、封止樹脂の硬化収縮などにより各基板が片側に反ることが防止できる。また、上記各メモリ用基板２１，２２には、上記複数のメモリチップ１５が上記メモリ用基板２１，２２の長手方向の中心に対して対称に配置することができて、各メモリ用基板２１，２２全体として、応力の偏った分布を防止することができる。
【００３９】
また、メモリチップ１５が実装されたメモリモジュール２２１，２２２をベース基板１０とは別部品として別個に構成することができ、バーンイン時にメモリチップ１５が不良と判断された場合には、そのメモリモジュールのみを廃棄すればよく、ＩＣチップ１３，１４が実装されたベース基板１０まで廃棄する必要がなくなる。
【００４０】
また、各メモリチップ１５を各基板に対してアウターリード無しに直接実装すなわちフリップチップ実装するため、言いかえれば、各メモリチップ１５の各電極と各基板の各電極とをバンプなどを介して直接的に接合するため、各メモリチップ１５の外側にアウターリードを引き出して各基板に接合するスペースや手間を省くことができて、小スペース化、工程の短縮化を図ることができる。
【００４１】
なお、図２５〜図２７の小型メモリカードの規格に対応するようにするため、一例として、図２９に示すように、ベース基板１０の厚さは０．２ｍｍ、第１メモリ用基板２１の厚さは０．１５ｍｍ、第２メモリ用基板２２の厚さは０．１５ｍｍ、第２メモリ用基板２２の下面に実装されたメモリチップ１５と第１メモリ用基板２１の上面に実装されたメモリチップ１５との隙間は０．４１ｍｍ、第１メモリ用基板２１の下面に実装されたメモリチップ１５とベース基板１０の上面との隙間は０．４１ｍｍである。また、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面との距離は１．１２ｍｍ、ベース基板１０の下面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は０．３５ｍｍ、よって、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は１．４７ｍｍとなるようにしている。
【００４２】
なお、各基板、すなわち、ベース基板１０、第１メモリ用基板２１、第２メモリ用基板２２は単層基板、多層基板いずれの形態でもよい。
【００４３】
以下に、上記小型メモリカードの製造方法について説明する。
【００４４】
図３１（Ａ）に示すように、ベース基板１０の下面側には、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、マイコン用ＩＣチップであるマイクロプロセッサ用ＩＣチップ１４とコントローラ用ＩＣチップであるＡＳＩＣ用ＩＣチップ１３の２つのＩＣチップがベアチップ実装されて、ベース基板モジュール２１０を１個形成する。なお、このとき、具体的には図示しないが、ベース基板１０の下面には小型メモリカードのカード電極１６を形成しておくとともに、ベース基板１０の上面にはチップコンデンサ１８、チップ抵抗１９も実装しておく。
【００４５】
また、図３１（Ｂ），図３１（Ｃ）に示すように、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、２枚のメモリ用基板２１，２２の上下両面のそれぞれにフラッシュメモリなどのメモリチップ１５を２個ずつフリップチップ実装して、第１及び第２メモリモジュール２２１，２２２を２個形成する。
【００４６】
これらの図３１（Ａ），図３１（Ｂ），図３１（Ｃ）に示すそれぞれの工程は、同時に行っても良いし、任意の順に行うようにしてもよい。また、多数の小型メモリカードを製造する場合には、図３１（Ａ），図３１（Ｂ），図３１（Ｃ）に示す工程をそれぞれ多数回行って、予め多数の第１及び第２メモリモジュール２２１，２２２及びベース基板モジュール２１０を製造しておいてもよい。
【００４７】
次に、図３２（Ａ）及び（Ｂ）にそれぞれ示すように、第１及び第２メモリ基板２１，２２の各貫通孔２１ａ，２２ａ内にクリーム半田１２をディスペンサ５１によりそれぞれ供給する。同様に、図３２（Ｃ）に示すように、ベース基板１０の各貫通孔１０ａ内にもクリーム半田１２をディスペンサ５１により供給する。なお、各基板１０，２１，２２において、長手方向両端の同一箇所にある貫通孔を位置決め孔１０ｚ，２１ｚ，２２ｚとして使用するため、基板接続用の電極としての機能を果たさないようにしており、クリーム半田１２は挿入しないようにする。また、上記位置決め孔１０ｚ，２１ｚ，２２ｚの代わりに、各基板に位置決め用マークを設けたり、又は、各基板の回路パターンの一部を位置決め用マークとして使用することにより、基板同士の位置決めに利用するようにしてもよい。
【００４８】
次いで、図３２（Ｄ）に示すように、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。すなわち、第１メモリ用基板２１の上に第２メモリ用基板２２を載置して、各端部の位置決め孔２１ｚ，２２ｚ同士が互いに同一に位置するように位置決め調整したのち、絶縁性の仮固定用接着剤５２により、第１メモリ用基板２１の上面に実装した２個のメモリチップ１５，１５の上面と、第２メモリ用基板２２の下面に実装した２個のメモリチップ１５，１５の下面とを接着して、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とは大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００４９】
次いで、図３３（Ａ）に示すように、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２をベース基板モジュール２１０に仮固定する。すなわち、第１メモリモジュール２２１の下面に実装された２個のメモリチップ１５とベース基板モジュール２１０の上面とを絶縁性の仮固定用接着剤５２により接着して、ベース基板モジュール２１０の上に、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２を仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とベース基板１０とは互いに大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００５０】
次いで、図３３（Ｂ）に示すように、モジュール間の電極同士を導電性ワイヤ１１で個別に接続する。すなわち、ベース基板モジュール２１０の各位置決め孔１０ｚと第１メモリモジュール２２１の各位置決め孔２１ｚと第２メモリモジュール２２２の各位置決め孔２２ｚとを一致させるように位置決めした状態で、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、導電性ワイヤ１１で個別に接続する。
【００５１】
その後、リフロー炉内に入れることにより、又は、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ１１とを完全に固着させることにより、確実に電気的に接続する。
【００５２】
次いで、ベース基板モジュール２１０のベース基板１０と第１メモリモジュール２２１の第１メモリ用基板２１との間、第１メモリモジュール２２１の第１メモリ用基板２１と第２メモリモジュール２２２の第２メモリ用基板２２との間、第２メモリ用基板２２の上面の２個のメモリチップ１５間を、それぞれ、絶縁性の封止樹脂２００Ａで封止する。これにより、各メモリチップ１５の厚さが０．１ｍｍ程度と薄くかつ２個のメモリチップ１５，１５間の間隔が狭くても、上記実施形態に記載したように、ＩＣチップの周辺に大略均一に封止樹脂が配置されるなどの上記作用効果を確実に奏することができるフィレット２００Ａを形成することができる。
【００５３】
次いで、これを上下ケース３０，３１内に収納して上記小型メモリカードを得る。
【００５４】
上記小型メモリカードの製造方法によれば、図２８の小型メモリカードにおいてをベース基板モジュール２１０に実装する前に、予め第１メモリモジュール２２１と第２メモリモジュール２２２とを実装してバーンイン試験などによりメモリモジュール全体としての機能を検査することができ、不良の場合には、メモリモジュールのみを廃棄すればよく、メモリモジュールに比較して高価なベース基板モジュール２１０を廃棄する必要がなくなり、コストダウンを図ることができる。
【００５５】
なお、図３３（Ｂ）に示すように上記ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、多数の導電性ワイヤ１１で個別に接続する代わりに、図３３（Ｃ）に示すように、モジュール間の電極同士を、導体の別の例としての連続した１本又は数本の導電性ワイヤ５３で接続するようにしてもよい。
【００５６】
すなわち、ベース基板モジュール２１０と第１メモリモジュール２２１と第２メモリモジュール２２２とが上下に重なるように位置する３個のクリーム半田１２の電極、すなわち、導電性ワイヤ５３を、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。次いで、Ｕ字状に折り曲げたのち、導電性ワイヤ５３を、隣接するベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを貫通させる。次いで、再び、Ｕ字状に折り曲げたのち、例えば、隣接する第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。このようにして、接続すべき全てのクリーム半田１２の電極を接続する。
【００５７】
次いで、リフロー炉内に上記モジュールを搬入してリフロー工程を行うことにより、または、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ５３とを導通状態のまま完全に固着させることにより、確実に電気的に接続する。
【００５８】
次いで、上記導電性ワイヤ５３の上記Ｕ字状に折り曲げた部分を切断して除去することにより、ベース基板１０と第１及び第２メモリ用基板２１，２２の上下に重なるように位置する３個のクリーム半田１２の電極を互に個別的に導通させ、かつ、３個の接続部毎に独立的に導通させる導通用柱部材として機能させることができる。
【００５９】
このような構成によれば、多数の導電性ワイヤ１１を予め用意する必要がなく、用意すべき部品点数を削減することができるとともに、多数の導電性ワイヤ１１を一本ずつ接続するよりも連続した導電性ワイヤ５３を半田１２に貫通させる方が接続しやすく、作業の軽減を図ることができる。
【００６０】
上記構成において、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを同時に位置決めして仮固定するようにしてもよい。また、仮固定は、接着剤の代わりに両面粘着テープを使用することもできる。さらには、接着剤を使用せずに、他の部材又は半田の粘着力を利用して上記三枚の基板を位置決め保持するようにしてもよい。
【００６１】
図３４は、本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の小型メモリカードの完成状態での一部断面側面図である。図３４では、導電性ワイヤ５３の代わりに、銅などの導電性ボール７１を使用するものである。すなわち、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と第１メモリ用基板２１の各貫通孔１０ａ内のクリーム半田１２との間に導電性ボール７１を介在させて、ベース基板１０と第１メモリ用基板２１との間を大略平行に保持するとともに、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２との間に導電性ボール７１を介在させて第１メモリ用基板２１と第２メモリ用基板２２との間を大略平行に保持するようにしている。この場合、導電性ボール７１の直径よりも各貫通孔１０ａ，２１ａ，２２ａのクリーム半田１２の外径を大きくして、導電性ボール７１が各クリーム半田１２の電極上に若干入り込みつつ安定して保持されるようにするのが好ましい。
【００６２】
導電性ボール７１の一例としては、直径０．３μｍの銅ボールを使用することができる。導電性ボール７１の材料としては、銅以外に、スズ−亜鉛系、スズ−銀系、スズ−銅系も使用することができる。
【００６３】
上記構成によれば、先の例の小型メモリカードと同様な作用効果を奏することができる上に、ベース基板１０と第１メモリ用基板２１、及び、第１メモリ用基板２１と第２メモリ用基板２２との間に導電性ボール７１を介在させることにより、各基板の間隔を容易に均等にすることができて、各基板を大略平行に配置することができる。また、導電性ボール７１を銅などの半田よりも融点が高い材料より構成すれば、後工程でリフローやエアブローにより半田を溶融するときでも導電性ボール７１が溶融せず、基板間隔を導電性ボール７１により確実に確保することができ、高い精度で基板間の平行度を保持することができる。よって、また、基板間が導電性ボール７１で支持されるため、機械的な応力が作用しても導電性ボール７１は容易に変形しない。従って、熱的な応力及び機械的な応力に抗して、基板間の平行度を確実に保持することができるとともに、隣接する導電性ボール７１との接触も防止することができてショートを防止できる。さらに、導電性ボール７１の直径を小さくすることにより、より狭いピッチでの配置が可能となり、配線の自由度が増し、各メモリチップ１５への個別配線が可能となり、メモリチップ１５とＩＣチップ１３，１４間での処理速度の向上を図ることができる。
【００６４】
なお、本発明は、さらに、上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００６５】
例えば、上記フィレットの形状は先に述べた形状に限られるものではなく、凹部や隅部の形状は他の任意の形状でもよい。
【００６６】
また、本発明の別の実施形態として、フィレット２００Ａを使用してノンスタッドバンプ（ＮＳＤ）工法によりベアチップであるＩＣチップを回路基板にフリップチッブ実装するようにしてもよい。具体的には、この本発明の別の実施形態にかかる回路基板へのＩＣチップ実装方法を図３５（Ａ）〜図４１を用いて説明する。
【００６７】
図３５（Ａ）のＩＣチップ１５においてＩＣチップ１５のＡｌパッド電極１５ｐにワイヤボンディング装置により図３８（Ａ）〜図３８（Ｆ）のごとき動作によりバンプ（突起電極）１５ｂを形成する。すなわち、図３８（Ａ）でホルダ９３から突出したワイヤ９５の下端にボール９６を形成し、図３８（Ｂ）でワイヤ９５を保持するホルダ９３を下降させ、ボール９３をＩＣチップ１５の電極１５ｐに接合して大略バンプ３の形状を形成し、図３８（Ｃ）でワイヤ９５を下方に送りつつホルダ９３の上昇を開始し、図３８（Ｄ）に示すような大略矩形のループ９９にホルダ９３を移動させて図３８（Ｅ）に示すようにバンプ３の上部に湾曲部９８を形成し、引きちぎることにより図３８（Ｆ）に示すようなバンプ３を形成する。あるいは、図３８（Ｂ）でワイヤ９５をホルダ９３でクランプして、ホルダ９３を上昇させて上方に引き上げることにより、金ワイヤ９５を引きちぎり、図３８（Ｇ）のようなバンプ３の形状を形成するようにしてもよい。このように、ＩＣチップ１５の各電極１５ｐにバンプ３を形成した状態を図３５（Ｂ）に示す。
【００６８】
次に、図３５（Ｃ）に示す回路基板２１の電極２１ｐ上に、図３５（Ｄ）に示すように、ＩＣチップ１５の大きさより若干大きな寸法にてカットされた熱硬化性樹脂シート状の絶縁性熱硬化性樹脂フィレット２００Ａを配置し、例えば８０〜１２０℃に熱せられた貼付けツール７により、例えば５〜１０ｋｇｆ／ｃｍ２程度の圧力で熱硬化性樹脂フィレット２００Ａを基板２１の電極２１ｐ上に貼り付ける。この後、熱硬化性樹脂フィレット２００Ａのツール７側に取り外し可能に配置されたセパレータ６ａを剥がすことにより、基板２１の準備工程が完了する。このセパレータ６ａは、ツール７に熱硬化性樹脂フィレット２００Ａが貼り付くのを防止するためのものである。
【００６９】
ここで、熱硬化性樹脂フィレット２００Ａは、シリカなどの無機系フィラーを入れたもの（例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど）、無機系フィラーを全く入れないもの（例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど）が好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性（例えば、２４０℃に１０秒間耐えうる程度の耐熱性）を有することが好ましい。
【００７０】
次に、図３５（Ｅ）及び図３６（Ｆ）に示すように、熱せられた接合ツール４７により、上記前工程でバンプ３が電極１５ｐ上に形成されたＩＣチップ１５を、上記前工程で準備された基板２１のＩＣチップ１５の電極１５ｐに対応する電極２１ｐ上に位置合わせしたのち押圧する。このとき、バンプ３は、その頭部３ａが、基板２１の電極２１ｐ上で図３９（Ａ）から図３９（Ｂ）に示すように変形されながら押しつけられていく、このときＩＣチップ１５を介してバンプ３側に印加する荷重は、バンプ３の径により異なるが、折れ曲がって重なり合うようになっているバンプ３の頭部３ａが、必ず図３９（Ｃ）のように変形する程度の荷重を加えることが必要である。この荷重は最低でも２０（ｇｆ）を必要とする。荷重の上限は、ＩＣチップ１５、バンプ３、回路基板２１などが損傷しない程度とする。場合によって、その最大荷重は１００（ｇｆ）を越えることもある。なお、２００ｍ及び２００ｓは熱硬化性樹脂フィレット２００Ａが接合ツール４７の熱により溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化された樹脂である。
【００７１】
なお、セラミックヒータ又はパルスヒータなどの内蔵するヒータ８ａ（図４１参照）により熱せられた接合ツール４７により、上記前工程でバンプ３が電極１５ｐ上に形成されたＩＣチップ１５を、上記前工程で準備された基板２１のＩＣチップ１５の電極１５ｐに対応する電極２１ｐ上に図３５（Ｅ）及び図３６（Ｆ）に示すように位置合わせする位置合わせ工程と、位置合わせしたのち図３６（Ｇ）に示すように押圧接合する工程とを１つの位置合わせ兼押圧接合装置、例えば、図３６（Ｆ）の位置合わせ兼押圧接合装置で行うようにしてもよい。しかしながら、別々の装置、例えば、多数の基板を連続生産する場合において位置合わせ作業と押圧接合作業とを同時的に行うことにより生産性を向上させるため、位置合わせ工程は図４０（Ｂ）の位置合わせ装置で行い、押圧接合工程は図４１の接合装置で行うようにしてもよい。なお、図４０（Ｃ）では、生産性を向上させるため、２つの接合装置を示して、１枚の回路基板２１の２個所を同時に押圧接合できるようにしている。
【００７２】
このとき、回路基板２１は、ガラス布積層エポキシ基板（ガラエポ基板）やガラス布積層ポリイミド樹脂基板などが用いられる。これらの基板２１は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、図４０（Ａ）及び図４０（Ｂ）に示すように、例えば約５μｍ以下に調整されるように平行度がそれぞれ管理された接合ツール４７とステージ４９とにより、接合ツール４７側からステージ４９側に向けて熱と荷重をＩＣチップ１５を通じて回路基板２１に局所的に印加することにより、その印加された部分の回路基板２１の反りが矯正せしめられる。また、ＩＣチップ１５は、アクティブ面の中心を凹として反っているが、これを接合時に２０ｇｆ以上の強い加重で加圧することで、基板２１とＩＣチップ１５の両方の反りやうねりを矯正することができる。このＩＣチップ１５の反りは、ＩＣチップ１５を形成するとき、Ｓｉに薄膜を形成する際に生じる内部応力により発生するものである。
【００７３】
こうして回路基板２１の反りが矯正された状態で、例えば１４０〜２３０℃の熱がＩＣチップ１５と回路基板２１の間の熱硬化性樹脂フィレット２００Ａに例えば数秒〜２０秒程度印加され、この熱硬化性樹脂フィレット２００Ａが硬化される。このとき、最初は熱硬化性樹脂フィレット２００Ａを構成する熱硬化性樹脂が流れてＩＣチップ１５のエッヂまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するためこのようにエッヂまで流れるような流動性が生じる。熱硬化性樹脂の体積はＩＣチップ１５と回路基板２１との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。この後、加熱されたツール４７が上昇することにより、加熱源がなくなるためＩＣチップ１５と熱硬化性樹脂フィレット２００Ａの温度が急激に低下して、熱硬化性樹脂フィレット２００Ａは流動性を失い、図３６（Ｇ）及び図３９（Ｃ）に示すように、ＩＣチップ１５は硬化した熱硬化性樹脂２００ｓにより回路基板２１上に固定される。また、回路基板２１側をステージ４９により加熱しておくと、接合ツール４７の温度をより低く設定することができる。
【００７４】
なお、図３５（Ａ）から図３６（Ｇ）までは、熱硬化性樹脂フィレット２００Ａ又は熱硬化性接着剤６ｂを回路基板２１側に形成することについて説明したが、これに限定されるものではなく、図３７（Ｉ）に示すように、ＩＣチップ１５側に形成するようにしてもよい。この場合、特に、熱硬化性樹脂フィレット２００Ａの場合に、熱硬化性樹脂フィレット２００Ａの回路基板側に取り外し可能に配置されたセパレータ６ａとともにゴムなどの弾性体１１７にＩＣチップ１５を押し付けて、バンプ３の形状に沿って熱硬化性樹脂フィレット２００ＡがＩＣチップ１５に貼り付けられるようにしてもよい。
【００７５】
なお、上記実施形態において、回路基板２１としては、多層セラミック基板、ガラス布積層エポキシ基板（ガラエポ基板）、アラミド不織布基板、ガラス布積層ポリイミド樹脂基板、ＦＰＣ（フレキシブル・プリンテッド・サーキット）などが用いられる。これらの基板２１は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、熱と荷重とをＩＣチップ１５を通じて回路基板２１に局所的に印加することにより、その印加された部分の回路基板２１の反りが矯正される。
【００７６】
また、上記各実施形態では、フィレット２００Ａとして、シート状の部材で説明したが、半液体状又は液体状の封止樹脂をメモリ用基板２１上に塗布などにより供給するようにしてもよい。また、フィレット２００Ａもメモリ用基板２１上に予め載置するものに限らず、メモリチップ１５側に配置するようにしてもよい。
【００７７】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【００７８】
【発明の効果】
本発明によれば、上記フィレットは、少なくとも、上記四角形の電子部品と同一面積である四角形の少なくとも１辺側の中央部分で内向きに凹んだ形状を有しており、上記加熱加圧時に、上記電子部品の四角形の上記辺側での、上記フィレットを構成する上記封止樹脂の外向きの流れ出しを、上記凹んだ形状が無い場合よりも小さくするようにしている。
【００７９】
この結果、四角形の電子部品の隅部の封止樹脂が流動して電子部品端面の中央部分に引き寄せられても、電子部品の隅部の封止樹脂が無くなることがなく、電子部品の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができる。また、信頼性試験の温度サイクルでの電子部品の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及び電子部品の割れを防止することができる。さらに、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の対象物に配置されたランドの汚染を防止することができる。すなわち、上記辺の外側の近傍の対象物に配置されているランドを汚さないようにすることができる。従って、上記辺側において、受動部品の半田接合時に、絶縁性の上記封止樹脂が邪魔をすることなく、受動部品の半田と対象物のランドとの間での接合不良を無くすことができる。
【００８０】
さらに、好ましくは、フィレットを、電子部品の短辺側で内向きに大きくくぼませた形状とすることにより、圧接時に、電子部品の短辺側での外向きの流れ出しも小さくして、短辺よりも外側に大きくフィレットが流れ出さないようにして、短辺側でも対象物を汚さないようにすることができる。従って、短辺側において、受動部品の半田接合時に、絶縁性の上記封止樹脂が邪魔をすることなく、受動部品の半田と対象物のランドとの間での接合不良を無くすことができる。
【００８１】
また、各辺の凹んだ形状においてフィレット中心側にくぼませる面積は、短辺側の凹んだ形状よりも、長辺側の凹んだ形状が大きくすることが好ましい。その理由は、短辺側よりも長辺側のほうが、電子部品の端面に沿って流動する封止樹脂量が多くなるためである。よって、短辺側の凹んだ形状よりも長辺側の凹んだ形状が面積的に大きく切り欠かれているようにすることにより、短辺側で電子部品の端面に沿って流動する封止樹脂量と、長辺側で電子部品の端面に沿って流動する封止樹脂量とを大略均一にすることができ、電子部品の周辺に大略均一に封止樹脂が配置されたフィレットをより確実に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるＩＣチップの装着方法において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の基板側の平面図である。
【図２】図１の工程において、絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の側面図である。
【図３】図１の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の透視平面図である。
【図４】図３の工程において、加熱圧着ツールにより絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の側面図である。
【図５】図３の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図６】図５の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図７】図６の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図８】図７の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の側面図である。
【図９】図７のＩＸ−ＩＸ線断面図である。
【図１０】図７のＸ−Ｘ線断面図である。
【図１１】（Ａ），（Ｂ）はそれぞれ上記ＩＣチップの装着方法において使用するフィレットの平面図、及び、上記ＩＣチップの装着方法において使用するＩＣチップの平面図である。
【図１２】従来のＩＣチップの装着方法において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に四角形の絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の基板側の平面図である。
【図１３】図１２の工程において、絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の側面図である。
【図１４】図１２の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の透視平面図である。
【図１５】図１４の工程において、加熱圧着ツールにより絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の側面図である。
【図１６】図１４の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図１７】図１６の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の側面図である。
【図１８】図１６のＸＶＩＩＩ−ＸＶＩＩＩ線断面図である。
【図１９】図１６のＸＩＸ−ＸＩＸ線断面図である。
【図２０】図１７の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する、別の状態の透視平面図である。
【図２１】図２０の工程において矢印ＸＸ部分におけるクラック発生状態を示す説明図である。
【図２２】図２０の工程において矢印ＸＸ部分における欠け発生状態を示す説明図である。
【図２３】（Ａ），（Ｂ）はそれぞれ、信頼性試験の温度サイクルにおいて、ＩＣチップの隅部に応力集中が発生し、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップの割れを引き起こす状態を説明する説明図である。
【図２４】（Ａ），（Ｂ），（Ｃ）はそれぞれ、封止樹脂のフィレット拡がりにより、フィレット周辺の基板に配置されたランドが汚染される状態を示す説明図である。
【図２５】本発明の各実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードの基本となる小型メモリカードの分解斜視図である。
【図２６】図２５の小型メモリカードの一部断面側面図である。
【図２７】図２５の小型メモリカードの底面図である。
【図２８】本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードのケースを除いた状態での概略斜視図である。なお、一部の導体を取り除いて、電極などを理解しやすくしている。
【図２９】図２８の小型メモリカードの側面図である。
【図３０】図２８の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図３１】（Ａ），（Ｂ），（Ｃ）はそれぞれ図２８の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールを製造する工程の一部断面の説明図である。
【図３２】（Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ図２８の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図、第１メモリモジュールと第２メモリモジュールとを仮固定する工程の一部断面の説明図である。
【図３３】（Ａ），（Ｂ），（Ｃ）はそれぞれ図２８の小型メモリカードの製造方法において、仮固定された第１メモリモジュールと第２メモリモジュールをベース基板モジュールに仮固定する工程、さらに、モジュール間の電極同士を導電性ワイヤで個別に接続する工程、モジュール間の電極同士を導体の別の例としての連続した導電性ワイヤで接続する工程の一部断面の説明図である。
【図３４】本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の例の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図３５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ本発明のさらに別の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３６】（Ｆ）、（Ｇ）はそれぞれ図３５の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３７】（Ｉ）は図３５〜図３６の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３８】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）はそれぞれ図３５〜図３７の実施形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図３９】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図３５〜図３７の実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図４０】（Ａ）、（Ｂ）はそれぞれ図３５〜図３７の実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４１】図３５〜図３７の実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【符号の説明】
３…バンプ、１０…ベース基板、１０ａ…貫通孔、１０ｚ…位置決め孔、１１…導電性ワイヤ、１２…クリーム半田、１３…ＡＳＩＣ用ＩＣチップ、１４…マイクロプロセッサ用ＩＣチップ、１５…ＩＣチップ、１５ｐ…電極、１６…カード電極、１８…チップコンデンサ、１９…チップ抵抗、２１…基板、２１ａ…貫通孔、２１ｐ…電極、２１ｑ…ランド、２１ｚ…位置決め孔、２２…第２メモリ用基板、２２ａ…貫通孔、２２ｚ…位置決め孔、２４…第４メモリ用基板、３０Ａ…上ケース、３１Ａ…下ケース、１１０…基板、１１３…ＡＳＩＣ用ＩＣチップ、１１４…マイクロプロセッサ用ＩＣチップ、１１５…メモリチップ、１１６…電極、１１８…チップコンデンサ、１１９…チップ抵抗、１３０…上ケース、１３１…下ケース、１３１ａ…電極用開口、１３２…ライトプロテクト用切換えスイッチ、１５０…受動部品、２００Ａ…シート状の絶縁性熱硬化性樹脂フィレット、２００ｃ…長辺側の凹部、２００ｄ…短辺側の凹部、２００ｅ…隅部、２１０…ベース基板モジュール、２２１…第１メモリモジュール、２２２…第２メモリモジュール。
【発明の属する技術分野】
本発明は、電子部品例えばメモリチップなどのＩＣチップを絶縁性封止樹脂のフィレットを介して対象物例えば基板に加熱加圧して装着する電子部品の装着方法及び上記絶縁性封止樹脂のフィレットに関する。
【０００２】
【従来の技術】
従来、半導体メモリチップなどを構成するＩＣチップと基板とを実装するとき、絶縁性樹脂より構成されるフィレットをＩＣチップと同一の四角形にして予め基板に配置して、圧接時に、フィレットを構成する絶縁性樹脂がＩＣチップと基板との間に位置して両者の接合部分を封止するようにしている。
【０００３】
【発明が解決しようとする課題】
ところで、図１２〜図１７に示すように、上記ＩＣチップ１５と基板２１とを位置決めしたのち加熱加圧して実装するとき、図１２及び図１４に示すように、絶縁性樹脂より構成されるフィレット２２０をＩＣチップ１５と同一形状にして予め基板２１に配置していると、圧接時に、フィレット２２０を構成する絶縁性樹脂が図１６に示すようにＩＣチップ１５の長辺側で大きく外向きに流れ出し、長辺沿いに配置されている電極を汚すことになり、導通不良を発生させる要因となる。また、短辺側でも外向きに流れ出し、短辺沿いに配置されている電極も汚すことになり、導通不良を発生させる要因となる。
【０００４】
すなわち、上記封止樹脂２２０は、一般に、ＩＣチップ１５の端面に沿って流動しやすいため、ＩＣチップ１５の４つの隅部のそれぞれの封止樹脂が流動し、ＩＣチップの各端面の中央部分に引き寄せられ、ＩＣチップ１５の隅部の封止樹脂が無くなる。この結果、▲１▼図２０〜図２２に示すように、ＩＣチップ１５の隅部では強度不足により、クラック（割れ）（図２１参照）や欠け（図２２参照）が発生しやすくなる。また、▲２▼図２３（Ａ）及び（Ｂ）に示すように、信頼性試験の温度サイクルにおいて、ＩＣチップ１５の隅部に応力集中が発生し、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップ１５の割れを引き起こす。さらに、▲３▼図２４（Ａ）〜（Ｃ）に示すように、封止樹脂２２０のフィレット拡がりにより、フィレット周辺の基板２１に配置されたランド２１ｑが汚染される可能性がある。具体的には、受動部品１５０の半田接合時に絶縁性の上記封止樹脂２２０が邪魔をして、半田と基板２１のランド２１ｑとの間での接合不良を引き起こしてしまう。
【０００５】
従って、本発明の目的は、上記問題を解決することにあって、電子部品の隅部の樹脂が流動して電子部品端面の中央部分に引き寄せられても、電子部品の隅部の樹脂が無くなることがなく、電子部品の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができ、信頼性試験の温度サイクルでの電子部品の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及び電子部品の割れが防止でき、かつ、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の基板に配置されたランドの汚染を防止することができる電子部品の装着方法及び絶縁性封止樹脂のフィレットを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【０００７】
本発明の第１態様によれば、四角形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させ、その面積は上記電子部品と同等であり、四角形の少なくとも対向する一対の辺の中央部分がそれぞれ凹んだ形状であることを特徴とする絶縁性封止樹脂のフィレットを提供する。
【０００８】
本発明の第２態様によれば、上記四角形は長方形であり、長辺側の中央部分が凹んだ形状であることを特徴とする第１の態様に記載の絶縁性封止樹脂のフィレットを提供する。
【０００９】
本発明の第３態様によれば、短辺側の中央部分が凹んだ形状であることを特徴とする第２の態様に記載の絶縁性封止樹脂のフィレットを提供する。
【００１０】
本発明の第４態様によれば、上記長辺側の凹んだ形状が上記短辺側の凹んだ形状より面積が大であることを特徴とする第３の態様に記載の絶縁性封止樹脂のフィレットを提供する。
【００１１】
本発明の第５態様によれば、上記凹んだ形状が上記四角形の中心に対して対称形であることを特徴とする第１〜４のいずれか１つの態様に記載の絶縁性封止樹脂のフィレットを提供する。
【００１２】
本発明の第６態様によれば、第１〜５のいずれか１つの態様に記載のフィレットを電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させかつ上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法を提供する。
【００１３】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００１４】
本発明の一実施形態にかかるＩＣチップの装着方法は、図１〜図１０に示すように、加熱圧着ツール４７により、対象物の一例としての基板２１の一方の面と四角形状の電子部品の一例としてのＩＣチップ（ベアチップ）１５との間に、絶縁性封止樹脂のフィレットの一例としてのシート状の絶縁性熱硬化性樹脂フィレット２００Ａを介在させつつ基板２１の一方の面にＩＣチップ１５を加熱しつつ加圧してＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合を行うとともに、基板２１とＩＣチップ１５との間に熱硬化性樹脂フィレット２００Ａの絶縁性封止樹脂を充填して、ＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合部分を封止することにより、ＩＣチップ１５が基板２１に圧接固定されかつ接合部分が上記封止樹脂で封止されたＩＣチップ装着体を得るようにしている。
【００１５】
上記絶縁性熱硬化性樹脂フィレット２００Ａは、図１１に示すように、その面積は上記ＩＣチップ１５と大略同等であり、ＩＣチップ１５と同一の外形の四角形（図では一例として長方形）を基本形状とし、かつ、四角形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部２００ｄを有するような、短辺側の中央部分が凹んだ形状とする。また、上記四角形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部２００ｃを有して、長辺側の中央部分も凹んだ形状とする。短辺側の凹部２００ｄ同士は同一形状であり、長辺側の凹部２００ｃ同士も同一形状とするのが好ましい。よって、上記絶縁性熱硬化性樹脂フィレット２００Ａの形状は、短辺の中央で短辺と直交する線により対称となり、または、長辺の中央で長辺と直交する線により対称となるのが好ましい。言い換えれば、上記凹んだ形状である凹部同士が上記四角形の中心に対して対称形となっている。よって、このような形状のフィレット２００Ａにおいては、加熱加圧時に、ＩＣチップ１５の四角形の各隅部に対応するフィレット２００Ａの隅部（エッジ部）２００ｅでは封止樹脂量が多く、各短辺では上記隅部近傍から中央に向うに従い封止樹脂量が少なくなり、各長辺では上記隅部近傍から中央に向うに従い封止樹脂量が少なくなるようになっている。
【００１６】
上記形状のシート状の絶縁性熱硬化性樹脂フィレット２００Ａを使用してＩＣチップの装着方法を実施するとき、まず、図１及び図２に示すように、絶縁性熱硬化性樹脂フィレット２００Ａを基板２１側又はＩＣチップ１５に配置する。
【００１７】
次いで、図３及び図４に示すように、ＩＣチップ１５を吸着保持した加熱圧着ツール４７により、基板２１の一方の面とＩＣチップ１５との間に、上記絶縁性熱硬化性樹脂フィレット２００Ａを介在させつつ基板２１の一方の面にＩＣチップ１５を加熱しつつ加圧してＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合を行う。このとき、同時的に、基板２１とＩＣチップ１５との間に熱硬化性樹脂フィレット２００Ａの絶縁性封止樹脂を充填して、ＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合部分を封止することにより、ＩＣチップ１５が基板２１に圧接固定されかつ接合部分が上記封止樹脂で封止されたＩＣチップ装着体を得る。上記ＩＣチップ１５を封止樹脂である上記絶縁性熱硬化性樹脂フィレット２００Ａを介して基板２１に加熱加圧するとき、上記絶縁性熱硬化性樹脂フィレット２００Ａである封止樹脂は、ＩＣチップ１５の各辺の端面に沿って流動しやすい。このため、上記したように、ＩＣチップ１５の隅部に他の部分より多く封止樹脂が配置されているようなフィレットの形状とすることにより、ＩＣチップ１５の隅部に他の部分より封止樹脂を多く供給した状態とし、図５、図６、図７に順に示すように、ＩＣチップ１５の隅部から他の部分例えば各辺の中央部分に向けて（言い替えれば、封止樹脂の多い部分から少ない部分に）封止樹脂が矢印のように流動して当該中央部分に引き寄せられても、ＩＣチップ１５の隅部には十分な封止樹脂が残っていることになる。よって、ＩＣチップ１５の隅部及び中央部分などＩＣチップ１５の周辺に大略均一に封止樹脂が配置されて封止されたＩＣ装着体を得ることができる。なお、加熱加圧前の初期の封止樹脂フィレット２００Ａの体積は、封止樹脂硬化後の封止樹脂の体積と同一である。
【００１８】
上記実施形態によれば、上記フィレット２００Ａは、少なくとも、上記ＩＣチップ１５と大略同一形状である四角形の長辺側の中央部分で内向きにくぼんだ形状を上記加熱加圧前に有しており、上記加熱加圧時に、上記ＩＣチップ１５の四角形の長辺側での、上記フィレット２００Ａを構成する上記封止樹脂の外向きの流れ出しを、上記くぼんだ形状が無い場合よりも小さくするようにしている。
【００１９】
この結果、ＩＣチップ１５の隅部の封止樹脂が流動してＩＣチップ端面の中央部分に引き寄せられても、ＩＣチップ１５の隅部の封止樹脂が無くなることがなく、ＩＣチップ１５の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができる。また、信頼性試験の温度サイクルでのＩＣチップ１５の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップ１５の割れを防止することができる。さらに、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の基板２１に配置されたランド２１ｑの汚染を防止することができる。すなわち、長辺の外側の近傍の基板２１に配置されているランド２１ｑを汚さないようにすることができる。従って、長辺側において、図９に示すように、受動部品１５０の半田接合時に、絶縁性の上記封止樹脂２００Ａが邪魔をすることなく、受動部品１５０の半田と基板２１のランド２１ｑとの間での接合不良を無くすことができる。
【００２０】
さらに、好ましくは、フィレットを、ＩＣチップ１５の短辺側で内向きに大きくくぼませた形状とすることにより、圧接時に、ＩＣチップ１５の短辺側での外向きの流れ出しも小さくして、短辺よりも外側に大きくフィレットが流れ出さないようにして、短辺側でも基板２１を汚さないようにすることができる。従って、短辺側において、受動部品１５０の半田接合時に、絶縁性の上記封止樹脂２００Ａが邪魔をすることなく、受動部品１５０の半田と基板２１のランド２１ｑとの間での接合不良を無くすことができる。
【００２１】
また、各辺の凹部においてフィレット中心側にくぼませる量は、短辺側の凹部２００ｄよりも、長辺側の凹部２００ｃが大きく切り欠かれているようにすることが好ましい。上記長辺側の凹部２００ｃの形状が上記短辺側の凹部２００ｄの形状より、面積が大であるようにすることが好ましい。その理由は、短辺側よりも長辺側のほうが、ＩＣチップ１５の端面に沿って流動する封止樹脂量が多くなるためである。よって、短辺側の凹部２００ｄよりも長辺側の凹部２００ｃが大きく切り欠かれているようにすることにより、短辺側でＩＣチップ１５の端面に沿って流動する封止樹脂量と、長辺側でＩＣチップ１５の端面に沿って流動する封止樹脂量とを大略均一にすることができ、ＩＣチップ１５の周辺に大略均一に封止樹脂が配置されたフィレットをより確実に形成することができる。
【００２２】
上記フィレット２００Ａの形状の一例としては、上記各凹部２００ｃ，２００ｄを楕円とする場合に、図１１（Ａ）に示すようにフィレット２００Ａの横の長さをＸ、縦の長さをＹ、図１１（Ｂ）に示すようにＩＣチップ１５の横の長さをＸ’、縦の長さをＹ’、初期のフィレット２００Ａのシートの厚みをｔＡ、圧着後の封止樹脂の厚みをｔＢ、ａｘは短辺側の凹部の端辺沿いの長さ、ｂｘは短辺側の凹部の端辺からの深さ、ａｙは長辺側の凹部の端辺沿いの長さ、ｂｙは長辺側の凹部の端辺からの深さとすると、次の式が成立するような、フィレット２００Ａの形状とするのが好ましい。
【００２３】
【数１】
（（Ｘ×Ｙ×ｔＡ）−π×ａｘ×ｂｘ−π×ａｙ×ｂｙ）＝（Ｘ’×Ｙ’×ｔＢ）
【００２４】
【実施例】
実施例１として、上記フィレット２００Ａを、縦（図１１（Ａ）のＸ）１７．０ｍｍ、横（図１１（Ａ）のＹ）８．５ｍｍ、長辺側の隅部（図１１（Ａ）のｅ１）１．５ｍｍ、長辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｙ）が１．６５ｍｍの形状とする。
【００２５】
実施例２として、上記フィレット２００Ａを、縦（図１１（Ａ）のＸ）１７．０ｍｍ、横（図１１（Ａ）のＹ）８．５ｍｍ、長辺側の隅部（図１１（Ａ）のｅ１）１．５ｍｍ、長辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｙ）が２．１５ｍｍ、短辺側の隅部（図１１（Ａ）のｅ２）１．０ｍｍ、短辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｘ）が１．０ｍｍの形状とする。
【００２６】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００２７】
例えば、以下に、本発明にかかる上記実施形態にかかるＩＣチップ装着方法を、特に薄型化が望まれているカード型記録媒体の一例としての小型メモリカードに適用する例について、図面に基づいて詳細に説明する。なお、図面において、理解しやすくするため、ＩＣチップ又はメモリチップと各基板との接合部分を断面にて示しているが、実際には、接合部分は全て封止樹脂で封止することが望ましい。
【００２８】
まず、その小型メモリカードの具体的な基本的な構成を図２５〜図２７に示す。なお、この小型メモリカードは、上記ＩＣチップの装着方法により上記ＩＣチップ例えばメモリチップ１５が上記基板例えばメモリ用基板２１に装着されて構成されるモジュールが筐体１３０内に収納されたモジュール部品の一例である。
【００２９】
図において、１１０は基板、１１３は基板１１０の裏面（図２５では上側の面、図２６では下側の面）に実装されるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のコントローラＬＳＩチップ（ＡＳＩＣ用ＩＣチップ）、１１４は基板１１０の裏面に実装されるマイクロプロセッサ用ＩＣチップ、１１５は基板１１０の表面（図２５では下側の面、図２６では上側の面）に実装されるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）であるフラッシュメモリチップ、１１６は基板１１０の電極、１１８は基板１１０の表面に実装されるチップコンデンサ、１１９は基板１１０の表面に実装されるチップ抵抗、１３０は基板１１０の表面を覆う上ケース、１３１は上ケース１３０に固着されて基板１１０の裏面を覆う下ケース、１３１ａは下ケース１３１の電極用開口、１３２はライトプロテクト用切換えスイッチである。なお、上記上ケース１３０と上記下ケース１３１とにより、筐体の一例を構成している。
【００３０】
このような小型メモリカードの規格の例としては、図２７に示すように、上ケース１３０に下ケース１３１が固着された状態の製品としての小型メモリカードでは、幅２４ｍｍ×高さ３２ｍｍ×厚さ２．１ｍｍとなることが要求される。なお、図２５では、上ケース１３０の厚さは１．４ｍｍ、下ケース１３１の厚さは０．７ｍｍとなっている。また、フラッシュメモリのＩＣチップは、一例として、厚さ８０μｍで短辺７．８ｍｍ×長辺１６ｍｍの長方形薄板状に構成されている。
【００３１】
このような規格に従った小型メモリカードにおいて、メモリの容量を増加させる場合にＩＣチップを高い信頼性で装着するときに本発明の上記実施形態を適用することが好ましく、これについて、以下に詳細に説明する。ただし、この規格は、理解しやすくするための一例として述べるものであって、本発明はこれに限定されるものではない。
【００３２】
本発明の上記実施形態にかかるＩＣチップ装着方法が適用できるカード型記録媒体の一例としての小型メモリカードは、図２８〜図３０に示すように、ベース基板モジュール２１０と、ベース基板モジュール２１０上に実装された第１メモリモジュール２２１と、第１メモリモジュール２２１上に実装された第２メモリモジュール２２２とを備えて、図２６の上記コントローラＬＳＩチップ１１３とマイクロプロセッサ用ＩＣチップ１１４とフラッシュメモリチップ１１５とが実装された基板１１０を構成し、上ケース３０と下ケース３１内に、各ケース３０，３１との間にはそれぞれ所定の隙間を空けて収納されるようにしている。
【００３３】
ベース基板モジュール２１０は、長方形板状のベース基板１０の下面に、マイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３とを所定間隔あけて実装されて構成されている。マイクロプロセッサ用ＩＣチップ１４の各電極と各基板の各電極、及び、ＡＳＩＣ用ＩＣチップ１３の各電極と各基板の各電極とは、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、バンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。ベース基板１０の上面には、その一端部に、チップコンデンサ１８及びチップ抵抗１９をベース基板１０の長手方向沿いの長辺とは直交する短辺沿いに実装している。ベース基板１０の長手方向沿いの長辺の近傍には、ベース基板１０の回路パターンと電気的に接続され、かつ、他のメモリ用基板２１，２２と接続するための電極として機能するように、貫通孔１０ａが多数形成されており、各貫通孔１０ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔１０ａは小型メモリカードの製造の際に位置決め孔１０ｚとして使用されることもある。なお、１６は小型メモリカードのカード電極、１８はチップコンデンサ、１９はチップ抵抗である。
【００３４】
第１メモリモジュール２２１は、ベース基板１０よりも小さい長方形の第１メモリ用基板２１の表裏両面（上下両面）に、合計４個のフラッシュＥＥＰＲＯＭなどの不揮発性メモリチップなどのメモリチップ１５を実装して構成されている。本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、各メモリチップ１５の各電極と第１メモリ用基板２１の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第１メモリ用基板２１の長手方向沿いの長辺の近傍には、第１メモリ用基板２１の回路パターンと電気的に接続され、かつ、ベース基板１０及び第２メモリ用基板２２と接続するための電極として機能するように、貫通孔２１ａが多数形成されており、各貫通孔２１ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２１ａは小型メモリカードの製造の際に位置決め孔２１ｚとして使用されることもある。
【００３５】
第２メモリモジュール２２２は、第１メモリモジュール２２１と同一構造であって、ベース基板１０よりも小さい長方形の第２メモリ用基板２２の表裏両面（上下両面）に、合計４個のフラッシュメモリなどのメモリチップ１５を実装して構成されている。本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、各メモリチップ１５の各電極と第２メモリ用基板２２の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第２メモリ用基板２２の長手方向沿いの長辺の近傍には、第２メモリ用基板２２の回路パターンと電気的に接続され、かつ、ベース基板１０及び第１メモリ用基板２１と接続するための電極として機能するように、貫通孔２２ａが多数形成されており、各貫通孔２２ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２２ａは小型メモリカードの製造の際に位置決め孔２２ｚとして使用されることもある。
【００３６】
ベース基板１０の各貫通孔１０ａ、第１メモリ用基板２１の各貫通孔２１ａ、及び、第２メモリ用基板２２の各貫通孔２２ａを、上記ベース基板１０のメモリ用基板実装面に直交する方向に基板間を電気的に接続する導体の一例としての導電性ワイヤ１１がそれぞれ貫通して、各貫通孔内のクリーム半田１２に接触して、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と、第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２とを導電性ワイヤ１１により電気的に接続する。具体的な例として、各貫通孔は、各基板の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、導電性ワイヤ１１としては、直径０．２０μｍの銅ワイヤとする。各貫通孔については、ベース基板１０の各貫通孔１０ａのみをベース基板１０の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、第１メモリ用基板２１の各貫通孔２１ａ及び第２メモリ用基板２２の各貫通孔２２ａはそれぞれ各メモリ用基板基板の回路にそれぞれ接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールを半分カットした大略半円形状（図２８参照）とすることもできる。
【００３７】
このように、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを導電性ワイヤ１１により接続することができるため、ベース基板１０の上に、それぞれ両面にメモリチップ１５を実装可能な２層のメモリ用基板２１，２２を狭い間隔で小スペース内に配置することができるとともに、各基板間の電極を導電性ワイヤ１１により接続することにより、電極間での接続強度を向上させることができる。このような構成することにより、ベース基板１０のいずれか一方の面にメモリを実装する場合と比較して、メモリの実装可能な面積は、第１メモリ用基板２１の表裏両面、第２メモリ用基板２２の表裏両面の４倍に増加し、最大で４倍までメモリ容量を増加させることができる。よって、例えば、１個のメモリチップ１５が３２ＭＢのとき、２個のメモリチップ１５しか実装できないときは２×３２ＭＢ＝６４ＭＢであったのが、最大で８×３２ＭＢ＝２５６ＭＢとすることができる。また、１個のメモリチップ１５が６４ＭＢのときには、最大で８×６４ＭＢ＝５１２ＭＢとすることができる。さらに、１個のメモリチップ１５が１２８ＭＢのときには、最大で８×１２８ＭＢ＝約１ＧＢとすることができる。
【００３８】
また、各メモリ用基板２１，２２の表裏両面に２個ずつ全く同一位置に同一サイズ及び厚みのメモリチップ１５を実装することができるため、各メモリ用基板２１，２２に熱的又は機械的応力が作用したとき、例えば、封止樹脂の硬化収縮などにより各基板が片側に反ることが防止できる。また、上記各メモリ用基板２１，２２には、上記複数のメモリチップ１５が上記メモリ用基板２１，２２の長手方向の中心に対して対称に配置することができて、各メモリ用基板２１，２２全体として、応力の偏った分布を防止することができる。
【００３９】
また、メモリチップ１５が実装されたメモリモジュール２２１，２２２をベース基板１０とは別部品として別個に構成することができ、バーンイン時にメモリチップ１５が不良と判断された場合には、そのメモリモジュールのみを廃棄すればよく、ＩＣチップ１３，１４が実装されたベース基板１０まで廃棄する必要がなくなる。
【００４０】
また、各メモリチップ１５を各基板に対してアウターリード無しに直接実装すなわちフリップチップ実装するため、言いかえれば、各メモリチップ１５の各電極と各基板の各電極とをバンプなどを介して直接的に接合するため、各メモリチップ１５の外側にアウターリードを引き出して各基板に接合するスペースや手間を省くことができて、小スペース化、工程の短縮化を図ることができる。
【００４１】
なお、図２５〜図２７の小型メモリカードの規格に対応するようにするため、一例として、図２９に示すように、ベース基板１０の厚さは０．２ｍｍ、第１メモリ用基板２１の厚さは０．１５ｍｍ、第２メモリ用基板２２の厚さは０．１５ｍｍ、第２メモリ用基板２２の下面に実装されたメモリチップ１５と第１メモリ用基板２１の上面に実装されたメモリチップ１５との隙間は０．４１ｍｍ、第１メモリ用基板２１の下面に実装されたメモリチップ１５とベース基板１０の上面との隙間は０．４１ｍｍである。また、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面との距離は１．１２ｍｍ、ベース基板１０の下面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は０．３５ｍｍ、よって、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は１．４７ｍｍとなるようにしている。
【００４２】
なお、各基板、すなわち、ベース基板１０、第１メモリ用基板２１、第２メモリ用基板２２は単層基板、多層基板いずれの形態でもよい。
【００４３】
以下に、上記小型メモリカードの製造方法について説明する。
【００４４】
図３１（Ａ）に示すように、ベース基板１０の下面側には、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、マイコン用ＩＣチップであるマイクロプロセッサ用ＩＣチップ１４とコントローラ用ＩＣチップであるＡＳＩＣ用ＩＣチップ１３の２つのＩＣチップがベアチップ実装されて、ベース基板モジュール２１０を１個形成する。なお、このとき、具体的には図示しないが、ベース基板１０の下面には小型メモリカードのカード電極１６を形成しておくとともに、ベース基板１０の上面にはチップコンデンサ１８、チップ抵抗１９も実装しておく。
【００４５】
また、図３１（Ｂ），図３１（Ｃ）に示すように、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、２枚のメモリ用基板２１，２２の上下両面のそれぞれにフラッシュメモリなどのメモリチップ１５を２個ずつフリップチップ実装して、第１及び第２メモリモジュール２２１，２２２を２個形成する。
【００４６】
これらの図３１（Ａ），図３１（Ｂ），図３１（Ｃ）に示すそれぞれの工程は、同時に行っても良いし、任意の順に行うようにしてもよい。また、多数の小型メモリカードを製造する場合には、図３１（Ａ），図３１（Ｂ），図３１（Ｃ）に示す工程をそれぞれ多数回行って、予め多数の第１及び第２メモリモジュール２２１，２２２及びベース基板モジュール２１０を製造しておいてもよい。
【００４７】
次に、図３２（Ａ）及び（Ｂ）にそれぞれ示すように、第１及び第２メモリ基板２１，２２の各貫通孔２１ａ，２２ａ内にクリーム半田１２をディスペンサ５１によりそれぞれ供給する。同様に、図３２（Ｃ）に示すように、ベース基板１０の各貫通孔１０ａ内にもクリーム半田１２をディスペンサ５１により供給する。なお、各基板１０，２１，２２において、長手方向両端の同一箇所にある貫通孔を位置決め孔１０ｚ，２１ｚ，２２ｚとして使用するため、基板接続用の電極としての機能を果たさないようにしており、クリーム半田１２は挿入しないようにする。また、上記位置決め孔１０ｚ，２１ｚ，２２ｚの代わりに、各基板に位置決め用マークを設けたり、又は、各基板の回路パターンの一部を位置決め用マークとして使用することにより、基板同士の位置決めに利用するようにしてもよい。
【００４８】
次いで、図３２（Ｄ）に示すように、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。すなわち、第１メモリ用基板２１の上に第２メモリ用基板２２を載置して、各端部の位置決め孔２１ｚ，２２ｚ同士が互いに同一に位置するように位置決め調整したのち、絶縁性の仮固定用接着剤５２により、第１メモリ用基板２１の上面に実装した２個のメモリチップ１５，１５の上面と、第２メモリ用基板２２の下面に実装した２個のメモリチップ１５，１５の下面とを接着して、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とは大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００４９】
次いで、図３３（Ａ）に示すように、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２をベース基板モジュール２１０に仮固定する。すなわち、第１メモリモジュール２２１の下面に実装された２個のメモリチップ１５とベース基板モジュール２１０の上面とを絶縁性の仮固定用接着剤５２により接着して、ベース基板モジュール２１０の上に、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２を仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とベース基板１０とは互いに大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００５０】
次いで、図３３（Ｂ）に示すように、モジュール間の電極同士を導電性ワイヤ１１で個別に接続する。すなわち、ベース基板モジュール２１０の各位置決め孔１０ｚと第１メモリモジュール２２１の各位置決め孔２１ｚと第２メモリモジュール２２２の各位置決め孔２２ｚとを一致させるように位置決めした状態で、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、導電性ワイヤ１１で個別に接続する。
【００５１】
その後、リフロー炉内に入れることにより、又は、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ１１とを完全に固着させることにより、確実に電気的に接続する。
【００５２】
次いで、ベース基板モジュール２１０のベース基板１０と第１メモリモジュール２２１の第１メモリ用基板２１との間、第１メモリモジュール２２１の第１メモリ用基板２１と第２メモリモジュール２２２の第２メモリ用基板２２との間、第２メモリ用基板２２の上面の２個のメモリチップ１５間を、それぞれ、絶縁性の封止樹脂２００Ａで封止する。これにより、各メモリチップ１５の厚さが０．１ｍｍ程度と薄くかつ２個のメモリチップ１５，１５間の間隔が狭くても、上記実施形態に記載したように、ＩＣチップの周辺に大略均一に封止樹脂が配置されるなどの上記作用効果を確実に奏することができるフィレット２００Ａを形成することができる。
【００５３】
次いで、これを上下ケース３０，３１内に収納して上記小型メモリカードを得る。
【００５４】
上記小型メモリカードの製造方法によれば、図２８の小型メモリカードにおいてをベース基板モジュール２１０に実装する前に、予め第１メモリモジュール２２１と第２メモリモジュール２２２とを実装してバーンイン試験などによりメモリモジュール全体としての機能を検査することができ、不良の場合には、メモリモジュールのみを廃棄すればよく、メモリモジュールに比較して高価なベース基板モジュール２１０を廃棄する必要がなくなり、コストダウンを図ることができる。
【００５５】
なお、図３３（Ｂ）に示すように上記ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、多数の導電性ワイヤ１１で個別に接続する代わりに、図３３（Ｃ）に示すように、モジュール間の電極同士を、導体の別の例としての連続した１本又は数本の導電性ワイヤ５３で接続するようにしてもよい。
【００５６】
すなわち、ベース基板モジュール２１０と第１メモリモジュール２２１と第２メモリモジュール２２２とが上下に重なるように位置する３個のクリーム半田１２の電極、すなわち、導電性ワイヤ５３を、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。次いで、Ｕ字状に折り曲げたのち、導電性ワイヤ５３を、隣接するベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを貫通させる。次いで、再び、Ｕ字状に折り曲げたのち、例えば、隣接する第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。このようにして、接続すべき全てのクリーム半田１２の電極を接続する。
【００５７】
次いで、リフロー炉内に上記モジュールを搬入してリフロー工程を行うことにより、または、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ５３とを導通状態のまま完全に固着させることにより、確実に電気的に接続する。
【００５８】
次いで、上記導電性ワイヤ５３の上記Ｕ字状に折り曲げた部分を切断して除去することにより、ベース基板１０と第１及び第２メモリ用基板２１，２２の上下に重なるように位置する３個のクリーム半田１２の電極を互に個別的に導通させ、かつ、３個の接続部毎に独立的に導通させる導通用柱部材として機能させることができる。
【００５９】
このような構成によれば、多数の導電性ワイヤ１１を予め用意する必要がなく、用意すべき部品点数を削減することができるとともに、多数の導電性ワイヤ１１を一本ずつ接続するよりも連続した導電性ワイヤ５３を半田１２に貫通させる方が接続しやすく、作業の軽減を図ることができる。
【００６０】
上記構成において、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを同時に位置決めして仮固定するようにしてもよい。また、仮固定は、接着剤の代わりに両面粘着テープを使用することもできる。さらには、接着剤を使用せずに、他の部材又は半田の粘着力を利用して上記三枚の基板を位置決め保持するようにしてもよい。
【００６１】
図３４は、本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の小型メモリカードの完成状態での一部断面側面図である。図３４では、導電性ワイヤ５３の代わりに、銅などの導電性ボール７１を使用するものである。すなわち、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と第１メモリ用基板２１の各貫通孔１０ａ内のクリーム半田１２との間に導電性ボール７１を介在させて、ベース基板１０と第１メモリ用基板２１との間を大略平行に保持するとともに、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２との間に導電性ボール７１を介在させて第１メモリ用基板２１と第２メモリ用基板２２との間を大略平行に保持するようにしている。この場合、導電性ボール７１の直径よりも各貫通孔１０ａ，２１ａ，２２ａのクリーム半田１２の外径を大きくして、導電性ボール７１が各クリーム半田１２の電極上に若干入り込みつつ安定して保持されるようにするのが好ましい。
【００６２】
導電性ボール７１の一例としては、直径０．３μｍの銅ボールを使用することができる。導電性ボール７１の材料としては、銅以外に、スズ−亜鉛系、スズ−銀系、スズ−銅系も使用することができる。
【００６３】
上記構成によれば、先の例の小型メモリカードと同様な作用効果を奏することができる上に、ベース基板１０と第１メモリ用基板２１、及び、第１メモリ用基板２１と第２メモリ用基板２２との間に導電性ボール７１を介在させることにより、各基板の間隔を容易に均等にすることができて、各基板を大略平行に配置することができる。また、導電性ボール７１を銅などの半田よりも融点が高い材料より構成すれば、後工程でリフローやエアブローにより半田を溶融するときでも導電性ボール７１が溶融せず、基板間隔を導電性ボール７１により確実に確保することができ、高い精度で基板間の平行度を保持することができる。よって、また、基板間が導電性ボール７１で支持されるため、機械的な応力が作用しても導電性ボール７１は容易に変形しない。従って、熱的な応力及び機械的な応力に抗して、基板間の平行度を確実に保持することができるとともに、隣接する導電性ボール７１との接触も防止することができてショートを防止できる。さらに、導電性ボール７１の直径を小さくすることにより、より狭いピッチでの配置が可能となり、配線の自由度が増し、各メモリチップ１５への個別配線が可能となり、メモリチップ１５とＩＣチップ１３，１４間での処理速度の向上を図ることができる。
【００６４】
なお、本発明は、さらに、上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００６５】
例えば、上記フィレットの形状は先に述べた形状に限られるものではなく、凹部や隅部の形状は他の任意の形状でもよい。
【００６６】
また、本発明の別の実施形態として、フィレット２００Ａを使用してノンスタッドバンプ（ＮＳＤ）工法によりベアチップであるＩＣチップを回路基板にフリップチッブ実装するようにしてもよい。具体的には、この本発明の別の実施形態にかかる回路基板へのＩＣチップ実装方法を図３５（Ａ）〜図４１を用いて説明する。
【００６７】
図３５（Ａ）のＩＣチップ１５においてＩＣチップ１５のＡｌパッド電極１５ｐにワイヤボンディング装置により図３８（Ａ）〜図３８（Ｆ）のごとき動作によりバンプ（突起電極）１５ｂを形成する。すなわち、図３８（Ａ）でホルダ９３から突出したワイヤ９５の下端にボール９６を形成し、図３８（Ｂ）でワイヤ９５を保持するホルダ９３を下降させ、ボール９３をＩＣチップ１５の電極１５ｐに接合して大略バンプ３の形状を形成し、図３８（Ｃ）でワイヤ９５を下方に送りつつホルダ９３の上昇を開始し、図３８（Ｄ）に示すような大略矩形のループ９９にホルダ９３を移動させて図３８（Ｅ）に示すようにバンプ３の上部に湾曲部９８を形成し、引きちぎることにより図３８（Ｆ）に示すようなバンプ３を形成する。あるいは、図３８（Ｂ）でワイヤ９５をホルダ９３でクランプして、ホルダ９３を上昇させて上方に引き上げることにより、金ワイヤ９５を引きちぎり、図３８（Ｇ）のようなバンプ３の形状を形成するようにしてもよい。このように、ＩＣチップ１５の各電極１５ｐにバンプ３を形成した状態を図３５（Ｂ）に示す。
【００６８】
次に、図３５（Ｃ）に示す回路基板２１の電極２１ｐ上に、図３５（Ｄ）に示すように、ＩＣチップ１５の大きさより若干大きな寸法にてカットされた熱硬化性樹脂シート状の絶縁性熱硬化性樹脂フィレット２００Ａを配置し、例えば８０〜１２０℃に熱せられた貼付けツール７により、例えば５〜１０ｋｇｆ／ｃｍ２程度の圧力で熱硬化性樹脂フィレット２００Ａを基板２１の電極２１ｐ上に貼り付ける。この後、熱硬化性樹脂フィレット２００Ａのツール７側に取り外し可能に配置されたセパレータ６ａを剥がすことにより、基板２１の準備工程が完了する。このセパレータ６ａは、ツール７に熱硬化性樹脂フィレット２００Ａが貼り付くのを防止するためのものである。
【００６９】
ここで、熱硬化性樹脂フィレット２００Ａは、シリカなどの無機系フィラーを入れたもの（例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど）、無機系フィラーを全く入れないもの（例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど）が好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性（例えば、２４０℃に１０秒間耐えうる程度の耐熱性）を有することが好ましい。
【００７０】
次に、図３５（Ｅ）及び図３６（Ｆ）に示すように、熱せられた接合ツール４７により、上記前工程でバンプ３が電極１５ｐ上に形成されたＩＣチップ１５を、上記前工程で準備された基板２１のＩＣチップ１５の電極１５ｐに対応する電極２１ｐ上に位置合わせしたのち押圧する。このとき、バンプ３は、その頭部３ａが、基板２１の電極２１ｐ上で図３９（Ａ）から図３９（Ｂ）に示すように変形されながら押しつけられていく、このときＩＣチップ１５を介してバンプ３側に印加する荷重は、バンプ３の径により異なるが、折れ曲がって重なり合うようになっているバンプ３の頭部３ａが、必ず図３９（Ｃ）のように変形する程度の荷重を加えることが必要である。この荷重は最低でも２０（ｇｆ）を必要とする。荷重の上限は、ＩＣチップ１５、バンプ３、回路基板２１などが損傷しない程度とする。場合によって、その最大荷重は１００（ｇｆ）を越えることもある。なお、２００ｍ及び２００ｓは熱硬化性樹脂フィレット２００Ａが接合ツール４７の熱により溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化された樹脂である。
【００７１】
なお、セラミックヒータ又はパルスヒータなどの内蔵するヒータ８ａ（図４１参照）により熱せられた接合ツール４７により、上記前工程でバンプ３が電極１５ｐ上に形成されたＩＣチップ１５を、上記前工程で準備された基板２１のＩＣチップ１５の電極１５ｐに対応する電極２１ｐ上に図３５（Ｅ）及び図３６（Ｆ）に示すように位置合わせする位置合わせ工程と、位置合わせしたのち図３６（Ｇ）に示すように押圧接合する工程とを１つの位置合わせ兼押圧接合装置、例えば、図３６（Ｆ）の位置合わせ兼押圧接合装置で行うようにしてもよい。しかしながら、別々の装置、例えば、多数の基板を連続生産する場合において位置合わせ作業と押圧接合作業とを同時的に行うことにより生産性を向上させるため、位置合わせ工程は図４０（Ｂ）の位置合わせ装置で行い、押圧接合工程は図４１の接合装置で行うようにしてもよい。なお、図４０（Ｃ）では、生産性を向上させるため、２つの接合装置を示して、１枚の回路基板２１の２個所を同時に押圧接合できるようにしている。
【００７２】
このとき、回路基板２１は、ガラス布積層エポキシ基板（ガラエポ基板）やガラス布積層ポリイミド樹脂基板などが用いられる。これらの基板２１は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、図４０（Ａ）及び図４０（Ｂ）に示すように、例えば約５μｍ以下に調整されるように平行度がそれぞれ管理された接合ツール４７とステージ４９とにより、接合ツール４７側からステージ４９側に向けて熱と荷重をＩＣチップ１５を通じて回路基板２１に局所的に印加することにより、その印加された部分の回路基板２１の反りが矯正せしめられる。また、ＩＣチップ１５は、アクティブ面の中心を凹として反っているが、これを接合時に２０ｇｆ以上の強い加重で加圧することで、基板２１とＩＣチップ１５の両方の反りやうねりを矯正することができる。このＩＣチップ１５の反りは、ＩＣチップ１５を形成するとき、Ｓｉに薄膜を形成する際に生じる内部応力により発生するものである。
【００７３】
こうして回路基板２１の反りが矯正された状態で、例えば１４０〜２３０℃の熱がＩＣチップ１５と回路基板２１の間の熱硬化性樹脂フィレット２００Ａに例えば数秒〜２０秒程度印加され、この熱硬化性樹脂フィレット２００Ａが硬化される。このとき、最初は熱硬化性樹脂フィレット２００Ａを構成する熱硬化性樹脂が流れてＩＣチップ１５のエッヂまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するためこのようにエッヂまで流れるような流動性が生じる。熱硬化性樹脂の体積はＩＣチップ１５と回路基板２１との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。この後、加熱されたツール４７が上昇することにより、加熱源がなくなるためＩＣチップ１５と熱硬化性樹脂フィレット２００Ａの温度が急激に低下して、熱硬化性樹脂フィレット２００Ａは流動性を失い、図３６（Ｇ）及び図３９（Ｃ）に示すように、ＩＣチップ１５は硬化した熱硬化性樹脂２００ｓにより回路基板２１上に固定される。また、回路基板２１側をステージ４９により加熱しておくと、接合ツール４７の温度をより低く設定することができる。
【００７４】
なお、図３５（Ａ）から図３６（Ｇ）までは、熱硬化性樹脂フィレット２００Ａ又は熱硬化性接着剤６ｂを回路基板２１側に形成することについて説明したが、これに限定されるものではなく、図３７（Ｉ）に示すように、ＩＣチップ１５側に形成するようにしてもよい。この場合、特に、熱硬化性樹脂フィレット２００Ａの場合に、熱硬化性樹脂フィレット２００Ａの回路基板側に取り外し可能に配置されたセパレータ６ａとともにゴムなどの弾性体１１７にＩＣチップ１５を押し付けて、バンプ３の形状に沿って熱硬化性樹脂フィレット２００ＡがＩＣチップ１５に貼り付けられるようにしてもよい。
【００７５】
なお、上記実施形態において、回路基板２１としては、多層セラミック基板、ガラス布積層エポキシ基板（ガラエポ基板）、アラミド不織布基板、ガラス布積層ポリイミド樹脂基板、ＦＰＣ（フレキシブル・プリンテッド・サーキット）などが用いられる。これらの基板２１は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、熱と荷重とをＩＣチップ１５を通じて回路基板２１に局所的に印加することにより、その印加された部分の回路基板２１の反りが矯正される。
【００７６】
また、上記各実施形態では、フィレット２００Ａとして、シート状の部材で説明したが、半液体状又は液体状の封止樹脂をメモリ用基板２１上に塗布などにより供給するようにしてもよい。また、フィレット２００Ａもメモリ用基板２１上に予め載置するものに限らず、メモリチップ１５側に配置するようにしてもよい。
【００７７】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【００７８】
【発明の効果】
本発明によれば、上記フィレットは、少なくとも、上記四角形の電子部品と同一面積である四角形の少なくとも１辺側の中央部分で内向きに凹んだ形状を有しており、上記加熱加圧時に、上記電子部品の四角形の上記辺側での、上記フィレットを構成する上記封止樹脂の外向きの流れ出しを、上記凹んだ形状が無い場合よりも小さくするようにしている。
【００７９】
この結果、四角形の電子部品の隅部の封止樹脂が流動して電子部品端面の中央部分に引き寄せられても、電子部品の隅部の封止樹脂が無くなることがなく、電子部品の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができる。また、信頼性試験の温度サイクルでの電子部品の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及び電子部品の割れを防止することができる。さらに、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の対象物に配置されたランドの汚染を防止することができる。すなわち、上記辺の外側の近傍の対象物に配置されているランドを汚さないようにすることができる。従って、上記辺側において、受動部品の半田接合時に、絶縁性の上記封止樹脂が邪魔をすることなく、受動部品の半田と対象物のランドとの間での接合不良を無くすことができる。
【００８０】
さらに、好ましくは、フィレットを、電子部品の短辺側で内向きに大きくくぼませた形状とすることにより、圧接時に、電子部品の短辺側での外向きの流れ出しも小さくして、短辺よりも外側に大きくフィレットが流れ出さないようにして、短辺側でも対象物を汚さないようにすることができる。従って、短辺側において、受動部品の半田接合時に、絶縁性の上記封止樹脂が邪魔をすることなく、受動部品の半田と対象物のランドとの間での接合不良を無くすことができる。
【００８１】
また、各辺の凹んだ形状においてフィレット中心側にくぼませる面積は、短辺側の凹んだ形状よりも、長辺側の凹んだ形状が大きくすることが好ましい。その理由は、短辺側よりも長辺側のほうが、電子部品の端面に沿って流動する封止樹脂量が多くなるためである。よって、短辺側の凹んだ形状よりも長辺側の凹んだ形状が面積的に大きく切り欠かれているようにすることにより、短辺側で電子部品の端面に沿って流動する封止樹脂量と、長辺側で電子部品の端面に沿って流動する封止樹脂量とを大略均一にすることができ、電子部品の周辺に大略均一に封止樹脂が配置されたフィレットをより確実に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるＩＣチップの装着方法において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の基板側の平面図である。
【図２】図１の工程において、絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の側面図である。
【図３】図１の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の透視平面図である。
【図４】図３の工程において、加熱圧着ツールにより絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の側面図である。
【図５】図３の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図６】図５の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図７】図６の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図８】図７の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の側面図である。
【図９】図７のＩＸ−ＩＸ線断面図である。
【図１０】図７のＸ−Ｘ線断面図である。
【図１１】（Ａ），（Ｂ）はそれぞれ上記ＩＣチップの装着方法において使用するフィレットの平面図、及び、上記ＩＣチップの装着方法において使用するＩＣチップの平面図である。
【図１２】従来のＩＣチップの装着方法において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に四角形の絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の基板側の平面図である。
【図１３】図１２の工程において、絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の側面図である。
【図１４】図１２の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の透視平面図である。
【図１５】図１４の工程において、加熱圧着ツールにより絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の側面図である。
【図１６】図１４の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図１７】図１６の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の側面図である。
【図１８】図１６のＸＶＩＩＩ−ＸＶＩＩＩ線断面図である。
【図１９】図１６のＸＩＸ−ＸＩＸ線断面図である。
【図２０】図１７の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する、別の状態の透視平面図である。
【図２１】図２０の工程において矢印ＸＸ部分におけるクラック発生状態を示す説明図である。
【図２２】図２０の工程において矢印ＸＸ部分における欠け発生状態を示す説明図である。
【図２３】（Ａ），（Ｂ）はそれぞれ、信頼性試験の温度サイクルにおいて、ＩＣチップの隅部に応力集中が発生し、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップの割れを引き起こす状態を説明する説明図である。
【図２４】（Ａ），（Ｂ），（Ｃ）はそれぞれ、封止樹脂のフィレット拡がりにより、フィレット周辺の基板に配置されたランドが汚染される状態を示す説明図である。
【図２５】本発明の各実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードの基本となる小型メモリカードの分解斜視図である。
【図２６】図２５の小型メモリカードの一部断面側面図である。
【図２７】図２５の小型メモリカードの底面図である。
【図２８】本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードのケースを除いた状態での概略斜視図である。なお、一部の導体を取り除いて、電極などを理解しやすくしている。
【図２９】図２８の小型メモリカードの側面図である。
【図３０】図２８の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図３１】（Ａ），（Ｂ），（Ｃ）はそれぞれ図２８の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールを製造する工程の一部断面の説明図である。
【図３２】（Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ図２８の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図、第１メモリモジュールと第２メモリモジュールとを仮固定する工程の一部断面の説明図である。
【図３３】（Ａ），（Ｂ），（Ｃ）はそれぞれ図２８の小型メモリカードの製造方法において、仮固定された第１メモリモジュールと第２メモリモジュールをベース基板モジュールに仮固定する工程、さらに、モジュール間の電極同士を導電性ワイヤで個別に接続する工程、モジュール間の電極同士を導体の別の例としての連続した導電性ワイヤで接続する工程の一部断面の説明図である。
【図３４】本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の例の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図３５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ本発明のさらに別の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３６】（Ｆ）、（Ｇ）はそれぞれ図３５の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３７】（Ｉ）は図３５〜図３６の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３８】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）はそれぞれ図３５〜図３７の実施形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図３９】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図３５〜図３７の実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図４０】（Ａ）、（Ｂ）はそれぞれ図３５〜図３７の実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４１】図３５〜図３７の実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【符号の説明】
３…バンプ、１０…ベース基板、１０ａ…貫通孔、１０ｚ…位置決め孔、１１…導電性ワイヤ、１２…クリーム半田、１３…ＡＳＩＣ用ＩＣチップ、１４…マイクロプロセッサ用ＩＣチップ、１５…ＩＣチップ、１５ｐ…電極、１６…カード電極、１８…チップコンデンサ、１９…チップ抵抗、２１…基板、２１ａ…貫通孔、２１ｐ…電極、２１ｑ…ランド、２１ｚ…位置決め孔、２２…第２メモリ用基板、２２ａ…貫通孔、２２ｚ…位置決め孔、２４…第４メモリ用基板、３０Ａ…上ケース、３１Ａ…下ケース、１１０…基板、１１３…ＡＳＩＣ用ＩＣチップ、１１４…マイクロプロセッサ用ＩＣチップ、１１５…メモリチップ、１１６…電極、１１８…チップコンデンサ、１１９…チップ抵抗、１３０…上ケース、１３１…下ケース、１３１ａ…電極用開口、１３２…ライトプロテクト用切換えスイッチ、１５０…受動部品、２００Ａ…シート状の絶縁性熱硬化性樹脂フィレット、２００ｃ…長辺側の凹部、２００ｄ…短辺側の凹部、２００ｅ…隅部、２１０…ベース基板モジュール、２２１…第１メモリモジュール、２２２…第２メモリモジュール。
Claims (6)
- 四角形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させ、その面積は上記電子部品と同等であり、四角形の少なくとも対向する一対の辺の中央部分がそれぞれ凹んだ形状であることを特徴とする絶縁性封止樹脂のフィレット。
- 上記四角形は長方形であり、長辺側の中央部分が凹んだ形状であることを特徴とする請求項１に記載の絶縁性封止樹脂のフィレット。
- 短辺側の中央部分が凹んだ形状であることを特徴とする請求項２に記載の絶縁性封止樹脂のフィレット。
- 上記長辺側の凹んだ形状が上記短辺側の凹んだ形状より面積が大であることを特徴とする請求項３に記載の絶縁性封止樹脂のフィレット。
- 上記凹んだ形状が上記四角形の中心に対して対称形であることを特徴とする請求項１〜４のいずれか１つに記載の絶縁性封止樹脂のフィレット。
- 請求項１〜５のいずれか１つに記載のフィレットを電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させかつ上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002245105A JP3974834B2 (ja) | 2002-08-26 | 2002-08-26 | 電子部品の装着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002245105A JP3974834B2 (ja) | 2002-08-26 | 2002-08-26 | 電子部品の装着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087670A true JP2004087670A (ja) | 2004-03-18 |
| JP3974834B2 JP3974834B2 (ja) | 2007-09-12 |
Family
ID=32053398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002245105A Expired - Fee Related JP3974834B2 (ja) | 2002-08-26 | 2002-08-26 | 電子部品の装着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3974834B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081881A (ja) * | 2005-09-14 | 2007-03-29 | Nitto Denko Corp | 通音膜、通音膜付き電子部品及びその電子部品を実装した回路基板の製造方法 |
| JP2007305815A (ja) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| WO2009001564A1 (ja) * | 2007-06-28 | 2008-12-31 | Panasonic Corporation | 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール |
| JP2010232534A (ja) * | 2009-03-27 | 2010-10-14 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| JP2014036161A (ja) * | 2012-08-09 | 2014-02-24 | Sharp Corp | 電子機器及び電子機器の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019203575A1 (en) | 2018-04-17 | 2019-10-24 | Samsung Electronics Co., Ltd. | Electronic device including multiple fixing members to fix biometric sensor to display and method for manufacturing the same |
-
2002
- 2002-08-26 JP JP2002245105A patent/JP3974834B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081881A (ja) * | 2005-09-14 | 2007-03-29 | Nitto Denko Corp | 通音膜、通音膜付き電子部品及びその電子部品を実装した回路基板の製造方法 |
| JP2007305815A (ja) * | 2006-05-12 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| WO2009001564A1 (ja) * | 2007-06-28 | 2008-12-31 | Panasonic Corporation | 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール |
| US8264079B2 (en) | 2007-06-28 | 2012-09-11 | Panasonic Corporation | Semiconductor device mounted structure and its manufacturing method, semiconductor device mounting method, and pressing tool |
| JP5084829B2 (ja) * | 2007-06-28 | 2012-11-28 | パナソニック株式会社 | 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール |
| US8426965B2 (en) | 2007-06-28 | 2013-04-23 | Panasonic Corporation | Semiconductor device mounted structure and its manufacturing method, semiconductor device mounting method, and pressing tool |
| JP2010232534A (ja) * | 2009-03-27 | 2010-10-14 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| JP2014036161A (ja) * | 2012-08-09 | 2014-02-24 | Sharp Corp | 電子機器及び電子機器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3974834B2 (ja) | 2007-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
| JPS6225446A (ja) | Ｉｃパツケ−ジ | |
| JP2009521818A (ja) | コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法 | |
| JP2016184612A (ja) | 半導体装置の実装方法 | |
| JP4436582B2 (ja) | カード型記録媒体及びその製造方法 | |
| JP3974834B2 (ja) | 電子部品の装着方法 | |
| JPH10284535A (ja) | 半導体装置の製造方法及び半導体部品 | |
| KR20080048914A (ko) | 프린트 기판, 프린트 기판 조립체, 전자 장치, 프린트기판의 제조 방법, 프린트 기판 조립체의 제조 방법, 및프린트 기판의 휨 교정 방법 | |
| JP4288026B2 (ja) | 装着ツール及びｉｃチップの装着方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP2003218161A (ja) | 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法 | |
| KR20110072888A (ko) | Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP4215685B2 (ja) | 電子回路素子の製造方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP4287987B2 (ja) | 電子部品の実装方法及び電子部品実装体 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| JPH09153562A (ja) | パッド・エリア・アレイ・パッケージにソルダ・ボールを取り付ける方法 | |
| JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
| JP3594502B2 (ja) | 半導体パッケージの製造方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3974834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |