JP2007305815A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2007305815A
JP2007305815A JP2006133165A JP2006133165A JP2007305815A JP 2007305815 A JP2007305815 A JP 2007305815A JP 2006133165 A JP2006133165 A JP 2006133165A JP 2006133165 A JP2006133165 A JP 2006133165A JP 2007305815 A JP2007305815 A JP 2007305815A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin material
sealing resin
wiring board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006133165A
Other languages
English (en)
Inventor
Kimihito Kuwabara
公仁 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006133165A priority Critical patent/JP2007305815A/ja
Publication of JP2007305815A publication Critical patent/JP2007305815A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】コーナー部にも良好なフィレットを形成できる半導体集積回路装置の製造方法を提供する。
【解決手段】半導体素子のコーナー部に接した辺に対応した部分７ａ，７ｂ，７ｃ，７ｄに比べて前記コーナー部に対応した部分が突出した凸部８ａ，８ｂ，８ｃ，８ｄが形成された平面形状の封止樹脂材５を、半導体素子１と配線基板２の間に介装して熱圧着することにより、軟化した封止樹脂材５が半導体素子１の外側に押し広げられ、フィレットが形成される。
【選択図】図１

Description

本発明はフリップチップ実装タイプの半導体集積回路装置の製造方法に関するものである。
フリップチップ実装タイプの半導体装置は図５（ａ）〜（ｃ）に示すように構成されている。
半導体素子１を配線基板２に実装したこの種の半導体装置は、半導体素子１の裏面に形成された外部接続用の突起電極３が、配線基板２の上に形成された基板電極４に当設し、半導体素子１と配線基板２の間には硬化した封止樹脂材５が設けられている。封止樹脂材５は半導体素子１が配線基板２の実装位置から移動しないように固定する役目と、突起電極３と基板電極４との接触部を封止して良好な電気接続状態を維持する役目を果たしている。
実装の工程は図６（ａ）〜（ｄ）のように実施されている。
ここで使用されている熱可塑性の封止樹脂材５のシートの形状は、図６（ａ）に示す平面図のような矩形であって、このシート状の封止樹脂材５を、図６（ｂ）に示すように、配線基板２の基板電極４の上に貼り付ける。次に図６（ｃ）に示すように、半導体素子１を、この半導体素子１の突起電極３が形成されている裏面を配線基板２の側に向けて、封止樹脂材５の上に配置し、熱をかけながら半導体素子１を配線基板２の側に押し付けると、封止樹脂材５が軟化して図５（ｂ）に示すように半導体素子１の外側に流動する。このとき、半導体素子１の突起電極３と配線基板２の基板電極４とが当設して導通する。この状態で、温度を下げて封止樹脂材５を硬化させると、図６（ｄ）に示すように配線基板２における半導体素子１の位置が、硬化した封止樹脂材５によって固定されて実装が完了する。
特開２００１−３５８１７５公報（図１） 特開２００２−１３４５５９公報（図１）
図５（ｂ）は図５（ａ）のＡ−Ａ断面図、図５（ｃ）は図５（ａ）のＢ−Ｂ断面図を示しているが、平面形状が矩形の半導体素子１の場合には、４つの辺１ａ，１ｂ，１ｃ，１ｄから外側へは封止樹脂材５の十分な量の流出が発生して、硬化した封止樹脂材５によって半導体素子１を配線基板２に十分な接合力で係止できる。しかし、図５（ｃ）に示すように半導体素子１のコーナー部６への封止樹脂材５の流出の不足のために、硬化した封止樹脂材５による良好なフィレットが形成されない。
これは、半導体素子１の薄型化などのために、図７に示すように半導体素子１に反りが発生した場合には、突起電極３と基板電極４との導通の不良が発生する。
なお、（特許文献１）には、中央部での接合力の不足を改善することを目的として、接合材料が不均一にはみ出すことを規制するために、半導体回路素子１の突起電極配列の大きな隙間にダミーの突起電極としての接合材料流動規制部材３を設けて接合材料の分布の均一化を図ることが記載されており、（特許文献２）には、中央部での接合力の不足を改善することを目的として、接合材料が不均一にはみ出すことを規制するために、配線基板としての回路形成体６−１の側に接合材料流動規制部材３０３を設けて接合材料の分布の均一化を図ることが記載されている。しかし、このように構成しても、図５（ｃ）に示したようなコーナー部６に良好なフィレットを形成できない。
本発明はコーナー部にも良好なフィレットを形成できる半導体集積回路装置を提供することを目的とする。
本発明の請求項１記載の半導体集積回路装置の製造方法は、半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置を形成するに際し、半導体素子のコーナー部に接した辺に対応した部分に比べて前記コーナー部に対応した部分が突出した凸部が形成された平面形状の前記封止樹脂材を、前記半導体素子と配線基板の間に介装して熱圧着することを特徴とする。
本発明の請求項２記載の半導体集積回路装置の製造方法は、半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置を形成するに際し、半導体素子のコーナー部に接した辺に対応した部分に比べて前記コーナー部に対応した部分が厚く形成された立体形状の前記封止樹脂材を、前記半導体素子と配線基板の間に介装して熱圧着することを特徴とする。
本発明の請求項３記載の半導体集積回路装置の製造方法は、封止樹脂材が非導電性熱可塑性樹脂材または異方導電性の熱可塑性樹脂材であることを特徴とする。
この構成によると、半導体素子のコーナー部に接した辺に対応した部分に比べてコーナー部に対応した部分が突出した凸部が形成された平面形状の前記封止樹脂材、または半導体素子のコーナー部に接した辺に対応した部分に比べてコーナー部に対応した部分が厚く形成された立体形状の前記封止樹脂材を使用して、半導体素子を配線基板にフリップチップ実装するので、半導体素子のコーナー部においても良好なフィレットを形成できる。
以下、本発明の各実施の形態を図１〜図４に基づいて説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）を示す。
図１（ａ）（ｂ）は半導体集積回路装置の実装に使用する封止樹脂材５の平面図と側面図を示し、図２（ａ）〜（ｃ）は、この封止樹脂材５を使用して半導体素子１を配線基板２にフリップチップ実装した半導体集積回路装置を示す。
封止樹脂材５として、従来では半導体素子１の外形と同じか一回り小さな図６（ａ）に示すような矩形のものが使用されているが、この（実施の形態１）では形状が異なる。
図１（ａ）は（実施の形態１）で使用する封止樹脂材５を示しており、その平面形状は、半導体素子１の各コーナー部６に接した辺１ａ，１ｂ，１ｃ，１ｄに対応した部分７ａ，７ｂ，７ｃ，７ｄに比べて、前記コーナー部６に対応した部分が突出した凸部８ａ，８ｂ，８ｃ，８ｄが形成されている。封止樹脂材５の平面形状と半導体素子１の平面形状との関係の一例を図２（ａ）に仮想線で示す。
図２（ａ）〜（ｃ）は図１に示した封止樹脂材５を使用して実装した半導体集積回路装置を示している。実装工程は、従来とは形状が異なった封止樹脂材５を使用する他は従来と同じであって、半導体素子１の図２（ａ）に示した位置に仮想線で示した形状の封止樹脂材５を配置し、その上に半導体素子１の裏面を配線基板２の方に向けて配置し、加熱しながら半導体素子１を配線基板２に押し付けて熱圧着することによって、軟化した封止樹脂材５は半導体素子１の外側に押し広げられる。
ここで、軟化する前の封止樹脂材５の前記部分７ａ，７ｂ，７ｃ，７ｄが、軟化するとともに配線基板２が押し付けられたことによって図２（ａ）（ｂ）に示すように良好なフィレットが形成される位置にまで流動した状態では、従来の矩形の封止樹脂材５では良好なフィレットを形成できなかった半導体素子１のコーナー部６の部分においても、この（実施の形態１）では凸部８ａ，８ｂ，８ｃ，８ｄが形成さた封止樹脂材５を使用しているため、図２（ａ）（ｃ）に示すように良好なフィレットを形成できた。
このように、半導体素子１のコーナー部において従来よりも良好なフィレットを得ることができ、半導体素子１のコーナー部６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。
（実施の形態２）
図３（ａ）（ｂ）と図４は本発明の（実施の形態２）を示し、（実施の形態１）とは封止樹脂材５の形状が異なっている。つまり、半導体素子１のコーナー部６に接した辺１ａ，１ｂ，１ｃ，１ｄに対応した部分９ａ，９ｂ，９ｃ，９ｄに比べて、前記コーナー部６に対応した部分１０ａ，１０ｂ，１０ｃ，１０ｄが厚く形成されている。
このように構成した立体形状の封止樹脂材５を、図４に示すように、半導体素子１と配線基板２の間に介装して熱圧着することによって、図２（ｂ）（ｃ）と同様に、半導体素子１のコーナー部において従来よりも良好なフィレットを得ることができ、半導体素子１のコーナー部６を従来に比べて強固に配線基板２に係止することができ、半導体素子１の反りの防止に有効である。
上記の各実施の形態において封止樹脂材５は、非導電性の封止樹脂材であっても、導電異方性樹脂材であっても、実施できる。
半導体集積回路装置の高信頼性化に寄与できる。
本発明の（実施の形態１）に使用する封止樹脂材５の平面図と側面図 同実施の形態の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 本発明の（実施の形態２）に使用する封止樹脂材５の平面図と側面図 同実施の形態の半導体集積回路装置の実装工程の要部の断面図 従来の半導体集積回路装置の平面図とそのＡ−Ａ線とＢ−Ｂ線に沿う断面図 一般的な実装工程を示す断面図 半導体素子に反りが発生した場合の断面図
符号の説明
１ 半導体素子
１ａ，１ｂ，１ｃ，１ｄ 半導体素子１のコーナー部に接した辺
２ 配線基板
３ 突起電極
４ 基板電極
５ 封止樹脂材
６ 半導体素子１のコーナー部
７ａ，７ｂ，７ｃ，７ｄ 半導体素子１の辺１ａ，１ｂ，１ｃ，１ｄに対応した部分
８ａ，８ｂ，８ｃ，８ｄ 半導体素子１のコーナー部に対応した凸部

Claims (3)

  1. 半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置を形成するに際し、
    半導体素子のコーナー部に接した辺に対応した部分に比べて前記コーナー部に対応した部分が突出した凸部が形成された平面形状の前記封止樹脂材を、前記半導体素子と配線基板の間に介装して熱圧着する
    半導体集積回路装置の製造方法。
  2. 半導体素子を配線基板にフリップチップ実装し、半導体素子と配線基板の間に介在する封止樹脂材によって半導体素子を配線基板に係止した半導体集積回路装置を形成するに際し、
    半導体素子のコーナー部に接した辺に対応した部分に比べて前記コーナー部に対応した部分が厚く形成された立体形状の前記封止樹脂材を、前記半導体素子と配線基板の間に介装して熱圧着する
    半導体集積回路装置の製造方法。
  3. 封止樹脂材が非導電性熱可塑性樹脂材または異方導電性の熱可塑性樹脂材である
    請求項１または請求項２記載の半導体集積回路装置の製造方法。
JP2006133165A 2006-05-12 2006-05-12 半導体集積回路装置の製造方法 Ceased JP2007305815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006133165A JP2007305815A (ja) 2006-05-12 2006-05-12 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133165A JP2007305815A (ja) 2006-05-12 2006-05-12 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007305815A true JP2007305815A (ja) 2007-11-22

Family

ID=38839485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133165A Ceased JP2007305815A (ja) 2006-05-12 2006-05-12 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007305815A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112569A (ja) * 1984-06-29 1986-01-20 Matsushita Electric Ind Co Ltd 複写装置
JP2002198382A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd ボンディングペーストの転写装置および転写ピンならびにボンディングペーストの転写方法
JP2003188212A (ja) * 2001-10-11 2003-07-04 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004087670A (ja) * 2002-08-26 2004-03-18 Matsushita Electric Ind Co Ltd 絶縁性封止樹脂のフィレット及び電子部品の装着方法
JP2007009022A (ja) * 2005-06-29 2007-01-18 Sekisui Chem Co Ltd シート状接着剤、電子部品装置の製造方法及び電子部品装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112569A (ja) * 1984-06-29 1986-01-20 Matsushita Electric Ind Co Ltd 複写装置
JP2002198382A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd ボンディングペーストの転写装置および転写ピンならびにボンディングペーストの転写方法
JP2003188212A (ja) * 2001-10-11 2003-07-04 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004087670A (ja) * 2002-08-26 2004-03-18 Matsushita Electric Ind Co Ltd 絶縁性封止樹脂のフィレット及び電子部品の装着方法
JP2007009022A (ja) * 2005-06-29 2007-01-18 Sekisui Chem Co Ltd シート状接着剤、電子部品装置の製造方法及び電子部品装置

Similar Documents

Publication Publication Date Title
JP6305302B2 (ja) 半導体装置およびその製造方法
WO2007123143A1 (ja) メモリカード
JP4731397B2 (ja) 半導体集積回路装置
JP2009076497A5 (ja)
CN104600038A (zh) 半导体装置
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
JP2007305814A (ja) 半導体集積回路装置とその実装方法
JP4807303B2 (ja) 電子部品ユニット
JP2007220704A (ja) 半導体装置
JP2007305815A (ja) 半導体集積回路装置の製造方法
JP2020047763A (ja) 半導体装置及び半導体装置の製造方法
JP2016146457A (ja) 半導体装置およびその製造方法
JPH0846335A (ja) 熱伝導シート
JP4781162B2 (ja) 半導体集積回路装置
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JP4688443B2 (ja) 半導体装置の製造方法
JP4436588B2 (ja) 半導体実装モジュール
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP2006032872A (ja) 回路基板及び半導体装置
TWI803175B (zh) 電路基板及其製造方法
JP2004039756A (ja) 半導体装置の製造方法、製造装置、および半導体装置
JP5674537B2 (ja) 電気部品モジュール
JP2006147323A (ja) 接続基板及びその製造方法
JP4442426B2 (ja) 半導体装置及びその製造方法
JP2006024639A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110726