JPS6151862A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6151862A JPS6151862A JP59172468A JP17246884A JPS6151862A JP S6151862 A JPS6151862 A JP S6151862A JP 59172468 A JP59172468 A JP 59172468A JP 17246884 A JP17246884 A JP 17246884A JP S6151862 A JPS6151862 A JP S6151862A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bending
- grooves
- leads
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置に係り、特に外囲器のケース部か
らリードを突出させこのリードを中途で折曲したリード
の改良ｔＩ４造に関する。
らリードを突出させこのリードを中途で折曲したリード
の改良ｔＩ４造に関する。
従来、外囲器のケースからリードを突出させ、このリー
ドを中途で所定の角度に折曲して成形される半導体装置
に、例えば第５図に示すＤＩＰ型ＩＣがある。図におい
て、（１０１）はり−トフレームにレジンモールドを施
して形成された外囲器のケースで、ｍ数のリード（１０
２，１０２・・・）がケースの対向二側面から突出し、
その中途の折曲げ部（１０２ａ、 ｌ０２ａ・・・）で
ほぼ直角に折曲げられて下方に向かっている。この折曲
げ加工はリードの突出側で折曲」或の近傍を曲げ用ポン
チ（後述）で挟持しておき、曲げ用ローラポンチの側面
に沿って曲げるもので、リードの弾性に基因するバック
ラッシュｒ！ｌ象により、二側のリード間隔（α）が規
格値よりも大になる傾向がある。すなわち、リードを折
曲した場合、リード内に曲げ荷重に対する圧縮応力と引
張応力が発生し、その応力以上でリードは曲がり、応力
の弾性量に対する歪が発生して曲げ直後のり−１・先端
間隔が曲げ加工部（７ｒ’１部）の間隔よりも広くなる
。このように生ずるバックラッシュ現象を考盾してオー
バベンドすれば、リードとこれを埋込んでいるレジンモ
ールド部との間にすき間を生しるという重大な問題があ
る。また、対向する二側のリード端部の間隔が大きいと
、一般にソケノ１−１またはボー１〜にリートをさし込
んで用いられるので、その間隔の拡がり分だけモールド
パノケージの幅は小さくなり、素子の高共積度化をｌ！
ＩＩ害する問題もある。
ドを中途で所定の角度に折曲して成形される半導体装置
に、例えば第５図に示すＤＩＰ型ＩＣがある。図におい
て、（１０１）はり−トフレームにレジンモールドを施
して形成された外囲器のケースで、ｍ数のリード（１０
２，１０２・・・）がケースの対向二側面から突出し、
その中途の折曲げ部（１０２ａ、 ｌ０２ａ・・・）で
ほぼ直角に折曲げられて下方に向かっている。この折曲
げ加工はリードの突出側で折曲」或の近傍を曲げ用ポン
チ（後述）で挟持しておき、曲げ用ローラポンチの側面
に沿って曲げるもので、リードの弾性に基因するバック
ラッシュｒ！ｌ象により、二側のリード間隔（α）が規
格値よりも大になる傾向がある。すなわち、リードを折
曲した場合、リード内に曲げ荷重に対する圧縮応力と引
張応力が発生し、その応力以上でリードは曲がり、応力
の弾性量に対する歪が発生して曲げ直後のり−１・先端
間隔が曲げ加工部（７ｒ’１部）の間隔よりも広くなる
。このように生ずるバックラッシュ現象を考盾してオー
バベンドすれば、リードとこれを埋込んでいるレジンモ
ールド部との間にすき間を生しるという重大な問題があ
る。また、対向する二側のリード端部の間隔が大きいと
、一般にソケノ１−１またはボー１〜にリートをさし込
んで用いられるので、その間隔の拡がり分だけモールド
パノケージの幅は小さくなり、素子の高共積度化をｌ！
ＩＩ害する問題もある。
この発明は上記従来の問題点に鑑み、外囲器のケース部
分からリートを突出させこのリードの中途に折曲加工が
施されてなる半導体装置におけるリート折曲部の構造を
改良する。
分からリートを突出させこのリードの中途に折曲加工が
施されてなる半導体装置におけるリート折曲部の構造を
改良する。
この発明の半導体装置は、外囲器のケース部からリード
を突出させこのリードを中途で所定の角度に折曲した半
導体装置において、リードの折曲域にリードの板厚低減
部を設け腋部を含み折曲されたり−１くを備えたことを
特徴とする。そして、曲げ加工において、リードのバッ
クラッシュによる影響を低減し、その景だけケースの幅
を広げること、また、オーバベンゾインクを不要にして
モールド樹脂とリードとの隙間をなくすことなどが改良
された。
を突出させこのリードを中途で所定の角度に折曲した半
導体装置において、リードの折曲域にリードの板厚低減
部を設け腋部を含み折曲されたり−１くを備えたことを
特徴とする。そして、曲げ加工において、リードのバッ
クラッシュによる影響を低減し、その景だけケースの幅
を広げること、また、オーバベンゾインクを不要にして
モールド樹脂とリードとの隙間をなくすことなどが改良
された。
以下にこの発明の実施例につき図面を参照して詳細に説
明する。なお、説明において従来と変わらない部分は図
面に同じ符号を付して示し説明を省Ｕ＋３することとす
る。１実施例の半導体装置にＤＩＰ型ＴＣを例示し、第
１図および第３図によって示すように、リード板厚の低
減手段としてその折曲域に’Ｉ：＋Ｗを設けたものであ
る。
明する。なお、説明において従来と変わらない部分は図
面に同じ符号を付して示し説明を省Ｕ＋３することとす
る。１実施例の半導体装置にＤＩＰ型ＴＣを例示し、第
１図および第３図によって示すように、リード板厚の低
減手段としてその折曲域に’Ｉ：＋Ｗを設けたものであ
る。
第１図に示すＩＣは外囲器のレジンモール１く形成され
たケース部（１０１）からリード（１，１・・・）を突
出させ、このリードをその中途の折曲域（ｌａ、ｌａ・
・・）に断面Ｖ字型の溝（２，２・・・）を夫々設け折
曲げされている（第１図）。次に第３図に上記溝の形成
を含むリードの成形工程を工程順に示す。まず、エツチ
ング形成またはプレス形成されたリードフレーム（１１
）をその裏側を上にしＶ字型ポンチ（３）で上面を押し
、モ−ルド樹脂される外囲器ケースの外縁から０．５
ｍ ｍ ９１＋ｔ して幅０．１ｍｍ、深さ０．５ｍｍ
のｄＷ（２）を設ける（図（ａ））。次にｆ７！￥を上
面にしたままで平面ポンチ（１３）でコイニングする（
図（ｂ））、次にり−ドフレー１５におけるボンディン
グおよびマウン１〜予定域に電気めっきによって厚さ５
μｍの銀めつきＪｉ（４，４・・・）を形成し、半導体
チップ（５）をエポキシ樹脂てマウン１〜し、マウント
キュアを２００℃のオーブンで２時間施して達成する（
図（ｃ））、ついで、半導体チップの電極とリードを線
径３０μｍの金のボンディングワイヤ（６，６・・・）
てボンデインクする（図（ｄ））。ついで、リードフレ
ームに樹脂モールドを施す。これは金型により１７５℃
にてエポキシ樹脂モールドを施し１７５℃のオーブンで
１０時間キュアを施す（図（ｅ））。次にリード間を橋
絡支持しているタイバやフレーム（図（ｆ）に破線表示
した部分）を切除する（図（ｆ））。次に、外囲器のケ
ース（１０１）から突出した部分のリード（１）を曲げ
用ポンチ（７ａ、７ｂ）で挟持し１曲げ用ローラ（８゜
１８）によってｒ：、Ｗ （２）を含む折曲域（ｌａ）
にこの溝が内側になる方向に曲げ加工を施す８図（ｇ）
）。ついでリードの表面に電気めっきによってすすを５
〜１０μＩｌ＋厚に被着してＩＣが形成される。
たケース部（１０１）からリード（１，１・・・）を突
出させ、このリードをその中途の折曲域（ｌａ、ｌａ・
・・）に断面Ｖ字型の溝（２，２・・・）を夫々設け折
曲げされている（第１図）。次に第３図に上記溝の形成
を含むリードの成形工程を工程順に示す。まず、エツチ
ング形成またはプレス形成されたリードフレーム（１１
）をその裏側を上にしＶ字型ポンチ（３）で上面を押し
、モ−ルド樹脂される外囲器ケースの外縁から０．５
ｍ ｍ ９１＋ｔ して幅０．１ｍｍ、深さ０．５ｍｍ
のｄＷ（２）を設ける（図（ａ））。次にｆ７！￥を上
面にしたままで平面ポンチ（１３）でコイニングする（
図（ｂ））、次にり−ドフレー１５におけるボンディン
グおよびマウン１〜予定域に電気めっきによって厚さ５
μｍの銀めつきＪｉ（４，４・・・）を形成し、半導体
チップ（５）をエポキシ樹脂てマウン１〜し、マウント
キュアを２００℃のオーブンで２時間施して達成する（
図（ｃ））、ついで、半導体チップの電極とリードを線
径３０μｍの金のボンディングワイヤ（６，６・・・）
てボンデインクする（図（ｄ））。ついで、リードフレ
ームに樹脂モールドを施す。これは金型により１７５℃
にてエポキシ樹脂モールドを施し１７５℃のオーブンで
１０時間キュアを施す（図（ｅ））。次にリード間を橋
絡支持しているタイバやフレーム（図（ｆ）に破線表示
した部分）を切除する（図（ｆ））。次に、外囲器のケ
ース（１０１）から突出した部分のリード（１）を曲げ
用ポンチ（７ａ、７ｂ）で挟持し１曲げ用ローラ（８゜
１８）によってｒ：、Ｗ （２）を含む折曲域（ｌａ）
にこの溝が内側になる方向に曲げ加工を施す８図（ｇ）
）。ついでリードの表面に電気めっきによってすすを５
〜１０μＩｌ＋厚に被着してＩＣが形成される。
次に第２図に示す実施例はリード（ｌ、■・・・）の折
１１１１域（ｌａ、ｌａ・・・）に断面がＵ字型または
方形の溝（１２゜１２・・）を夫々に設け折曲げしてい
る点で前記実施例と相違する。前記実施例と変らない、
αについては説明を省略し、相違点をあげると、溝（１
２，１２・・・）は幅０．１ｍ＋ｎ、ｉ７さ０ 、０５
ｍｍとし、この溝の形成は第４図（ａ）に示すようにダ
イヤモンドソウ（Ｄｉａｍｏｎｄｓａｗ）（’Ｊ、９）
で達成できる。そして、第３図（ｃ） −（ｅ）に対応
する第４図（ｂ）〜（ｄ）のようにして外囲器のケース
（１０１）の樹脂モールド形成を達成する。さらに、リ
−１くフレームのタイバやフレームの切除を施しく第３
図（ｆ）に同じ）、リードの曲げ加工を施す（第４図（
ｅ））。ついで、リード表面に電気めっきによってすず
を５〜１０μｍ厚に被着してＩＣが形成される。
１１１１域（ｌａ、ｌａ・・・）に断面がＵ字型または
方形の溝（１２゜１２・・）を夫々に設け折曲げしてい
る点で前記実施例と相違する。前記実施例と変らない、
αについては説明を省略し、相違点をあげると、溝（１
２，１２・・・）は幅０．１ｍ＋ｎ、ｉ７さ０ 、０５
ｍｍとし、この溝の形成は第４図（ａ）に示すようにダ
イヤモンドソウ（Ｄｉａｍｏｎｄｓａｗ）（’Ｊ、９）
で達成できる。そして、第３図（ｃ） −（ｅ）に対応
する第４図（ｂ）〜（ｄ）のようにして外囲器のケース
（１０１）の樹脂モールド形成を達成する。さらに、リ
−１くフレームのタイバやフレームの切除を施しく第３
図（ｆ）に同じ）、リードの曲げ加工を施す（第４図（
ｅ））。ついで、リード表面に電気めっきによってすず
を５〜１０μｍ厚に被着してＩＣが形成される。
なお、ｉｆ／？の形状、寸法等については実施例に限定
されることなく、曲げ加工に有効であるとともに腋部で
折損、ｆへ裂などを生じない程度に任意に選んでよい。
されることなく、曲げ加工に有効であるとともに腋部で
折損、ｆへ裂などを生じない程度に任意に選んでよい。
次に計算の基準を示す。
幅がｂ、厚さがｈなるリードを曲げたときの応力σｂは
次式 曲げモーメント（Ｍ） ６ＷＱ で表わされる。ここで、Ｗは印加される荷重、Ｑｈの断
面係数である。
次式 曲げモーメント（Ｍ） ６ＷＱ で表わされる。ここで、Ｗは印加される荷重、Ｑｈの断
面係数である。
従来の場合は幅２．５４＋ｎｍ、厚さ０．２５ｍｍ、片
持ち梁の長さ２＋ｎｍ、荷重が１０００ｋｇとしてであ
ったものが、実施例の場・合、厚さが０．２ｍｍに変わ
るので、これに基づいて叙上と同上の計算を施し比較す
ると、 てあり、荷重が一定として考えた場合に曲げ応力が５０
％も大きいから充分な曲げ加工が達成される。
持ち梁の長さ２＋ｎｍ、荷重が１０００ｋｇとしてであ
ったものが、実施例の場・合、厚さが０．２ｍｍに変わ
るので、これに基づいて叙上と同上の計算を施し比較す
ると、 てあり、荷重が一定として考えた場合に曲げ応力が５０
％も大きいから充分な曲げ加工が達成される。
この発明によれば、リードの曲げ加工においてバックラ
ッシュの発生による対向リードとの間隔の拡大が防止で
きる顕著な利点がある。すなわち、Ｄ Ｔ Ｉ）型１．
Ｃにおける対向リード端間の間隔をｄＩす定した結果
は次表に示すように優れたものであった。
ッシュの発生による対向リードとの間隔の拡大が防止で
きる顕著な利点がある。すなわち、Ｄ Ｔ Ｉ）型１．
Ｃにおける対向リード端間の間隔をｄＩす定した結果
は次表に示すように優れたものであった。
表
また、外囲器のケースを突呂させる部分に加えられる応
力が低減でき、ケースとリード間に隙間を生じないよう
になった。これによりＩＣチップに外気などが浸入する
のを防止でき、ＩＣの品質保証に顕著な利点がある。
力が低減でき、ケースとリード間に隙間を生じないよう
になった。これによりＩＣチップに外気などが浸入する
のを防止でき、ＩＣの品質保証に顕著な利点がある。
さらに、この発明は実施が容易である上に、製品の外１
１」ｌには全く変化を及ぼさない利点もある。
１」ｌには全く変化を及ぼさない利点もある。
第１１７１はこの発明の１実施例のＩＣの側面図、第２
ｌｆｆ１は別の実ｈ℃例のＩＣの側面図、第３図（ａ
）〜（ｇ）は１実施例のＩＣの製造工程を示し、図（ａ
）〜（ｄ）は側面図、図（ｅ）〜（ｇ）は一部所面図、
図（ｆ）は上面図、第４図（ａ）〜（ｅ）は別の実施例
のＩＣの製造工程を示し１図（ａ）〜（ｃ）は側面図、
図（ｄ）と（ｅ）は一部所面図、第５図はＤＩＰ型ＩＣ
の斜視図である。 １ リード
ｌｆｆ１は別の実ｈ℃例のＩＣの側面図、第３図（ａ
）〜（ｇ）は１実施例のＩＣの製造工程を示し、図（ａ
）〜（ｄ）は側面図、図（ｅ）〜（ｇ）は一部所面図、
図（ｆ）は上面図、第４図（ａ）〜（ｅ）は別の実施例
のＩＣの製造工程を示し１図（ａ）〜（ｃ）は側面図、
図（ｄ）と（ｅ）は一部所面図、第５図はＤＩＰ型ＩＣ
の斜視図である。 １ リード
Claims (1)
- 外囲器のケース部からリードを突出させ、このリード
を中途で所定の角度に折曲した半導体装置において、リ
ードの折曲域にリード板厚の低減部を設け該部を含み折
曲されたリードを備える半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172468A JPS6151862A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172468A JPS6151862A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151862A true JPS6151862A (ja) | 1986-03-14 |
Family
ID=15942546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59172468A Pending JPS6151862A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151862A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709892B2 (en) * | 2001-09-11 | 2004-03-23 | Rohm Co., Ltd. | Electronic device fabrication method comprising twofold cutting of conductor member |
| JP2015041684A (ja) * | 2013-08-21 | 2015-03-02 | 新電元工業株式会社 | 半導体装置の製造方法、半導体装置及びリードフレーム |
| JP2018006453A (ja) * | 2016-06-29 | 2018-01-11 | 日亜化学工業株式会社 | 発光装置及びその製造方法、並びにパッケージの製造方法 |
| US20210217630A1 (en) * | 2020-01-09 | 2021-07-15 | Texas Instruments Incorporated | Lead frame rolling |
-
1984
- 1984-08-21 JP JP59172468A patent/JPS6151862A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709892B2 (en) * | 2001-09-11 | 2004-03-23 | Rohm Co., Ltd. | Electronic device fabrication method comprising twofold cutting of conductor member |
| JP2015041684A (ja) * | 2013-08-21 | 2015-03-02 | 新電元工業株式会社 | 半導体装置の製造方法、半導体装置及びリードフレーム |
| JP2018006453A (ja) * | 2016-06-29 | 2018-01-11 | 日亜化学工業株式会社 | 発光装置及びその製造方法、並びにパッケージの製造方法 |
| US20210217630A1 (en) * | 2020-01-09 | 2021-07-15 | Texas Instruments Incorporated | Lead frame rolling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000294711A (ja) | リードフレーム | |
| JPS6151862A (ja) | 半導体装置 | |
| JPH03296254A (ja) | リードフレーム | |
| KR980012352A (ko) | 소형 반도체용 패키지 및 반도체용 패키지에 사용되는 리드 프레임의 제조방법 | |
| JP3872530B2 (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP5795277B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| JPS629656A (ja) | リ−ドフレ−ム | |
| JP7057727B2 (ja) | リードフレームおよび半導体装置 | |
| JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH02278857A (ja) | 樹脂封止型半導体装置 | |
| JP3250213B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH02137253A (ja) | 半導体装置 | |
| JPS61150358A (ja) | リ−ドフレ−ムおよびその製造方法 | |
| JPS6366955A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH03209861A (ja) | 半導体装置 | |
| JP3076948B2 (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPH02202046A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPH0284758A (ja) | 樹脂封止型半導体装置 | |
| JP2708342B2 (ja) | リードフレーム | |
| KR0129134Y1 (ko) | I.c 패캐이지 | |
| JPH05109957A (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| JPH02207561A (ja) | リードフレーム | |
| JPH0821660B2 (ja) | リードフレームの製造方法 |