JPH03209861A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03209861A
JPH03209861A JP2005153A JP515390A JPH03209861A JP H03209861 A JPH03209861 A JP H03209861A JP 2005153 A JP2005153 A JP 2005153A JP 515390 A JP515390 A JP 515390A JP H03209861 A JPH03209861 A JP H03209861A
Authority
JP
Japan
Prior art keywords
lead
leads
thin
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005153A
Other languages
English (en)
Other versions
JP2528192B2 (ja
Inventor
Katsufusa Fujita
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2005153A priority Critical patent/JP2528192B2/ja
Publication of JPH03209861A publication Critical patent/JPH03209861A/ja
Application granted granted Critical
Publication of JP2528192B2 publication Critical patent/JP2528192B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームに素子を搭載して樹脂封止し
た半導体装置に関する。
〔従来の技術〕
半導体装置に用いられるリードフレームは、薄肉の金属
板をエツチングまたはプレス加工によって成形される。
そして、素子の搭載及びワイヤボンディング工程を経て
、樹脂によって封止された製品となる。第4図に従来の
半導体装置の典型的な例を概略縦断面図を示す。
図において、リードフレームは半導体素子の搭載ステー
ジ1.その回りを取り囲んで放射状に配列した多数のイ
ンナーリード2及びこれらのインナーリード2を外部に
向けて延長させたアウターリード3を主な要素として形
成されている。インナーリード2の上面には、搭載ステ
ージ1に対向する先端部のそれぞれの間隔を維持するた
めに、絶縁性の樹脂テープ4が貼り着けられ、更に先端
上面には貴金属のメツキ層5が施されている。
方、搭載ステージ1の上には半導体素子6がボンディン
グによって固定されている。そして、この半導体素子6
とインナーリード2のメツキ層5との間にワイヤ7をボ
ンディングして電気導通回路が形成される。更に、アウ
ターリード3を除く全体を樹脂パッケージ8によって樹
脂封止され、これによって製品が完成する。
このような半導体装置においては、アウターリード3に
必要な機械的な強度を維持するため、素材として板厚が
0.25mm程度のFe−Ni 系、 Cu−Fe系等
の金属薄板が利用される。このため、インナーリード2
や搭載ステージ1の肉厚もこの素材厚と同じ025mm
程度のものとなっている。
〔発胡が解決しようとする課題〕
ところが、半導体素子6の集積度が高まると共に機能の
多様化によって、リードビンの数が100〜200 と
増加の傾向にある。このため、インナーリード2の先端
の幅や間隔ピッチも0.1〜0.135mm程度の微小
なものとなり、インナーリード2自身が変形しやすいし
干渉し合うこ士になる。したかって、隣接リードとの距
離も微小なた緬、このような変形を抑えることが極めて
重要な課題となってきた。
たとえば、0.25mmの板厚の素材をプレスで打抜き
加工するとき、インナーリード2のリード間隔りと板厚
Tとの間にD≧Tの関係を持たせることが好ましいこと
が知られている。そして、板厚Tが0.25mmの場合
、リード間隔は0.25m+n程度が加工精度の面から
もまた経済的な面からもプレス加工の一般的な限界とさ
れている。一方、エツチングによる場合では、等方性エ
ツチングの傾向があるので素材面に垂直方向にエツチン
グが進むと同時に横方向にもこのエツチングが進行し、
その結果アンダーカットの現象が発生する。この現象は
加工深さと共に増大し、腐食係数をF、深さをD開孔幅
をW及び加工幅をWとしたとき、これらの間にはW−w
=2D/Fの関係を満たすことが好ましいことも既に知
られている。
このような条件の中で、近来では、インナーリード2の
微細な先端パターンが必要な半導体装置用のリードフレ
ームを形成する素材として、0.1〜0.15+n+n
程度の板厚としたものを利用したり、またはTAB方式
のものが採用されている。
しかしながら、前者の板厚の素材では、インナーリード
2及びアウターリード3やその外郭を形成する枠部の機
械的な強度が小さくなる。このため、各工程時の位置決
めの際に利用する枠部に設けた基準ピッチ孔に位置決め
ピンが嵌まり込むので、変形を生じやすいほか、素材自
体が曲がりやすいので各工程でのハンドリングも複雑に
なる。
また、後者のTAB方式の場合でも、全般的な工程が複
雑になるため製造装置の設備に費用がかかり過ぎるほか
、歩留まりの低下の問題も大きい。
そこで、本発明は、各工程への素材搬送や位置決めの際
の変形を生じやすい部分の機械的な強度を一方では保持
し、且つ他方では微細なパターンのインナーリードの成
形が良好に行えるようにすることを目的とする。
〔課題を解決するた必の手段〕
本発明は、インナーリード及びアウターリード等のパタ
ーンをエツチング又はプレス加工等によって形成したリ
ードフレームと、前記インナーリードに電気的に接続さ
れる半導体素子と、該半導体素子を含み且つ前記アウタ
ーリードを外部に突き出して樹脂封止した半導体装置で
あって、前記インナーリードの先端を、前記リードフレ
ームの素材よりも薄肉とし、更に該薄肉部分よりも外側
のインナーリードまでを樹脂封止領域としたことを特徴
とする。
また、薄肉としたインナーリードのそれぞれを半導体素
子を包囲する絶縁材によって連結し、先端部の薄肉部を
安定させるようにしてもよい。
そして、この絶縁材としては、樹脂テープ又は熱硬化樹
脂の層を利用することができる。
〔作用〕
樹脂封止領域の範囲にあるインナーリードの先端部分は
、アウターリードや半導体素子の搭載ステージ及びリー
ドフレームの素材の搬送枠部分等より板厚が薄いので、
インナーリード先端は微細なパターンを高い精度で成形
できる。また、アウターリード等は従来通りの素材厚の
ままなので、リードフレームの機械的強度が低下しない
製品が製作される。そして、絶縁性樹脂テープ又は熱硬
化樹脂の層によって薄肉のインナーリードを連結固定す
れば、インナーリードの先端部分が薄肉であってもこれ
を安定させることができ、半導体素子との間のワイヤボ
ンディング等も正確に行われる。
〔実施例〕
第1図は本発明の一実施例を示すクワッド・フラット型
(QFP)樹脂封止パッケージを備えた半導体装置の要
部縦断面図、第2図は平面図である。
第2図において、リードフレームのパターンは金属薄板
の素材20を条材としてラインに流してエツチング加工
によって形成される。素材20の板厚は従来のものと同
様にたとえば0.25mm程度のものであり、両端部に
は各工程での位置決めに利用される基準ピン孔21が開
けられている。
リードフレームのパターンは、第4図の従来例と同様に
、半導体素子6の搭載ステージ1.インナーリード2及
びアウターリード3を備えたものである。アウターリー
ド3はダムバー9によって連結され、また搭載ステージ
1はサポートパー10によって支持されている。
インナーリード2の先端部は、第1図から明らかなよう
に薄肉部2aとして肉厚が薄く形成されている。この薄
肉部2aはリードフレームのパターンのエツチング加工
の際に形成され、その肉厚は素材20の厚さ0.25n
+mのほぼ半分の0.125+nm程度である。すなわ
ち、リードフレームのパターンはインナーリード2の先
端部のみを薄肉部2aとし、その他の搭載ステージ1や
アウターリード3等は素材20の厚さのままの肉厚を持
っている。そして、この薄肉部2aを形成する範囲は、
第2図において一点鎖線Aで示す樹脂パッケージ8によ
る樹脂封止領域に含まれる部分であり、たとえば同図中
の二点鎖線Bで囲んだ領域である。
また、薄肉部2aの上面には樹脂テープ4が貼り着けら
れると共に先端上面にはメツキ層5が設けられる。樹脂
テープ4は、第2図のように多数のインナーリード2の
薄肉部2aを互いに連結し合うように搭載ステージ1の
回りを囲んで貼り着けられている。この樹脂テープ4に
よって、インナーリード2の先端部を薄肉部2aとして
いても、互いの姿勢を拘束し合って捩じれや曲がり等の
発生を抑えることができる。したがって、インナーリー
ド2の機械的強度は、その先端が薄肉であっても適正な
値に保たれることになる。また、メツキ層5は、ワイヤ
リングエリアのみに施され、半導体素子6を搭載ステー
ジ1に固定した後、この半導体素子6との間にワイヤ7
がボンディングされて電気的な接続が行われる。
なお、メツキ層5にはたとえばAu、 Ag、 Pd等
が利用される。また、樹脂テープ4に代えて熱硬化性の
樹脂層を利用することもでき、この場合は加熱ヒータを
備えた専用の型装置を利用して各薄肉部2aを連結すれ
ばよい。
ワイヤ7のボンディングの後は、樹脂パッケージ8によ
って第2図の一点鎖線Aの領域を樹脂封止する。そして
、後続の工程に送り込み、ダムバー9及びサポートパー
10等の不要部分を除去し、更にアウターリード3を所
定形状に曲げ加工することによって第1図の縦断面構造
を持つ半導体装置が得られる。
以上の構成において、インナーリード2の先端部を薄肉
部2aとしているので、リード数が多い場合でもその先
端部の加工精度を高く維持できる。
すなわち、従来のように素材の厚さを同じとしたものを
エツチングやプレス打ち抜き等によって加工する場合に
比べると、薄肉であれば微細なパターンも得やすいので
、加工精度が高くなる。したがって、半導体素子6との
間のワイヤ7のワイヤボンディング精度も向上し、製品
の歩留まりも良くなる。特に、薄肉部2aの上面に樹脂
テープ4を貼り着けて各薄肉部2aの位置が互いにずれ
ないようにしているので、インナーリード2の先端部の
姿勢等も適正に保たれ、薄肉としたことによる障害は全
くない。
一方、機械的な強度面から見ると、素材20は従来と同
じ肉厚のものを用いているので、エツチングやプレス加
工の際のハンドリングも従来通りでよく、新たな製造設
備を必要としない。特に、素材20が適正な肉厚を持っ
ていることから各工程での位置決めに利用する基準ピン
孔21の位置ずれや変形等もなく、各工程での位置決め
が正確に行われる。また、樹脂パッケージ8は薄肉部2
aよりも外側の範囲までを樹脂封止しているので、薄肉
部2aは外力を直接受けることがなく、損傷を負うこと
もない。
なお、以上の例では、エツチング加工によってリードフ
レーム′のパターンを形成しこのときに同時に薄肉部2
aをインナーリード2の先端に形成するようにしている
が、薄肉部2aをハーフエツチングで形成した後にプレ
ス加工によってリードフレームを加工するようにしても
よい。
第3図は他の実施例を示す半導体装置の要部の縦断面図
である。
第3図(a)はリードフレームのパターンに搭載ステー
ジ1を形成しないものとし、半導体素子6を1 ダイレクトボンディング式でインナーリード2に接続し
たものである。半導体素子6の下面はインナーリード2
の先端の薄肉部2aの上面のメツキ層5に直接固定され
、従来のダイレクトボンディング式によって電気的な接
続が行われる。
また、第3図(b)は同様に搭載ステージ1を形成しな
いで各インナーリード2の先端部下面を1枚の保持テー
プ11で一体化し、この保持テープ11の上に半導体素
子6を固定し、更にワイヤ7によってボンディングした
ものである。
これらの例でも、インナーリード2の先端部には薄肉部
2aが設けられ、その上面に樹脂テープ4を貼り着け、
更に先端部上面にメツキ層5を施している点は前記の例
と変わりはない。また、薄肉部2aを含めてその外側の
インナーリード2までを樹脂パッケージ8によって樹脂
封止していることも同様である。そして、インナーリー
ド2の先端の加工精度の向上及び機械的な強度の維持に
ついても、前記の例と全く同様な作用効果が達成される
ことは無給である。
2 なお、図示した半導体装置の例のほか、デュアルφイン
・ラインパッケージやシングル・イン・ラインパッケー
ジ及びセラミックパッケージにも本発明が適用できる。
〔発明の効果〕
以上のように、本発明では、インナーリードの先端部の
みを薄肉としてこの部分を含む外側のインナーリードま
でを樹脂封止している。このためリードフレームの素材
の厚さのままでインナーリードの先端を加工する場合に
比べると、微細なパターンが高い精度で加工でき、リー
ド数が多い仕様製品の製造も簡単になる。また、インナ
ーリードの加工精度の向上によって、半導体素子とのワ
イヤボンディング精度も高くなり、特に薄肉部に貼り着
けた樹脂テープによってインナーリードを互いに拘束さ
せるようにすれば更に精度が向上する。したがって、イ
ンナーリードの先端部分が安定してワイヤボンディング
の歩留まりが大幅に向上する。更に、アウターリードや
他の枠材等の肉厚は従来品と同様なので、ハンドリング
も容易でありアウターリード等が無用な変形をすること
がなく、品質及び信頼性の面で優れた半導体装置が得ら
れる。
【図面の簡単な説明】
第1図は本発明の半導体装置の要部の概略縦断面図、第
2図はリードフレームのパターンを示す概略平面図、第
3図(a)及び(b)はそれぞれ別の実施例を示す要部
の概略縦断面図、第4図は従来例の断面図である。 1:搭載ステージ 2:インナーリード 2a:薄肉部 3:アウターリード 4:樹脂テープ 5:メツキ層    6:半導体素子 7、:ワイヤ     8:樹脂パッケージ9:ダムパ
ー    10;サポートパー11:保持テープ

Claims (1)

  1. 【特許請求の範囲】 1、インナーリード及びアウターリード等のパターンを
    エッチング又はプレス加工等によって形成したリードフ
    レームと、前記インナーリードに電気的に接続される半
    導体素子と、該半導体素子を含み且つ前記アウターリー
    ドを外部に突き出して樹脂封止した半導体装置であって
    、前記インナーリードの先端を、前記リードフレームの
    素材よりも薄肉とし、更に該薄肉部分よりも外側のイン
    ナーリードまでを樹脂封止領域としたことを特徴とする
    半導体装置。 2、前記薄肉としたインナーリードのそれぞれを前記半
    導体素子を包囲する絶縁材によって連結したことを特徴
    とする請求項1記載の半導体装置。 3、前記絶縁材は、樹脂テープ又は熱硬化樹脂の層であ
    ることを特徴とする請求項2記載の半導体装置。
JP2005153A 1990-01-12 1990-01-12 半導体装置 Expired - Lifetime JP2528192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005153A JP2528192B2 (ja) 1990-01-12 1990-01-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005153A JP2528192B2 (ja) 1990-01-12 1990-01-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH03209861A true JPH03209861A (ja) 1991-09-12
JP2528192B2 JP2528192B2 (ja) 1996-08-28

Family

ID=11603325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005153A Expired - Lifetime JP2528192B2 (ja) 1990-01-12 1990-01-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2528192B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321521A (ja) * 1995-03-17 1996-12-03 Seiko Epson Corp 樹脂封止型半導体装置及びその製造方法
US7355862B2 (en) 2003-03-11 2008-04-08 The Furukawa Electric Co., Ltd. Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module
JP2019036671A (ja) * 2017-08-21 2019-03-07 セイコーインスツル株式会社 半導体リードフレーム、半導体リードフレームの製造方法、及び半導体リードフレーム製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241953A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPS6290955A (ja) * 1985-08-06 1987-04-25 ザ ゼネラル エレクトリツク コムパニ− ピ−エルシ− ほぼ平坦なシ−ト状の装置を製造する改良された方法
JPS63160262A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPH01248655A (ja) * 1988-03-30 1989-10-04 Nec Corp 半導体装置用リードフレームの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241953A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPS6290955A (ja) * 1985-08-06 1987-04-25 ザ ゼネラル エレクトリツク コムパニ− ピ−エルシ− ほぼ平坦なシ−ト状の装置を製造する改良された方法
JPS63160262A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPH01248655A (ja) * 1988-03-30 1989-10-04 Nec Corp 半導体装置用リードフレームの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321521A (ja) * 1995-03-17 1996-12-03 Seiko Epson Corp 樹脂封止型半導体装置及びその製造方法
US7355862B2 (en) 2003-03-11 2008-04-08 The Furukawa Electric Co., Ltd. Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module
US7832092B2 (en) 2003-03-11 2010-11-16 The Furukawa Electric Co., Ltd. Method of manufacturing a printed wiring board lead frame package
JP2019036671A (ja) * 2017-08-21 2019-03-07 セイコーインスツル株式会社 半導体リードフレーム、半導体リードフレームの製造方法、及び半導体リードフレーム製造装置

Also Published As

Publication number Publication date
JP2528192B2 (ja) 1996-08-28

Similar Documents

Publication Publication Date Title
JP2000294711A (ja) リードフレーム
JP2936769B2 (ja) 半導体装置用リードフレーム
JPH03209861A (ja) 半導体装置
JP2632456B2 (ja) リードフレームの製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JPH0222851A (ja) 半導体装置用リードフレームおよびその製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH0661378A (ja) 半導体装置
JP2707153B2 (ja) リードフレームの製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JPH0547985A (ja) 半導体装置の製造方法
JP2552139Y2 (ja) リードフレーム
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
JPH03245560A (ja) リードフレーム
JPH09107063A (ja) リードフレーム
JPH0239557A (ja) リードフレーム及び半導体装置
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム
JP2000315763A (ja) リードフレーム及びその製造方法
JP2522557B2 (ja) 樹脂封止型半導体素子用リ―ドのフォ―ミング方法
JPH0821660B2 (ja) リードフレームの製造方法
JPH02202046A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPS6347272B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14