JPS63250849A - ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム - Google Patents

ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム

Info

Publication number
JPS63250849A
JPS63250849A JP8612287A JP8612287A JPS63250849A JP S63250849 A JPS63250849 A JP S63250849A JP 8612287 A JP8612287 A JP 8612287A JP 8612287 A JP8612287 A JP 8612287A JP S63250849 A JPS63250849 A JP S63250849A
Authority
JP
Japan
Prior art keywords
lead
lead frame
inner lead
wire bonding
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8612287A
Other languages
English (en)
Inventor
Kunio Nakagawa
邦夫 中川
Toru Yamada
徹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP8612287A priority Critical patent/JPS63250849A/ja
Publication of JPS63250849A publication Critical patent/JPS63250849A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体集積回路用のリードフレームに関し、
特にワイヤーボンディング特性に優れたリードフレーム
に関する。
〈従来の技術〉 リードフレームは、中央部に半導体集積回路(以下IC
という)素子を搭載する搭載台(以下タブという)と、
その周囲に先端部にてIC素子上の電極とワイヤーボン
ディングされる複数のリード部を形成したもので、一般
に金属基体からなる。
従来、このようなリードフレームは、鉄、鉄合金、銅、
銅合金の薄板または条材を素材とし、この素材にプレス
打抜き加工を施して不要部分をくり抜いて成形されてい
る。
その後、ICの実装工程においてはタブに搭載されたI
C素子の電極と、各リード部の先端部、すなわち各イン
ナーリードの先端部とがAu%CuあるいはAuなどの
極細線によりワイヤーボンディングされる。 この時、
前記極細線との接合性を向上させるために、前記タブお
よび前記インナーリードの先端部は金、銀等の貴金属め
フきが施されていることが多い。
そして最終的には、ICはIC素子、タブ、ボンディン
グワイヤおよびインナーリードが樹脂部材またはセラミ
ック部材等により封止され、固定されて用いられている
ところが、IC用リードフレームの長いインナーリード
をプレス加工する際、圧延等の加工により材料に内在す
る歪および打抜き加工により新たに生ずる歪が表面化し
、インナーリードが上下に動くという上下方向のインナ
ーリードシフトが起こることがある。
また、順送金型によるプレス加工では、その後のプレス
加工により、前述加工歪がさらに大きくなって表面化し
、さらに実装工程において熱を受けて前述の加工歪が表
面化してインナーリードが上下にかなり動いて、かなり
のインナーリードシフトが生じることがある。
特にリードフレームのパターン形状の種類によっては、
一つのリードパターンの中の長いインナーリードと短い
インナーリードの差が大き 。
くなるにつれ、各インナーリードの高低差のバラツキが
大きくなる。
各インナーリードが上下に動いて長いインナーリードと
短いインナーリードとの高低差のバラツキが大きくなる
と、各インナーリードとダムとの間の高低差のバラツキ
が大きくなり、IC実装工程のワイヤーボンディング段
階で各インナーリードに対するワイヤ押付圧力にバラツ
キが生じ、接着されたワイヤの中には接着不良が生じる
ことがある。 この現象は、インナーリードが長いほど
上下シフト幅が大きくなるので、インナーリードが長く
なれば長くなるほど生じやすくなり、ICの信頼性を著
しく失う結果となっていた。
このため、各インナーリード間の高低差を各リードを連
結する部分であるダムを基準としたインナーリードロケ
ーション、あるいはタブを基準としてインナーリード高
低差を測定し、前記ダム部に凹部を設はリードフレーム
の幅反りを与えることにより調整していた。
しかし、この幅反り修正によるインナーリードの高低差
の調整は完全ではなく、実装工程のワイヤーボンディン
グ時にはタブやインナーリードを治具で押えていた。 
治具C押えている間は問題がないが、治具が開放された
時、ワイヤーボンディングのAuあるいはAJZ線が長
いインナーリードのスプリングバックにより、Auある
いはAL線が断線する等の問題があった。
〈発明が解決しようとする問題点〉 本発明の目的は、前記した従来技術の欠点を解消し、イ
ンナーリードのスプリングバックによりAu、Cuまた
はA2線などのボンディング用ワイヤーが断線しないよ
うに、前記インナーリードに凹部を形成し、曲げに対す
る剛性を弱くすることにより、前記スプリングバックを
抑制したワイヤーボンディング特性に優れたリードフレ
ームを提供することにある。
く問題点を解決するための手段〉 本発明によれば、中央部に半導体集積回路素子を搭載す
る搭載台と、その周囲に向って延出する複数のリードを
有するリードフレームにおいて、前記各リードのインナ
ーリードの先端と各リードを連結するダムとの間に少な
くとも1個の凹部を形成してなることを特徴とするワイ
ヤーボンディング特性に優れたリードフレームが)是イ
共される。
また、前記インナーリードは、前記ダム側部分から前記
先端に向うに従って先細となるよう構成してなるのが好
ましい。
また、前記凹部は、隣接する凹部間の間隔を前記ダム側
部分から前記先端に向うに従って漸増するよう形成され
てなるのが好ましい。
また、前記凹部は、前記インナーリードの幅に応じて前
記リードフレームの全リードのインナーリードの曲げ剛
性を等しくするよう前記凹部の幅、深さおよび間隔を調
整して形成されてなるのが好ましい。
以下に、本発明に係るワイヤーボンディング特性に優れ
たリードフレームを添付の図面に示す好適実施例につき
詳細に説明する。
第1図は、本発明のワイヤーボンディング特性に優れた
リードフレームの好適実施例を示す平面図である。
第1図に参照番号10で示すリードフレームは、その中
央部に半導体集積回路(IC)素子を搭載するための搭
載台(タブ)12を有する。 この搭載台12は、目的
とするIC素子の大きさに対応した大きさを有している
搭載台12の周囲には、その搭載台12に向って延出す
る複数のピン状のリード14が形成されている。 各リ
ード14は、搭載台14の近傍部分のインナーリード1
6とインナーリード16の後端部分のアウターリード1
8に分けられる。 複数のビン状のリード14は、その
全てがアウターリード18の部分でダム20により連結
されている。
本発明の特徴は、インナーリード16にある。 第2図
は、第1図のA部拡大図であって、本発明のリードフレ
ームIOの1木のり−ド14のインナーリード16の拡
大図であり、第3図は、第2図のIII −III線切
断面図を示す。
第2図および第3図に示すように、リード14のインナ
ーリード16は、後述するモールドライン22の内側に
おいて、ダム20側(アウターリード18側)部分から
先端部16aに向うに従って細くなるよう構成するのが
好ましい。 また、インナーリード16は、モールド部
位22の内側において、凹部24a。
24b、24c、24dおよび24eを有している。 
凹部24a、24b、24c、24dおよび24eの隣
接する凹部間の間隔りはインナーリード16のダム20
側(アウターリード18側)部分から先端teaに向う
に従って、漸増させるのが好ましい。 より好ましくは
、凹部24a、24b、24c、24dおよび24eの
幅W1深さdおよび間隔りはインナーリード16の先端
部16aがリードフレーム10の全リードにおいて同じ
高さ、あるいはタブ12の高さとなるように、インナー
リード16の曲げ剛性を小さくし、インナーリード16
のスプリングバックを抑えるように調整するのがよい。
本発明でいうスプリングバックとは、ワイヤーボンディ
ング後のインナーリード16の跳ね返りをいう。
すなわち、第4図に示すように、実装工程においては、
タブ12上にIC素子30が搭載され、IC素子30の
電極の1つ1つとインナーリード16の先端部16aと
がボンディングワイヤ32によって接続される。 この
後、リードフレーム10の第1図に2点鎖線で示すモー
ルドライン22の内側のモールド部位34にあるIC素
子30.タブ12、ボンディングワイヤ32およびイン
ナーリード16は、樹脂あるいはセラミックなどにより
封止される。
ここでボンディングワイヤ32は、Au。
CuあるいはAJZなどの極細線であるので、ワイヤー
ボンディングに際しては、各リード14のインナーリー
ド16と、IC素子あるいはIC素子を搭載したタブ1
2とを固定して、各インナーリード16の先端16aの
高さを揃え、あるいはIC素子30との位置を合わせて
いる。 インナーリード16の先端16aの位置ずれ(
高低差)が大きいと、大きな押圧力で押えられているた
め、インナーリード16には大きな曲げ応力が生じてお
り、ボンディングワイヤ32を接着後、前述の固定を外
す時に、前述の曲げ応力が解き放たれ、インナーリード
16が跳ね返ることをスプリングバックという。
第2図および第3図に示す例では、インナーリード16
はモールドライン22の内側において、先416 aに
向うに従って、その幅を先細にし、その間に形成された
凹部間の間隔を漸増するよう構成したけれども、凹部の
幅w1深さd、間隔りを調整することにより、前記スプ
リングバックを好適に抑えることができれば、先端16
aに向うに従って必ずしも前述のインナーリード16の
幅を先細にする必要はなく、また前述の凹部間の間隔を
漸増する必要はない。
第2図および第3図に示す例では、インナーリード16
の片側に4個の凹部24a。
24b、24cおよび24dを他の側に1個の凹部24
eを形成しているけれども、前述のスプリングバックを
好適に抑えることができれば、形成する凹部の数および
位置には限定されず、インナーリード16の長さおよび
要求強度に応じて定めてよい。
インナーリードに形成される凹部は、その深さ、幅およ
び間隔が好適に形成できればいかなる方法を用いて形成
してもよいが、リードフレームのプレス加工による打抜
前にコイニング、溝加工により予め形成するのが好まし
い。
あるいは、凹部は前記プレス加工時に、同時に形成する
ようにしてもよい。 この理由は、リードフレームをプ
レス加工による打抜後にコイニングあるいは溝加工によ
り形成したのでは、インナーリードが伸びたり、変位し
たりして、ボンディング座標からはずれてしまうからで
ある。
以上、本発明に係るワイヤーボンディング特性に優れた
リードフレームを第1図に示すパターン形状のリードフ
レーム10中の第2図および第3図に拡大して示す1本
のインナーリード16を好適実施例に挙げて説明したけ
れども、これに限定されるわけではなく、第1図に示す
リードフレーム10の他のインナーリード、さらには他
のいかなるパターン形状のリードフレームにも本発明は
適用できる。
く作用〉 本発明にかかるワイヤーボンディング特性に優れたリー
ドフレームは、基本的には以上のように構成されるもの
であり、以下に作用について説明する。
リードフレーム10は、モールドライン22内のモール
ド部位34内のインナーリード16となる部分に、予め
定められた数の凹部24が予め定められた深さ、幅およ
び間隔となるようにコイニングおよび溝加工により設け
られて、プレス加工により第1図に示すパターン形状に
打抜かれる。 この時、第2図および第3図に示すよう
にインナーリード16の形状は先端16aに向つて先細
となり、凹部の間隔も先端16aに向うに従って漸増し
ているので、インナーリード16の曲げ剛性は小さい。
 このためリードフレーム10内の多数のインナーリー
ド16間の高低差は少なく、第4図に示すようにワイヤ
ーボンディングに際して、各インナーリード16とIC
素子30あるいはタブ12を固定する力が小さくかつバ
ラツキが少ない。
従って、ボンディングワイヤ32を先端16 aおよび
IC素子30の電極に接着した後に、前述の固定を解き
放フても、スプリングバックを抑えることができるので
、ボンディングワイヤ32が断線することが極めて少な
い。 こ の後、モールドライン22内のモールド部位
34にあるIC素子30、タブ12、ボンディングワイ
ヤ32およびインナーリード16は、すべて樹脂あるい
はセラミックにて好適に封止される。
〈発明の効果〉 以上詳述したように、本発明によればリードフレーム内
のインナーリードに凹部を設け、インナーリードの幅を
先細にし、凹部の間隔を先端部に向つて漸増し、凹部の
数、深さ、幅および間隔を調整して、インナーリードの
曲げ剛性を小さくして、ワイヤーボンディング時のイン
ナーリードの押付力を小さくできるので、ワイヤーボン
ディング後のインナーリードにスプリングバックを抑え
ることができ、ボンディングワイヤの断線を極めて少な
くできる。
また、本発明によればリードフレーム内の多数のインナ
ーリードの曲げ剛性を小さくしたので、多数のインナー
リードの高低差の調整が容易となる。 従って、ICの
実装工程においてワイヤーボンディングおよび樹脂また
はセラミックによる封止が容易となるため、ICの信顆
性を大幅に向上させることができる。
【図面の簡単な説明】 第1図は、本発明に係るワイヤーボンディング特性に優
れたリードフレームの一実施パターン形状を示す平面図
である。 第2図は、第1図のA部拡大図である。 第3図は、第2図のHl −III線切断面図である。 第4図は、本発明に係るワイヤーボンディング特性に優
れたリードフレームの適用例の部分断面図である。 符号の説明、 10・・・リードフレーム、 12・・・搭載台(タブ)、 14・・・リード、 16・・・インナーリード、 16a・・・インナーリードの先端部、18・・・アウ
ターリード、 20・・・ダム、 22・・・モールドライン、 24.24a、24b、24c、24d。 24e・・・凹部、 30・・・IC素子、 32・・・ボンディングワイヤ、 34・・・モールド部位

Claims (4)

    【特許請求の範囲】
  1. (1)中央部に半導体集積回路素子を搭載する搭載台と
    、その周囲に向って延出する複数のリードを有するリー
    ドフレームにおいて、前記各リードのインナーリードの
    先端と各リードを連結するダムとの間に少なくとも1個
    の凹部を形成してなることを特徴とするワイヤーボンデ
    ィング特性に優れたリードフレーム。
  2. (2)前記インナーリードは、前記ダム側部分から前記
    先端に向うに従って先細となるよう構成してなる特許請
    求の範囲第1項に記載のワイヤーボンディング特性に優
    れたリードフレーム。
  3. (3)前記凹部は、隣接する凹部間の間隔を前記ダム側
    部分から前記先端に向うに従って漸増するよう形成され
    てなる特許請求の範囲第1項または第2項に記載のワイ
    ヤーボンディング特性に優れたリードフレーム。
  4. (4)前記凹部は、前記インナーリードの幅に応じて前
    記リードフレームの全リードのインナーリードの曲げ剛
    性を等しくするよう前記凹部の幅、深さおよび間隔を調
    整して形成されてなる特許請求の範囲第1項ないし第3
    項のいずれかに記載のワイヤーボンディング特性に優れ
    たリードフレーム。
JP8612287A 1987-04-08 1987-04-08 ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム Pending JPS63250849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8612287A JPS63250849A (ja) 1987-04-08 1987-04-08 ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8612287A JPS63250849A (ja) 1987-04-08 1987-04-08 ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63250849A true JPS63250849A (ja) 1988-10-18

Family

ID=13877897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8612287A Pending JPS63250849A (ja) 1987-04-08 1987-04-08 ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63250849A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448942A1 (en) * 1990-03-15 1991-10-02 International Business Machines Corporation Semiconductor package
US5153705A (en) * 1990-11-28 1992-10-06 Sharp Kabushiki Kaisha Tab package and a liquid-crystal panel unit using the same
US5398128A (en) * 1991-05-21 1995-03-14 Sharp Kabushiki Kaisha Wiring board for use in a liquid crystal panel and method of making including forming resin over slit before bending

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448942A1 (en) * 1990-03-15 1991-10-02 International Business Machines Corporation Semiconductor package
US5153705A (en) * 1990-11-28 1992-10-06 Sharp Kabushiki Kaisha Tab package and a liquid-crystal panel unit using the same
US5398128A (en) * 1991-05-21 1995-03-14 Sharp Kabushiki Kaisha Wiring board for use in a liquid crystal panel and method of making including forming resin over slit before bending

Similar Documents

Publication Publication Date Title
CN100517682C (zh) 半导体器件及其制造方法
US6924548B2 (en) Semiconductor device and its manufacturing method with leads that have an inverted trapezoid-like section
JP4095827B2 (ja) 半導体装置
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
JP3866127B2 (ja) 半導体装置
JP2000294711A (ja) リードフレーム
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
JP4243270B2 (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
JPH03296254A (ja) リードフレーム
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JPH02197158A (ja) リードフレームの製造方法
JP4455166B2 (ja) リードフレーム
JP2528192B2 (ja) 半導体装置
JP4747188B2 (ja) 半導体装置の製造方法
JP2700902B2 (ja) リードフレームの製造方法
JPS63308358A (ja) リ−ドフレ−ム
JP2001007266A (ja) Qon用リードフレーム及びその製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH02170454A (ja) リードフレーム
JP3853235B2 (ja) リードフレーム
JP2000049270A (ja) リードフレームの製造方法