JPS63276256A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS63276256A
JPS63276256A JP11191787A JP11191787A JPS63276256A JP S63276256 A JPS63276256 A JP S63276256A JP 11191787 A JP11191787 A JP 11191787A JP 11191787 A JP11191787 A JP 11191787A JP S63276256 A JPS63276256 A JP S63276256A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
resin
semiconductor device
bends
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11191787A
Other languages
English (en)
Inventor
Taku Nakamura
卓 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11191787A priority Critical patent/JPS63276256A/ja
Publication of JPS63276256A publication Critical patent/JPS63276256A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に関し、特にリードフレ
ームを用いる樹脂封止型半導体に関する。
〔従来の技術〕
樹脂封止型半導体装置は低価格かつ量産性に優れている
ことから半導体装置の主流となっている。
第3図は従来の樹脂封止型半導体装置の一例の断面図で
ある。
第3図に示すように、アイランド21と複数の外部リー
ド4とを有するリードフレームのアイランド21に半導
体チップ2を搭載し、半導体チップ2の電極と外部リー
ド4とをAu等の金属線3で接続した後、外部リード4
の金属線3の接続部を含み半導体チップ2の外周を覆っ
てエポキシ等の樹脂5で封止していた。
〔発明が解決しようとする問題点〕
上述した従来の樹脂封止型半導体装置は、プリント配線
板等に実装する際の熱応力を受け、構成材料の物性の相
違や、半導体装置内に含まれている水分の気化に伴う膨
張から、樹脂とリードフレーム(特にアイランドの端部
)及び樹脂と半導体チップの界面にすきまを生じたり、
樹脂部分に亀裂が発生しやすいので、実装後に界面のす
きまや亀裂から水分又は不純物が半導体チップ内部へ浸
入し、耐湿性を低下させるという欠点がある。
〔問題点を解決するための手段〕
本発明の樹脂封止型半導体装置は、上面に半導体チップ
を搭載するアイランドと該アイランドの周辺に放射状に
配置される外部リードとを有するリードフレームと、前
記半導体チップの外周を覆って形成されろ樹脂とを備え
る樹脂封止型半導体装置において、前記アイランドの対
向する2辺の端部か前記アイランドの半導体チップ搭載
面と反対側に折曲げられた折曲げ部を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の断面図である。
第1図に示すように、リードフレームの一部である半導
体チップ搭載面を有するアイランド1に半導体チップ2
を搭載し、アイランド1の周辺に放射状に配置される複
数の外部リード4それぞれと対応する半導体チップ2の
電極のをAu等の金属線3で電気的に接続した後、外部
リード4の金属線3の接続部を含んで半導体チップ2の
外周を覆ってエポキシ等の外装用の樹脂5で封止する。
ここで、アイランド1には、アイランド1の端部を半導
体チップ搭載面と反対側にアイランド1の面とほぼ直角
に哲曲げた折曲げ部6が形成されている。
このように構成することにより、プリント配線板等への
実装時にアイランドの端部に集中して発生する熱応力を
緩和し分散させることができる。
従って、実装時に加わる急激な熱による界面のすきまや
亀裂の発生を防止して、耐湿性を維持できる。
第2図は本発明の第2の実施例の断面図である。
第2図に示すように、第2の実施例では、リードフレー
ムの製作時にアイランド11の端部を金型で上述した第
1図の第1の実施例の折曲げ部6から更にこの先端をア
イランド11の面とほぼ水平に内側方向に折曲げた折曲
げた折曲げ部16を形成している。
第2の実施例によれば、折曲げ部16がアイランド11
と樹脂5との別離を防止する止め金の役目を果し、第1
の実施例と比べて樹脂とアイランドの界面のすきま発生
をより強力に防止できる利点がある。
〔発明の効果〕
以上説明したように本発明は、アイランドの端部に折曲
げ部を設けることにより、アイランドの端部に集中して
発生する熱応力を緩和することができるので、半導体装
置をプリント配線板等に実装する際の熱による構成材料
の物性の相違と水分の気化に起因する亀裂や界面のすき
まの発生を防止することができると共に、実装後の半導
体装置の耐湿性を向上し高品質レベルを維持できるとい
う効果がある。
【図面の簡単な説明】
第1図及び第2図はそれぞれ本発明の第1及び第2の実
施例の断面図、第3図は従来の樹脂封止型半導体装置の
一例の断面図である。 1.11.21・・・アイランド、2・・・半導体チッ
プ、3・・・金属線、4・・・外部リード、5・・・樹
脂、6゜16・・・折曲げ部。

Claims (1)

    【特許請求の範囲】
  1. 上面に半導体チップを搭載するアイランドと該アイラン
    ドの周辺に放射状に配置される外部リードとを有するリ
    ードフレームと、前記半導体チップの外周を覆って形成
    される樹脂とを備える樹脂封止型半導体装置において、
    前記アイランドの対向する2辺の端部が前記アイランド
    の半導体チップ搭載面と反対側に折曲げられた折曲げ部
    を有することを特徴とする樹脂封止型半導体装置。
JP11191787A 1987-05-08 1987-05-08 樹脂封止型半導体装置 Pending JPS63276256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11191787A JPS63276256A (ja) 1987-05-08 1987-05-08 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11191787A JPS63276256A (ja) 1987-05-08 1987-05-08 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS63276256A true JPS63276256A (ja) 1988-11-14

Family

ID=14573353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11191787A Pending JPS63276256A (ja) 1987-05-08 1987-05-08 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS63276256A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム

Similar Documents

Publication Publication Date Title
US5783861A (en) Semiconductor package and lead frame
KR900017153A (ko) 반도체 장치 및 그 제조방법
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JPH0399445A (ja) 樹脂封止型半導体装置
JPS63276256A (ja) 樹脂封止型半導体装置
JP3134445B2 (ja) 樹脂封止型半導体装置
JPH02156662A (ja) 樹脂封止型半導体装置
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JPH02278857A (ja) 樹脂封止型半導体装置
JPS6336699Y2 (ja)
JPS6245159A (ja) 半導体装置
KR200169976Y1 (ko) 반도체 패키지
JPS63307762A (ja) 半導体装置
JP2546056B2 (ja) 樹脂封止型半導体装置
JPH0526761Y2 (ja)
JPS63248155A (ja) 半導体装置
JPH0214558A (ja) 半導体集積回路装置
JPH03283648A (ja) 樹脂封止型半導体装置
JPH0327559A (ja) 半導体装置
JPH02268449A (ja) 樹脂封止型半導体装置
JPH01173747A (ja) 樹脂封止形半導体装置
JPH01206652A (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPH01183143A (ja) 半導体装置用リードフレーム
JPS5998549A (ja) シングルインライン形半導体装置