JPS63307762A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に係り、特に、そのパッケージｔ
ｌ造に関するものである。

〔従来の技術〕

従来から、半導体装置の一例として、第５図および第６
図に示すようなものが知られている。この半導体装置３
０はピン・グリッド・アレイ（ＰＧＡ）といわれるパフ
ケージタイプのものであって、セラミックやガラス・エ
ポキシ樹脂などからなるパッケージ本体３１の内部に半
導体素子３２が搭載され、金属などからなる蓋体３３に
よって密封封止された構造となっている。そして、この
パッケージ本体３１の裏面には複数の入出力用ピン端子
３４．・・・が互いに離間して配設され、これらの内端
部およびこれと対応する半導体素子３２の端子電極のそ
れぞれとは、ボンディング・ワイヤ３５．・・・を介し
て電気的、かつ機械的に接続されている。また、各ピン
端子３４の外端部は、パフケージ本体３１を貫通して外
部に突出させられている。

そして、このＰＧＡタイプの半導体装置３０は、リード
端子３４．・・・の外端部がスルーホール（図示してい
ない）に挿入されて半田付けされることによってプリン
ト配線基板３６上に実装される。

また、このような半導体装置の他の例として、第７図お
よび第８図に示すようなフラット・パフケージ（ＦＰ　
）といわれるタイプの半導体装置４０がある。この半導
体装置４０はリードフレーム（図示していない）を使用
して製作されたものであって、半導体素子４１が搭載さ
れたグイパッド４２と、これの周囲に配設された複数の
入出力用リード端子４３．・・・とを備えている。そし
て、半導体素子４１の各端子電極と各リード端子４３の
内端部とは互いにボンディング・ワイヤ４４によって接
続され、エポキシ樹脂などからなるモールド本体４５に
よって密封封止されている。なお、このモールド本体４
５の側面４５ａからは並列配置されたリード端子４３゜
・・・それぞれの外端部が突出させられており、これら
の外端部は一旦下向きに屈曲されたうえで横向きに屈曲
形成されている。

そして、このＦＰタイプの半導体装置４０は、そのリー
ド端子４３．・・・の外端部がプリント配線基板４６上
の配線パターン（図示していない）に半田付けされるこ
とによって基板４６の表面に実装される。

〔発明が解決しようとする問題点〕

ところで、前記ＰＧＡタイプの半導体装置３０において
は、そのピン端子３４．・・・がパッケージ本体３１の
裏面上で互いに離間して平面配置されているので、搭載
される半導体素子３２の端子電極数の増加に対応してピ
ン端子３４．・・・の本数が増加しても、パッケージ本
体３１の平面的な外形サイズが極端に大きくなることは
ない、そのため、このタイプの半導体装置３０は、他の
タイプのものよりも、その外形サイズを小型化できると
いう利点がある。

しかし、この半導体装置３０をプリント配線基板３６に
実装する場合には、基板３６の表面に実装された半導体
装置３０のピン端子３４．・・・外端部が、基板３６の
スルーホー　ルを通過してその裏面側にまで突出してし
まうため、基板３６の裏面を利用することができず、実
装密度が低下するという問題点があった。

一方、前記ＦＰタイプの半導体装置４０においては、そ
のリード端子４３．・・・の外端部をプリント配線基板
４６上の配線パターンに半田付けによって基板４６表面
に平面付けで実装するので、基板３６の表面ばかりでな
く、その裏面にも半導体装Ｗ４０を実装することができ
る。ところが、このように基板４６の表裏両面に実装す
ることができる利点がある反面、この半導体装置４０に
おいてはリード端子４３゜・・・がモールド本体４５の
側面４５ａから突出しているため、これらのリード端子
４３．・・・の本数が増加すればするほど、その平面的
な外形サイズが大型化してしまうという問題点があった
。

この発明は、このような従来例における問題点を解決す
るためになされたものであって、外形サイズの小型化を
図るとともに、基板の表裏両面に実装することができる
半導体装置の提供を目的としている。

〔問題点を解決するための手段〕

この発明に係る半導体装置は、半導体素子と、−面側に
複数の外部電極が互いに離間して平面配置されるととも
に、これらの外部電極と前記半導体素子の端子電極とを
互いに接続する配線リードを有するフィルムと、少なく
とも前記半導体素子およびフィルムの一部を覆う封止本
体とからなる構成を特徴とするものである。

〔作用〕

上記構成によれば、半導体装置の外部電極がフィルムの
一面側に平面配置されているので、このフィルムに搭載
される半導体素子の端子電極数増加に伴って外部電極の
数量が増加しても、その平面的な外形サイズが大型化す
ることはない、また、そればかりか、この半導体装置は
、その外部電極をプリント配線基板上の配線パターンに
接続することによって基板表面に平面付けで実装される
ので、基板の表裏両面に実装することができる。

〔実施例〕 以下、この発明の実施例を図面に基づいて説明する。

第１図は本発明の一実施例に係る半導体装置をその裏面
側から見た一部切欠斜視図であり、第２図は第１図の■
−■線に沿う断面図である。これらの図における符号１
０は半導体装置であって、この半導体装置１０は、半導
体素子１）と、この半導体素子１）が搭載されるフィル
ム１２と、少なくとも半導体素子１）およびフィルム１
２の一部を覆う封止本体１３とを備えている。

半導体素子１）には複数の端子電極（図示していない）
が配設され、各端子電極上には金などからなるバンプ１
４が電解メッキ法などによってそれぞれ形成されている
。

フィルム１２は、その外形がほぼ矩形状に形成されたポ
リイミドやガラス・エポキシ樹脂などからなるものであ
って、その中央位置には外形と同一形状の中空部１２ａ
が形成されている。そして、このフィルム１２の一面（
図では、裏面）には銅などからなる所定数の配線リード
１５．・・・が被着形成されており、互いに離間して平
面配置された配線リード１５．・・・それぞれの外端部
１５ａ上には外部電極１６が一体的に形成されている。

また、各配線り一ド１５の内端部１５ｂは前記中空部１
２ａの内縁から内方に突出させられ、各内端部１５ｂと
前記半導体素子１）の各端子電極とはバンプ１４を介し
ての熱圧着などによって互いに接続されている。

このことにより、フィルム１２上に搭載された半導体素
子１）の各端子電極とフィルム１２に形成された外部電
極１６．・・・のそれぞれとは、フィルム１２の裏面に
形成された配線リード１５．・・・を介して電気的に接
続されたことになる。

そして、フィルム１２１）面に配設された外部電極１６
、・・・の周囲には、配線リード１５．・・・を覆って
保護する所定厚みのソルダレジスト層１７が高分子樹脂
材料などによって形成されている。また、半導体素子１
）とフィルム１２の中空部１２ａの周囲とは、エポキシ
樹脂などからなる封止本体１３によって密封封止され、
外部環境の影響による損傷から保護されている。なお、
この封止本体１３による密封封止範囲については、第２
図に示す上記範囲に限定されるものではなく、例えば、
他の実施例として示す第３図のように、フィルム１２の
表面側を全面的に覆うとともに、その裏面側に形成され
たソルダレジスト層１７をも全面的に覆うように形成し
てもよい。

ところで、上記構成の半導体装置１０は、っぎのように
して製作される。

まず、半導体装１）個に対応する一単位長さごとに前記
中空部１２ａが形成された長尺状のフィルムキャリア（
図示していない）を用意し、このフィルムキャリアの一
面、例えば、裏面全面に接着剤を介して銅箔を被着する
。そして、このｍ箔の不要部分をエツチングで除去する
ことによって所定数ごとの配線リード１５．・・・を形
成し、これらの外端部１５ａ、・・・上に外部電極１６
．・・・をそれぞれ形成する。つぎに、配線リード１５
．・・・の内端部１５ｂ３・・・と半導体素子１）の端
子電極とを接続し、これらの周囲をトランスフ１モール
ド法などで形成される封止本体１３によって覆い、密封
封止する。そののち、長尺状のフィルムキャリア上で並
列し、連続体として製作された半導体装置を１個ずつフ
ィルムキャリアから打ち抜くことによって、それぞれ単
体の半導体装置１０とする。

このように、本発明の半導体装置は一旦連続体として製
作されたうえで分離されるので量産性の向上を図ること
ができるばかりでなく、例えば、第４図に示すように、
フィルム１２上に複数（図では、２つ）の半導体素子１
）．・・・が搭載された半導体装置１０を製作すること
も容易にできる。なお、このような場合における半導体
素子１）．・・・間の相互接続配線については、フィル
ム１２に形成された配線リード１５．・・・によって行
うことができることはいうまでもない。

なお、以上の説明においては、ポリイミドやガラス・エ
ポキシ樹脂などからなるフィルム１２に配線リード１５
．・・・を形成するものとして説明しているが、このフ
ィルム１２はセラミックなどよりも価格が安く、しかも
、微細なパターンを形成することができる。したがって
、従来例よりも配線密度が高い半導体装２１０をより低
価格で構成することができるという利点がある。

つぎに、この半導体装置１０の基板実装につき、第２図
に基づいて説明する。

図における符号２０は半導体装置１０が実装されるプリ
ント配線基板であって、その表面には図示していない配
線パターンが形成されている。そして、これらの配線パ
ターンの所定個所には予め半田などからなるバンプ２１
．・・・がスクリーン印刷法によヮて形成され、それぞ
れ加熱処理によって球状化されている。したがって、半
導体装置１０をプリント配線基板２０上に載置し、バン
プ２１．・・・を介してそれぞれ対応する半導体装置１
０の外部電極１６．・・・と配線パターンとを接合する
ことによって実装される。なお、上記のバンプ２１．・
・・は半導体装置ｌＯの外部電極１６．・・・に形成さ
れていてもよく、また、半導体装置１０およびプリント
配線基板２０の双方に形成されていてもよいことはいう
までもない。

〔発明の効果〕

以上説明したように、この発明の半導体装置は、半導体
素子の端子電極と接続される配線リードを有するフィル
ムを備え、しかも、このフィルムの一面側、すなわち、
裏面側には配線リードを介して前記端子電極とそれぞれ
接続された外部電極が互いに離間して平面配置されてい
る。したがって、この半導体装置においては、半導体素
子の端子電極数増加に伴って外部電極の数量が増加する
ことになっても、従来のＦＰタイプ半導体装置のように
、平面的な外形サイズが大きくなることがなく、その外
形サイズの小型化を図ることができる。

しかも、この半導体装置の実装にあたっては、その外部
電極が平面配置されているので、これらをプリント配線
基板上の配線パターンに接続することによって基板表面
に平面付けで実装することができる。そのため、従来の
ＰＧＡタイプ半導体装置のように、ピン端子が基板の裏
面側にまで突出することがなく、半導体装置を基板の表
裏両面に実装することができるので、基板のスペースを
有効に利用して実装密度を大幅に高めることができる。

【図面の簡単な説明】

第１図ないし第４図は本発明の実施例に係り、第１図は
本発明の一実施例に係る半導体装置をその裏面側から見
た一部切欠斜視図、第２図は第１図の■−■線に沿う断
面図であり、第３図および第４図はそれぞれ半導体装置
の他の実施例を示す断面図である。 また、第５図ないし第８図は従来例を示し、第５図はＰ
ＧＡタイプ半導体装置の上面側斜視図、第６図は第５図
のＶｌ−Ｖｌ線に沿う断面図であり、第７図はＦＰタイ
プ半導体装置の上面側斜視図、第８図は第７図の■−■
線に沿う断面図である。 １０・・・半導体装置、 １）・・・半導体素子、 １２・・・フィルム、 １３・・・封止本体、 １５・・・配線リード、 １６・・・外部電極。

Claims (1)

【特許請求の範囲】
1. （１）半導体素子と、 一面側に複数の外部電極が互いに離間して平面配置され
   るとともに、これらの外部電極と前記半導体素子の端子
   電極とを互いに接続する配線リードを有するフィルムと
   、 少なくとも前記半導体素子およびフィルムの一部を覆う
   封止本体と からなることを特徴とする半導体装置。