JP2003124434A - チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法 - Google Patents

チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法

Info

Publication number
JP2003124434A
JP2003124434A JP2002284275A JP2002284275A JP2003124434A JP 2003124434 A JP2003124434 A JP 2003124434A JP 2002284275 A JP2002284275 A JP 2002284275A JP 2002284275 A JP2002284275 A JP 2002284275A JP 2003124434 A JP2003124434 A JP 2003124434A
Authority
JP
Japan
Prior art keywords
chip
substrate
package
spacer
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002284275A
Other languages
English (en)
Inventor
Kichin Ri
揆鎭 李
Hyung Jik Byun
衡直 邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003124434A publication Critical patent/JP2003124434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】同一または類似のサイズの半導体チップを積層
させ、下部チップと基板とのワイヤーボンディングを可
能にするマルチチップパッケージ及びその製造方法を提
供する。 【解決手段】本発明によるマルチチップパッケージは、
上面及び下面を有する基板と、基板の上面に取り付けら
れ、活性面を有する第１チップと、第１チップの活性面
上に実装されるスペーサと、活性面及び裏面を有し、裏
面がスペーサ上に実装される第２チップと、第１チップ
の活性面に取り付けられる第１チップパッドと、第２チ
ップの活性面に取り付けられる第２チップパッドと、基
板に第１及び第２チップを電気的に連結する第１及び第
２ボンディングワイヤと、第１チップと第２チップ並び
に第１及び第２ボンディングワイヤを封止しながら、ス
ペーサの末端を露出させるパッケージ胴体と、基板の下
面に取り付けられた外部接続端子と、を備えることを特
徴とする。また、本発明によれば、上述のマルチチップ
パッケージの製造方法が提供される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、より詳細には、複数の半導体チップを備えて１つの
単位パッケージに構成されるマルチチップパッケージ及
びその製造方法に関する。
【０００２】
【従来の技術】最近、半導体産業の発展と使用者の要求
に応じて、電子機器がより一層小型軽量化及び多機能化
されている。マルチチップパッケージング技術は、この
ような趨勢によって開発されたパッケージ組立技術の１
つであって、同一または異種の半導体チップを１つの単
位パッケージに具現する技術である。マルチチップパッ
ケージング技術は、それぞれの半導体チップをパッケー
ジに具現することに比べて、大きさや重さ及び実装面積
において有利であり、特に小型軽量化が要求されるノー
トパソコンや携帯用電話機等で多用されている。
【０００３】一般に、複数の半導体チップを１つのパッ
ケージ内に構成する方法には、半導体チップを積層させ
る方法と、並列に配置させる方法とがある。前者の場
合、半導体素子を積層させる構造であるから、工程が複
雑であり、限定された厚さで安定した工程を確保し難い
という短所があり、後者の場合、平面上に２つの半導体
チップを配列させる構造であるから、サイズ減少による
小型化の長所を得ることが難しい。通常、小型軽量化が
必要なパッケージに適用される形態として、半導体チッ
プを積層させる方法が多く採用されている。このような
形態のマルチチップパッケージの例を紹介する。
【０００４】図１は、従来技術によるマルチチップパッ
ケージの一例を示す断面図である。図１に示すような従
来のマルチチップパッケージ１１０は、第１チップ１１
１が基板１２１上に接着剤１３５で取り付けられ、第１
チップ１１１上に第２チップ１１３が接着剤１３７で取
り付けられた構造である。第１及び第２チップ１１１、
１１３の活性面１１１ａ、１１３ａは、上向きになる。
第１チップ１１１の裏面１１１ｂは、基板１２１上に実
装され、第２チップ１１３の裏面１１３ｂは、第１チッ
プ１１１の活性面上に実装される。第１チップ１１１の
チップパッド１１２と第２チップ１１３のチップパッド
１１４が基板ボンディングパッド１２３にボンディング
ワイヤ１４１、１４３でワイヤーボンディングされ、電
気的な連結をなす。基板１２１上部を覆うように、エポ
キシ成形樹脂のようなプラスチック樹脂封止材で形成さ
れたパッケージ胴体１５１は、内部構成部品を外部環境
から保護する。外部との電気的な連結のための外部接続
端子として、基板１２１のランドパッド１２５には、は
んだボール１６１が取り付けられる。
【０００５】このような従来のマルチチップパッケージ
は、前述のように、複数の半導体チップを１つのパッケ
ージに構成して、パッケージの高性能化を具現でき、高
性能及び高集積の半導体チップを設計する時間と費用を
節減でき、それぞれの半導体チップをパッケージに製造
することに比べて、組立原材料を節減できるから、価格
面でも有利である利点を有する。さらに、外部接続端子
の面配列が可能で、多ピン化に対応できる。
【０００６】しかしながら、垂直積層される従来のマル
チチップパッケージは、パッケージ構造上、多くの制約
を有する。チップサイズとチップパッド位置との関係に
おける制約がある。ワイヤーボンディングにおいて、ワ
イヤーボンディングに使われるボンディングワイヤのワ
イヤーループ空間の確保が必要なので、上層へ行くほど
半導体チップの大きさは小さくならなければならない。
下層の半導体チップが上層の半導体チップより小さい場
合、チップパッドが開放されず、ワイヤーボンディング
が不可能になる。
【０００７】また、マルチチップパッケージは、大量で
組立できず、それぞれのマルチチップパッケージに対し
て個別的に単位組立工程を経らなければならない。した
がって、量産性が良くない。
【０００８】
【発明が解決しようとする課題】本発明の目的は、同一
または類似のサイズの半導体チップを積層させ、下部チ
ップと基板とのワイヤーボンディングを可能にするマル
チチップパッケージ及びその製造方法を提供することに
ある。また、本発明の他の目的は、単位組立工程をスト
リップ単位で進行して、一度に複数のパッケージを得る
ことができるマルチチップパッケージの製造方法を提供
することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明によるマルチチップパッケージは、上面及び
下面を有する基板と、基板の上面に取り付けられ、活性
面を有する第１チップと、第１チップの活性面上に実装
されるスペーサと、活性面及び裏面を有し、裏面がスペ
ーサ上に実装される第２チップと、第１チップの活性面
に取り付けられる第１チップパッドと、第２チップの活
性面に取り付けられる第２チップパッドと、基板に第１
及び第２チップを電気的に連結する第１及び第２ボンデ
ィングワイヤと、第１チップと第２チップ並びに第１及
び第２ボンディングワイヤを封止しながら、スペーサの
末端を露出させるパッケージ胴体と、基板の下面に取り
付けられた外部接続端子と、を備えることを特徴とす
る。また、本発明によるマルチチップパッケージの製造
方法は、（ａ）チップ実装領域を有する複数のパッケー
ジ領域がマトリクス配列されており、各チップ実装領域
の周辺にボンディングパッドが形成された基板ストリッ
プを用意する段階と、（ｂ）各チップ実装領域に第１チ
ップを取り付ける段階と、（ｃ）第１チップとそれに対
応する基板ストリップのボンディングパッドを導電性金
属線で連結させる１次ワイヤーボンディング段階と、
（ｄ）基板のパッケージ領域における行及び列のいずれ
か１つに対応するバー形態のスペーサが複数個形成され
たスペーサストリップを第１チップに取り付ける段階
と、（ｅ）スペーサ上に第２チップを取り付ける段階
と、（ｆ）第２チップとそれに対応する基板ストリップ
のボンディングパッドを導電性金属線で連結させる２次
ワイヤーボンディング段階と、（ｇ）第１チップと第２
チップ及び導電性金属線並びにそれらの接合部分が封止
されるようにして、複数のパッケージ領域を一度に封止
するモルディング段階と、（ｈ）基板ストリップの下面
に、ボンディングパッドに電気的に連結される外部接続
端子を取り付ける段階と、（ｉ）複数のパッケージ組立
体を有する基板ストリップを、それぞれの単位マルチチ
ップパッケージに分離させる段階と、を含むことを特徴
とするマルチチップパッケージの製造方法。
【００１０】スペーサは、第１チップのチップパッド内
側に取り付けることが望ましいし、第１チップは、対向
する両端部にチップパッドが形成されたエッジパッドタ
イプとし、両端部のチップパッド間をスペーサが横切っ
て取り付けられるようにすることが望ましい。そして、
第１チップと第２チップは、いずれもエッジパッドタイ
プとし、ボンディングワイヤーのワイヤーループの長さ
が短くなるようにする。本発明のマルチチップパッケー
ジでは、第１チップと第２チップは、同じ半導体素子や
サイズが類似の半導体素子を採択する時、効果的であ
る。一方、スペーサストリップは、モルディングを考慮
して、ダウンセット（ｄｏｗｎ−ｓｅｔ）やアップセッ
ト（ｕｐ−ｓｅｔ）により形成し、その材質としては、
一般的なリードフレームの材質である銅合金やニッケル
合金などで形成することができ、又は、ＦＲ−４材質及
びシリコンなどが使われることができる。
【００１１】
【発明の実施の形態】以下、添付の図面を参照して本発
明によるマルチチップパッケージ及びその製造方法を詳
細に説明する。図面全般において、同じ参照符号は、同
一構成要素を示す。図２は、本発明によるマルチチップ
パッケージを示す底面斜視図であり、図３は、図２の３
−３線に沿う断面図であり、図４は、図２の４−４線に
沿う断面図である。図２乃至図４を参照すれば、本発明
によるマルチチップパッケージ１０は、基板２１上に実
装された第１チップ１１と、第１チップ１１の上面１１
ａに取り付けられたスペーサ３１と、スペーサ３１上に
実装された第２チップ１３を含む構造である。第１チッ
プ１１と第２チップ１３のチップパッド１２、１４は、
各々それに対応する基板２１のボンディングパッド２２
とワイヤーボンディングにより電気的に連結され、第１
チップ１１のチップパッド１２と基板２１のボンディン
グパッド２２とを連結するボンディングワイヤー４１、
４３のワイヤーループ高さの確保は、第１チップ１１と
第２チップ１３間のスペーサ３１によりなされる。
【００１２】第１チップ１１と第２チップ１３は、同じ
形態の半導体チップであって、対向する両端部にチップ
パッド１２、１４が形成されたエッジパッドタイプチッ
プである。第１及び第２チップ１１、１３の活性面１１
ａ、１３ａは、上向きになる。第１チップ１１の裏面１
１ｂは、基板２１と対向するように実装され、第２チッ
プ１３の裏面１３ｂは、第１チップ１１の活性面と対向
するように実装される。スペーサ３１は、第１チップ１
１の活性面を横切るように取り付けられており、対向す
る両端部のチップパッド１２間に位置する。第１チップ
１１と第２チップ１３及びボンディングワイヤー４１、
４３並びにそれらの接合部分は、パッケージ胴体５１に
より封止され、スペーサ３１の末端３１ａがパッケージ
胴体５１から露出される。基板２１のランドパッド２５
には、はんだボールのような外部接続端子６１が取り付
けられ、この外部接続端子６１は、図示しない回路配線
を介して基板２１のボンディングパッド２３に連結され
ることによって、第１チップ１１と第２チップ１３に電
気的に連結される。第１チップ１１の取付には、銀−エ
ポキシのような接着剤３１などが使われることができ
る。そして、基板２１としては、テープ配線基板や印刷
回路基板などが使われることができる。
【００１３】このような本発明のマルチチップパッケー
ジ構造は、同一または類似のサイズの異種または同種の
半導体チップを積層して、マルチチップパッケージを具
現することが可能である。スペーサにより、下部に位置
した第１チップとのワイヤーボンディングが可能になる
からである。また、このようなマルチチップパッケージ
は、単純化したパッケージ組立工程により製造できる。
以下で、製造方法を説明する。
【００１４】図５は、本発明によるマルチチップパッケ
ージの製造工程において、基板に半導体チップが取り付
けられる過程を示す斜視図であり、図６は、図５のＡ部
分を拡大した斜視図である。
【００１５】図５と図６を参照すれば、まず、チップ実
装領域２７を有する複数のパッケージ領域２８が設けら
れた基板ストリップ２０の各チップ実装領域２７に第１
チップ１１を取り付ける段階が進行される。基板ストリ
ップ２０は、パッケージ領域２８がマトリックス配列を
もってグループ化されて形成される。例えば、ここで
は、４×４配列を１つのグループとして４つのグループ
で構成されていおり、各グループは、スロット２９によ
り区分される。各パッケージ領域２８には、チップ実装
領域２７にランドパッド２５が形成されており、チップ
実装領域の周辺両側に基板２１のボンディングパッド２
３が形成されており、ボンディングパッド２３とランド
パッド２５は、回路配線２４により連結されている。第
１チップ１１は、対向する両端部にチップパッド１２が
形成されたエッジパッドタイプチップである。チップ実
装領域２７に銀−エポキシなどのような接着剤３５を塗
布し、第１チップ１１の裏面１１ｂを取り付ける。この
ようなチップ取付工程は、全体的またはグループ別に一
度に進行されることができ、１つのチップ実装領域２７
に第１チップ１１を１つずつ取り付ける式で進行される
こともできる。
【００１６】図７は、本発明によるマルチチップパッケ
ージの製造工程の１次ワイヤーボンディングが進行され
た状態を示す斜視図である。図７を参照すれば、第１チ
ップ１１の取付が基板ストリップ２０全体にわたって完
了すれば、第１チップ１１と基板２１とを電気的に連結
させる１次ワイヤーボンディング段階が進行される。第
１チップ１１のチップパッド１２とそれに対応する基板
２１の基板ボンディングパッド２３とが金線のような導
電性金属線４１で連結される。
【００１７】図８は、本発明によるマルチチップパッケ
ージ製造工程において、スペーサストリップが取り付け
られた状態を示す斜視図である。図８を参照すれば、第
１チップ１１の列に対応して、複数の列を成すバー形態
のスペーサ３１が形成されたスペーサストリップ３０が
第１チップ１１に取り付けられる段階が進行される。ス
ペーサストリップ３０は、基板２１に取り付けられた第
１チップ１１のチップパッド１２の列と同じ方向に第１
チップ１１の列数に対応する数の列を成す。このスペー
サストリップ３０が基板２１に取り付けられた第１チッ
プ１１の活性面において対向する両端部のチップパッド
１２間を横切るように、第１チップ１１のチップパッド
１２内側に取り付けられる。スペーサストリップ３０
は、一般的なリードフレーム材質である銅合金、ニッケ
ル合金などが使われることができ、ＦＲ−４またはシリ
コン材質などが使われることができる。
【００１８】図９は、本発明によるマルチチップパッケ
ージの製造工程において、第２チップが取り付けられた
状態を示す斜視図である。図９を参照すれば、スペーサ
３１に第２チップ１３が取り付けられる段階が進行され
る。第２チップ１３は、第１チップ１１と同じ半導体チ
ップである。つまり、第２チップ１３は、その活性面１
３ａの対向する両端部にチップパッド１４が形成された
エッジパッドタイプである。第２チップ１３の裏面１３
ｂは、スペーサ３１に取り付けられている。図９に示し
たように、第２チップ１３は、スペーサ３１の厚さによ
り第１チップ１１から所定高さに位置し、導電性金属線
４１と接触しない。第２チップの取付工程も第１チップ
と同様に全体的またはグループ別に一度に進行されるこ
とができ、１つずつ取り付ける式で進行されることもで
きる。
【００１９】図１０は、本発明によるマルチチップパッ
ケージの製造工程において、２次ワイヤーボンディング
が進行された状態を示す斜視図である。図１１は、本発
明によるマルチチップパッケージの製造工程においてモ
ルディングが進行された状態を示す斜視図であり、図１
２は、本発明によるマルチチップパッケージの製造工程
において外部接続端子の取付が完了した状態を示す断面
図である。図１０と図１１を参照すれば、第２チップ１
３の付着が完了すれば、チップパッド１４とそれに対応
する基板２１のボンディングパッド２３とが導電性金属
線でワイヤーボンディングされて電気的に連結される２
次ワイヤーボンディング段階が進行される。そして、２
次ワイヤーボンディングが完了すれば、基板ストリップ
に実装された第１チップ１１と第２チップ１３及び導電
性金属線４１、４３並びにそれらの接合部分が封止され
るようにして、複数のパッケージ領域が一度にモルディ
ングされる段階が進行される。モルディングによりエポ
キシ成形樹脂で形成されるパッケージ胴体５１により、
第１チップ１１と第２チップ１３及び導電性金属線４
１、４３並びにそれらの接合部分が封止されて、外部環
境から保護される。スペーサ３１の一部もパッケージ胴
体５１の内部に存在するようになる。封止段階は、スト
リップ全体的に、又はグループ別に一度に行われる。ダ
ムバー３３は、モルディング過程でダムの役目をする。
【００２０】図１２を参照すれば、モルディングが完了
すれば、基板ストリップ２０の底面２０ｂに、はんだボ
ールのような外部接続端子６１が取り付けられる段階が
進行される。外部接続端子６１は、基板２１のランドパ
ッド２５に取り付けられ、第１チップ１１と第２チップ
１３に電気的に連結される。
【００２１】図１３は、本発明によるマルチチップパッ
ケージ製造工程において単位マルチチップパッケージに
分離された状態を示す断面図である。図１３を参照すれ
ば、外部接続端子６１の取付が完了すれば、各パッケー
ジ領域別に切断が実施され、それぞれの単位マルチチッ
プパッケージ１０に分離される段階が進行される。ダイ
アモンド切断刃またはレーザーなどでパッケージ領域別
に切断される。パッケージ胴体５１外部のスペーサ部分
や基板部分も切断される。パッケージ胴体５１からスペ
ーサ３１の末端が露出される。
【００２２】
【発明の効果】以上説明したように、本発明によるマル
チチップパッケージ及びその製造方法によれば、同一ま
たは類似のサイズの半導体チップを、スペーサを介在し
て複数のチップが積層された形態で小型のマルチチップ
パッケージを具現できる。そして、マルチチップパッケ
ージの組立工程がストリップ状態で進行されて、一度に
単位工程が進行され、複数個のマルチチップパッケージ
を得ることができる。特に、スペーサがストリップ単位
で一度に複数のチップに取り付けられる。これにより、
生産性が向上する。
【図面の簡単な説明】
【図１】 従来技術によるマルチチップパッケージの例
を示す断面図。
【図２】 本発明によるマルチチップパッケージを示す
底面斜視図。
【図３】 図２の３−３線に沿う断面図。
【図４】 図２の４−４線に沿う断面図。
【図５】 本発明によるマルチチップパッケージの製造
工程を示す斜視図。
【図６】 本発明によるマルチチップパッケージの製造
工程を示す斜視図。
【図７】 本発明によるマルチチップパッケージの製造
工程を示す斜視図。
【図８】 本発明によるマルチチップパッケージの製造
工程を示す斜視図。
【図９】 本発明によるマルチチップパッケージの製造
工程を示す斜視図。
【図１０】 本発明によるマルチチップパッケージの製
造工程を示す斜視図。
【図１１】 本発明によるマルチチップパッケージの製
造工程を示す斜視図。
【図１２】 本発明によるマルチチップパッケージの製
造工程を示す斜視図。
【図１３】 本発明によるマルチチップパッケージの製
造工程を示す斜視図。
【符号の説明】
１０ マルチチップパッケージ １１、１３ 半導体チップ １２、１４ チップパッド ２０ 基板ストリップ ２１ 基板 ２３ ボンディングパッド ２５ ランドパッド ２７ チップ実装領域 ２８ パッケージ領域 ３０ スペーサストリップ ３１ スペーサ ３５ 接着剤 ４１、４３ ボンディングワイヤ ５１ パッケージ胴体 ６１ はんだボール

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 上面及び下面を有する基板と、 前記基板の上面に取り付けられ、活性面を有する第１チ
    ップと、 前記第１チップの活性面上に実装されるスペーサと、 活性面及び裏面を有する第２チップと、を備え、 第２チップの裏面が前記スペーサ上に実装されることを
    特徴とするマルチチップパッケージ。
  2. 【請求項２】 前記第１チップの活性面に取り付けられ
    る第１チップパッドと、 前記第２チップの活性面に取り付けられる第２チップパ
    ッドと、 前記基板に前記第１及び第２チップを電気的に連結する
    第１及び第２ボンディングワイヤと、 前記第１チップと前記第２チップ並びに前記第１及び第
    ２ボンディングワイヤを封止しながら、前記スペーサの
    末端を露出させるパッケージ胴体と、 前記基板の下面に取り付けられた外部接続端子と、をさ
    らに備えることを特徴とする請求項１に記載のマルチチ
    ップパッケージ。
  3. 【請求項３】 前記第１ボンディングワイヤは、前記第
    １チップの活性面及び前記基板に取り付けられること特
    徴とする請求項２に記載のマルチチップパッケージ。
  4. 【請求項４】 前記第１チップは、その活性面の対向す
    る両端部にチップパッドが形成されたエッジパッドタイ
    プチップであることを特徴とする請求項１に記載のマル
    チチップパッケージ。
  5. 【請求項５】 前記スペーサは、前記第１チップ上にお
    いて対向するチップパッド間に実装されることを特徴と
    する請求項４に記載のマルチチップパッケージ。
  6. 【請求項６】 前記スペーサは、銅合金及びニッケル合
    金よりなる群から選ばれた材料を含むことを特徴とする
    請求項１に記載のマルチチップパッケージ。
  7. 【請求項７】 前記スペーサは、ＦＲ−４又はシリコン
    を含むことを特徴とする請求項１に記載のマルチチップ
    パッケージ。
  8. 【請求項８】 前記第１チップと前記第２チップの活性
    面は、同一方向に向くことを特徴とする請求項１に記載
    のマルチチップパッケージ。
  9. 【請求項９】 前記第１チップと前記第２チップは、い
    ずれもエッジパッドタイプであることを特徴とする請求
    項１に記載のマルチチップパッケージ。
  10. 【請求項１０】 前記第１チップと前記第２チップは、
    同じパッドタイプであることを特徴とする請求項１に記
    載のマルチチップパッケージ。
  11. 【請求項１１】 前記基板は、テープ配線基板を含むこ
    とを特徴とする請求項１に記載のマルチチップパッケー
    ジ。
  12. 【請求項１２】 前記基板は、印刷回路基板を含むこと
    を特徴とする請求項１に記載のマルチチップパッケー
    ジ。
  13. 【請求項１３】 （ａ）チップ実装領域を有する複数の
    パッケージ領域がマトリクス配列されており、各チップ
    実装領域の周辺にボンディングパッドが形成された基板
    ストリップを用意する段階と、 （ｂ）各チップ実装領域に第１チップを取り付ける段階
    と、 （ｃ）前記第１チップとそれに対応する前記基板ストリ
    ップのボンディングパッドを導電性金属線で連結させる
    １次ワイヤーボンディング段階と、 （ｄ）前記基板のパッケージ領域の行及び列のいずれか
    １つに対応するバー形態のスペーサが複数個形成された
    スペーサストリップを第１チップに取り付ける段階と、 （ｅ）前記スペーサ上に第２チップを取り付ける段階
    と、 （ｆ）前記第２チップとそれに対応する前記基板ストリ
    ップのボンディングパッドを導電性金属線で連結させる
    ２次ワイヤーボンディング段階と、 （ｇ）前記第１チップと第２チップ及び導電性金属線並
    びにそれらの接合部分が封止されるようにして、複数の
    パッケージ領域を一度に封止するモルディング段階と、 （ｈ）前記基板ストリップの下面に、前記ボンディング
    パッドに電気的に連結される外部接続端子を取り付ける
    段階と、 （ｉ）複数のパッケージ組立体を有する基板ストリップ
    を、それぞれの単位マルチチップパッケージに分離させ
    る段階と、を含むことを特徴とするマルチチップパッケ
    ージの製造方法。
  14. 【請求項１４】 前記第１チップは、活性面の対向する
    両端部にチップパッドが形成されたエッジパッドタイプ
    であることを特徴とする請求項１３に記載のマルチチッ
    プパッケージの製造方法。
  15. 【請求項１５】 前記スペーサストリップを取り付ける
    段階は、前記第１チップの活性面の対向する両端部にス
    ペーサを位置づける段階を含むことを特徴とする請求項
    １３に記載のマルチチップパッケージの製造方法。
  16. 【請求項１６】 前記第１チップと前記第２チップは、
    同じチップであることを特徴とする請求項１３に記載の
    マルチチップパッケージの製造方法。
  17. 【請求項１７】 前記第１チップと前記第２チップの活
    性面は、同一方向に向くことを特徴とする請求項１３に
    記載のマルチチップパッケージの製造方法。
  18. 【請求項１８】 前記第１チップと前記第２チップは、
    いずれもエッジパッドタイプであることを特徴とする請
    求項１３に記載のマルチチップパッケージの製造方法。
  19. 【請求項１９】 前記スペーサストリップは、アップセ
    ットにより形成されることを特徴とする請求項１３に記
    載のマルチチップパッケージの製造方法。
  20. 【請求項２０】 前記スペーサストリップは、ダウンセ
    ットにより形成されることを特徴とする請求項１３に記
    載のマルチチップパッケージの製造方法。
  21. 【請求項２１】 前記基板は、テープ配線基板を含むこ
    とを特徴とする請求項１３に記載のマルチチップパッケ
    ージの製造方法。
  22. 【請求項２２】 前記基板は、印刷回路基板を含むこと
    を特徴とする請求項１３に記載のマルチチップパッケー
    ジの製造方法。
JP2002284275A 2001-09-28 2002-09-27 チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法 Pending JP2003124434A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-060641 2001-09-28
KR1020010060641A KR20030027413A (ko) 2001-09-28 2001-09-28 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법

Publications (1)

Publication Number Publication Date
JP2003124434A true JP2003124434A (ja) 2003-04-25

Family

ID=19714808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002284275A Pending JP2003124434A (ja) 2001-09-28 2002-09-27 チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US7023096B2 (ja)
JP (1) JP2003124434A (ja)
KR (1) KR20030027413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
WO2011122228A1 (ja) * 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082129A (ko) * 2002-04-16 2003-10-22 넥스콘세미텍(주) 휴대용 단말기 배터리 보호회로의 패키지 제조방법
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
US7091590B2 (en) * 2003-08-11 2006-08-15 Global Advanced Packaging Technology H.K. Limited Multiple stacked-chip packaging structure
US20050112842A1 (en) * 2003-11-24 2005-05-26 Kang Jung S. Integrating passive components on spacer in stacked dies
US6894382B1 (en) * 2004-01-08 2005-05-17 International Business Machines Corporation Optimized electronic package
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US7245003B2 (en) * 2004-06-30 2007-07-17 Intel Corporation Stacked package electronic device
US7196425B2 (en) * 2004-09-30 2007-03-27 Stmicroelectronics, Inc. Copper interposer for reducing warping of integrated circuit packages and method of making IC packages
US7851268B2 (en) * 2005-04-09 2010-12-14 Stats Chippac Ltd. Integrated circuit package system using heat slug
US7829986B2 (en) * 2006-04-01 2010-11-09 Stats Chippac Ltd. Integrated circuit package system with net spacer
US7994624B2 (en) * 2008-09-24 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with adhesive segment spacer
WO2010056212A2 (en) * 2008-11-17 2010-05-20 Pyxis Systems Integration Pte Ltd Method for encapsulating semiconductor dies
KR102499034B1 (ko) * 2018-02-08 2023-02-13 삼성전자주식회사 다수의 반도체 칩을 갖는 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JPH08279591A (ja) * 1995-04-07 1996-10-22 Nec Corp 半導体装置とその製造方法
JP3943165B2 (ja) * 1996-07-26 2007-07-11 ハネウェル・インターナショナル・インコーポレーテッド チップ・スタックおよびコンデンサ取付の配置
JPH10270619A (ja) 1997-03-28 1998-10-09 Fujitsu Ltd 半導体装置の製造方法
US5904497A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for semiconductor assembly which includes testing of chips and replacement of bad chips prior to final assembly
JP3643706B2 (ja) * 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置
US6077724A (en) * 1998-09-05 2000-06-20 First International Computer Inc. Multi-chips semiconductor package and fabrication method
KR20000044989A (ko) 1998-12-30 2000-07-15 윤종용 멀티 칩 볼 그리드 어레이 패키지
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
KR20020010367A (ko) * 2000-07-29 2002-02-04 마이클 디. 오브라이언 멀티칩 모듈 및 그 제조 방법
KR20020029251A (ko) * 2000-10-12 2002-04-18 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
KR20020056283A (ko) * 2000-12-29 2002-07-10 박종섭 적층형 멀티칩 반도체 패키지의 구조 및 그 제조 방법
TW498470B (en) * 2001-05-25 2002-08-11 Siliconware Precision Industries Co Ltd Semiconductor packaging with stacked chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
WO2011122228A1 (ja) * 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板

Also Published As

Publication number Publication date
KR20030027413A (ko) 2003-04-07
US20030062628A1 (en) 2003-04-03
US7023096B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
US5483024A (en) High density semiconductor package
US6605866B1 (en) Stackable semiconductor package and method for manufacturing same
KR100477020B1 (ko) 멀티 칩 패키지
JP3644662B2 (ja) 半導体モジュール
US7211900B2 (en) Thin semiconductor package including stacked dies
JP4484846B2 (ja) くりぬかれた基板を備えるスタック半導体パッケージアセンブリ
US5646831A (en) Electrically enhanced power quad flat pack arrangement
TWI334639B (en) Offset integrated circuit package-on-package stacking system and method for fabricating the same
JP2003124433A (ja) マルチチップパッケージ
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
JP4068336B2 (ja) 半導体装置
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
US6300685B1 (en) Semiconductor package
JP2003124434A (ja) チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法
US6639308B1 (en) Near chip size semiconductor package
US8836102B2 (en) Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
US6972372B1 (en) Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
US20050156322A1 (en) Thin semiconductor package including stacked dies
US20070164404A1 (en) Semiconductor package
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
JP3418759B2 (ja) 半導体パッケージ
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915