KR20020010367A - 멀티칩 모듈 및 그 제조 방법 - Google Patents

멀티칩 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20020010367A
KR20020010367A KR1020000044055A KR20000044055A KR20020010367A KR 20020010367 A KR20020010367 A KR 20020010367A KR 1020000044055 A KR1020000044055 A KR 1020000044055A KR 20000044055 A KR20000044055 A KR 20000044055A KR 20020010367 A KR20020010367 A KR 20020010367A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
input
substrate
space member
output pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000044055A
Other languages
English (en)
Inventor
고석구
신원대
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000044055A priority Critical patent/KR20020010367A/ko
Publication of KR20020010367A publication Critical patent/KR20020010367A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 멀티칩 모듈 및 그 제조 방법에 관한 것으로, 반도체칩상에 위치하는 또다른 반도체칩의 와이어본딩시, 캐필러리에 의해 상부에 위치한 반도체칩이 바운딩되지 않고, 또한 계면박리 현상을 억제할 수 있도록, 제1면과 제2면을 갖는 섭스트레이트와; 상기 섭스트레이트의 제2면에 접착되며, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면의 가장자리에는 다수의 입출력패드가 형성된 제1반도체칩과; 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성되어 있으며, 상기 제1면이 상기 제1반도체칩의 제2면과 마주하여 위치된 제2반도체칩과; 상기 제1반도체칩의 제2면중 입출력패드를 제외한 영역과 상기 제2반도체칩의 제1면 사이에 일정 두께로 접착되어 상기 제1반도체칩 및 제2반도체칩을 고정하는 스페이스 부재와; 상기 제1반도체칩의 입출력패드와 섭스트레이트를 상호 전기적으로 접속시키되, 루프하이트는 상기 스페이스 부재보다 작게 형성된 제1도전성와이어와; 상기 제2반도체칩의 입출력패드와 섭스트레이트를 상호 전기적으로 접속시키는 제2도전성와이어를 포함하여 이루어진 것을 특징으로 함.

Description

멀티칩 모듈 및 그 제조 방법{Multi Chip Module and its manufacturing Method}
본 발명은 멀티칩 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 다수의 반도체칩이 스택(Stack)된 멀티칩 모듈 및 그 제조 방법에 관한 것이다.
최근 반도체칩의 집적도는 빠르게 증가하고 있는 추세이다. 그러나, 반도체칩의 집적도 증가와 아울러 상기 반도체칩을 섭스트레이트에 결선하는 모듈이나 또는 패키지의 집적도는 이를 따라가지 못하는 것이 현실이다. 이를 해결하기 위해, 많은 새로운 패키징 기술들이 출현하고 있으며, 이중 최근 주목받고 있는 것이 "멀티칩 모듈"이다. 많은 경우에 있어서, 멀티칩 모듈은 섭스트레이트의 회로패턴 집적도를 높이는 기술 또는 비용에 비하여 간단하게, 값싸게 제조할 수 있는 장점이 있다.
이러한 멀티칩 모듈(100')과 관련하여 대표적인 예가 미국 특허 번호 5,323,060에 개시되어 있으며, 이를 도1a를 참조하여 간단히 설명한다.
도시된 바와 같이 섭스트레이트(10')가 구비되어 있고, 상기 섭스트레이트(10')의 상면에는 제1반도체칩(1')이 접착되어 있다. 또한 상기 제1반도체칩(1')의 상면과 마주하는 위치에는 제2반도체칩(2')이 위치되어 있으며, 상기 제1반도체칩(1')과 제2반도체칩(2') 사이에는 상기의 것들을 상호 접착시키는 접착층(4')이 일정 두께로 형성되어 있다. 또한, 상기 제1반도체칩(1')의 가장 자리부분(접착층(4')과 중첩되지 않는 부분')에는 다수의 입출력패드(1c')가 형성되어 있으며, 이는 제1도전성와이어(31')에 의해 섭스트레이트(10')에 본딩되어 있다. 물론, 상기 제2반도체칩(2')의 상면 가장 자리 부분에도 다수의 입출력패드(2c')가 형성되어 있고, 이것도 제2도전성와이어(32')에 의해 섭스트레이트(10')에 본딩되어 있다.
여기서, 상기 접착층(4')은 일례로 에폭시나 테이프 등이 이용된다.
또한, 상기 접착층(4')의 두께는 최소한 제1반도체칩(1')의 입출력패드(1c')에 본딩된 제1도전성와이어(31')의 루프하이트보다 두껍게 형성되어 있다. 왜냐하면, 상기 루프하이트보다 작을 경우에는 제2반도체칩(2')의 하면과 상기 도전성와이어(31')가 상호 접촉하여, 도전성와이어(31')가 상호 쇼트될 염려가 있기 때문이다. 통상 상기 접착층(4')은 일례로 대략 8mil 정도가 되며, 또한 도전성와이어(31')의 루프 하이트는 일례로 6mil 정도된다.
그러나 이러한 멀티칩 모듈은 다음과 같은 몇가지 심각한 문제를 가지고 있다.
첫째, 상기 접착층(4')은 전술한 바와 같이 에폭시나 테이프 등이 이용됨으로써 도1b에 도시된 바와 같이 제2반도체칩(2')의 입출력패드(2c')와 섭스트레이트(10') 사이를 캐필러리(c')를 이용하여 도전성와이어(32')로 본딩시 상기 제2반도체칩(2')의 가장 자리에서 심한 바운딩(Bounding) 현상이 발생하는 문제점이 있다. 즉, 상기 에폭시나 테이프 등은 일정한 탄성력을 가지고 있는데, 이것의 두께가 무려 8mil 정도 되기 때문에 그 탄성률은 매우 크게 된다. 따라서, 캐필러리(c')로 상기 제2반도체칩(2')의 입출력패드(2c')에 소정의 진동력을 제공할 때, 상기 제2반도체칩(2')의 가장 자리는 상,하로 크게 바운딩되는 것이다. 상기와 같은 바운딩 현상은 결국 도전성와이어(32')와 제2반도체칩(2')의 입출력패드를 정확하게 본딩하는데 장애요소가 되며, 결국 본딩 불량을 야기한다.
도1b중 미설명 부호 h'는 히터블럭, cl'은 클램프이다.
둘째, 상기 접착층(4')은 제1반도체칩(1') 및 제2반도체칩(2')과는 열팽창계수차가 크기 때문에, 칩모듈 제조 공정중이나 또는 반도체칩(1',2')의 작동중 열이 발생했을 때, 상기 반도체칩(1',2')과 접착층(4') 사이에는 계면박리가 발생하는 단점이 있다. 상기 계면으로는 차후 수분이 흡수됨으로써 크랙(Crack) 현상까지 유발하게 되는 단점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 반도체칩상에 위치하는 또다른 반도체칩의 와이어본딩시, 캐필러리에 의해 그 반도체칩이 바운딩되지 않고, 또한 계면박리 현상을 억제할 수 있는 멀티칩 모듈 및 그 제조 방법을 제공하는데 있다.
도1a는 종래의 멀티칩 모듈을 도시한 단면도이고, 도1b는 종래 와이어 본딩 공정중 제2반도체칩의 바운딩 현상을 설명하기 위한 상태도이다.
도2a 내지 도2c는 본 발명에 의한 멀티칩 모듈을 도시한 단면도이다.
도3a 내지 도3c는 본 발명에 의한 멀티칩 모듈의 제조 방법을 도시한 설명도이다.
도4a 내지 도4c는 본 발명에 의한 멀티칩 모듈의 다른 제조 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
101,102,103; 본 발명에 의한 멀티칩 모듈
1; 제1반도체칩 1a,2a,3a,10a; 제1면
1b,2b,3a,10b; 제2면 1c,2c,3c; 입출력패드
2; 제2반도체칩 3; 제3반도체칩
4; 접착층 10; 섭스트레이트
20; 스페이스 부재 31,32,33; 제1,2,3도전성와이어
40; 봉지부
상기한 목적을 달성하기 위해 본 발명에 의한 멀티칩 모듈은 제1면과 제2면을 갖는 섭스트레이트와; 상기 섭스트레이트의 제2면에 접착되며, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면의 가장자리에는 다수의 입출력패드가 형성된 제1반도체칩과; 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성되어 있으며, 상기 제1면이 상기 제1반도체칩의 제2면과 마주하여 위치된 제2반도체칩과; 상기 제1반도체칩의 제2면중 입출력패드를 제외한 영역과 상기 제2반도체칩의 제1면 사이에 일정 두께로 접착되어 상기 제1반도체칩 및 제2반도체칩을 고정하는 스페이스 부재와; 상기 제1반도체칩의 입출력패드와 섭스트레이트를 상호 전기적으로 접속시키되, 루프하이트는 상기 스페이스 부재보다 작게 형성된 제1도전성와이어와; 상기 제2반도체칩의 입출력패드와 섭스트레이트를 상호 전기적으로 접속시키는 제2도전성와이어를 포함하여 이루어진 것을 특징으로 한다.
상기 스페이스 부재는 경성(硬性) 재질로 함이 바람직하다.
또한, 상기 스페이스 부재는 제1반도체칩 및 제2반도체칩과 열팽창계수가 유사한 재질로 함이 바람직하다.
또한, 상기 스페이스 부재는 실리콘, 세라믹 또는 금속류중 어느 하나로 함이 바람직하다.
또한, 상기 제2반도체칩의 제2면에는 입출력패드를 제외한 영역에 스페이스 부재가 더 접착되고, 상기 스페이스 부재에는 또다른 제3반도체칩이 더 부착된 동시에, 상기 제3반도체칩의 입출력패드는 섭스트레이트와 제3도전성와이어에 의해 본딩될 수도 있다.
더불어, 상기 반도체칩과 접촉되는 스페이스 부재의 표면에는 접착층이 형성될 수 있다.
상기 섭스트레이트의 제2면에 위치하는 반도체칩 및 도전성와이어는 봉지재로 봉지되어 소정 형상의 봉지부가 형성될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 멀티칩 모듈의 제조 방법은 제1면과 제2면을 갖는 섭스트레이트를 제공하는 단계와; 상기 섭스트레이트의 제2면에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제1반도체칩을 접착하는 단계와; 상기 제1반도체칩의 입출력패드와 섭스트레이트를 제1도전성와이로 상호 접속하는 단계와; 상기 제1반도체칩의 제2면중 입출력패드를 제외한 면에 스페이스 부재를 접착시키는 단계와; 상기 스페이스 부재에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩을 접착하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 멀티칩 모듈의 제조 방법은 제1면과 제2면을 갖는 섭스트레이트를 제공하는 단계와; 상기 섭스트레이트의 제2면에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제1반도체칩을 접착하는 단계와; 상기 제1반도체칩의 제2면중 입출력패드를 제외한 면에 스페이스 부재를 접착시키는 단계와; 상기 제1반도체칩의 입출력패드와 섭스트레이트를 제1도전성와이로 상호 접속하는 단계와; 상기 스페이스 부재에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩을 접착하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 멀티칩 모듈 및 그 제조 방법에 의하면, 제1반도체칩과 제2반도체칩 사이에 탄성력이 작은 스페이스 부재 예를 들면, 경성(硬性)이며, 열팽창 계수가 제1,2반도체칩과 유사한 실리콘, 세라믹 또는 금속류로 된 것을 위치시킴으로써, 제2반도체칩의 와이어 본딩 공정중 그 반도체칩의 바운딩현상을 억제하게 된다. 따라서, 와이어 본딩을 정확하게 수행하고, 그 불량을 억제하게 된다.
또한, 상기 스페이스 부재는 열팽창 계수가 제1,2반도체칩과 유사하므로, 멀티칩 모듈의 제조 공정이나 반도체칩의 작동중 발생하는 열로 인한 계면박리 현상을 억제할 수 있게 된다.
또한, 상기와 같은 스페이스 부재는 종래 사용되던 에폭시 및 테이프에 비해 가격이 저렴으로써 전체적인 멀티칩 모듈의 가격을 저하시킬 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명에 의한 멀티칩 모듈(101,102,103)을 도시한 단면도이다.
먼저 대략 평면인 제1면(10a)과 제2면(10b)을 갖는 섭스트레이트(10)가 구비되어 있다. 상기 섭스트레이트(10)는 미세한 회로패턴이 형성된 인쇄회로기판, 써킷테이프, 써킷필름 또는 다수의 리드 등으로 이루어진 리드프레임 등이 이용될 수 있다.
상기 섭스트레이트(10)의 제2면(10b)에는, 대략 평면인 제1면(1a)과 제2면(1b)을 갖고, 상기 제2면(1b)의 가장자리에 다수의 입출력패드(1c)가 형성된 제1반도체칩(1)이 접착제로 접착되어 있다.
또한, 대략 평면인 제1면(2a)과 제2면(2b)을 갖고, 상기 제2면(2b)에는 다수의 입출력패드(2c)가 형성되어 있으며, 상기 제1면(2a)이 상기 제1반도체칩(1)의 제2면(1b)과 마주하는 제2반도체칩(2)이 위치되어 있다.
상기 제1반도체칩(1)의 제2면(1b)중 입출력패드(1c)를 제외한 그 내측 영역에는 일정 두께의 스페이스 부재(20)가 접착되어 있다. 상기 스페이스 부재(20)는 상기 제1반도체칩(1)의 제2면(1b)과 제2반도체칩(2)의 제1면(1a) 사이에 일정 공간을 확보하는 역할을 하며, 또한 상호 접착 및 고정시키는 역할을 한다.
상기 스페이스 부재(20)는 탄성력이 극히 작은 경성(硬性) 재질로 된 것을 이용함이 바람직하다. 또한, 상기 스페이스 부재(20)는 상기 제1,2반도체칩(1,2)과 열팽창계수가 유사한 재질로 된 것을 이용함이 바람직하다.
상기와 같이 경성이고, 열팽창계수가 반도체칩과 유사한 것으로는 예를 들면, 실리콘, 세라믹 또는 금속류중 어느 하나를 이용할 수 있을 것이다.
또한, 상기 스페이스 부재(20)의 두께는 예를 들어, 대략 4~10mil 사이가 되도록 함이 바람직하다. 또한 아래에서 설명하겠지만, 상기 스페이스 부재(20)의 두께는 제1반도체칩(1)의 입출력패드(1c)에 접속되는 제1도전성와이어(31)의 루프하이트보다는 크게 함이 바람직하다. 상기 제1도전성와이어(31)의 루프하이트는 통상적인 노말 와이어 본딩을 했을 경우, 대략 6mil 정도이므로 이보다는 두껍게 함이 바람직하다. 또한 통상적인 리버스 와이어 본딩을 했을 경우에는 그 루프하이트가 더욱 작아지므로, 상기 스페이스 부재(20)의 두께도 더욱 작아질 수 있을 것이다.
또한, 상기 제1,2반도체칩(1,2)과 접촉되는 스페이스 부재(20)의 표면에는 얇은 접착층(4)이 개재되어 있다. 상기 접착층(4)은 바람직하기로 대략 1mil 이하의 두께가 되도록 하며, 에폭시 등이 이용될 수 있다.
더불어, 상기 제2반도체칩(2)의 제2면(2b)에는 입출력패드(2c)를 제외한 영역에 또다른 스페이스 부재(20a)가 더 접착되고, 상기 스페이스 부재(20a)에는 제3반도체칩(3)이 더 부착될 수 있다. 상기 제3반도체칩(3) 역시 제1면(3a) 및 제2면(3b)을 가지며, 상기 제1면(3a)이 스페이스 부재(20)에 접착된다.
계속해서, 상기 제1반도체칩(1)의 입출력패드(1c)와 섭스트레이트(10), 제2반도체칩(2)의 입출력패드(2c)와 섭스트레이트(10) 및/또는 제3반도체칩(3)의 입출력패드(3c)와 섭스트레이트(10)는 도전성와이어(31,32,33)에 의해 상호 전기적으로 접속되어 있다.
즉, 제1,2 또는 제3도전성와이어(31,32,33)는 제1,2 또는 제3반도체칩(1,2,3)의 입출력패드(1c,2c,3c)에 일단이 본딩되고, 타단은 상기 각 반도체칩의 바깥방향으로 일정한 루프하이트를 가지며 연장된 후, 상기 섭스트레이트(10)의 일정 영역에 본딩된다.
또한, 상기 섭스트레이트(10)의 제2면(10b)에 위치하는 제1반도체칩(1), 제2반도체칩(2), 제1도전성와이어(31), 제2도전성와이어(32) 및/또는 제3반도체칩(3)과 제3도전성와이어(33)는 에폭시몰딩컴파운드 또는 글럽탑과 같은 봉지재로 봉지되어 소정 형상의 봉지부(40)를 형성할 수도 있다.
도3a 내지 도3c는 본 발명에 의한 어느 한 멀티칩 모듈(101)의 제조 방법을 도시한 설명도이다.
먼저, 대략 평면인 제1면(10a)과 제2면(10b)을 갖는 인쇄회로기판, 써킷필름, 써킷테이프 또는 리드프레임과 같은 섭스트레이트(10)를 제공한다.
이어서, 상기 섭스트레이트(10)의 제2면(10b) 중앙에 대략 평면인 제1면(1a)과 제2면(1b)을 갖고, 상기 제2면(1b)의 가장 자리에는 다수의 입출력패드(1c)가 형성된 제1반도체칩(1)을 접착제로 접착한다.
이어서, 상기 제1반도체칩(1)의 입출력패드(1c)와 섭스트레이트(10)의 소정 영역을 제1도전성와이어(31)를 이용하여 상호 접속한다.(도3a 참조)
이어서, 상기 제1반도체칩(1)의 입출력패드(1c)를 제외한 제2면(1b)에 일정두께의 스페이스 부재(20)를 접착한다.(도3b 참조)
물론, 상기 스페이스 부재(20)의 두께는 상기 제1도전성와이어(31)의 루프 하이트보다 큰 것으로 된 것을 이용한다.
상기 스페이스 부재(20)는 전술한 바와 같이 실리콘, 세라믹 또는 금속류중 어느 하나를 이용함이 바람직하고, 또한 상,하면에는 얇은 두께의 접착층(4)이 형성된 것을 이용한다.
계속해서, 상기 스페이스 부재(20)에, 대략 평면인 제1면(2a)과 제2면(2b)을 갖고, 상기 제2면(2b)에는 다수의 입출력패드(2c)가 형성된 제2반도체칩(2)을 접착한다.
상기 제2반도체칩(2)의 입출력패드(2c)와 섭스트레이트(10)의 소정 영역을 제2도전성와이어(32)를 이용하여 상호 접속시킨다.(도3c 참조)
여기서, 상기 제2반도체칩(2)의 제2면(2b)에는 또다른 스페이스 부재(20)를 접착한 후, 상기 스페이스 부재(20)에 또다른 제3반도체칩을 접착시킬 수 있다. 물론, 상기 제3반도체칩의 입출력패드는 제3도전성와이어를 이용하여 섭스트레이트와 상호 접속시킨다.(도시되지 않음)
계속해서, 상기 섭스트레이트(10)의 제2면(10b)에 위치하는 제1,2반도체칩(1,2) 및 제1,2도전성와이어(31,32)(및/또는 제3반도체칩 및 제3도전성와이어)는 에폭시몰딩컴파운드나 글럽탑과 같은 봉지재로 봉지함으로써 소정 형상의 봉지부(40)를 형성할 수도 있다.(도시되지 않음)
도4a 내지 도4c는 본 발명에 의한 어느 한 멀티칩 모듈(101)의 다른 제조 방법을 도시한 설명도이다.
먼저, 대략 평면인 제1면(10a)과 제2면(10b)을 갖는 인쇄회로기판, 써킷필름, 써킷테이프 또는 리드프레임과 같은 섭스트레이트(10)를 제공한다.
이어서, 상기 섭스트레이트(10)의 제2면(10b) 중앙에 대략 평면인 제1면(1a)과 제2면(1b)을 갖고, 상기 제2면(1b)의 가장 자리에는 다수의 입출력패드(1c)가 형성된 제1반도체칩(1)을 접착제로 접착한다.
이어서, 상기 제1반도체칩(1)의 입출력패드(1c)를 제외한 제2면(1b)에 일정두께의 스페이스 부재(20)를 접착한다.(도4a 참조)
물론, 상기 스페이스 부재(20)의 두께는 아래 설명할 제1도전성와이어(31)의 루프 하이트보다 큰 것을 이용한다.
상기 스페이스 부재(20)는 전술한 바와 같이 실리콘, 세라믹 또는 금속류중 어느 하나를 이용함이 바람직하고, 또한 상,하면에는 얇은 두께의 접착층(4)이 형성된 것을 이용한다.
이어서, 상기 제1반도체칩(1)의 입출력패드(1c)와 섭스트레이트(10)의 소정 영역을 제1도전성와이어(31)를 이용하여 상호 접속한다.(도4b 참조)
계속해서, 상기 스페이스 부재(20)에, 대략 평면인 제1면(2a)과 제2면(2b)을 갖고, 상기 제2면(2b)에는 다수의 입출력패드(2c)가 형성된 제2반도체칩(2)을 접착한다.
상기 제2반도체칩(2)의 입출력패드(2c)와 섭스트레이트(10)의 소정 영역을 제2도전성와이어(32)를 이용하여 상호 접속시킨다.(도4c 참조)
여기서, 상기 제2반도체칩(2)의 제2면(2b)에는 또다른 스페이스 부재를 접착한 후, 상기 스페이스 부재에 또다른 제3반도체칩을 접착시킬 수 있다. 물론, 상기 제3반도체칩의 입출력패드는 제3도전성와이어를 이용하여 섭스트레이트와 상호 접속시킨다.(도시되지 않음)
계속해서, 상기 섭스트레이트(10)의 제2면(10b)에 위치하는 제1,2반도체칩 (1,2) 및 제1,2도전성와이어(31,32)(및/또는 제3반도체칩 및 제3도전성와이어)는 에폭시몰딩컴파운드나 글럽탑과 같은 봉지재로 봉지함으로써 소정 형상의 봉지부(40)를 형성할 수도 있다.(도시되지 않음)
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 멀티칩 모듈 및 그 제조 방법에 의하면, 제1반도체칩과 제2반도체칩 사이에 탄성력이 작은 스페이스 부재 예를 들면, 경성(硬性)이며, 열팽창 계수가 반도체칩과 유사한 실리콘, 세라믹 또는 금속류로 된 것을 위치시킴으로써, 제2반도체칩의 와이어 본딩 공정중 그 반도체칩의 바운딩 현상을 억제할 수 있는 효과가 있다. 따라서, 와이어 본딩을 정확하게 수행하고, 그 불량을 억제하게 된다.
또한, 상기 스페이스 부재는 열팽창 계수가 반도체칩과 유사하므로, 멀티칩 모듈의 제조 공정이나 반도체칩의 작동중 발생하는 열로 인한 계면박리 현상을 억제할 수 있는 효과가 있다.
또한, 상기와 같은 스페이스 부재는 종래 사용되던 에폭시 및 테이프에 비해 가격이 저렴으로써 전체적인 멀티칩 모듈의 가격을 저하시킬 수 있는 효과가 있다.

Claims (8)

  1. 제1면과 제2면을 갖는 섭스트레이트와;
    상기 섭스트레이트의 제2면에 접착되며, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면의 가장자리에는 다수의 입출력패드가 형성된 제1반도체칩과;
    대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성되어 있으며, 상기 제1면이 상기 제1반도체칩의 제2면과 마주하여 위치된 제2반도체칩과;
    상기 제1반도체칩의 제2면중 입출력패드를 제외한 영역과 상기 제2반도체칩의 제1면 사이에 일정 두께로 접착되어 상기 제1반도체칩 및 제2반도체칩을 고정하는 스페이스 부재와;
    상기 제1반도체칩의 입출력패드와 섭스트레이트를 상호 전기적으로 접속시키되, 루프하이트는 상기 스페이스 부재보다 작게 형성된 제1도전성와이어와;
    상기 제2반도체칩의 입출력패드와 섭스트레이트를 상호 전기적으로 접속시키는 제2도전성와이어를 포함하여 이루어진 멀티칩 모듈.
  2. 제1항에 있어서, 상기 스페이스 부재는 경성(硬性) 재질인 것을 특징으로 하는 멀티칩 모듈. 경성
  3. 제1항에 있어서, 상기 스페이스 부재는 제1반도체칩 및 제2반도체칩과 열팽창계수가 유사한 것을 특징으로 하는 멀티칩 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스페이스 부재는 실리콘, 세라믹 또는 금속류중 어느 하나인 것을 특징으로 하는 멀티칩 모듈.
  5. 제1항에 있어서, 상기 제2반도체칩의 제2면에는 입출력패드를 제외한 영역에 적어도 하나 이상의 스페이스 부재 및 반도체칩이 순차 스택되어 있고, 상기 각 반도체칩의 입출력패드는 도전성와이어에 의해 섭스트레이트에 본딩된 것을 특징으로 하는 멀티칩 모듈.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 섭스트레이트의 제2면에 위치하는 반도체칩 및 도전성와이어는 봉지재로 봉지되어 소정 형상의 봉지부가 형성된 것을 특징으로 하는 멀티칩 모듈.
  7. 제1면과 제2면을 갖는 섭스트레이트를 제공하는 단계와;
    상기 섭스트레이트의 제2면에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제1반도체칩을 접착하는 단계와;
    상기 제1반도체칩의 입출력패드와 섭스트레이트를 제1도전성와이로 상호 접속하는 단계와;
    상기 제1반도체칩의 제2면중 입출력패드를 제외한 면에 스페이스 부재를 접착시키는 단계와;
    상기 스페이스 부재에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩을 접착하는 단계를 포함하여 이루어진 멀티칩 모듈 제조 방법.
  8. 제1면과 제2면을 갖는 섭스트레이트를 제공하는 단계와;
    상기 섭스트레이트의 제2면에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제1반도체칩을 접착하는 단계와;
    상기 제1반도체칩의 제2면중 입출력패드를 제외한 면에 스페이스 부재를 접착시키는 단계와;
    상기 제1반도체칩의 입출력패드와 섭스트레이트를 제1도전성와이로 상호 접속하는 단계와;
    상기 스페이스 부재에, 대략 평면인 제1면과 제2면을 갖고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩을 접착하는 단계를 포함하여 이루어진 멀티칩 모듈 제조 방법.
KR1020000044055A 2000-07-29 2000-07-29 멀티칩 모듈 및 그 제조 방법 Ceased KR20020010367A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000044055A KR20020010367A (ko) 2000-07-29 2000-07-29 멀티칩 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044055A KR20020010367A (ko) 2000-07-29 2000-07-29 멀티칩 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20020010367A true KR20020010367A (ko) 2002-02-04

Family

ID=19680805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044055A Ceased KR20020010367A (ko) 2000-07-29 2000-07-29 멀티칩 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20020010367A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027413A (ko) * 2001-09-28 2003-04-07 삼성전자주식회사 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070232A (ja) * 1996-07-26 1998-03-10 Honeywell Inc チップ・スタックおよびコンデンサ取付の配置
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
KR20010099722A (ko) * 2000-04-26 2001-11-09 다니구찌 이찌로오, 기타오카 다카시 수지 봉지 칩 적층형 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070232A (ja) * 1996-07-26 1998-03-10 Honeywell Inc チップ・スタックおよびコンデンサ取付の配置
JP2000058743A (ja) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd 半導体装置
KR20010099722A (ko) * 2000-04-26 2001-11-09 다니구찌 이찌로오, 기타오카 다카시 수지 봉지 칩 적층형 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027413A (ko) * 2001-09-28 2003-04-07 삼성전자주식회사 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법

Similar Documents

Publication Publication Date Title
US8518744B2 (en) Method of manufacturing semiconductor device
JP2002222889A (ja) 半導体装置及びその製造方法
JP3301355B2 (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2792473B2 (ja) マルチチップモジュール
JPH10270626A (ja) 半導体装置およびその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20020010367A (ko) 멀티칩 모듈 및 그 제조 방법
JPH0322544A (ja) 半導体装置
JP2936819B2 (ja) Ｉｃチップの実装構造
TW200807682A (en) Semiconductor package and method for manufacturing the same
JP2002246539A (ja) 半導体装置の製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP3965767B2 (ja) 半導体チップの基板実装構造
JP2800806B2 (ja) 半導体装置及びその製造方法
JP4656766B2 (ja) 半導体装置の製造方法
KR100631946B1 (ko) 스택 패키지
JPH10214934A (ja) 半導体装置及びその製造方法
JPH0250438A (ja) 半導体記憶装置
JPH08181165A (ja) 半導体集積回路
JPH053284A (ja) 樹脂封止型半導体装置
CN119495643A (zh) 医疗模组封装结构及封装方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000729

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030417

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000729

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050228

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050823

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050228

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I