KR100631946B1 - 스택 패키지 - Google Patents

Abstract

본 발명은 센터 패드형의 반도체 칩들을 적용한 스택 패키지(Stack package)를 개시한다. 개시된 본 발명의 스택 패키지는, 전극 패드를 포함한 회로패턴을 구비된 기판과, 상기 기판 상에 접착층을 매개로 페이스-업(face-up) 타입으로 부착된 센터 패드형의 제1 반도체 칩과, 상기 제1 반도체 칩 상에 그의 본딩패드를 노출하도록 부착되며 솔더 레지스터 및 그 양측에 배치되는 제1,2 본드핑거를 구비한 더미 기판과, 상기 더미 기판의 제1 본드핑거와 제1 반도체 칩의 본딩패드를 연결하는 제1 금속 와이어와, 상기 더미 기판의 제2 본드핑거와 기판 전극패드를 연결하는 제2 금속 와이어와, 상기 더미 기판 상에 접착층을 매개로 페이스-업 타입으로 부착된 센터 패드형의 제2 반도체 칩과, 상기 제2 반도체 칩의 본딩패드와 기판 전극패드를 연결하는 제3 금속 와이어와, 상기 더미 기판을 포함한 제1,2 반도체 칩과 제1,3 금속 와이어를 포함한 기판 상부 면을 밀봉하는 봉지제와, 상기 기판 하부 면에 부착된 솔더 볼을 포함하는 것을 특징으로 한다.

Description

스택 패키지{Stack package}

도 1은 종래의 스택 패키지를 도시한 단면도.

도 2는 종래의 다른 스택 패키지를 도시한 단면도.

도 3은 본 발명에 따른 스택 패키지를 설명하기 위한 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

30 : 스택 패키지 31 : 기판

31a : 전극패드 32a,32b,32c : WBL 테이프

33 : 제1 반도체 칩 33a : 본딩패드

34 : 제2 반도체 칩 34a : 본딩패드

35 : 더미 기판 35a : 솔더 레지스터

35b,35c : 본드핑거 37a,37b,37c : 금속 와이어

38 : 봉지제 39 : 솔더 볼

본 발명은 스택 패키지에 관한 것으로, 보다 상세하게는, 2개의 센터 패드형 반도체 칩 모두를 페이스-업(face-up)타입으로 스택한 스택 패키지에 관한 것이다.

주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 그 예로, 패키지의 전체 크기에 대해서 반도체 칩의 크기가 80% 정도를 차지하는 칩 스케일 패키지(Chip Scale Package)가 제안되었다.

그러나, 상기 칩 스케일 패키지는 그 크기 감소를 통해 실장 가능한 패키지의 수를 증대시킬 수 있다는 이점은 있지만, 전형적인 반도체 패키지와 마찬가지로 하나의 패키지내에 하나의 반도체 칩이 탑재되기 때문에 그 용량 증대에는 한계가 있고, 그래서, 대용량 시스템의 구현에 어려움이 있다.

이에, 패키지의 크기 감소와 더불어 패키지의 용량 증대를 위해 하나의 패키지 내에 2∼3개의 반도체 칩을 탑재시키는 스택 패키지(Stack package)에 대한 연구가 활발하게 진행되어 왔다.

이러한 스택 패키지에 따르면, 2개의 64M DRAM급 칩을 스택하여 128M DRAM급으로 구성할 수 있고, 또한, 2개의 128M DRAM급 칩을 스택하여 256M DRAM급으로 구성할 수 있는 바, 대용량 시스템의 구현이 용이하다. 아울러, 스택 패키지는 실장밀도와 실장면적 이용의 효율성 측면에서도 이점을 갖는다.

여기서, 2개의 반도체 칩을 스택하는 방법으로는 스택된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 패키지를 스택하는 방법이 있다.

전자의 방법에 따른 스택 패키지는 그 제작이 용이하나 전체 두께가 두껍다는 단점이 있는 반면, 후자의 방법에 따른 스택 패키지는 제작은 다소 어려우나 전체 두께가 얇아 제품의 경박단소화 요구에 유리하게 대처할 수 있는 이점이 있다.

이하, 첨부된 도면을 참조하여 종래의 스택 패키지를 설명하도록 한다.

도 1 및 도 2는 종래의 스택 패키지들을 도시한 단면도이다. 도시된 바와 같이, 종래의 스택 패키지들(10, 20)은 기판(1) 상에 에지 패드형(edge pad type)의 제1,2 반도체 칩(3, 4)이 페이스-업(face-up) 타입으로 스택되고, 각 칩(3, 4)의 본딩패드(3a, 4a)와 기판 회로패턴의 전극패드(1a)가 금속 와이어(7a, 7b)로 상호 연결되며, 또한, 상기 스택된 제1,2 반도체 칩(3, 4)과 금속 와이어(7a, 7b)를 포함한 기판(1)의 상부 면이 EMC와 같은 봉지제(8)로 밀봉되고, 그리고, 상기 기판(1)의 하부 면에 외부회로에의 실장 수단인 솔더 볼(9)이 부착된 구조로 이루어진다.

여기서, 하부에 배치된 제1 반도체 칩(3)은 접착제(2)에 의해 기판(1) 상에 부착되며, 특히, 상기 제1 반도체 칩(3)과 제2 반도체 칩(4) 사이에는 상기 제1 반도체 칩(3)과 기판 전극패드(1a)간을 연결하는 제1 금속 와이어(7a)의 와이어 루프 높이(wire loop height)를 확보하기 위해, 도 1에 도시된 바와 같이, 스페이서(6)가 포함되어 있는 접착제(5)가 개재되거나, 또는, 도 2에 도시된 바와 같이, 상하부 면에 접착제(15)가 부착된 더미 다이(dummy die : 16)가 개재된다.

그러나, 전술한 종래의 스택 패키지는 2개의 반도체 칩들 모두를 페이스-업 타입으로 스택하는 것과 관련해서 구조적으로 에지 패드형의 반도체 칩들만이 스택 가능할 뿐, 본딩패드들이 칩 중심부에 배열된 센터 패드형(center pad type)의 반도체 칩들은 적용하기 곤란한 문제점이 있다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 센터 패드형의 반도체 칩들이 적용 가능한 스택 패키지를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 전극패드를 포함한 회로패턴이 구비된 기판; 접착층을 매개로 하여 상기 기판 상에 페이스-업(face-up) 타입으로 부착된 센터 패드형의 제1 반도체 칩; 상기 제1 반도체 칩의 본딩패드를 노출시키기 위해 접착층을 매개로 하여 상기 제1 반도체 칩 상에 부착되며, 솔더 레지스터 및 제1,2 본드핑거를 구비한 더미 기판; 상기 더미 기판의 제1 본드핑거와 제1 반도체 칩의 본딩패드를 연결하는 제1 금속 와이어; 상기 더미 기판의 제2 본드핑거와 기판 전극패드를 연결하는 제2 금속 와이어; 접착층을 매개로 하여 상기 더미 기판 상에 페이스-업 타입으로 부착된 센터 패드형의 제2 반도체 칩; 상기 제2 반도체 칩의 본딩패드와 기판 전극패드를 연결하는 제3 금속 와이어; 상기 더미 기판을 포함한 제1,2 반도체 칩과 제1,3 금속 와이어를 포함한 기판 상부 면을 밀봉하는 봉지제; 및 상기 기판 하부 면에 부착된 솔더 볼을 포함하는 스택 패키지를 제공한다.

여기서, 상기 더미 기판의 제1 본드핑거와 제2 본드핑거는 내부적으로 상호 연결되며, 솔더 레지스터는 와이어 루프 높이를 확보하기 위해 상기 본드핑거 보다 높다.

또한, 상기 접착층은 바람직하게 WBL(Wafer Back side Lamination) 테이프이며, 접착제로도 구성할 수 있다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 3은 본 발명에 따른 스택 패키지를 도시한 단면도이다.

도시된 바와 같이, 본 발명에 따른 스택 패키지(30)는 센터 패드형의 제1 반도체 칩(33) 상에 후면에 WBL(Wafer Back side Lamination) 테이프(32a)가 부착된 더미 기판(35)을 부착하여 와이어 루프 높이를 확보하고, 그리고, 그 위에 센터 패드형의 제2 반도체 칩(34)을 페이스-업 타입으로 스택한 구조이다.

보다 자세하게, 본 발명에 따른 스택 패키지(30)는 전극패드(31a)를 포함한 회로패턴(도시안됨)이 구비된 기판(31) 상에 후면에 접착층, 바람직하게, WBL 테이프(32a)가 부착된 센터 패드형의 제1 반도체 칩(33)이 페이스-업 타입으로 부착되고, 상기 제1 반도체 칩(33)의 본딩패드 형성면 상에 그의 본딩패드(33a)를 노출시키도록 후면에 WBL 테이프(32b)가 부착되면서 전면에 솔더 레지스터(35a) 및 본드핑거 (35b, 35c)를 구비한 더미 기판(35)이 부착되며, 노출된 제1 반도체 칩(33)의 본딩패드(33a)와 이에 인접한 더미 기판(35)의 본드핑거(35b)가 제1 금속 와이어(37a)에 의해 상호 연결되고, 아울러, 기판 전극패드(31a)와 이에 인접한 더미 기판(35)의 본드핑거(35c)가 제2 금속 와이어(37b)에 의해 상호 연결되며, 그리고, 상기 더미 기판(35) 상에 후면에 WBL 테이프(32c)가 부착된 센터 패드형의 제2 반도체 칩(34)이 페이스-업 타입으로 부착되고, 상기 제2 반도체 칩(34)의 본딩패드(34a)와 기판 전극패드(31a)가 제3 금속 와이어(37c)로 상호 연결되며, 상기 구조물들을 포함한 기판 상부 면이 EMC와 같은 봉지제(38)로 밀봉되고, 상기 기판 후면에 외부회로, 예컨데, PCB(Printed Circuit Board)에의 실장 수단인 솔더 볼(39)이 부착된 구조이다.

이와 같은 구조에 있어서, 상기 더미 기판(35)은 제1 반도체 칩(33)의 본딩패드(33a)와 기판(31)의 전극패드(31a)간을 연결하는 금속 와이어(35a, 35b)의 와이어 루프 높이를 확보하기 위해 개재된 것이며, 이러한 더미 기판(35)의 개재에 따라 센터 패드형의 반도체 칩들(33, 34) 모두를 페이스-업 타입으로 스택할 수 있게 된다.

상기 더미 기판(35)에 있어서, 솔더 레지스터(35a)는 본드핑거(35b, 35c)를 제외한 나머지 회로배선 부분을 가리기 위한 부재이며, 따라서 상기 솔더 레지스터(35a)의 양측에 각각 배치된 본드핑거들(35b, 35c)은 내부적으로 상호 연결되어 있다. 특히, 상기 솔더 레지스터(35a)는 와이어 루프 높이를 확보하기 위해 본드핑거(35b, 35c) 보다 높은 높이를 갖도록 형성된다.

전술한 바와 같은 구조를 갖는 본 발명에 따른 스택 패키지(30)는 반도체 칩들(33, 34) 사이에 더미 기판(35)를 개재시킴으로써 매우 용이하게 와이어 루프 높이를 확보할 수 있으며, 따라서 센터 패드형의 반도체 칩들(33, 34)이 적용되면서도 페이스-업 타입으로의 칩 스택이 가능하다.

한편, 전술한 본 발명에 따른 스택 패키지에 있어서, 접착층으로서 WBL 테이프가 사용되었지만, 그 대신 통상의 접착제를 사용하는 것도 가능하다.

이하에서는 전술한 바와 같은 본 발명에 따른 스택 패키지의 제작 과정을 간략하게 설명하도록 한다.

먼저, 웨이퍼 상태에서 센터 패드형 반도체 칩들의 후면에 접착층, 바람직하게, WBL 테이프를 부착한다. 그 다음, 상기 WBL 테이프가 부착된 웨이퍼를 소잉(sawing)하여 개별 반도체 칩들로 분리시킨다.

다음으로, 전면에 회로배선을 구비하며 본드핑거를 제외한 나머지 회로배선 부분을 가리도록 솔더 레지스트가 형성된 스트립 레벨(strip level)의 더미 기판을 마련한 후, 상기 더미 기판의 후면에 접착층, 바람직하게, WBL 테이프를 부착한다. 그 다음, 상기 WBL 테이프가 부착된 스트립 레벨의 더미 기판을 소잉하여 개별 더미 기판들로 분리시킨다.

그 다음, 전극패드를 포함한 회로패턴이 구비된 기판을 마련한 후, 상기 기판 상에 후면에 부착된 WBL 테이프를 매개로 하여 센터 패드형의 제1 반도체 칩을 페이스-업 타입으로 부착한다.

이어서, 상기 제1 반도체 칩 상에 그의 본딩패드를 노출시키는 형태로 상기한 더미 기판을 부착한다. 그 다음, 와이어 본딩 공정을 통해 상기 제1 반도체 칩의 본딩패드와 이에 인접한 더미 기판의 본드핑거간을 제1 금속 와이어로 연결시키고, 연이어, 기판의 전극패드와 이에 인접한 더미 기판의 본드핑거간을 제2 금속 와이어로 연결시킨다.

계속해서, 더미 기판 상에 후면에 부착된 WBL 테이프를 매개로 하여 센터 패드형의 제2 반도체 칩을 페이스-업 타입으로 부착한다. 그 다음, 와이어 본딩 공정을 통해 상기 제2 반도체 칩의 본딩패드와 기판 전극패드간을 제3 금속 와이어로 연결시킨다.

다음으로, 몰딩 공정을 통해 더미 기판이 개재된 반도체 칩들과 금속 와이어들을 포함한 기판의 상부 면을 EMC와 같은 봉지제로 몰딩한다. 그 다음, 기판의 후면에 솔더 볼을 부착하고, 이를 통해, 본 발명의 스택 패키지의 제작을 완성한다.

이상에서와 같이, 본 발명은 더미 기판을 이용하여 와이어 루프 높이를 확보함으로써, 에지 패드형 뿐만 아니라 센터 패드형의 반도체 칩들을 적용하면서도 스택 패키지의 제작을 용이하게 할 수 있다. 따라서 본 발명은 스택 패키지의 제작시 센터 패드형의 반도체 칩들의 적용이 가능하게 할 수 있을 뿐만 아니라, 패키지 자체의 신뢰성을 확보할 수 있다.

부가해서, 본 발명은 웨이퍼 후면에 WBL 테이프를 부착시킨 상태로 다이 소잉(die sawing) 및 다이 어태칭(die attaching) 과정을 진행하므로, 다이 픽업(die pick up)시 반도체 칩의 크랙 발생을 줄일 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (5)

1. 전극패드를 포함한 회로패턴이 구비된 기판;

   WBL 테이프를 매개로 하여 상기 기판 상에 페이스-업(face-up) 타입으로 부착된 센터 패드형의 제1 반도체 칩;

   상기 제1 반도체 칩의 본딩패드를 노출시키기 위해 WBL 테이프를 매개로 하여 상기 제1 반도체 칩 상에 부착되며, 솔더 레지스터 및 제1,2 본드핑거를 구비한 더미 기판;

   상기 더미 기판의 제1 본드핑거와 제1 반도체 칩의 본딩패드를 연결하는 제1 금속 와이어;

   상기 더미 기판의 제2 본드핑거와 기판 전극패드를 연결하는 제2 금속 와이어;

   WBL 테이프를 매개로 하여 상기 더미 기판 상에 페이스-업 타입으로 부착된 센터 패드형의 제2 반도체 칩;

   상기 제2 반도체 칩의 본딩패드와 기판 전극패드를 연결하는 제3 금속 와이어;

   상기 더미 기판을 포함한 제1,2 반도체 칩과 제1,3 금속 와이어를 포함한 기판 상부 면을 밀봉하는 봉지제; 및

   상기 기판 하부 면에 부착된 솔더 볼

   을 포함하는 것을 특징으로 하는 스택 패키지.
2. 제 1 항에 있어서, 상기 더미 기판의 제1 본드핑거와 제2 본드핑거는 내부적으로 상호 연결된 것을 특징으로 하는 스택 패키지.
3. 제 1 항에 있어서, 상기 더미 기판의 솔더 레지스터는 와이어 루프 높이를 확보하기 위해 상기 본드핑거보다 높은 것을 특징으로 하는 스택 패키지.
4. 삭제
5. 제 1 항에 있어서, 상기 접착층은 접착제인 것을 특징으로 하는 스택 패키지.

Images