JP2013145825A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレーム Download PDFInfo
- Publication number
- JP2013145825A JP2013145825A JP2012005984A JP2012005984A JP2013145825A JP 2013145825 A JP2013145825 A JP 2013145825A JP 2012005984 A JP2012005984 A JP 2012005984A JP 2012005984 A JP2012005984 A JP 2012005984A JP 2013145825 A JP2013145825 A JP 2013145825A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- base
- lead frame
- noble metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】多ピン化への対応が可能で信頼性が高い樹脂封止型半導体装置を安定して、より簡易に製造するための半導体装置用リードフレームを提供する。
【解決手段】基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に露出した構造の半導体装置を製造するためのリードフレームであって、基板と、この基板上に設けられた回路部とを備え、この回路部を、基部と、この基部の基板側と反対側の表面に位置する表面貴金属層を有し、かつ、基部の側壁面に凹部および粗面の少なくとも一方を有するものとした。
【選択図】 図３
【解決手段】基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に露出した構造の半導体装置を製造するためのリードフレームであって、基板と、この基板上に設けられた回路部とを備え、この回路部を、基部と、この基部の基板側と反対側の表面に位置する表面貴金属層を有し、かつ、基部の側壁面に凹部および粗面の少なくとも一方を有するものとした。
【選択図】 図３
Description
本発明は、半導体装置用リードフレームに係り、特に支持基板上にめっきにより薄く形成された回路部を有する半導体装置用リードフレームに関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。
半導体装置における高集積化および小型化を可能とするパッケージ構造として、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等のような樹脂パッケージの側面から外部リードが突出した構造の表面実装型パッケージがある。しかし、このＱＦＰパッケージは、外部リードの変形等による実装効率、実装性の問題があり、このため、基板の一方の面に半導体素子と、これに接続された回路を備え、基板の他方の面に上記回路に接続した外部端子用電極を備え、これに外部端子としての半田ボールを配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる樹脂封止型の半導体装置が開発されてきた。しかしながら、このＢＧＡは、基板の一方の面に備える回路と他方の面に備える外部端子用電極とをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。
半導体装置における高集積化および小型化を可能とするパッケージ構造として、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等のような樹脂パッケージの側面から外部リードが突出した構造の表面実装型パッケージがある。しかし、このＱＦＰパッケージは、外部リードの変形等による実装効率、実装性の問題があり、このため、基板の一方の面に半導体素子と、これに接続された回路を備え、基板の他方の面に上記回路に接続した外部端子用電極を備え、これに外部端子としての半田ボールを配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる樹脂封止型の半導体装置が開発されてきた。しかしながら、このＢＧＡは、基板の一方の面に備える回路と他方の面に備える外部端子用電極とをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。
このため、基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に露出した構造のＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）等の表面実装型パッケージが開発されている。このような半導体装置の製造方法は、例えば、導電性基板上に感光性のドライフィルムレジストを配設し、露光・現像してレジストパターンを形成し、このレジストパターンを介して電気めっきにより導電性金属からなる端子部とダイパッドを形成したリードフレームを準備する。そして、このリードフレームのダイパッド上に絶縁性部材を介して半導体素子を搭載し、半導体素子の端子とリードフレームの端子部との必要な電気的接続をワイヤ等を用いて行い、その後、導電性基板上で樹脂部材を用いて封止を行い、次いで、導電性基板を剥離して、樹脂封止された半導体装置を得るものである。しかしながら、半導体装置を導電性基板から剥離する際、加わる力によって封止用の樹脂部材と端子部やダイパッドとが剥離したり、端子部やダイパッドにクラックが入り易く、信頼性の点で問題となっていた。
このため、導電性基板上に電気めっきで端子部とダイパッドを形成する際に、レジストパターンの厚みを超えてめっき形成を行うことにより、周辺部に庇形状の張り出し部を一体に備える端子部とダイパッドを形成し、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献１）。また、導電性基板上に形成する端子部やダイパッドの表面を粗面とすることにより、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献２）。
しかしながら、周辺部に庇形状の張り出し部を一体に備える端子部とダイパッドを電気めっきにより形成する場合、端子部やダイパッドの厚みを薄くするために薄いドライフィルムレジストを使用すると、導電性基板と張り出し部との間で挟持されたレジストパターンの除去が困難となる。このため、端子部やダイパッドの厚みを薄くできず、したがって、端子部やダイパッドの形成に時間を要し、製造コストの低減に支障を来していた。さらに、隣接する端子部のスペースが狭くなるにしたがってレジストパターンの除去が困難となるため、張り出し部を設けた端子部は、この張り出し部の幅分、隣接する端子部から離間する必要があり、その結果、設計の自由度が低く、表面実装型パッケージの薄型化、小型化には限界があった。
また、表面が粗面である端子部やダイパッドを形成する場合、上記のようなレジストパターン除去における問題は解消されるが、端子部やダイパッドの表面を粗面とするだけでは、例えば、搭載する半導体素子のサイズが大きくなると、ダイパッド表面と封止用の樹脂部材との密着する部位が少なくなり、封止用の樹脂部材との密着性向上が不十分であるという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、多ピン化への対応が可能で信頼性が高い樹脂封止型半導体装置を安定してより簡易に製造するための半導体装置用リードフレームを提供することを目的とする。
本発明は、上記のような実情に鑑みてなされたものであり、多ピン化への対応が可能で信頼性が高い樹脂封止型半導体装置を安定してより簡易に製造するための半導体装置用リードフレームを提供することを目的とする。
このような目的を達成するために、本発明の半導体装置用リードフレームは、基板と、該基板上に位置する回路部とを備え、該回路部は基部と該基部の前記基板側と反対側の表面に位置する表面貴金属層を有し、かつ、前記基部の側壁面に凹部および粗面の少なくとも一方を有するような構成とした。
本発明の他の態様として、前記回路部は、前記基部と前記基板との間に下地貴金属層を有するような構成とした。
本発明の他の態様として、前記凹部は、前記基板面と平行方向に沿って連続する凹部であるような構成とした。
本発明の他の態様として、前記凹部は、前記回路部の厚み方向に多段で存在するような構成とした。
本発明の他の態様として、前記回路部は、前記基部と前記基板との間に下地貴金属層を有するような構成とした。
本発明の他の態様として、前記凹部は、前記基板面と平行方向に沿って連続する凹部であるような構成とした。
本発明の他の態様として、前記凹部は、前記回路部の厚み方向に多段で存在するような構成とした。
本発明の他の態様として、前記粗面とともに前記回路部の基部の側壁面に存在する前記凹部は、前記粗面よりも前記基板側に位置するような構成とした。
本発明の他の態様として、前記回路部は複数の端子部を備え、該端子部は前記基板側の面が外部端子面を構成し、該外部端子面と反対側の表面が内部端子面を構成するような構成とした。
本発明の他の態様として、前記回路部は更にダイパッドを備え、該ダイパッドは前記基板側と反対側の表面が半導体素子搭載用の内部表面であるような構成とした。
本発明の他の態様として、前記回路部は複数の端子部を備え、該端子部は前記基板側の面が外部端子面を構成し、該外部端子面と反対側の表面が内部端子面を構成するような構成とした。
本発明の他の態様として、前記回路部は更にダイパッドを備え、該ダイパッドは前記基板側と反対側の表面が半導体素子搭載用の内部表面であるような構成とした。
本発明によれば、基板上に位置する回路部が、その基部の側壁面に凹部および粗面の少なくとも一方を有しているので、リードフレームの基板上で樹脂封止が行なわれる際に、上記の凹部および／または粗面が樹脂部材に係合して回路部を確実に固定するので、基板からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部が剥離したり、回路部にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。さらに、本発明では、回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いという効果も奏される。
以下、本発明の実施の形態について図面を参照して説明する。
［半導体装置用リードフレーム］
図１は、本発明の半導体装置用リードフレームの一実施形態を示す平面図であり、図２は図１に示される半導体装置用リードフレームのＡ−Ａ線における概略断面図である。
図１および図２において、本発明の半導体装置用リードフレーム１１は、基板１２と、この基板１２の一方の面に位置する回路部１３からなっており、回路部１３は、矩形のダイパッド１３Ｂと、このダイパッド１３Ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部１３Ａで構成されている。
［半導体装置用リードフレーム］
図１は、本発明の半導体装置用リードフレームの一実施形態を示す平面図であり、図２は図１に示される半導体装置用リードフレームのＡ−Ａ線における概略断面図である。
図１および図２において、本発明の半導体装置用リードフレーム１１は、基板１２と、この基板１２の一方の面に位置する回路部１３からなっており、回路部１３は、矩形のダイパッド１３Ｂと、このダイパッド１３Ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部１３Ａで構成されている。
基板１２は、銅、銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、または、少なくとも回路部１３が位置する面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ等、あるいはこれらの合金からなる導電性層を備えた絶縁性基板のいずれでもよい。また、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、樹脂封止後の半導体装置と基板１２との剥離のために、溶解除去可能な金属層（例えば、銅層等）を予め形成した基板を用いてもよい。
回路部１３は、基部と、この基部の基板側と反対側の表面に位置する表面貴金属層を有し、かつ、基部の側壁面に凹部を有するものである。図３は、回路部を説明するための図であり、図２に示される半導体装置用リードフレームの鎖線で囲まれた部位の拡大図である。図３に示される例では、回路部１３を構成する端子部１３Ａおよびダイパッド１３Ｂは、それぞれ基部１４と、この基部１４の基板１２側と反対側の表面１４ａに位置する表面貴金属層１５と、基部１４の基板１２側の表面１４ｂに位置する下地貴金属層１６を有している。また、基部１４の側壁面１４ｃに凹部１７を有している。
回路部１３は、基部と、この基部の基板側と反対側の表面に位置する表面貴金属層を有し、かつ、基部の側壁面に凹部を有するものである。図３は、回路部を説明するための図であり、図２に示される半導体装置用リードフレームの鎖線で囲まれた部位の拡大図である。図３に示される例では、回路部１３を構成する端子部１３Ａおよびダイパッド１３Ｂは、それぞれ基部１４と、この基部１４の基板１２側と反対側の表面１４ａに位置する表面貴金属層１５と、基部１４の基板１２側の表面１４ｂに位置する下地貴金属層１６を有している。また、基部１４の側壁面１４ｃに凹部１７を有している。
回路部１３を構成する端子部１３Ａ、ダイパッド１３Ｂの基部１４は、Ｃｕ、Ｎｉ等のいずれか１種の金属からなる単層構造、あるいは、２種以上の金属からなる多層構造とすることができる。また、表面貴金属層１５は、Ａｇ、Ａｕ、Ｐｄ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。そして、端子部１３Ａの表面貴金属層１５は、内部端子面をなし、ダイパッド１３Ｂの表面貴金属層１５は、半導体素子搭載用の内部表面をなしている。また、下地貴金属層１６は、Ａｕ、Ｐｄ、Ａｇ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができ、多層構造の場合、例えば、基板１２側から、Ａｕ／Ｐｄの順に積層することができる。そして、端子部１３Ａの下地貴金属層１６は、外部端子面をなしている。このような表面貴金属層１５、および、下地貴金属層１６は、後述する半導体装置用リードフレームの製造において、回路部１３（端子部１３Ａ、ダイパッド１３Ｂ）の基部１４の側壁面１４ｃに凹部１７（あるいは、後述するような粗面）を形成するときに、回路部１３の所望のパターン形状、寸法を維持する作用をなす。また、下地貴金属層１６は、基板１２が溶解除去可能な金属（例えば、Ｃｕ）からなる場合、あるいは、基板１２が溶解除去可能な金属層（例えば、Ｃｕ層等）を絶縁性基板上に形成したものである場合、後述する半導体装置の製造において、基板１２の除去を確実なものとする作用をなす。
端子部１３Ａ、ダイパッド１３Ｂからなる回路部１３の厚みは、基部１４の側壁面１４ｃに有する凹部１７（あるいは、後述するような粗面）による樹脂部材との係合を考慮しつつ、端子部１３Ａやダイパッド１３Ｂの厚みを薄くする方向で設定することができ、例えば、５〜５０μｍ、好ましくは５〜４０μｍの範囲で設定することができる。また、回路部１３を構成する各層は、例えば、基部１４の厚みを５〜５０μｍ、好ましくは５〜４０μｍの範囲で設定することができ、表面貴金属層１５の厚みを０．００１〜１０μｍ、好ましくは０．１〜５μｍの範囲で設定することができ、下地貴金属層１６の厚みを０．００１〜１μｍ、好ましくは０．０１〜０．５μｍの範囲で設定することができる。
回路部１３が基部１４の側壁面１４ｃに有する凹部１７は、図示例では、基板１２の表面と平行方向に沿って連続する凹部である。しがたって、個々の端子部１３Ａ、および、ダイパッド１３Ｂにおいて、基部１４の側壁面１４ｃの全周囲に亘って連続して凹部１７が存在している。このような凹部１７の幅Ｗ（図３参照）は、基部１４の厚みと同じ、あるいは、厚み以下であってもよく、また、凹部１７の深さＤ（図３参照）は、例えば、０．１〜４０μｍ、好ましくは１〜１０μｍの範囲で設定することができる。凹部１７の深さＤが０．１μｍ未満であると、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、凹部１７と樹脂部材との係合が不十分となり、基板１２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることがあり好ましくない。一方、凹部１７の深さＤが４０μｍを超えると、表面貴金属層１５が庇状に大きく張り出し、凹部１７と樹脂部材との係合は十分であるものの、基板１２からの樹脂封止型半導体装置の剥離において、応力が表面貴金属層１５に集中して破損を生じることがあり好ましくない。
尚、基部１４の側壁面１４ｃが有する凹部１７は、基板１２の表面と平行方向に沿って複数の凹部が所望の位置に設けられたものであってもよい。
尚、基部１４の側壁面１４ｃが有する凹部１７は、基板１２の表面と平行方向に沿って複数の凹部が所望の位置に設けられたものであってもよい。
図４は、本発明の半導体装置用リードフレームの他の実施形態を説明するための図３相当の部分拡大図である。図４において、本発明の半導体装置用リードフレーム２１は、基板２２と、この基板２２の一方の面に位置する回路部２３からなっており、回路部２３は、矩形のダイパッド２３Ｂと、このダイパッド２３Ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部２３Ａで構成されている。
この半導体装置用リードフレーム２１は、回路部２３が上述の半導体装置用リードフレーム１１における回路部１３と異なる構造であるが、回路部２３の配置は上述の半導体装置用リードフレーム１１における回路部１３と同様であり、また、基板２２は上記の基板１２と同様である。
回路部２３は、端子部２３Ａとダイパッド２３Ｂからなり、基部２４と、この基部２４の基板２２側と反対側の表面２４ａに位置する表面貴金属層２５と、基部２４の基板２２側の表面２４ｂに位置する下地貴金属層２６を有している。そして、基部２４の側壁面２４ｃに粗面２８を有している。尚、回路部２３を構成する基部２４の材質は、上記の基部１４と同様であり、また、表面貴金属層２５は、上記の表面貴金属層１５と同様とすることができ、さらに、下地貴金属層２６は、上記の下地貴金属層１６と同様とすることができる。
この半導体装置用リードフレーム２１は、回路部２３が上述の半導体装置用リードフレーム１１における回路部１３と異なる構造であるが、回路部２３の配置は上述の半導体装置用リードフレーム１１における回路部１３と同様であり、また、基板２２は上記の基板１２と同様である。
回路部２３は、端子部２３Ａとダイパッド２３Ｂからなり、基部２４と、この基部２４の基板２２側と反対側の表面２４ａに位置する表面貴金属層２５と、基部２４の基板２２側の表面２４ｂに位置する下地貴金属層２６を有している。そして、基部２４の側壁面２４ｃに粗面２８を有している。尚、回路部２３を構成する基部２４の材質は、上記の基部１４と同様であり、また、表面貴金属層２５は、上記の表面貴金属層１５と同様とすることができ、さらに、下地貴金属層２６は、上記の下地貴金属層１６と同様とすることができる。
回路部２３が基部２４の側壁面２４ｃに有する粗面２８は、図示例では、側壁面２４ｃの全域に存在しており、粗面２８の平均粗さＲａは０．１μｍ以上、好ましくは０．２〜１μｍの範囲で設定することができる。粗面２８の平均粗さＲａが０．１μｍ未満であると、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、粗面２８と樹脂部材との係合が不十分となり、基板２２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部２３が剥離したり、回路部２３にクラックが入ることがあり好ましくない。本発明において平均粗さＲａは、（株）菱化システム製 Vertscan R5300用いて測定する。
尚、粗面２８は側壁面２４ｃの全域に存在するのではなく、粗面２８の幅が基部２４の厚みより小さくてもよく、また、基板２２の表面と平行方向に沿って複数の粗面が所望の位置に設けられたものであってもよい。
尚、粗面２８は側壁面２４ｃの全域に存在するのではなく、粗面２８の幅が基部２４の厚みより小さくてもよく、また、基板２２の表面と平行方向に沿って複数の粗面が所望の位置に設けられたものであってもよい。
図５は、本発明の半導体装置用リードフレームの他の実施形態を説明するための図３相当の部分拡大図である。図５において、本発明の半導体装置用リードフレーム３１は、基板３２と、この基板３２の一方の面に位置する回路部３３からなっており、回路部３３は、矩形のダイパッド３３Ｂと、このダイパッド３３Ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部３３Ａで構成されている。
この半導体装置用リードフレーム３１は、回路部３３が上述の半導体装置用リードフレーム１１における回路部１３と異なる構造であるが、回路部３３の配置は上述の半導体装置用リードフレーム１１における回路部１３と同様であり、また、基板３２は上記の基板１２と同様である。
この半導体装置用リードフレーム３１は、回路部３３が上述の半導体装置用リードフレーム１１における回路部１３と異なる構造であるが、回路部３３の配置は上述の半導体装置用リードフレーム１１における回路部１３と同様であり、また、基板３２は上記の基板１２と同様である。
回路部３３は、端子部３３Ａとダイパッド３３Ｂからなり、基部３４と、この基部３４の基板３２側と反対側の表面３４ａに位置する表面貴金属層３５と、基部３４の基板３２側の表面３４ｂに位置する下地貴金属層３６を有している。そして、基部３４の側壁面３４ｃに凹部３７を有している。尚、回路部３３を構成する基部３４の材質は、上記の基部１４と同様であってよく、また、後述する凹部３７ａと凹部３７ｂとの境界部位に基板３２と平行となるように貴金属の薄膜を備えるものであってもよい。また、回路部３３を構成する表面貴金属層３５は、上記の表面貴金属層１５と同様とすることができ、さらに、下地貴金属層３６は、上記の下地貴金属層１６と同様とすることができる。
回路部３３が基部３４の側壁面３４ｃに有する凹部３７は、図示例では、回路部３３の厚み方向に２段で存在する凹部３７ａおよび凹部３７ｂを有し、各凹部３７ａ，３７ｂは、基板３２の表面と平行方向に沿って連続するものである。しがたって、個々の端子部３３Ａ、および、ダイパッド３３Ｂにおいて、基部３４の側壁面３４ｃの全周囲に亘って連続して２段の凹部３７ａ，３７ｂが存在している。このような凹部３７の幅Ｗ（図５参照）は、基部３４の厚みと同じであってよく、また、凹部３７ａの幅Ｗａ、凹部３７ｂの幅Ｗｂ（図５参照）は同じであってもよく、異なるものであってもよい。さらに、凹部３７ａの深さＤａ、凹部３７ｂの深さＤｂ（図５参照）は同じであってもよく、また、異なるものであってもよく、例えば、０．１〜４０μｍ、好ましくは１〜１０μｍの範囲で設定することができる。凹部３７ａの深さＤａ、凹部３７ｂの深さＤｂが０．１μｍ未満であると、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、凹部３７と樹脂部材との係合が不十分となり、基板３２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部３３が剥離したり、回路部３３にクラックが入ることがあり好ましくない。一方、凹部３７の深さＤ、特に凹部３７ａの深さＤａが４０μｍを超えると、表面貴金属層３５が庇状に大きく張り出し、凹部３７と樹脂部材との係合は十分であるものの、基板３２からの樹脂封止型半導体装置の剥離において、応力が表面貴金属層３５に集中して破損を生じることがあり好ましくない。
尚、基部３４の側壁面３４ｃが有する凹部３７ａ，３７ｂは、それぞれ基板３２の表面と平行方向に沿って複数の凹部が所望の位置に設けられたものであってもよい。また、凹部３７の段数は、３段以上であってもよい。
尚、基部３４の側壁面３４ｃが有する凹部３７ａ，３７ｂは、それぞれ基板３２の表面と平行方向に沿って複数の凹部が所望の位置に設けられたものであってもよい。また、凹部３７の段数は、３段以上であってもよい。
図６は、本発明の半導体装置用リードフレームの他の実施形態を説明するための図３相当の部分拡大図である。図６において、本発明の半導体装置用リードフレーム４１は、基板４２と、この基板４２の一方の面に位置する回路部４３からなっており、回路部４３は、矩形のダイパッド４３Ｂと、このダイパッド４３Ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部４３Ａで構成されている。
この半導体装置用リードフレーム４１は、回路部４３が上述の半導体装置用リードフレーム１１における回路部１３と異なる構造であるが、回路部４３の配置は上述の半導体装置用リードフレーム１１における回路部１３と同様であり、また、基板４２は上記の基板１２と同様である。
この半導体装置用リードフレーム４１は、回路部４３が上述の半導体装置用リードフレーム１１における回路部１３と異なる構造であるが、回路部４３の配置は上述の半導体装置用リードフレーム１１における回路部１３と同様であり、また、基板４２は上記の基板１２と同様である。
回路部４３は、端子部４３Ａとダイパッド４３Ｂからなり、基部４４と、この基部４４の基板４２側と反対側の表面４４ａに位置する表面貴金属層４５と、基部４４の基板４２側の表面３４ｂに位置する下地貴金属層４６を有している。そして、基部４４の側壁面４４ｃに凹部４７および粗面４８を有している。尚、回路部４３を構成する基部４４の材質は、上記の基部１４と同様
であってよく、また、側壁面４４ｃの粗面４８が存在する部位には微細孔を有する、あるいは、不連続な貴金属の薄膜を備えるものであってもよい。また、回路部４３を構成する表面貴金属層４５は、上記の表面貴金属層１５と同様とすることができ、さらに、下地貴金属層４６は、上記の下地貴金属層１６と同様とすることができる。
であってよく、また、側壁面４４ｃの粗面４８が存在する部位には微細孔を有する、あるいは、不連続な貴金属の薄膜を備えるものであってもよい。また、回路部４３を構成する表面貴金属層４５は、上記の表面貴金属層１５と同様とすることができ、さらに、下地貴金属層４６は、上記の下地貴金属層１６と同様とすることができる。
回路部４３が基部４４の側壁面４４ｃに有する凹部４７は、図示例では、基部４４の厚み方向の下側に位置し、基板４２の表面と平行方向に沿って連続するものである。また、回路部４３が基部４４の側壁面４４ｃに有する粗面４８は、基部４４の厚み方向の上側に位置している。しがたって、個々の端子部４３Ａ、および、ダイパッド４３Ｂにおいて、基部４４の厚み方向の下側の側壁面４４ｃの全周囲に亘って連続して凹部４７が存在し、基部４４の厚み方向の上側の側壁面４４ｃの全周囲に亘って粗面４８が存在している。このような凹部４７の幅Ｗ１と粗面４８の幅Ｗ２（図６参照）は同じであってもよく、異なるものであってもよく、その合計（Ｗ１＋Ｗ２）は基部４４の厚みと同じ、あるいは、厚み以下であってもよい。また、凹部４７の深さＤ（図６参照）は、例えば、０．１μｍ以上、好ましくは１〜４０μｍ、より好ましくは１〜１０μｍの範囲で設定することができる。また、粗面４８の平均粗さＲａは、０．１μｍ以上、好ましくは０．２〜１μｍの範囲で設定することができる。凹部４７の深さＤが０．１μｍ未満、あるいは、粗面４８の平均粗さＲａが０．１μｍ未満であると、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、凹部４７、粗面４８と樹脂部材との係合が不十分となり、基板４２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部４３が剥離したり、回路部４３にクラックが入ることがあり好ましくない。
尚、基部４４の側壁面４４ｃが有する凹部４７は、基板４２の表面と平行方向に沿って複数の凹部が所望の位置に設けられたものであってもよい。また、粗面４８は基板４２の表面と平行方向に沿って複数の粗面が所望の位置に設けられたものであってもよい。また、凹部４７は、上記の凹部３７のように多段であってもよい。
また、本発明の半導体装置用リードフレームは、回路部としてダイパッドを含まないものであってもよい。図７は、ダイパッドを備えない本発明の半導体装置用リードフレームの実施形態を例示する平面図であり、図８は図７に示される半導体装置用リードフレームのＢ−Ｂ線における概略断面図である。
図７および図８において、本発明の半導体装置用リードフレーム５１は、基板５２と、この基板５２の一方の面に設けられた回路部５３からなっており、回路部５３は、搭載する半導体素子の外形形状（図７に鎖線で示す形状）に対応するように、所定の間隔で配列された複数の端子部５３Ａで構成されている。
半導体装置用リードフレーム５１を構成する基板５２は、上述の基板１２と同様である。
図７および図８において、本発明の半導体装置用リードフレーム５１は、基板５２と、この基板５２の一方の面に設けられた回路部５３からなっており、回路部５３は、搭載する半導体素子の外形形状（図７に鎖線で示す形状）に対応するように、所定の間隔で配列された複数の端子部５３Ａで構成されている。
半導体装置用リードフレーム５１を構成する基板５２は、上述の基板１２と同様である。
また、回路部５３を構成する複数の端子部５３Ａは、基部５４と、この基部５４の基板５２側と反対側の表面に位置する表面貴金属層５５を有し、また、基部５４の基板５２側の表面に位置する下地貴金属層５６を有している。さらに、基部５４の側壁面に凹部および粗面の少なくとも一方を有している。そして、端子部５３Ａは、その表面貴金属層５５の一部に半導体素子を載置できる大きさを有する点を除いて、基本的構造は上述の端子部１３ａ，２３ａ，３３ａ，４３ａのいずれかと同様とすることができる。
また、図９は、ダイパッドを備えない本発明の半導体装置用リードフレームの他の実施形態を示す平面図であり、図１０は図９に示される半導体装置用リードフレームのＣ−Ｃ線における概略断面図である。
図９および図１０において、本発明の半導体装置用リードフレーム６１は、基板６２と、この基板６２の一方の面に設けられた回路部６３からなっており、回路部６３は、中央に半導体素子の配置部位（図９に鎖線で示す部位）を囲むように所定の間隔で配列された複数の端子部６３Ａで構成されている。
半導体装置用リードフレーム６１を構成する基板６２は、上述の基板１２と同様である。
図９および図１０において、本発明の半導体装置用リードフレーム６１は、基板６２と、この基板６２の一方の面に設けられた回路部６３からなっており、回路部６３は、中央に半導体素子の配置部位（図９に鎖線で示す部位）を囲むように所定の間隔で配列された複数の端子部６３Ａで構成されている。
半導体装置用リードフレーム６１を構成する基板６２は、上述の基板１２と同様である。
また、回路部６３を構成する複数の端子部６３Ａは、基部６４と、この基部６４の基板６２側と反対側の表面に位置する表面貴金属層６５を有し、また、基部６４の基板６２側の表面に位置する下地貴金属層６６を有している。さらに、基部６４の側壁面に凹部および粗面の少なくとも一方を有している。そして、端子部６３Ａの基本的構造は上述の端子部１３ａ，２３ａ，３３ａ，４３ａのいずれかと同様とすることができる。
このような本発明の半導体装置用リードフレームは、基板上に位置する回路部が、その基部の側壁面に凹部および粗面の少なくとも一方を有しているので、リードフレームの基板上で樹脂封止が行なわれる際に、上記の凹部および／または粗面が樹脂部材に係合して回路部を確実に固定するので、基板からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部が剥離したり、回路部にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。さらに、本発明の半導体装置用リードフレームは、回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いものである。
このような本発明の半導体装置用リードフレームは、基板上に位置する回路部が、その基部の側壁面に凹部および粗面の少なくとも一方を有しているので、リードフレームの基板上で樹脂封止が行なわれる際に、上記の凹部および／または粗面が樹脂部材に係合して回路部を確実に固定するので、基板からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部が剥離したり、回路部にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。さらに、本発明の半導体装置用リードフレームは、回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いものである。
尚、上述の半導体装置用リードフレームの回路部の形状、配置、個数等は例示であり、これに限定されるものではない。また、本発明の半導体装置用リードフレームは、基板上に複数の回路部を設けた複数面付けであってもよい。さらに、本発明の半導体装置用リードフレームは、下地貴金属層を備えていないものであってもよい。
［半導体装置用リードフレームの製造例］
次に、本発明の半導体装置用リードフレームの製造方法について説明する。
図１１は、図１〜図３に示される半導体装置用リードフレーム１１の製造例を示す工程図である。尚、図１１（Ａ）は、図２相当の断面を示し、図１１（Ｂ），（Ｃ）は、図３相当の断面を示している。
図１１において、まず、基板１２の両面にレジストパターン１９を形成する（図１１（Ａ））。このレジストパターン１９は、基板１２の一方の面の回路部１３を形成する予定部位に相当する箇所に開口部１９ａをもち、この開口部１９ａには基板１２が露出している。基板１２は、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金からなる導電性層を備えた絶縁性基板を使用することができる。また、レジストパターン１９は、後工程で形成する下地貴金属層１６、基部１４、表面貴金属層１５からなる積層体の設定厚み以上の厚みで形成する。
次に、本発明の半導体装置用リードフレームの製造方法について説明する。
図１１は、図１〜図３に示される半導体装置用リードフレーム１１の製造例を示す工程図である。尚、図１１（Ａ）は、図２相当の断面を示し、図１１（Ｂ），（Ｃ）は、図３相当の断面を示している。
図１１において、まず、基板１２の両面にレジストパターン１９を形成する（図１１（Ａ））。このレジストパターン１９は、基板１２の一方の面の回路部１３を形成する予定部位に相当する箇所に開口部１９ａをもち、この開口部１９ａには基板１２が露出している。基板１２は、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金からなる導電性層を備えた絶縁性基板を使用することができる。また、レジストパターン１９は、後工程で形成する下地貴金属層１６、基部１４、表面貴金属層１５からなる積層体の設定厚み以上の厚みで形成する。
尚、半導体装置用リードフレーム１１を用いた樹脂封止型半導体装置の製造において、基板１２からの回路部１３の剥離が容易となるように、予め基板１２の一面に凹凸をつける表面処理を行い、かつ、剥離性をもたせる剥離処理を行っておく等の処置をとることが好ましい。ここでの表面処理としては、サンドブラストによるブラスト処理、剥離処理としては、基板１２の表面に酸化膜を形成する方法等が挙げられる。
次に、電気めっき法により、レジストパターン１９を介して基板１２上に金属を析出させて、下地貴金属層１６、基部１４、表面貴金属層１５を積層し、その後、レジストパターン１９を除去する（図１１（Ｂ））。下地貴金属層１６は、Ａｕ、Ｐｄ、Ａｇのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができ、多層構造の場合、例えば、基板１２側から、Ａｕ／Ｐｄの順に積層することができる。また、基部１４は、Ｃｕ、Ｎｉのいずれか１種の金属からなる単層構造、あるいは、２種以上の金属からなる多層構造とすることができる。また、表面貴金属層１５は、Ａｇ、Ａｕ、Ｐｄのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。上記のように、下地貴金属層１６、基部１４、表面貴金属層１５からなる積層体の設定厚み以上の厚みでレジストパターン１９が形成されているので、表面貴金属層１５を形成するための金属がレジストパターン１９の表面に沿って横方向に析出することはなく、最上層である表面貴金属層１５はレジストパターン１９の開口部１９ａ内に収まるものとなる。したがって、レジストパターン１９の除去は、下地貴金属層１６、基部１４、表面貴金属層１５からなる積層体の構造的障害を受けることなく容易に行える。
次に、露出している基部１４の側壁面１４ｃに対してエッチングを行い、凹部１７を形成し、複数の端子部１３Ａとダイパッド１３Ｂからなる回路部１３を形成して、半導体装置用リードフレーム１１を得る（図１１（Ｃ））。使用するエッチング液は、例えば、下地貴金属層１６がＡｕ／Ｐｄ、基部１４がＮｉ、表面貴金属層１５がＡｇの場合、メック（株）製 メックリムーバー NH-1865等を挙げることができ、エッチング液の濃度、エッチング時間、エッチング温度、撹拌条件等を適宜設定して、所望の深さの凹部１７を形成することができる。
図１２は、図４に示される半導体装置用リードフレーム２１の製造例を示す工程図である。
半導体装置用リードフレーム２１の製造では、まず、上述の半導体装置用リードフレーム１１の製造と同様に、基板２２にレジストパターンを形成し、このレジストパターンを介して基板２２上に金属を析出させて、下地貴金属層２６、基部２４、表面貴金属層２５を積層し、その後、レジストパターンを除去する（図１２（Ａ））。
次に、露出している基部２４の側壁面２４ｃに対してエッチングを行い、粗面２８を形成し、複数の端子部２３Ａとダイパッド２３Ｂからなる回路部２３を形成して、半導体装置用リードフレーム２１を得る（図１２（Ｂ））。使用するエッチング液は、例えば、下地貴金属層２６がＡｕ／Ｐｄ、基部２４がＮｉ、表面貴金属層２５がＡｇの場合、日本化学産業（株）製 ＮＣＨ等を挙げることができ、エッチング液の濃度、エッチング時間、エッチング温度、撹拌条件等を適宜設定して、所望の平均粗さＲａを有する粗面２８を形成することができる。
半導体装置用リードフレーム２１の製造では、まず、上述の半導体装置用リードフレーム１１の製造と同様に、基板２２にレジストパターンを形成し、このレジストパターンを介して基板２２上に金属を析出させて、下地貴金属層２６、基部２４、表面貴金属層２５を積層し、その後、レジストパターンを除去する（図１２（Ａ））。
次に、露出している基部２４の側壁面２４ｃに対してエッチングを行い、粗面２８を形成し、複数の端子部２３Ａとダイパッド２３Ｂからなる回路部２３を形成して、半導体装置用リードフレーム２１を得る（図１２（Ｂ））。使用するエッチング液は、例えば、下地貴金属層２６がＡｕ／Ｐｄ、基部２４がＮｉ、表面貴金属層２５がＡｇの場合、日本化学産業（株）製 ＮＣＨ等を挙げることができ、エッチング液の濃度、エッチング時間、エッチング温度、撹拌条件等を適宜設定して、所望の平均粗さＲａを有する粗面２８を形成することができる。
図１３は、図５に示される半導体装置用リードフレーム３１の製造例を示す工程図である。
半導体装置用リードフレーム３１の製造では、まず、上述の半導体装置用リードフレーム１１の製造と同様に、基板３２にレジストパターン３９を形成し、このレジストパターン３９を介して基板３２上に所望の貴金属を析出させて、下地貴金属層２６を形成し、次いで、基部３４を形成するための金属を所望の厚みまで析出させて、基部薄膜３４′を形成する（図１３（Ａ））。この基部薄膜３４′の厚みは、上述の凹部３７ｂの幅Ｗｂを決定するものとなる。
次に、電気めっきにより、基部３４を形成するための金属に対してエッチング選択性のある金属、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｃｕ等の貴金属の１種または２種以上を析出して中間層３４″を基部薄膜３４′上に析出する。この中間層３４″の厚みは、例えば、０．０５〜５μｍの範囲とすることができる。その後、中間層３４″上に基部３４を形成するための金属を所望の厚みまで析出させて、基部薄膜３４′を形成し、次いで、表面貴金属層３５を積層する（図１３（Ｂ））。この基部薄膜３４′の厚みは、上述の凹部３７ａの幅Ｗａを決定するものとなる。
半導体装置用リードフレーム３１の製造では、まず、上述の半導体装置用リードフレーム１１の製造と同様に、基板３２にレジストパターン３９を形成し、このレジストパターン３９を介して基板３２上に所望の貴金属を析出させて、下地貴金属層２６を形成し、次いで、基部３４を形成するための金属を所望の厚みまで析出させて、基部薄膜３４′を形成する（図１３（Ａ））。この基部薄膜３４′の厚みは、上述の凹部３７ｂの幅Ｗｂを決定するものとなる。
次に、電気めっきにより、基部３４を形成するための金属に対してエッチング選択性のある金属、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｃｕ等の貴金属の１種または２種以上を析出して中間層３４″を基部薄膜３４′上に析出する。この中間層３４″の厚みは、例えば、０．０５〜５μｍの範囲とすることができる。その後、中間層３４″上に基部３４を形成するための金属を所望の厚みまで析出させて、基部薄膜３４′を形成し、次いで、表面貴金属層３５を積層する（図１３（Ｂ））。この基部薄膜３４′の厚みは、上述の凹部３７ａの幅Ｗａを決定するものとなる。
次に、レジストパターン３９を除去して、下地貴金属層３６、基部３４（基部薄膜３４′／中間層３４″／基部薄膜３４′）、表面貴金属層３５の積層体を露出させ、基部３４の側壁面３４ｃに対してエッチングを行い、凹部３７ａおよび凹部３７ｂを形成し、複数の端子部３３Ａとダイパッド３３Ｂからなる回路部３３を形成して、半導体装置用リードフレーム３１を得る（図１３（Ｃ））。この基部３４の側壁面３４ｃに対するエッチングでは、基部３４が中間層３４″を基部薄膜３４′で挟持した積層構造となっているため、中間層３４″が存在する部位でのエッチングが阻害され、各基部薄膜３４′に対応した２段の凹部３７ａ，３７ｂが形成される。使用するエッチング液は、例えば、下地貴金属層３６がＡｕ／Ｐｄ、基部薄膜３４′がＮｉ、中間層３４″がＡｕ、表面貴金属層３５がＡｇの場合、メック（株）製 メックリムーバー NH-1865等を挙げることができ、エッチング液の濃度、エッチング時間、エッチング温度、撹拌条件等を適宜設定して、所望の深さの凹部３７ａ，３７ｂを形成することができる。尚、基部薄膜３４′がＮｉ、中間層３４″がＡｕの場合、中間層３４″をなすＡｕが、これを挟持する基部薄膜３４′中に経時的に拡散するが、通常、この拡散がほとんど開始されない段階で上記の２段の凹部３７ａ，３７ｂが形成されるので問題となることはない。
図１４は、図６に示される半導体装置用リードフレーム４１の製造例を示す工程図である。
半導体装置用リードフレーム４１の製造では、まず、上述の半導体装置用リードフレーム１１の製造と同様に、基板４２にレジストパターンを形成し、このレジストパターンを介して基板４２上に金属を析出させて、下地貴金属層４６、基部４４、表面貴金属層４５を積層し、その後、レジストパターンを除去する（図１４（Ａ））。
半導体装置用リードフレーム４１の製造では、まず、上述の半導体装置用リードフレーム１１の製造と同様に、基板４２にレジストパターンを形成し、このレジストパターンを介して基板４２上に金属を析出させて、下地貴金属層４６、基部４４、表面貴金属層４５を積層し、その後、レジストパターンを除去する（図１４（Ａ））。
次に、下地貴金属層４６、基部４４、表面貴金属層４５からなる積層体が存在する面の基板４２上に、積層体よりも薄くなるように、レジスト４９′を配設する。このレジスト４９′の表面４９′ａの位置が、半導体装置用リードフレーム４１における基部４４の側壁面４４ｃに位置する凹部４７と粗面４８の境界位置となる。その後、露出している上記の積層体に貴金属を析出して、積層体の側壁面に貴金属層４５′を形成する（図１４（Ｂ））。この貴金属層４５′は表面貴金属層４５とは異なって緻密な膜ではなく、後工程におけるエッチングにより、貴金属層４５′が形成された基部４４の側壁面４４ｃに粗面４８が形成され得るようなものとする。このような貴金属層４５′は表面貴金属層４５上にも形成されるため、表面貴金属層４５と同じ貴金属を析出させることが好ましく、めっき液の濃度、めっき時間、電流値、めっき温度、めっき液撹拌条件等を適宜設定して形成することができ、例えば、厚みが３〜５０ｎｍ程度の微細孔を有する薄膜、あるいは、不連続な薄膜とすることができる。
次いで、レジスト４９′を除去して、下地貴金属層４６、基部４４、表面貴金属層４５、貴金属層４５′からなる積層体を露出させ、基部４４の側壁面４４ｃに対してエッチングを行い、凹部４７と粗面４８を形成し、複数の端子部４３Ａとダイパッド４３Ｂからなる回路部４３を形成して、半導体装置用リードフレーム４１を得る（図１４（Ｃ））。この基部４４の側壁面４４ｃに対するエッチングでは、貴金属層４５′が存在しない部位（基部４４の厚み方向の下側）がエッチング液に曝されて凹部４７が形成される。一方、貴金属層４５′が存在する部位（基部４４の厚み方向の上側）では、貴金属層４５′を通過することができたエッチング液によって粗面４８が形成される。使用するエッチング液は、例えば、下地貴金属層４６がＡｕ／Ｐｄ、基部４４がＮｉ、表面貴金属層４５および貴金属層４５′がＡｇの場合、日本化学産業（株）製 ＮＣＨ等を挙げることができ、エッチング液の濃度、エッチング時間、エッチング温度、撹拌条件等を適宜設定して、所望の深さの凹部４７と所望の平均粗さＲａを有する粗面２８を形成することができる。
本発明の半導体装置用リードフレームは、上述の製造例のようにして製造することができ、従来の端子部やダイパッドに張り出し部を備える半導体装置用リードフレームが抱えるようなレジストパターン除去の困難性に起因する端子部やダイパッドの厚み、隣接する端子部のスペースの制限がない。したがって回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いものである。
［樹脂封止型半導体装置の製造例］
次に、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造例を、図１〜図３に示される半導体装置用リードフレーム１１を例として図１５を参照して説明する。
まず、半導体装置用リードフレーム１１のダイパッド１３Ｂの表面貴金属層１５（内部表面）上に絶縁性部材１０６を介して半導体素子１０５を搭載する（図１５（Ａ））。次に、半導体素子１０５の端子１０５ａと、半導体装置用リードフレーム１１の端子部１３Ａの表面貴金属層１５（内部端子面）とを、ワイヤ１０７を用いて接続する（図１５（Ｂ））。その後、基板１２上で、端子部１３Ａ、ダイパッド１３Ｂ、半導体素子１０５、ワイヤ１０７を樹脂部材１０８により封止する（図１５（Ｃ））。
次いで、樹脂封止された半導体装置を基板１２から剥離し（図１５（Ｄ））、その後、端子部１０３の露出した外部端子面（端子部１３Ａの下地貴金属層１６）に半田ボール１０９を取り付けて樹脂封止型半導体装置１０１が得られる。
このような樹脂封止型半導体装置１０１では、端子部１３Ａ、ダイパッド１３Ｂが有する凹部１７が樹脂部材１０８に係合して回路部１３を確実に固定するので、基板１２からの樹脂封止型半導体装置１０１の剥離において、樹脂部材１０８と回路部１３が剥離したり、回路部１３にクラックが入ることが防止される。
次に、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造例を、図１〜図３に示される半導体装置用リードフレーム１１を例として図１５を参照して説明する。
まず、半導体装置用リードフレーム１１のダイパッド１３Ｂの表面貴金属層１５（内部表面）上に絶縁性部材１０６を介して半導体素子１０５を搭載する（図１５（Ａ））。次に、半導体素子１０５の端子１０５ａと、半導体装置用リードフレーム１１の端子部１３Ａの表面貴金属層１５（内部端子面）とを、ワイヤ１０７を用いて接続する（図１５（Ｂ））。その後、基板１２上で、端子部１３Ａ、ダイパッド１３Ｂ、半導体素子１０５、ワイヤ１０７を樹脂部材１０８により封止する（図１５（Ｃ））。
次いで、樹脂封止された半導体装置を基板１２から剥離し（図１５（Ｄ））、その後、端子部１０３の露出した外部端子面（端子部１３Ａの下地貴金属層１６）に半田ボール１０９を取り付けて樹脂封止型半導体装置１０１が得られる。
このような樹脂封止型半導体装置１０１では、端子部１３Ａ、ダイパッド１３Ｂが有する凹部１７が樹脂部材１０８に係合して回路部１３を確実に固定するので、基板１２からの樹脂封止型半導体装置１０１の剥離において、樹脂部材１０８と回路部１３が剥離したり、回路部１３にクラックが入ることが防止される。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
まず、基板として、厚み０．１５ｍｍの銅板（ＴＥＣ６４Ｔ １／２Ｈ）を準備し、この導電性の基板上に感光性レジストフィルム（旭化成イーマテリアルズ（株）製 AQ-4038）をラミネートし、所望のフォトマスクを介して露光し、現像して、基板の両面にレジストパターン（厚み４０μｍ）を形成した。このレジストパターンは、基板の一方の面の回路部の形成予定部位に相当する箇所に開口部をもち、この開口部に基板が露出する状態とした。尚、この開口部のうち、回路部の端子部に相当する開口部間の間隔は２００μｍとした。
次いで、以下の電気めっき条件でＡｕ、Ｐｄ、Ｎｉ、Ａｇの順に４層を積層して、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成して厚み約２０μｍの積層体を形成した。
［実施例１］
まず、基板として、厚み０．１５ｍｍの銅板（ＴＥＣ６４Ｔ １／２Ｈ）を準備し、この導電性の基板上に感光性レジストフィルム（旭化成イーマテリアルズ（株）製 AQ-4038）をラミネートし、所望のフォトマスクを介して露光し、現像して、基板の両面にレジストパターン（厚み４０μｍ）を形成した。このレジストパターンは、基板の一方の面の回路部の形成予定部位に相当する箇所に開口部をもち、この開口部に基板が露出する状態とした。尚、この開口部のうち、回路部の端子部に相当する開口部間の間隔は２００μｍとした。
次いで、以下の電気めっき条件でＡｕ、Ｐｄ、Ｎｉ、Ａｇの順に４層を積層して、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成して厚み約２０μｍの積層体を形成した。
＜Ａｕめっき＞
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて４０秒間のめっきを行い、約０．０４μｍのＡｕめっきを施した。
＜Ｐｄめっき＞
電気めっき液（アンモニア系Ｐｄ溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、３Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１５μｍのＰｄめっきを施した。
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて４０秒間のめっきを行い、約０．０４μｍのＡｕめっきを施した。
＜Ｐｄめっき＞
電気めっき液（アンモニア系Ｐｄ溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、３Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１５μｍのＰｄめっきを施した。
＜Ｎｉめっき＞
電気めっき液（スルファミン酸ニッケル溶液）に基板を浸漬し、基板を負極とし、アノード（Ｓラウンドニッケル；志村化工（株）製）を正極として、５Ａ／ｄｍ2の電流密度にて２０分間の電気めっきを行い、約２０μｍのＮｉめっきを施した。
＜Ａｇめっき＞
電気めっき液（シアン化Ａｇカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．４Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１μｍのＡｇめっきを施した。
電気めっき液（スルファミン酸ニッケル溶液）に基板を浸漬し、基板を負極とし、アノード（Ｓラウンドニッケル；志村化工（株）製）を正極として、５Ａ／ｄｍ2の電流密度にて２０分間の電気めっきを行い、約２０μｍのＮｉめっきを施した。
＜Ａｇめっき＞
電気めっき液（シアン化Ａｇカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．４Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１μｍのＡｇめっきを施した。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、基板の一方の面に回路部（端子部、ダイパッド）が存在するリードフレームを得た。その後、このリードフレームに対して下記の条件でエッチング処理を施した。
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： メック（株）製 メックリムーバー NH-1865
・エッチング時間 ： ５分間
・エッチング液温度 ： ３０℃
このエッチング処理により、回路部の基部の側壁面に、幅が基部の厚みに相当する２０μｍであり、深さが５μｍの凹部が形成され、図３に示されるような本発明の半導体装置用リードフレームを得た。
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： メック（株）製 メックリムーバー NH-1865
・エッチング時間 ： ５分間
・エッチング液温度 ： ３０℃
このエッチング処理により、回路部の基部の側壁面に、幅が基部の厚みに相当する２０μｍであり、深さが５μｍの凹部が形成され、図３に示されるような本発明の半導体装置用リードフレームを得た。
［実施例２］
実施例１と同様にして、基板にレジストパターンを形成した。
また、実施例１と同様にして、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成し、厚み約２０μｍの積層体を形成した。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、基板の一方の面に回路部（端子部、ダイパッド）が存在するリードフレームを得た。その後、このリードフレームに対して下記の条件でエッチング処理を施した。
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： 日本化学産業（株）製 ＮＣＨ
・エッチング時間 ： １分間
・エッチング液温度 ： ３０℃
このエッチング処理により、回路部の基部の側壁面の全面に粗面が形成され、図４に示されるような本発明の半導体装置用リードフレームを得た。この粗面の平均粗さＲａは０．２μｍであった。尚、平均粗さＲａは、（株）菱化システム製 Vertscan R5300を用いて測定した。
実施例１と同様にして、基板にレジストパターンを形成した。
また、実施例１と同様にして、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成し、厚み約２０μｍの積層体を形成した。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、基板の一方の面に回路部（端子部、ダイパッド）が存在するリードフレームを得た。その後、このリードフレームに対して下記の条件でエッチング処理を施した。
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： 日本化学産業（株）製 ＮＣＨ
・エッチング時間 ： １分間
・エッチング液温度 ： ３０℃
このエッチング処理により、回路部の基部の側壁面の全面に粗面が形成され、図４に示されるような本発明の半導体装置用リードフレームを得た。この粗面の平均粗さＲａは０．２μｍであった。尚、平均粗さＲａは、（株）菱化システム製 Vertscan R5300を用いて測定した。
［実施例３］
実施例１と同様にして、基板にレジストパターンを形成した。
次いで、以下の電気めっき条件でＡｕ、Ｐｄ、Ｎｉ、Ａｕ、Ｎｉ、Ａｇの順に６層を積層して、下地貴金属層（Ａｕ／Ｐｄ層）、基部（基部薄膜（Ｎｉ層）／中間層（Ａｕ層）／基部薄膜（Ｎｉ層））、表面貴金属層（Ａｇ層）を形成して厚み約３０μｍの積層体を形成した。
＜Ａｕめっき（下地貴金属層）＞
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて４０秒間のめっきを行い、約０．０４μｍのＡｕめっきを施した。
実施例１と同様にして、基板にレジストパターンを形成した。
次いで、以下の電気めっき条件でＡｕ、Ｐｄ、Ｎｉ、Ａｕ、Ｎｉ、Ａｇの順に６層を積層して、下地貴金属層（Ａｕ／Ｐｄ層）、基部（基部薄膜（Ｎｉ層）／中間層（Ａｕ層）／基部薄膜（Ｎｉ層））、表面貴金属層（Ａｇ層）を形成して厚み約３０μｍの積層体を形成した。
＜Ａｕめっき（下地貴金属層）＞
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて４０秒間のめっきを行い、約０．０４μｍのＡｕめっきを施した。
＜Ｐｄめっき＞
電気めっき液（アンモニア系Ｐｄ溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、３Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１５μｍのＰｄめっきを施した。
＜Ｎｉめっき（基部薄膜、２回共通）＞
電気めっき液（スルファミン酸ニッケル溶液）に基板を浸漬し、基板を負極とし、アノード（Ｓラウンドニッケル；志村化工（株）製）を正極として、５Ａ／ｄｍ2の電流密度にて１４分間の電気めっきを行い、約１４μｍのＮｉめっきを施した。
＜Ａｕめっき（基部の中間層）＞
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて１２０秒間のめっきを行い、約０．１３μｍのＡｕめっきを施した。
＜Ａｇめっき＞
電気めっき液（シアン化Ａｇカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．４Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１μｍのＡｇめっきを施した。
電気めっき液（アンモニア系Ｐｄ溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、３Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１５μｍのＰｄめっきを施した。
＜Ｎｉめっき（基部薄膜、２回共通）＞
電気めっき液（スルファミン酸ニッケル溶液）に基板を浸漬し、基板を負極とし、アノード（Ｓラウンドニッケル；志村化工（株）製）を正極として、５Ａ／ｄｍ2の電流密度にて１４分間の電気めっきを行い、約１４μｍのＮｉめっきを施した。
＜Ａｕめっき（基部の中間層）＞
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて１２０秒間のめっきを行い、約０．１３μｍのＡｕめっきを施した。
＜Ａｇめっき＞
電気めっき液（シアン化Ａｇカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．４Ａ／ｄｍ2の電流密度にて２０秒間のめっきを行い、約０．１μｍのＡｇめっきを施した。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、基板の一方の面に回路部（端子部、ダイパッド）が存在するリードフレームを得た。その後、このリードフレームに対して下記の条件でエッチング処理を施した。
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： メック（株）製 メックリムーバー NH-1865
・エッチング時間 ： ５分間
・エッチング液温度 ： ３０℃
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： メック（株）製 メックリムーバー NH-1865
・エッチング時間 ： ５分間
・エッチング液温度 ： ３０℃
このエッチング処理により、回路部の基部の側壁面に２段の凹部が形成され、図５に示されるような本発明の半導体装置用リードフレームを得た。形成された２段の凹部は、基板側の凹部が幅１４μｍ、深さ３μｍであり、表面貴金属層側の凹部が幅１４μｍ、深さ３μｍであった。
［実施例４］
実施例１と同様にして、基板にレジストパターンを形成した。
また、実施例１と同様にして、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成し、厚み約３０μｍの積層体を形成した。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、その後、下地貴金属層、基部、表面貴金属層からなる積層体が存在する面の基板上に、レジスト（旭化成イーマテリアルズ（株）製 AQ-2058）を配設して厚みが２０μｍのレジスト層を形成した。したがって、積層体の表面から約１０μｍまでが、レジスト層から突出して露出したものとなった。
次に、レジスト層から突出して露出している積層体に、下記の電気めっき条件でＡｇ層を積層して貴金属層を形成した
＜Ａｇめっき＞
電気めっき液（シアン化Ａｇカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｄ電極）を正極として、０．４Ａ／ｄｍ2の電流密度にて１０秒間のめっきを行い、約５０ｎｍのＡｇめっきを施した。
実施例１と同様にして、基板にレジストパターンを形成した。
また、実施例１と同様にして、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成し、厚み約３０μｍの積層体を形成した。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、その後、下地貴金属層、基部、表面貴金属層からなる積層体が存在する面の基板上に、レジスト（旭化成イーマテリアルズ（株）製 AQ-2058）を配設して厚みが２０μｍのレジスト層を形成した。したがって、積層体の表面から約１０μｍまでが、レジスト層から突出して露出したものとなった。
次に、レジスト層から突出して露出している積層体に、下記の電気めっき条件でＡｇ層を積層して貴金属層を形成した
＜Ａｇめっき＞
電気めっき液（シアン化Ａｇカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｄ電極）を正極として、０．４Ａ／ｄｍ2の電流密度にて１０秒間のめっきを行い、約５０ｎｍのＡｇめっきを施した。
次に、レジスト層をアルカリ水溶液もしくは有機溶剤により溶解除去し、基板の一方の面に回路部（端子部、ダイパッド）が存在するリードフレームを得た。その後、このリードフレームに対して下記の条件でエッチング処理を施した。
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： 日本化学産業（株）製 ＮＣＨ
・エッチング時間 ： １分間
・エッチング液温度 ： ３０℃
このエッチング処理により、回路部の基部の側壁面に凹部と粗面が形成され、図６に示されるような本発明の半導体装置用リードフレームを得た。形成された凹部は、幅１４μｍ、深さ３μｍであり、また、粗面は、幅１０μｍ、平均粗さＲａ０．２μｍであった。
＜エッチング条件＞
・エッチング方法 ： 浸漬法
・エッチング液 ： 日本化学産業（株）製 ＮＣＨ
・エッチング時間 ： １分間
・エッチング液温度 ： ３０℃
このエッチング処理により、回路部の基部の側壁面に凹部と粗面が形成され、図６に示されるような本発明の半導体装置用リードフレームを得た。形成された凹部は、幅１４μｍ、深さ３μｍであり、また、粗面は、幅１０μｍ、平均粗さＲａ０．２μｍであった。
［比較例］
実施例１と同様にして、基板にレジストパターンを形成した。
次いで、Ｎｉめっき条件の通電時間を６０分とした他は、実施例１と同様にＡｕ、Ｐｄ、Ｎｉ、Ａｇの４層を積層して、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成して厚み約５５μｍの積層体を形成した。この積層体は、基部（Ｎｉ層）の上部、および、表面貴金属層（Ａｇ層）がレジストパターンの表面に沿って横方向に１０μｍの長さで張り出したものとなった。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、基板の一方の面に回路部（端子部、ダイパッド）が存在する半導体装置用リードフレームを得た。この回路部は、周辺部に庇形状の張り出し部を有するものであった。しかし、上記のレジストパターンの溶解除去において、特に隣接する端子部間で、上記の張り出し部と基板との間に挟持されたレジストパターンの除去が困難であり、実施例１〜４と同等の処理濃度、温度で溶解除去を行った場合、４倍の処理時間で処理しても部分的にレジストパターンが残り、完全除去が困難であった。
実施例１と同様にして、基板にレジストパターンを形成した。
次いで、Ｎｉめっき条件の通電時間を６０分とした他は、実施例１と同様にＡｕ、Ｐｄ、Ｎｉ、Ａｇの４層を積層して、下地貴金属層（Ａｕ／Ｐｄ層）、基部（Ｎｉ層）、表面貴金属層（Ａｇ層）を形成して厚み約５５μｍの積層体を形成した。この積層体は、基部（Ｎｉ層）の上部、および、表面貴金属層（Ａｇ層）がレジストパターンの表面に沿って横方向に１０μｍの長さで張り出したものとなった。
次に、レジストパターンをアルカリ水溶液もしくは有機溶剤により溶解除去し、基板の一方の面に回路部（端子部、ダイパッド）が存在する半導体装置用リードフレームを得た。この回路部は、周辺部に庇形状の張り出し部を有するものであった。しかし、上記のレジストパターンの溶解除去において、特に隣接する端子部間で、上記の張り出し部と基板との間に挟持されたレジストパターンの除去が困難であり、実施例１〜４と同等の処理濃度、温度で溶解除去を行った場合、４倍の処理時間で処理しても部分的にレジストパターンが残り、完全除去が困難であった。
［半導体装置用リードフレームの評価］
上述のように作製した半導体装置用リードフレーム（実施例１〜４、比較例）のダイパッド上に絶縁性部材（ダイアタッチ剤）を介して半導体素子（ダイパッドよりも面積が小さい）を搭載し、この半導体素子の端子と、半導体装置用リードフレームの端子部の内部端子面とを、ワイヤを用いて接続した。次いで、基板上で、ダイパッド、端子部、半導体素子、ワイヤを樹脂部材（ノボラック系樹脂（日東電工（株）製ＭＰ−８０００））により封止した。その後、基板をアンモニア系のエッチング液でエッチングすることにより、樹脂封止された半導体装置と基板とを剥離して、樹脂封止型半導体装置を得た。
得られた樹脂封止型半導体装置は、いずれもダイパッドおよび端子部と樹脂部材との密着が良好であった。このことから、本発明の半導体装置用リードフレームは、製造が容易でありながら、樹脂部材との係合による信頼性向上に関して、端子部やダイパッドに庇形状の張り出し部を有する従来の半導体装置用リードフレームと同等の効果を奏することが確認された。
上述のように作製した半導体装置用リードフレーム（実施例１〜４、比較例）のダイパッド上に絶縁性部材（ダイアタッチ剤）を介して半導体素子（ダイパッドよりも面積が小さい）を搭載し、この半導体素子の端子と、半導体装置用リードフレームの端子部の内部端子面とを、ワイヤを用いて接続した。次いで、基板上で、ダイパッド、端子部、半導体素子、ワイヤを樹脂部材（ノボラック系樹脂（日東電工（株）製ＭＰ−８０００））により封止した。その後、基板をアンモニア系のエッチング液でエッチングすることにより、樹脂封止された半導体装置と基板とを剥離して、樹脂封止型半導体装置を得た。
得られた樹脂封止型半導体装置は、いずれもダイパッドおよび端子部と樹脂部材との密着が良好であった。このことから、本発明の半導体装置用リードフレームは、製造が容易でありながら、樹脂部材との係合による信頼性向上に関して、端子部やダイパッドに庇形状の張り出し部を有する従来の半導体装置用リードフレームと同等の効果を奏することが確認された。
本発明は、樹脂封止型半導体装置の製造等において有用である。
１１，２１，３１，４１，５１，６１…半導体装置用リードフレーム
１２，２２，３２，４２，５２，６２…基板
１３，２３，３３，４３，５３，６３…回路部
１３Ａ，２３Ａ，３３Ａ，４３Ａ，５３Ａ，６３Ａ…端子部
１３Ｂ，２３Ｂ，３３Ｂ，４３Ｂ…ダイパッド
１４，２４，３４，４４，５４，６４…基部
１４ｃ，２４ｃ，３４ｃ，４４ｃ…側壁面
１５，２５，３５，４５，５５，６５…表面貴金属層
１６，２６，３６，４６，５６，６６…下地貴金属層
１７，３７（３７ａ，３７ｂ），４７…凹部
２８，４８…粗面
１２，２２，３２，４２，５２，６２…基板
１３，２３，３３，４３，５３，６３…回路部
１３Ａ，２３Ａ，３３Ａ，４３Ａ，５３Ａ，６３Ａ…端子部
１３Ｂ，２３Ｂ，３３Ｂ，４３Ｂ…ダイパッド
１４，２４，３４，４４，５４，６４…基部
１４ｃ，２４ｃ，３４ｃ，４４ｃ…側壁面
１５，２５，３５，４５，５５，６５…表面貴金属層
１６，２６，３６，４６，５６，６６…下地貴金属層
１７，３７（３７ａ，３７ｂ），４７…凹部
２８，４８…粗面
Claims (7)
- 基板と、該基板上に位置する回路部とを備え、該回路部は基部と該基部の前記基板側と反対側の表面に位置する表面貴金属層を有し、かつ、前記基部の側壁面に凹部および粗面の少なくとも一方を有することを特徴とする半導体装置用リードフレーム。
- 前記回路部は、前記基部と前記基板との間に下地貴金属層を有することを特徴とする請求項１に記載の半導体装置用リードフレーム。
- 前記凹部は、前記基板面と平行方向に沿って連続する凹部であることを特徴とする請求項１または請求項２に記載の半導体装置用リードフレーム。
- 前記凹部は、前記回路部の厚み方向に多段で存在することを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置用リードフレーム。
- 前記粗面とともに前記回路部の基部の側壁面に存在する前記凹部は、前記粗面よりも前記基板側に位置することを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置用リードフレーム。
- 前記回路部は複数の端子部を備え、該端子部は前記基板側の面が外部端子面を構成し、該外部端子面と反対側の表面が内部端子面を構成することを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置用リードフレーム。
- 前記回路部は更にダイパッドを備え、該ダイパッドは前記基板側と反対側の表面が半導体素子搭載用の内部表面であることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012005984A JP5948881B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012005984A JP5948881B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置用リードフレーム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016114372A Division JP6493312B2 (ja) | 2016-06-08 | 2016-06-08 | 樹脂封止型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013145825A true JP2013145825A (ja) | 2013-07-25 |
| JP5948881B2 JP5948881B2 (ja) | 2016-07-06 |
Family
ID=49041468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012005984A Active JP5948881B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5948881B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015041684A (ja) * | 2013-08-21 | 2015-03-02 | 新電元工業株式会社 | 半導体装置の製造方法、半導体装置及びリードフレーム |
| JP2015179758A (ja) * | 2014-03-19 | 2015-10-08 | Ｓｈマテリアル株式会社 | 半導体装置用リードフレーム及びその製造方法 |
| JP2016027614A (ja) * | 2014-07-07 | 2016-02-18 | ローム株式会社 | 電子装置およびその実装構造 |
| JP2016207860A (ja) * | 2015-04-23 | 2016-12-08 | 大日本印刷株式会社 | 半導体装置用リードフレームおよびその製造方法 |
| JP2017168511A (ja) * | 2016-03-14 | 2017-09-21 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 |
| WO2018096656A1 (ja) * | 2016-11-25 | 2018-05-31 | 三菱電機株式会社 | 半導体装置 |
| WO2019176783A1 (ja) * | 2018-03-12 | 2019-09-19 | ローム株式会社 | 半導体装置、および半導体装置の実装構造 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197611A (ja) * | 1997-09-22 | 1999-04-09 | Tokin Corp | 半導体装置用リードフレーム |
| JP2005340746A (ja) * | 2004-04-30 | 2005-12-08 | Nitto Denko Corp | 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置、ならびに半導体装置の製法 |
| WO2006009030A1 (ja) * | 2004-07-15 | 2006-01-26 | Dai Nippon Printing Co., Ltd. | 半導体装置及び半導体装置製造用基板並びにそれらの製造方法 |
| JP2009135417A (ja) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
| US8089159B1 (en) * | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
-
2012
- 2012-01-16 JP JP2012005984A patent/JP5948881B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197611A (ja) * | 1997-09-22 | 1999-04-09 | Tokin Corp | 半導体装置用リードフレーム |
| JP2005340746A (ja) * | 2004-04-30 | 2005-12-08 | Nitto Denko Corp | 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置、ならびに半導体装置の製法 |
| WO2006009030A1 (ja) * | 2004-07-15 | 2006-01-26 | Dai Nippon Printing Co., Ltd. | 半導体装置及び半導体装置製造用基板並びにそれらの製造方法 |
| US8089159B1 (en) * | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| JP2009135417A (ja) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015041684A (ja) * | 2013-08-21 | 2015-03-02 | 新電元工業株式会社 | 半導体装置の製造方法、半導体装置及びリードフレーム |
| JP2015179758A (ja) * | 2014-03-19 | 2015-10-08 | Ｓｈマテリアル株式会社 | 半導体装置用リードフレーム及びその製造方法 |
| US10192845B2 (en) | 2014-07-07 | 2019-01-29 | Rohm Co., Ltd. | Electronic device and mounting structure of the same |
| JP2016027614A (ja) * | 2014-07-07 | 2016-02-18 | ローム株式会社 | 電子装置およびその実装構造 |
| US10790258B2 (en) | 2014-07-07 | 2020-09-29 | Rohm Co., Ltd. | Electronic device and mounting structure of the same |
| JP2016207860A (ja) * | 2015-04-23 | 2016-12-08 | 大日本印刷株式会社 | 半導体装置用リードフレームおよびその製造方法 |
| JP2017168511A (ja) * | 2016-03-14 | 2017-09-21 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 |
| WO2018096656A1 (ja) * | 2016-11-25 | 2018-05-31 | 三菱電機株式会社 | 半導体装置 |
| JPWO2018096656A1 (ja) * | 2016-11-25 | 2019-04-11 | 三菱電機株式会社 | 半導体装置 |
| CN110024118A (zh) * | 2016-11-25 | 2019-07-16 | 三菱电机株式会社 | 半导体装置 |
| US10763183B2 (en) | 2016-11-25 | 2020-09-01 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2019176783A1 (ja) * | 2018-03-12 | 2019-09-19 | ローム株式会社 | 半導体装置、および半導体装置の実装構造 |
| JPWO2019176783A1 (ja) * | 2018-03-12 | 2021-02-25 | ローム株式会社 | 半導体装置、および半導体装置の実装構造 |
| US11322459B2 (en) | 2018-03-12 | 2022-05-03 | Rohm Co., Ltd. | Lead of semiconductor device having a side surface with a plurality of recess areas |
| JP7257380B2 (ja) | 2018-03-12 | 2023-04-13 | ローム株式会社 | 半導体装置、および半導体装置の実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5948881B2 (ja) | 2016-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5948881B2 (ja) | 半導体装置用リードフレーム | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP5151438B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| TWI469291B (zh) | Semiconductor substrate mounting substrate and manufacturing method thereof | |
| JP6492930B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JP4620584B2 (ja) | 回路部材の製造方法 | |
| JP6493312B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6057285B2 (ja) | 半導体素子搭載用基板 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2005236309A (ja) | 半導体装置の製造方法 | |
| JP5218606B2 (ja) | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP5418928B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP3497774B2 (ja) | 配線基板とその製造方法 | |
| KR20080030011A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JP6539928B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
| JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP5403435B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5948881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |