JPWO2019176783A1 - 半導体装置、および半導体装置の実装構造 - Google Patents

半導体装置、および半導体装置の実装構造 Download PDF

Info

Publication number
JPWO2019176783A1
JPWO2019176783A1 JP2020506470A JP2020506470A JPWO2019176783A1 JP WO2019176783 A1 JPWO2019176783 A1 JP WO2019176783A1 JP 2020506470 A JP2020506470 A JP 2020506470A JP 2020506470 A JP2020506470 A JP 2020506470A JP WO2019176783 A1 JPWO2019176783 A1 JP WO2019176783A1
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
region
resin
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020506470A
Other languages
English (en)
Other versions
JP7257380B2 (ja
Inventor
竜一 古谷
竜一 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2019176783A1 publication Critical patent/JPWO2019176783A1/ja
Application granted granted Critical
Publication of JP7257380B2 publication Critical patent/JP7257380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

半導体装置は、リードと、第１半導体素子と、前記リードおよび前記第１半導体素子の各々の少なくとも一部を覆う封止樹脂と、を備える。前記リードは、前記第１半導体素子が搭載された主面、および前記主面とは反対側の裏面を有する。また、前記リードは、前記主面と前記裏面とが離間するｚ方向において前記主面と前記裏面との間に位置する第１面を有する第１部を含む。前記リードの前記第１面は、前記封止樹脂によって覆われており、且つ、ｚ方向視において複数の凸領域と複数の凹領域とが交互に配置されて構成されている。

Description

本開示は、半導体装置、および半導体装置の実装構造に関する。
特許文献１には、従来の半導体装置が開示されている。開示された半導体装置は、リードと、リードに搭載された半導体素子と、リードおよび半導体素子を覆う封止樹脂とを備える。
特開２０１１−２４３８３９号公報
一般に、半導体素子は、通電により発熱する。また、樹脂パッケージ型の半導体装置を、たとえば回路基板に実装する際には、実装作業に伴い、半導体装置の内部に応力が生じうる。このような発熱あるいは応力により、封止樹脂に亀裂が生じる等の不具合が発生する場合がある。
本開示は、上記した事情のもとで考え出されたものである。そこで本開示は、上述したような不具合が封止樹脂に発生することを防止あるいは抑制することにより、封止樹脂の信頼性を向上することが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、第１リードと、第１半導体素子と、前記第１リードおよび前記第１半導体素子の各々の少なくとも一部を覆う封止樹脂と、を備える。前記第１リードは、前記第１半導体素子が搭載された第１リード主面、前記第１リード主面とは反対側を向く第１リード裏面、および前記第１リード主面と前記第１リード裏面とが離間する厚さ方向において前記第１リード主面と前記第１リード裏面との間に位置する第１リード第１面を有する第１リード第１部を含む。前記第１リード第１面は、前記封止樹脂によって覆われており、且つ前記厚さ方向視において複数の凸領域と複数の凹領域とが交互に配置されて構成されている。
本開示によれば、封止樹脂の信頼性を向上することができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態に係る半導体装置を説明する斜視図である。 第１実施形態に係る半導体装置を示す平面図である。 第１実施形態に係る半導体装置を説明する平面図である。 第１実施形態に係る半導体装置を示す正面図である。 第１実施形態に係る半導体装置を示す側面図である。 図３のＶＩ−ＶＩ線に沿う断面図である。 図３のＶＩＩ−ＶＩＩ線に沿う断面図である。 第１実施形態に係る半導体装置を説明する平面図である。 第１実施形態に係る半導体装置を説明する平面図である。 第１実施形態に係る半導体装置を説明する底面図である。 第１実施形態に係る半導体装置を説明する側面図である。 図１１のＸＩＩ−ＸＩＩ線に沿う断面図である。 図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。 第１実施形態に係る半導体装置を説明する平面図である。 図１４のＸＶ−ＸＶ線に沿う断面図である。 第１実施形態に係る半導体装置を説明する断面図である。 第１実施形態に係る半導体装置を説明する断面図である。 第１実施形態に係る半導体装置を説明する平面図である。 第１実施形態に係る半導体装置を説明する平面図である。 第１実施形態に係る実装構造を説明する斜視図である。 図２０のＸＸＩ−ＸＸＩ線に沿う断面図である。 第１実施形態に係る半導体装置の第１変形例を説明する斜視図である。 第１実施形態に係る半導体装置の第２変形例を説明する斜視図である。 第１実施形態に係る半導体装置の第２変形例を説明する平面図である。 第１実施形態に係る半導体装置の第３変形例を説明する斜視図である。 第２実施形態に係る半導体装置を説明する平面図である。
以下、本開示の実施の形態につき、図面を参照して具体的に説明する。
本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
〔第１実施形態 半導体装置Ａ１〕
図１〜図１９は、第１実施形態に係る半導体装置を示している。図示された半導体装置Ａ１は、複数のリード１，２、複数の第１半導体素子３、複数の第２半導体素子４、複数の第３半導体素子５、複数の電子部品４９、複数のワイヤ９１，９２，９３、支持部材６および封止樹脂７を備えている。半導体装置Ａ１の用途は、特に限定されず、半導体装置Ａ１は、たとえばインバータモータの駆動制御に用いられるＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）として構成される。
図１は、半導体装置Ａ１を説明する斜視図である。図２は、半導体装置Ａ１を示す平面図である。図３は、半導体装置Ａ１を説明する平面図である。図４は、半導体装置Ａ１を示す正面図である。図５は、半導体装置Ａ１を示す側面図である。図６は、図３のＶＩ−ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ−ＶＩＩ線に沿う断面図である。図８は、半導体装置Ａ１を説明する平面図である。図９は、半導体装置Ａ１を説明する平面図である。図１０は、半導体装置Ａ１を説明する底面図である。図１１は、半導体装置Ａ１を説明する側面図である。図１２は、図１１のＸＩＩ−ＸＩＩ線に沿う断面図である。図１３は、図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。図１４は、半導体装置Ａ１を説明する平面図である。図１５は、図１４のＸＶ−ＸＶ線に沿う断面図である。図１６は、半導体装置Ａ１を説明する断面図である。図１７は、半導体装置Ａ１を説明する断面図である。図１８は、半導体装置Ａ１を説明する平面図である。図１９は、半導体装置Ａ１を説明する平面図である。
複数のリード１，２は、複数の第１半導体素子３、複数の第２半導体素子４および複数の第３半導体素子５を支持し、且つこれらへの導通経路を構成する。複数のリード１，２は、導電部材であり、たとえば、リードフレームを用いて形成される。複数のリード１に印加される電圧は、複数のリード２に印加される電圧よりも高いが、本開示がこれに限定されるわけではない。たとえば、半導体装置Ａ１が、ＩＰＭとして構成された場合、複数のリード１には、モータの駆動電流が流され、複数のリード２には、制御電流が流される。このため、複数のリード１には、複数のリード２よりも高電圧が印加され、より大きな電流が流される。このようなことから、複数のリード１は「高電圧リード」または「パワーリード」と、複数のリード２は「低電圧リード」または「制御リード」と称される場合がある。複数のリード１，２は、たとえば打ち抜き加工により、金属（Ｃｕ等）の板材料に対して切断および曲げを施すことによって形成することができる。
複数のリード１は、リード１Ａ〜１Ｇおよび１Ｚを含む。複数のリード２は、リード２Ａ〜２Ｆおよび２Ｚを含む。
図３に示すように、リード１Ａ〜１Ｇおよび１Ｚのグループと、リード２Ａ〜２Ｆおよび２Ｚのグループとは、ｙ方向において分かれて配置されている。
リード１Ａ〜１Ｇおよび１Ｚは、形状、位置、および半導体素子との導通関係において、適宜異なる態様が採用されている。以下、個々のリード１について説明するが、互いに共通する事項については適宜説明を省略する。
リード１Ａ（「第１リード」）は、図１、３、４および６〜８に示すように、第１部１０１Ａ、第２部１０２Ａ、第３部１０３Ａ、第４部１０４Ａを有する。
第１部１０１Ａは、主面１１１Ａ、裏面１１２Ａ、第１面１２１Ａ、第２面１２２Ａ、第３面１２３Ａ、一対の第４面１２４Ａ、一対の第５面１２５Ａ、一対の第６面１２６Ａ、一対の第７面１２７Ａと、複数の凹部１１１１Ａ、複数の溝部１１１２Ａおよび複数の溝部１１１３Ａを有する。
主面１１１Ａは、ｚ方向において一方側を向く面であり、複数の凹部１１１１Ａを除き、平坦な面である（以下、複数の凹部が形成されている面であっても、全体として平坦である場合には、「平坦な面」という）。裏面１１２Ａは、ｚ方向において主面１１１Ａとは反対側を向く面であり、平坦な面である。主面１１１Ａには、第１半導体素子３および第３半導体素子５が搭載されている。図示された例においては、第１部１０１Ａの主面１１１Ａに３つの第１半導体素子３と３つの第３半導体素子５とが搭載されているが、半導体素子の個数がこの例に限定されるわけではない。第１部１０１Ａに、第３半導体素子５が搭載されない構成であってもよい。
第１面１２１Ａは、ｚ方向において主面１１１Ａと裏面１１２Ａとの間に位置しており、全体としてｘ方向一方側（図３における右側）を向いている。第１面１２１Ａは、主面１１１Ａと裏面１１２Ａとに繋がっている。たとえば、図８〜図１０に示すように、第１面１２１Ａは、複数の凸領域１３１Ａと複数の凹領域１３２Ａとを有する。凸領域１３１Ａは、ｚ方向視において凸状であり、ｘ方向に（図９では右側に）凸である。凹領域１３２Ａは、ｚ方向視において凹状であり、図９では、凸領域１３１Ａに対し左側に凹状である。複数の凸領域１３１Ａと複数の凹領域１３２Ａとは、交互に配置されている。
凸領域１３１Ａおよび凹領域１３２Ａの形状は特に限定されない。凸領域１３１Ａと凹領域１３２Ａとは、各々がｚ方向視において凸状および凹状であればよく、互いの境界が明確に認識されなくてもよい。図９および図１０に示す例においては、第１面１２１Ａの凹凸を平均化した面を基準面（平均面）１２１０Ａとし、基準面１２１０Ａから突出している部分を凸領域１３１Ａとし、基準面１２１０Ａから退避した部分を凹領域１３２Ａとしている。
図示された例においては、各凸領域１３１Ａおよび各凹領域１３２Ａは、第１面１２１Ａの幅方向（ｚ方向）全体にわたって設けられている。これに代えて、各凸領域１３１Ａおよび／または各凹領域１３２Ａを、第１面１２１Ａのｚ方向における一部にのみ設けてもよい。また、図示された例においては、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａは、第１面１２１Ａのｙ方向全域に設けられているが、これに代えて、複数の凸領域１３１Ａおよび／または複数の凹領域１３２Ａを、第１面１２１Ａのｙ方向における一部の範囲にのみ設けてもよい。
図示された例においては、凸領域１３１Ａおよび凹領域１３２Ａは、ｚ方向視において円弧形状の輪郭を有している。凸領域１３１Ａの曲率半径Ｒ１および凹領域１３２Ａの曲率半径Ｒ２の大きさは、適宜設定される。たとえば、曲率半径Ｒ１と曲率半径Ｒ２とが、同じであってもよいし、異なっていてもよい。図示された例においては、曲率半径Ｒ１は、曲率半径Ｒ２よりも小さい。
図１１に示すように、第１面１２１Ａは、第１領域１２１１Ａと第２領域１２１２Ａとを有する。第１領域１２１１Ａは、第２領域１２１２Ａよりも粗い面である（すなわち、表面粗さが相対的に大きい）。第１領域１２１１Ａは、第２領域１２１２Ａよりも主面１１１Ａ側に位置しているが、本開示がこれに限定されるわけではない。
図示された例においては、第１領域１２１１Ａのｚ方向寸法は、ｙ方向の位置によって異なっている。より具体的には、第１領域１２１１Ａのうち、ある凸領域１３１Ａに含まれる部分のｚ方向における最大寸法Ｚｍ１は、ある凹領域１３２Ａに含まれる部分のｚ方向における最小寸法Ｚｍ２よりも大きい。
図１０〜図１３に示すように、裏面１１２Ａは、第１部１１２１Ａおよび複数の第２部１１２２Ａを有する。第１部１１２１Ａは、平面視において第１半導体素子３と重なる部位を含んでおり、図示された例においては、ｚ方向に対して直角である平坦面からなる。第２部１１２２Ａは、ｚ方向視において隣り合う凹領域１３２Ａの底部どうしを結ぶ線分Ｌｓ１と第１面１２１Ａとに囲まれた部分である。図１２および図１３に示すように、第２部１１２２Ａは、ｘ方向において第１部１１２１Ａから離間するほど、ｚ方向において主面１１１Ａに近づくように傾斜しており、たとえば緩やかな凸曲面である。
第２領域１２１２Ａは、複数の凸部１２１２Ａａ、複数の凹部１２１２Ａｂ、複数の凸部１２１２Ａｃおよび複数の凹部１２１２Ａｄを有する。凸部１２１２Ａａは、第２領域１２１２Ａと第１領域１２１１Ａとの境界のうち、ｚ方向一方側（上側）に凸である部位である。凹部１２１２Ａｂは、第２領域１２１２Ａと第１領域１２１１Ａとの境界のうち、ｚ方向他方側（下側）に凹である部位である。複数の凸部１２１２Ａａと複数の凹部１２１２Ａｂとは、ｙ方向に交互に配置されている。凸部１２１２Ａｃは、第２領域１２１２Ａと裏面１１２Ａとの境界のうち、ｚ方向他方側（下側）に凸である部位である。凹部１２１２Ａｄは、第２領域１２１２Ａと裏面１１２Ａとの境界のうち、ｚ方向一方側（上側）に凹である部位である。複数の凸部１２１２Ａｃと複数の凹部１２１２Ａｄとは、ｙ方向に交互に配置されている。また、凸部１２１２Ａａと凸部１２１２Ａｃとは、ｚ方向に隣り合っており、凹部１２１２Ａｂと凹部１２１２Ａｄとは、ｚ方向に隣り合っている。ｚ方向に隣り合う凸部１２１２Ａａと凸部１２１２Ａｃとの最大の寸法ｚ３は、ｚ方向に隣り合う凹部１２１２Ａｂと凹部１２１２Ａｄとの最小の寸法ｚ４よりも大きい。
第１部１０１Ａは、第１凸部１４１Ａを有する。第１凸部１４１Ａは、主面１１１Ａと第１面１２１Ａの第１領域１２１１Ａとの間に位置しており、主面１１１Ａからｚ方向に突出している。第１凸部１４１Ａは、主面１１１Ａと第１領域１２１１Ａ（第１面１２１Ａ）との境界の全長にわたって形成されていてもよいし、当該境界の一部にのみ形成されていてもよい。
第１面１２１Ａが、複数の凸領域１３１Ａおよび凹領域１３２Ａを有する構成は、第１領域１２１１Ａ、第２領域１２１２Ａ、複数の第２部１１２２Ａおよび第１凸部１４１Ａのすべてまたはいずれかのみを有する構成であってもよいし、これらを有さない構成であってもよい。たとえば、金属の板材料を打ち抜き加工することによってリード１Ａが形成される場合、打ち抜きに用いられる金型に、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａに対応する凹凸部分が形成される。この金型の凹凸部分が、第１部１０１Ａとなる部分に対して、ｚ方向において裏面１１２Ａ側から主面１１１Ａに移動することによって打ち抜きが行われると、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａに、第１領域１２１１Ａと第２領域１２１２Ａとが形成される。相対的に平滑な（すなわち、表面粗さが相対的に小さい）第２領域１２１２Ａは、金型の剪断によって形成された部位に相当する。相対的に粗い第１領域１２１１Ａは、板材料が破断した面に相当する。裏面１１２Ａの第２部１１２２Ａは、打ち抜きの際に、裏面１１２Ａの一部が金型によってｚ方向において主面１１１Ａ側に変形させられた部分である。第１凸部１４１Ａは、板材料の破断によってｚ方向に引き伸ばされた部分である。
図８に示すように、第２面１２２Ａは、ｘ方向において第１面１２１Ａとは反対側に位置する面であり、ｘ方向他方側（左側）を向いている。第２面１２２Ａは、ｚ方向において主面１１１Ａと裏面１１２Ａとの間に位置しており、図示された例においては、主面１１１Ａと裏面１１２Ａとに繋がっている。第２面１２２Ａは、第１面１２１Ａよりも平滑な面である。
第３面１２３Ａは、第１面１２１Ａと第２面１２２Ａとの間に位置しており、ｙ方向一方側（図８における上側）を向いている。第３面１２３Ａは、ｚ方向において主面１１１Ａと裏面１１２Ａとの間に位置しており、図示された例においては、主面１１１Ａと裏面１１２Ａとに繋がっている。第３面１２３Ａは、第１面１２１Ａよりも平滑な面である。
一対の第４面１２４Ａは、ｙ方向において第３面１２３Ａとは反対側に位置する面であり、ｙ方向他方側（図８における下側）を向いている。一対の第４面１２４Ａは、ｘ方向において互いに離間している。各第４面１２４Ａは、ｚ方向において主面１１１Ａと裏面１１２Ａとの間に位置しており、図示された例においては、主面１１１Ａと裏面１１２Ａとに繋がっている。
一対の第５面１２５Ａは、ｘ方向において第１面１２１Ａと第２面１２２Ａとの間に位置しており、第１面１２１Ａおよび第２面１２２Ａに対してｙ方向他方側に位置している。一対の第５面１２５Ａは、各々、第１面１２１Ａと第２面１２２Ａとに繋がっている。第５面１２５Ａは、ｘ方向に対して傾いている。第５面１２５Ａは、ｚ方向において主面１１１Ａと裏面１１２Ａとの間に位置しており、図示された例においては、主面１１１Ａと裏面１１２Ａとに繋がっている。
一対の第６面１２６Ａは、ｘ方向において一対の第５面１２５Ａの間に位置しており、ｙ方向において一対の第５面１２５Ａと第４面１２４Ａとの間に位置している。図示された例においては、各第６面１２６Ａは、一対の第４面１２４Ａの一方と、一対の第５面１２５Ａの一方とに繋がっている。各第６面１２６Ａは、ｘ方向を向いている。各第６面１２６Ａは、ｚ方向において主面１１１Ａと裏面１１２Ａとの間に位置しており、図示された例においては、主面１１１Ａと裏面１１２Ａとに繋がっている。
一対の第７面１２７Ａは、それぞれ、ｘ方向において第１面１２１Ａと第３面１２３Ａとの間、および、第２面１２２Ａと第３面１２３Ａとの間に位置している。また、各第７面１２７Ａは、ｙ方向において第３面１２３Ａと、第１面１２１Ａまたは第２面１２２Ａとの間に位置している。ｘ方向一方側（図８における右側）の第７面１２７Ａは、第１面１２１Ａと第３面１２３Ａとに繋がっており、ｘ方向他方側（左側）の第７面１２７Ａは、第２面１２２Ａと第３面１２３Ａとに繋がっている。図示された例においては、各第７面１２７Ａは、ｚ方向視において凸曲面である。各第７面１２７Ａは、ｚ方向において主面１１１Ａと裏面１１２Ａとの間に位置しており、図示された例においては、主面１１１Ａと裏面１１２Ａとに繋がっている。
図示された例においては、ｘ方向一方側（第１面１２１Ａが位置する側）の第４面１２４Ａ、第５面１２５Ａおよび第６面１２６Ａに、複数の凸領域および複数の凹領域が形成されている。これらは、たとえば第１面１２１Ａの凸領域１３１Ａおよび凹領域１３２Ａと同様のものである。また、これらの第４面１２４Ａ、第５面１２５Ａおよび第６面１２６Ａは、第１面１２１Ａにおける第１領域１２１１Ａおよび第２領域１２１２Ａと同様の領域を有する構成であってもよい。また、これらの第４面１２４Ａ、第５面１２５Ａおよび第６面１２６Ａは、上述した第１凸部１４１Ａを有する構成であってもよい。また、裏面１１２Ａは、これらの第４面１２４Ａ、第５面１２５Ａおよび第６面１２６Ａの複数の凸領域１３１Ａおよび凹領域１３２Ａに対応した複数の第２部１１２２Ａを有する構成であってもよい。
図８に示すように、第１部１０１Ａは、複数の凹部１１１１Ａ、複数の溝部１１１２Ａおよび複数の溝部１１１３Ａを有する。
複数の凹部１１１１Ａは、主面１１１Ａからｚ方向に凹んでいる。凹部１１１１Ａのｚ方向視形状は特に限定されず、図９に示す例では、矩形状である。また、図示された例においては、複数の凹部１１１１Ａは、マトリクス状に配置されている。複数の凹部１１１１Ａは、ｘ方向においてピッチＰｘ１で配列されている。複数の凹部１１１１Ａは、ｙ方向においてピッチＰｙ１で配列されている。ピッチＰｘ１およびピッチＰｙ１の大きさは、適宜設定され、たとえば、互いに同じであってもよいし、異なっていてもよい。図示された例においては、ピッチＰｘ１とピッチＰｙ１とは、同じである。
凹部１１１１Ａの断面形状の一例を、図１６に示す。同図に示す例では、凹部１１１１Ａは、第１面１１１１Ａａ、複数の第２面１１１１Ａｂを有する。第１面１１１１Ａａは、ｚ方向においてもっとも深い位置にあり、たとえば平坦な矩形状面である。複数の第２面１１１１Ａｂは、第１面１１１１Ａａと主面１１１Ａとの間に介在しており、ｚ方向に対して傾いた平面である。図示された例においては、凹部１１１１Ａの周囲に第３面１１１１Ａｃが形成されている。第３面１１１１Ａｃは、主面１１１Ａに対してｚ方向に盛り上がった形状の面である。第３面１１１１Ａｃは、凹部１１１１Ａの形成の際に、周囲が盛り上がった部分である。
図８に示す例では、溝部１１１２Ａおよび溝部１１１３Ａは、ｚ方向視において環状をなすように形成されている。溝部１１１２Ａおよび溝部１１１３Ａの内側には、凹部１１１１Ａは形成されていない。ｚ方向視において溝部１１１３Ａが溝部１１１２Ａの外側に配置されている。
図１４および図１５に示すように、溝部１１１２Ａおよび溝部１１１３Ａは、主面１１１Ａからｚ方向に凹んでいる。図１７に示す例においては、溝部１１１２Ａの深さＤ２は、溝部１１１３Ａの深さＤ３よりも深い。
図１７に示すように、溝部１１１２Ａは、第１面１１１２Ａａおよび一対の第２面１１１２Ａｂを有する。第１面１１１２Ａａは、ｚ方向においてもっとも深い位置にあり、たとえば平坦な帯状面である。一対の第２面１１１２Ａｂは、第１面１１１２Ａａと主面１１１Ａとの間に介在しており、ｚ方向に対して傾いた帯状平面である。図示された例においては、溝部１１１２Ａの周囲に第３面１１１２Ａｃが形成されている。第３面１１１２Ａｃは、主面１１１Ａに対してｚ方向に盛り上がった形状の面である。第３面１１１２Ａｃは、溝部１１１２Ａの形成の際に、周囲が盛り上がった部分である。
溝部１１１３Ａは、一対の第２面１１１３Ａｂを有する。一対の第２面１１１２Ａｂは、ｚ方向に対して傾いた帯状平面である。また、図示された例においては、溝部１１１３Ａの周囲に第３面１１１３Ａｃが形成されている。第３面１１１３Ａｃは、主面１１１Ａに対してｚ方向に盛り上がった形状の面である。第３面１１１３Ａｃは、溝部１１１３Ａの形成の際に、周囲が盛り上がった部分である。
図２に示すように、第２部１０２Ａは、リード１Ａのうち封止樹脂７から突出する部分である。第２部１０２Ａは、ｙ方向において第１部１０１Ａに対してリード２とは反対側に突出している。第２部１０２Ａは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。図示された例においては、第２部１０２Ａは、ｚ方向上側に折り曲げられている（たとえば図１参照）。
図３に示すように、第３部１０３Ａおよび第４部１０４Ａは、第１部１０１Ａと第２部１０２Ａとの間に介在している。第３部１０３Ａおよび第４部１０４Ａは、封止樹脂７によって覆われている。図７に示すように、第４部１０４Ａは、第１部１０１Ａに対して寸法ｚ１だけｚ方向上側に位置しており、第２部１０２Ａに繋がっている。第３部１０３Ａは、第１部１０１Ａと第４部１０４Ａとに繋がっており、ｙ方向に対して傾いている。図示された例においては、第３部１０３Ａは、第１部１０１Ａのうち一対の第４面１２４Ａの間の部分に繋がっている。
図３に示すように、リード１Ｂ、１Ｃおよび１Ｄは、リード１Ａに対してｘ方向他方側（左側）に配置されている。リード１Ｂ〜１Ｄの形状およびサイズは、適宜設定されるが、図示された例においては、リード１Ｂ、１Ｃおよび１Ｄは、同形状および同サイズである。よって、以下においては、リード１Ｄについて説明する。
図３、図６および図１８に示すように、リード１Ｄは、第１部１０１Ｄ、第２部１０２Ｄ、第３部１０３Ｄおよび第４部１０４Ｄを有する。
第１部１０１Ｄは、主面１１１Ｄ、裏面１１２Ｄ、第１面１２１Ｄ、第２面１２２Ｄ、第３面１２３Ｄ、第４面１２４Ｄ、一対の第７面１２７Ｄおよび第８面１２８Ｄと、複数の凹部１１１１Ｄ、複数の溝部１１１２Ｄおよび複数の溝部１１１３Ｄを有する。
主面１１１Ｄは、ｚ方向において一方側を向く面であり、全体として平坦な面である。裏面１１２Ｄは、主面１１１Ｄとは反対側を向く面であり、平坦な面である。主面１１１Ｄには、第１半導体素子３および第３半導体素子５が搭載されている。図示された例においては、第１部１０１Ｄの主面１１１Ｄに１つの第１半導体素子３と１つの第３半導体素子５とが搭載されているが、本開示がこれに限定されるわけではない。第１部１０１Ｄに、第３半導体素子５が搭載されない構成であってもよい。
第１面１２１Ｄは、ｚ方向において主面１１１Ｄと裏面１１２Ｄとの間に位置しており、ｘ方向一方側（図３における右側）を向いている。図示された例においては、第１面１２１Ｄは、主面１１１Ｄと裏面１１２Ｄとに繋がっている。
第２面１２２Ｄは、ｘ方向において第１面１２１Ｄとは反対側に位置する面である。第２面１２２Ｄは、ｚ方向において主面１１１Ｄと裏面１１２Ｄとの間に位置しており、主面１１１Ｄと裏面１１２Ｄとに繋がっている。
第３面１２３Ｄは、ｘ方向において第１面１２１Ｄと第２面１２２Ｄとの間に位置しており、ｙ方向一方側（図１８における上側）を向いている。第３面１２３Ｄは、ｚ方向において主面１１１Ｄと裏面１１２Ｄとの間に位置しており、主面１１１Ｄと裏面１１２Ｄとに繋がっている。
第４面１２４Ｄは、ｙ方向において第３面１２３Ｄとは反対側に位置する面であり、ｙ方向他方側（図１８における下側）を向いている。第４面１２４Ｄは、ｚ方向において主面１１１Ｄと裏面１１２Ｄとの間に位置しており、主面１１１Ｄと裏面１１２Ｄとに繋がっている。
一対の第７面１２７Ｄは、ｘ方向において第１面１２１Ｄと第３面１２３Ｄとの間および第２面１２２Ｄと第３面１２３Ｄとの間に位置しており、ｙ方向において第１面１２１Ｄおよび第２面１２２Ｄと第３面１２３Ｄとの間に位置している。ｘ方向一方側の第７面１２７Ｄは、第１面１２１Ｄと第３面１２３Ｄとに繋がっており、ｘ方向他方側の第７面１２７Ｄは、第２面１２２Ｄと第３面１２３Ｄとに繋がっている。第７面１２７Ｄは、ｚ方向視において凸曲面である。第７面１２７Ｄは、ｚ方向において主面１１１Ｄと裏面１１２Ｄとの間に位置しており、主面１１１Ｄと裏面１１２Ｄとに繋がっている。
第８面１２８Ｄは、第２面１２２Ｄと第４面１２４Ｄとの間に介在しており、第２面１２２Ｄと第４面１２４Ｄとに繋がっている。第８面１２８Ｄは、ｚ方向視において凸曲面である。第８面１２８Ｄは、ｚ方向において主面１１１Ｄと裏面１１２Ｄとの間に位置しており、主面１１１Ｄと裏面１１２Ｄとに繋がっている。
第１部１０１Ｄには、第１部１０１Ａにおける凸領域１３１Ａおよび凹領域１３２Ａに相当するものは形成されていない。
第１部１０１Ｄは、複数の凹部１１１１Ｄ、複数の溝部１１１２Ｄおよび複数の溝部１１１３Ｄを有する。
複数の凹部１１１１Ｄは、主面１１１Ｄからｚ方向に凹んでいる。凹部１１１１Ｄのｚ方向視形状は特に限定されず、たとえば、凹部１１１１Ａと同様の矩形状である。また、複数の凹部１１１１Ｄは、たとえば、マトリクス状に配置される。複数の凹部１１１１Ｄは、複数の凹部１１１１Ａと同様に、ｘ方向においてピッチＰｘ１で配列される。また、複数の凹部１１１１Ｄは、ｙ方向においてピッチＰｙ１で配列される。
凹部１１１１Ｄの断面形状は特に限定されない。たとえば、凹部１１１１Ｄは、凹部１１１１Ａと同様の断面形状である。
溝部１１１２Ｄおよび溝部１１１３Ｄは、ｚ方向視において環状をなすように形成されている。溝部１１１２Ｄおよび溝部１１１３Ｄの内側には、凹部１１１１Ｄは形成されていない。ｚ方向視において、溝部１１１３Ｄは、溝部１１１２Ｄの外側に配置される。
溝部１１１２Ｄおよび溝部１１１３Ｄは、主面１１１Ｄからｚ方向に凹む。溝部１１１２Ａおよび溝部１１１３Ａと同様に、溝部１１１２Ｄの深さＤ２は、溝部１１１３Ｄの深さＤ３よりも深い。
溝部１１１２Ｄおよび溝部１１１３Ｄの断面形状は、溝部１１１２Ａおよび溝部１１１３Ａの断面形状と同様である。
第２部１０２Ｄは、リード１Ｄのうち封止樹脂７から突出する部分である。第２部１０２Ｄは、ｙ方向において第１部１０１Ｄに対してリード２とは反対側に突出している。第２部１０２Ｄは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部１０２Ｄは、ｚ方向上側に折り曲げられている。
第３部１０３Ｄおよび第４部１０４Ｄは、第１部１０１Ｄと第２部１０２Ｄとの間に介在している。第３部１０３Ｄおよび第４部１０４Ｄは、封止樹脂７によって覆われている。第４部１０４Ａと同様に、第４部１０４Ｄは、第１部１０１Ｄに対して寸法ｚ１だけｚ方向上側に位置しており、第２部１０２Ｄに繋がっている。第３部１０３Ｄは、第１部１０１Ｄと第４部１０４Ｄとに繋がっており、ｙ方向に対して傾いている。第３部１０３Ｄは、第１部１０１Ｄのうち一対の第４面１２４Ｄの間の部分に繋がっている。
図３および図１８に示すように、リード１Ｅは、リード１Ｄに対してｘ方向他方側（左側）に配置されている。リード１Ｅは、第２部１０２Ｅおよび第４部１０４Ｅを有する。リード１Ｅは、半導体素子が搭載される部位を有さない。
第２部１０２Ｅは、リード１Ｅのうち封止樹脂７から突出する部分である。第２部１０２Ｅは、ｙ方向において第４部１０４Ｅに対してリード２とは反対側に突出している。第２部１０２Ｅは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部１０２Ｅは、ｚ方向上側に折り曲げられている。
第４部１０４Ｅは、封止樹脂７に覆われており、たとえば、ｚ方向視矩形状である。第４部１０４Ｄと同様に、第４部１０４Ｅは、第１部１０１Ｄに対して寸法ｚ１だけｚ方向上側に位置しており、第２部１０２Ｅに繋がっている。
図３および図１８に示すように、リード１Ｆは、リード１Ｅに対してｘ方向他方側（左側）に配置されている。リード１Ｆは、第２部１０２Ｆおよび第４部１０４Ｆを有する。リード１Ｆは、半導体素子が搭載される部位を有さない。
第２部１０２Ｆは、リード１Ｆのうち封止樹脂７から突出する部分である。第２部１０２Ｆは、ｙ方向において第４部１０４Ｆに対してリード２とは反対側に突出している。第２部１０２Ｆは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部１０２Ｆは、ｚ方向上側に折り曲げられている。
第４部１０４Ｆは、封止樹脂７に覆われており、たとえば、ｚ方向視矩形状である。第４部１０４Ｅと同様に、第４部１０４Ｆは、第１部１０１Ｄに対して寸法ｚ１だけｚ方向上側に位置しており、第２部１０２Ｆに繋がっている。
図３および図１８に示すように、リード１Ｇは、リード１Ｆに対してｘ方向他方側（左側）に配置されている。リード１Ｇは、第２部１０２Ｇおよび第４部１０４Ｇを有する。リード１Ｇは、半導体素子が搭載される部位を有さない。
第２部１０２Ｇは、リード１Ｇのうち封止樹脂７から突出する部分である。第２部１０２Ｇは、ｙ方向において第４部１０４Ｇに対してリード２とは反対側に突出している。第２部１０２Ｇは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部１０２Ｇは、ｚ方向上側に折り曲げられている。
第４部１０４Ｇは、封止樹脂７に覆われており、たとえば、ｚ方向視矩形状である。第４部１０４Ｆと同様に、第４部１０４Ｇは、第１部１０１Ｄに対して寸法ｚ１だけｚ方向上側に位置しており、第２部１０２Ｇに繋がっている。
図３に示すように、リード１Ｚは、リード１Ａに対してｘ方向一方側（右側）に配置されている。リード１Ｚは、第１半導体素子３、第２半導体素子４および第３半導体素子５とは導通しない。リード１Ｚは、第２部１０２Ｚおよび第４部１０４Ｚを有する。
第２部１０２Ｚは、リード１Ｚのうち封止樹脂７から突出する部分である。第２部１０２Ｚは、ｙ方向において第４部１０４Ｚに対してリード２とは反対側に突出している。第２部１０２Ｚは、ｚ方向上側に折り曲げられている。
第４部１０４Ｚは、封止樹脂７に覆われており、たとえば、ｚ方向視矩形状である。第４部１０４Ａと同様に、第４部１０４Ｚは、第１部１０１Ａに対して寸法ｚ１だけｚ方向上側に位置しており、第２部１０２Ｚに繋がっている。
図３に示すように、リード２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆおよび２Ｚは、形状、位置、および半導体素子または電子部品との導通関係において、適宜異なる態様が採用されている。以下、個々のリード２について説明するが、互いに共通する事項については適宜説明を省略する。
リード２Ａ（「第２リード」）は、たとえば図３に示すように、複数の第１部２０１Ａ、複数の第２部２０２Ａ、複数の第４部２０４Ａ、第５部２０５Ａ、第６部２０６Ａ、第７部２０７Ａおよび第８部２０８Ａを有する。
第１部２０１Ａは、図７に示すように主面２１１Ａおよび裏面２１２Ａを有する。主面２１１Ａは、ｚ方向において一方側を向く面であり、平坦な面である。裏面２１２Ａは、ｚ方向において主面２１１Ａとは反対側を向く面であり、平坦な面である。主面２１１Ａには、第２半導体素子４が搭載されている。図示された例においては、２つの第１部２０１Ａがあり、各第１部２０１Ａの主面２１１Ａに１つの第２半導体素子４が搭載されているが、本開示がこれに限定されるわけではない。
２つの第１部２０１Ａは、ｘ方向に並んで配置されている。ｘ方向一方側（図３の右側）の第１部２０１Ａは、リード１Ａの第１部１０１Ａの第３面１２３Ａと対向している。他方側（左側）の第１部２０１Ａは、リード１Ｃの第１部１０１Ｃの第３面１２３Ｃと対向している。第１部２０１Ａの形状は特に限定されず、図示された例においては、ｚ方向視矩形状であり、より具体的には、ｘ方向を長手方向とする長矩形状である。
図７に示すように、第１部２０１Ａは、ｚ方向において寸法ｚ２だけリード１Ａの第１部１０１Ａから上側に位置している。寸法ｚ２は、寸法ｚ１と同じであっても、異なっていてもよい。図示された例においては、寸法ｚ１と寸法ｚ２とは、同じである。
図３に示す例では、２つの第２部２０２Ａがあり、各第２部２０２Ａは、リード２Ａのうち封止樹脂７から突出する部分である。第２部２０２Ａは、ｙ方向において第１部２０１Ａに対してリード１とは反対側に突出している。第２部２０２Ａは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。図示された例においては、第２部２０２Ａは、ｚ方向上側に折り曲げられている。２つの第２部２０２Ａは、ｘ方向に離間して配置されている。
図３に示す例では、２つの第４部２０４Ａがあり、各第４部２０４Ａは、第１部２０１Ａ（図示の例では左側の第１部２０１Ａ）と、対応する１つの第２部２０２Ａとの間に介在している。２つの第４部２０４Ａは、封止樹脂７によって覆われている。第４部２０４Ａのｚ方向における位置は、第１部２０１Ａと同じである。右側の第４部２０４Ａは、ｙ方向に延びる帯状である。左側の第４部２０４Ａは、ｘ方向に対して傾いて延びている。
第５部２０５Ａは、２つの第１部２０１Ａの間に介在しており、これらに繋がっている。図示された例においては、第５部２０５Ａは、ｘ方向に長く延びる帯状である。
第６部２０６Ａは、右側の第１部２０１Ａからｘ方向一方側に延びる部分である。図示された例においては、第６部２０６Ａは、ｘ方向を長手方向とする長矩形状である。
第７部２０７Ａは、第６部２０６Ａの右端からｙ方向に延びる帯状である。
第８部２０８Ａは、第７部２０７Ａからｙ方向に延びており、封止樹脂７から突出している。
図３および図１９に示すように、第１部２０１Ａは、複数の凹部２１１１Ａを有する。複数の凹部２１１１Ａは、主面２１１Ａからｚ方向に凹んでいる。凹部２１１１Ａのｚ方向視形状は特に限定されず、図示された例においては、図１９に示すように矩形状である。また、複数の凹部２１１１Ａは、マトリクス状に配置されている。複数の凹部２１１１Ａは、ｘ方向においてピッチＰｘ２で配列されている。複数の凹部２１１１Ａは、ｙ方向においてピッチＰｙ２で配列されている。ピッチＰｘ２およびピッチＰｙ２の大きさは特に限定されず、互いに同じであってもよいし、異なっていてもよい。図示された例においては、ピッチＰｘ２とピッチＰｙ２とは、同じである。また、ピッチＰｘ２およびピッチＰｙ２は、図９に示す凹部１１１１ＡのピッチＰｘ１およびピッチＰｙ１よりも大きい。すなわち、複数の凹部１１１１Ａの配置密度（所定面積当たりの個数）は、複数の凹部２１１１Ａの配置密度よりも大きい。凹部２１１１Ａの断面形状は特に限定されず、たとえば図１６に示された凹部１１１１Ａの断面形状と同様である。
図３に示すように、リード２Ｂ、リード２Ｃおよびリード２Ｄは、リード２Ａの一部に対してｙ方向（上側）に配置されている。
リード２Ｂは、第１部２０１Ｂおよび第２部２０２Ｂを有する。
第１部２０１Ｂは、電子部品４９（図１参照）が搭載されている。第１部２０１Ｂの形状は特に限定されない。第１部２０１Ｂは、封止樹脂７に覆われている。第１部２０１Ｂのｚ方向における位置は、第１部２０１Ａと同じである。
第１部２０１Ｂは、複数の凹部２１１１Ｂおよび複数の溝部２１１２Ｂを有する。
複数の凹部２１１１Ｂは、ｚ方向に凹んでいる。凹部２１１１Ｂのｚ方向視形状は特に限定されず、図示された例においては、凹部２１１１Ａと同様の矩形状である。また、複数の凹部２１１１Ｂは、ｙ方向に並んで配置されている。複数の凹部２１１１Ｂは、たとえば、複数の凹部２１１１Ａと同様にｙ方向においてピッチＰｙ２で配列されている。また、凹部２１１１Ｂの断面形状は特に限定されない。図示された例においては、凹部２１１１Ｂは、凹部２１１１Ａと同様の断面形状である。
図示された例においては、溝部２１１２Ｂは、ｚ方向視において電子部品４９と複数の凹部２１１１Ｂとを区画するように形成されている。溝部２１１２Ｂは、ｚ方向に凹む。図示された例においては、溝部２１１２Ｂの断面形状は、溝部１１１２Ａと同様の形状である。
第２部２０２Ｂは、リード２Ｂのうち封止樹脂７から突出する部分である。第２部２０２Ｂは、ｙ方向において第１部２０１Ｂに対してリード１とは反対側に突出している。第２部２０２Ｂは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部２０２Ｂは、ｚ方向上側に折り曲げられている。第１部２０１Ｂと第２部２０２Ｂとは、互いに繋がっている。
リード２Ｃは、第１部２０１Ｃおよび第２部２０２Ｃを有する。
第１部２０１Ｃは、電子部品４９が搭載されている。第１部２０１Ｃの形状は特に限定されない。第１部２０１Ｃは、封止樹脂７に覆われている。第１部２０１Ｃのｚ方向における位置は、第１部２０１Ａと同じである。
第１部２０１Ｃは、複数の凹部２１１１Ｃおよび複数の溝部２１１２Ｃを有する。
複数の凹部２１１１Ｃは、ｚ方向に凹んでいる。凹部２１１１Ｃのｚ方向視形状は特に限定されず、図示された例においては、凹部２１１１Ａと同様の矩形状である。また、図示された例においては、複数の凹部２１１１Ｃは、ｘ方向に並んで配置されている。複数の凹部２１１１Ｃは、たとえば、複数の凹部２１１１Ａと同様にｘ方向においてピッチＰｘ２で配列されている。また、凹部２１１１Ｃの断面形状は特に限定されない。図示された例においては、凹部２１１１Ｃは、凹部２１１１Ａと同様の断面形状である。
溝部２１１２Ｃは、ｚ方向視において電子部品４９と複数の凹部２１１１Ｃとを区画するように形成されている。溝部２１１２Ｃは、ｚ方向に凹む。図示された例においては、溝部２１１２Ｃの断面形状は、溝部１１１２Ａと同様の形状である。
第２部２０２Ｃは、リード２Ｃのうち封止樹脂７から突出する部分である。第２部２０２Ｃは、ｙ方向において第１部２０１Ｃに対してリード１とは反対側に突出している。第２部２０２Ｃは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部２０２Ｃは、ｚ方向上側に折り曲げられている。第１部２０１Ｃと第２部２０２Ｃとは、互いに繋がっている。
リード２Ｄは、第１部２０１Ｄおよび第２部２０２Ｄを有する。
第１部２０１Ｄは、電子部品４９が搭載されている。第１部２０１Ｄの形状は特に限定されない。第１部２０１Ｄは、封止樹脂７に覆われている。第１部２０１Ｄのｚ方向における位置は、第１部２０１Ａと同じである。
第１部２０１Ｄは、複数の凹部２１１１Ｄおよび複数の溝部２１１２Ｄを有する。
複数の凹部２１１１Ｄは、ｚ方向に凹んでいる。凹部２１１１Ｄのｚ方向視形状は特に限定されず、図示された例においては、凹部２１１１Ａと同様の矩形状である。また、複数の凹部２１１１Ｄは、ｘ方向に並んで配置されている。複数の凹部２１１１Ｄは、たとえば、複数の凹部２１１１Ａと同様にｘ方向においてピッチＰｘ２で配列されている。また、凹部２１１１Ｄの断面形状は特に限定されない。凹部２１１１Ｄは、凹部２１１１Ａと同様の断面形状である。
溝部２１１２Ｄは、ｚ方向視において電子部品４９と複数の凹部２１１１Ｄとを区画するように形成されている。溝部２１１２Ｄは、ｚ方向に凹む。溝部２１１２Ｄの断面形状は、溝部１１１２Ａと同様の形状である。
第２部２０２Ｄは、リード２Ｄのうち封止樹脂７から突出する部分である。第２部２０２Ｄは、ｙ方向において第１部２０１Ｄに対してリード１とは反対側に突出している。第２部２０２Ｄは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部２０２Ｄは、ｚ方向上側に折り曲げられている。第１部２０１Ｄと第２部２０２Ｄとは、互いに繋がっている。
図３に示すように、複数のリード２Ｅは、リード２Ｄに対してｘ方向左側に配置されている。
各リード２Ｅは、第１部２０１Ｅ、第２部２０２Ｅおよび第４部２０４Ｅを有する。
第１部２０１Ｅは、ワイヤ９３がボンディングされる部位である。第１部２０１Ｅの形状は特に限定されない。図示された例においては、第１部２０１Ｅは、矩形状である。第１部２０１Ｅは、封止樹脂７に覆われている。第１部２０１Ｅのｚ方向における位置は、第１部２０１Ａと同じである。
第２部２０２Ｅは、リード２Ｅのうち封止樹脂７から突出する部分である。第２部２０２Ｅは、ｙ方向において第１部２０１Ｅに対してリード１とは反対側に突出している。第２部２０２Ｅは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部２０２Ｅは、ｚ方向上側に折り曲げられている。
第４部２０４Ｅは、第１部２０１Ｅと第２部２０２Ｅとの間に介在している。第４部２０４Ｅは、封止樹脂７によって覆われている。第４部２０４Ｅのｚ方向における位置は、第１部２０１Ｅと同じである。第４部２０４Ｅは、第１部２０１Ｅと第２部２０２Ｅとに繋がっている。また、第４部２０４Ｅは、Ｌ字状である。
複数のリード２Ｅの第２部２０２Ｅは、ｘ方向においてリード２Ｄの第２部２０２Ｄとリード２Ａの第２部２０２Ａとの間に配置されている。
図３に示すように、複数のリード２Ｆは、複数のリード２Ｅに対してｘ方向左側に配置されている。
各リード２Ｆは、第１部２０１Ｆ、第２部２０２Ｆおよび第４部２０４Ｆを有する。
第１部２０１Ｆは、ワイヤ９３がボンディングされる部位である。第１部２０１Ｆの形状は特に限定されない。図示された例においては、第１部２０１Ｆは、四角形状である。複数のリード２Ｆの第１部２０１Ｆは、ｘ方向に並んで配置されている。第１部２０１Ｆは、封止樹脂７に覆われている。第１部２０１Ｆのｚ方向における位置は、第１部２０１Ａと同じである。
第２部２０２Ｆは、リード２Ｆのうち封止樹脂７から突出する部分である。第２部２０２Ｆは、ｙ方向において第１部２０１Ｆに対してリード１とは反対側に突出している。第２部２０２Ｆは、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。第２部２０２Ｆは、ｚ方向上側に折り曲げられている。
第４部２０４Ｆは、第１部２０１Ｆと第２部２０２Ｆとの間に介在している。第４部２０４Ｆは、封止樹脂７によって覆われている。第４部２０４Ｆのｚ方向における位置は、第１部２０１Ｆと同じである。第４部２０４Ｆは、第１部２０１Ｆと第２部２０２Ｆとに繋がっている。また、第４部２０４Ｆは、ｙ方向に対して傾いた方向に延びた形状である。
図示された例においては、複数のリード２Ｆの第２部２０２Ｆは、ｘ方向においてリード２Ａの２つの第２部２０２Ａの間に配置されている。
図３に示すように、リード２Ｚは、リード２Ａに対してｘ方向他方側に配置されている。リード２Ｚは、第１半導体素子３、第２半導体素子４および第３半導体素子５とは導通しない。リード２Ｚは、第１部２０１Ｚ、第２部２０２Ｚおよび第４部２０４Ｚを有する。
第１部２０１Ｚは、リード２Ａの第１部２０１Ａのｘ方向左側に配置されている。第１部２０１Ｚのｚ方向における位置は、第１部２０１Ａと同じである。第１部２０１Ｚは、封止樹脂７によって覆われている。
第２部２０２Ｚは、リード２Ｚのうち封止樹脂７から突出する部分である。第２部２０２Ｚは、ｙ方向において第１部２０１Ｚに対してリード１とは反対側に突出している。第２部２０２Ｚは、ｚ方向上側に折り曲げられている。
第４部２０４Ｚは、封止樹脂７に覆われており、第１部２０１Ｚと第２部２０２Ｚとの間に介在している。第４部２０４Ｚは、ｚ方向視においてＬ字状である。第４部２０４Ｚは、複数の凹部２１１１Ｚを有する。
複数の凹部２１１１Ｚは、ｚ方向に凹んでいる。凹部２１１１Ｚのｚ方向視形状は特に限定されず、図示された例においては、凹部２１１１Ａと同様の矩形状である。また、複数の凹部２１１１Ｚは、マトリクス状に配置されている。複数の凹部２１１１Ｚは、たとえば、複数の凹部２１１１Ａと同様にｘ方向においてピッチＰｘ２で配列されている。複数の凹部２１１１Ｚは、複数の凹部２１１１Ａと同様にｙ方向においてピッチＰｙ２で配置されている。また、凹部２１１１Ｚの断面形状は特に限定されない。図示された例においては、凹部２１１１Ｚは、凹部２１１１Ａと同様の断面形状である。
図３に示すように、第２部２０２Ｂ、第２部２０２Ｃおよび第２部２０２Ｄは、ピッチｘ１でｘ方向に並んで配置されている。複数の第２部２０２Ｅ、複数の第２部２０２Ｆ、２つの第２部２０２Ａおよび第２部２０２Ｚは、ピッチｘ２でｘ方向に並んで配置されている。ピッチｘ１は、ピッチｘ２よりも大きい。また、第２部２０２Ｄと隣り合う第２部２０２Ｅとの距離は、ｘ１である。
第１半導体素子３は、半導体装置Ａ１をＩＰＭとして機能させるための機能素子である。第１半導体素子３は、パワー系半導体素子であり、たとえばＩＰＭにおける制御対象である三相交流電流が入出力するものである。第１半導体素子３は、典型的には、ＩＧＢＴ（Insulated-Gate Bipolar Transistor）、バイポーラトランジスタおよびＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-effect Transistor）等である。第１半導体素子３は、リード１Ａの第１部１０１Ａの主面１１１Ａ、リード１Ｂの第１部１０１Ｂの主面１１１Ｂ、リード１Ｃの第１部１０１Ｃの主面１１１Ｃおよびリード１Ｄの第１部１０１Ｄの主面１１１Ｄにそれぞれ搭載されている。
第１半導体素子３は、第１電極３１、第２電極３２および第３電極３３を有する。第１電極３１は、主面１１１Ａ，１１１Ｂ，１１１Ｃ，１１１Ｄに対面する位置に設けられている（図６参照）。第２電極３２および第３電極３３は、ｚ方向において第１電極３１とは反対側に設けられている（図３参照）。
第１半導体素子３がＩＧＢＴである場合、第１電極３１がコレクタ電極であり、第２電極３２がエミッタ電極であり、第３電極３３がゲート電極である。第１半導体素子３がバイポーラトランジスタである場合、第１電極３１がコレクタ電極であり、第２電極３２がエミッタ電極であり、第３電極３３がベース電極である。第１半導体素子３がＭＯＳＦＥＴである場合、第１電極３１がドレイン電極であり、第２電極３２がソース電極であり、第３電極３３がゲート電極である。
図３および図６に示すように３つの第１半導体素子３がリード１Ａの第１部１０１Ａの主面１１１Ａに搭載されている。３つの第１半導体素子３の配置は特に限定されず、図示された例においては、３つの第１半導体素子３は、ｘ方向に並んで等間隔で配置されている。第１半導体素子３は、第１電極３１と主面１１１Ａとが接合層３９によって接合されることにより、第１部１０１Ａに搭載されている。接合層３９は、たとえばＡｇを含む導電性接合材である。
また、各主面１１１Ｂ，１１１Ｃ，１１１Ｄに１つの第１半導体素子３が搭載されている。これらの第１半導体素子３の第１電極３１は、たとえば接合層３９によって主面１１１Ｂ，１１１Ｃ，１１１Ｄに接合されている。第１部１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄに搭載された６つの第１半導体素子３が、ｘ方向に並んで配置されており、ｙ方向における位置が互いに同じである。
第３半導体素子５は、たとえば、第１半導体素子３の機能を補助する素子であり、ＩＰＭにおける制御対象である三相交流電流を整流するためのＦＲＤ（Fast Recovery Diode）である。図示された例においては、第１部１０１Ａの主面１１１Ａに３つの第３半導体素子５が搭載されている。また、各主面１１１Ｂ，１１１Ｃ，１１１Ｄに１つの第３半導体素子５が搭載されている。各第３半導体素子５は、各第１半導体素子３に対してｙ方向他方側に配置されており、ｙ方向に並んでいる。
第３半導体素子５は、第１電極５１および第２電極５２を有する。第１電極５１は、主面１１１Ａ，１１１Ｂ，１１１Ｃ，１１１Ｄと対面する側に設けられている。図７に示すように、第１電極５１は、接合層５９によって主面１１１Ａ，１１１Ｂ，１１１Ｃ，１１１Ｄに接合されている。接合層５９は、たとえばＡｇを含む導電性接合材である。
第２半導体素子４は、第１半導体素子３の動作を制御する制御系半導体素子であり、たとえばドライバＩＣである。図３および図７に示すように、２つの第２半導体素子４は、リード２Ａの２つの第１部２０１Ａに各別に搭載されている。第２半導体素子４は、接合層４５によって第１部２０１Ａの主面２１１Ａに接合されている。接合層４５は、たとえば導電性接合材または絶縁性接合材である。
第２半導体素子４は、複数の第１電極４１および複数の第２電極４２を有する。複数の第１電極４１は、ｙ方向においてリード１側（第１半導体素子３側）に配置されている。複数の第２電極４２は、複数の第１電極４１に対してｚ方向における一方側またはｘ方向他方側に設けられている。
電子部品４９は、第２半導体素子４の機能を補助する素子であり、たとえばダイオードである。図３および図７に示すように、リード２Ｂの第１部２０１Ｂ、リード２Ｃの第１部２０１Ｃおよびリード２Ｄの第１部２０１Ｄに、１つずつの電子部品４９が搭載されている。電子部品４９は、接合層４９１によって第１部２０１Ｂ，２０１Ｃ，２０１Ｄに接合されている。接合層４９１は、たとえばＡｇを含む導電性接合材である。
ワイヤ９１、ワイヤ９２およびワイヤ９３は、複数のリード１、複数のリード２、第１半導体素子３、第２半導体素子４および第３半導体素子５を所定の関係で適宜導通させるためのものである。ワイヤ９１、ワイヤ９２およびワイヤ９３の材質やサイズは特に限定されない。本実施形態においては、ワイヤ９１は、たとえばＡｌからなり、ワイヤ９２およびワイヤ９３は、たとえばＡｕからなる。また、ワイヤ９１は、ワイヤ９２およびワイヤ９３よりも線径が大きい。なお、ワイヤ９１の材質としては、ＡｕやＣｕ等の他の金属が適用可能である。同様に、ワイヤ９２およびワイヤ９３の材質として、Ａｕ以外の金属を適用してもよい。
図３に示すように、半導体装置Ａ１は、６つのワイヤ９１を備えている。各ワイヤ９１は、第１半導体素子３の第２電極３２と第３半導体素子５の第２電極５２とに接続されている。また、ｘ方向一方側（右側）のワイヤ９１から順に、第３半導体素子５の第２電極５２と、第４部１０４Ｂ、第４部１０４Ｃ、第４部１０４Ｄ、第４部１０４Ｅ、第４部１０４Ｆおよび第４部１０４Ｇとに、それぞれ接続されている。
複数のワイヤ９２は、第１半導体素子３の第２電極３２および第３電極３３と第２半導体素子４の第１電極４１とに接続されている。第１部１０１Ａに搭載された３つの第１半導体素子３の第２電極３２および第３電極３３と、ｘ方向一方側（右側）の第２半導体素子４の複数の第１電極４１とが、複数のワイヤ９２によって接続されている。第１部１０１Ｂ，１０１Ｃ，１０１Ｄに各別に搭載された３つの第１半導体素子３の第３電極３３と、ｘ方向他方側（左側）の第２半導体素子４の複数の第１電極４１とが、複数のワイヤ９２によって接続されている。
ｘ方向一方側（右側）の第２半導体素子４の第２電極４２と複数の電子部品４９、第１部２０１Ｂ，２０１Ｃ，２０１Ｄ，２０１Ｅおよび第５部２０５Ａとが、複数のワイヤ９３によって接続されている。第１部２０１Ｂ，２０１Ｃ，２０１Ｄ，２０１Ｅおよび第５部２０５Ａのうちワイヤ９３がボンディングされる部位には、たとえばＡｇからなるめっき層が設けられていてもよい。
ｘ方向他方側（左側）の第２半導体素子４の第２電極４２と第１部２０１Ｆおよび第４部２０４Ａとが、複数のワイヤ９３によって接続されている。第１部２０１Ｆおよび第４部２０４Ａのうちワイヤ９３がボンディングされる部位には、たとえばＡｇからなるめっき層が設けられていてもよい。
図８に示すように、第１部１０１Ａのｙ方向一方側において、複数の溝部１１１２Ａは、３つの領域１１１５Ａを囲む構成とされている。各領域１１１５Ａは、図示された例においては、矩形状であり、１つの第１半導体素子３が配置されている。３つの領域１１１５Ａを囲む複数の溝部１１１２Ａは、複数の溝部１１１３Ａによって囲まれている。また、第１部１０１Ａのｙ方向他方側において、複数の溝部１１１２Ａは、３つの領域１１１６Ａを囲む構成とされている。各領域１１１６Ａは、矩形状であり、１つの第３半導体素子５が配置されている。領域１１１６Ａを囲む複数の溝部１１１２Ａは、複数の溝部１１１３Ａによって囲まれている。
図８に示すように、複数の凹部１１１１Ａのｙ方向における配列数は、場所に応じて適宜設定される。たとえば、第４面１２４Ａと領域１１１６Ａ（第３半導体素子５）との間の配列数Ｍ１は、７である。領域１１１６Ａ（第３半導体素子５）と領域１１１５Ａ（第１半導体素子３）との間の配列数Ｍ２は、２である。領域１１１６Ａ（第３半導体素子５）と領域１１１５Ａ（第１半導体素子３）との間の配列数Ｍ３は、２である。領域１１１５Ａ（第１半導体素子３）と第３面１２３Ａとの間の配列数Ｍ４は、１である。すなわち、同図に示す例では、Ｍ１＞Ｍ２＝Ｍ３＞Ｍ４である。また、複数の凹部１１１１Ａのｘ方向における配列数も、場所に応じて適宜設定される。たとえば、第１面１２１Ａと１１１６Ａ（第３半導体素子５）との間の配列数Ｎ１、隣り合う領域１１１６Ａ（第３半導体素子５）の間の配列数Ｎ２、および第２面１２２Ａと領域１１１６Ａ（第３半導体素子５）との間の配列数Ｎ３、はいずれも同じであり、Ｎ１＝Ｎ２＝Ｎ３＝３である。一方、第１面１２１Ａと領域１１１５Ａ（第１半導体素子３）との間の配列数Ｎ４、および第２面１２２Ａと領域１１１５Ａ（第１半導体素子３）との間の配列数Ｎ５は、１である。すなわち、同図に示す例では、Ｎ１＝Ｎ２＝Ｎ３＞Ｎ４＝Ｎ５である。
支持部材６は、リード１Ａ，１Ｂ，１Ｃ，１Ｄを支持しており、たとえばこれらを介して第１半導体素子３および第３半導体素子５からの熱を半導体装置Ａ１外に伝達する。支持部材６は、セラミックスからなり、矩形の板状とされている。支持部材６としては、セラミックスからなる構成が強度、熱伝達率および絶縁性の観点から好ましいが、これに限定されず、種々の材料が採用されうる。支持部材６が板状であることは、半導体装置Ａ１の薄型化に好ましいが、支持部材６は、板状に限定されず、様々な形状が採用されうる。
図３、図６および図７に示すように支持部材６は、支持部材主面６１、支持部材裏面６２、支持部材第１面６３、支持部材第２面６４、支持部材第３面６５および支持部材第４面６６を有する。
支持部材主面６１は、ｚ方向一方側を向く面であり、リード１Ａ，１Ｂ，１Ｃ，１Ｄと対面している。支持部材裏面６２は、支持部材主面６１とは反対側を向く面である。支持部材裏面６２は、封止樹脂７から露出している。
支持部材第１面６３は、ｚ方向において支持部材主面６１と支持部材裏面６２との間に位置しており、ｘ方向一方側を向く面である。支持部材第１面６３は、支持部材主面６１および支持部材裏面６２に繋がっている。
支持部材第２面６４は、ｚ方向において支持部材主面６１と支持部材裏面６２との間に位置しており、ｘ方向他方側を向く面である。支持部材第２面６４は、支持部材主面６１および支持部材裏面６２に繋がっている。
支持部材第３面６５は、ｚ方向において支持部材主面６１と支持部材裏面６２との間に位置しており、ｙ方向一方側を向く面である。支持部材第３面６５は、支持部材主面６１および支持部材裏面６２に繋がっている。
支持部材第４面６６は、ｚ方向において支持部材主面６１と支持部材裏面６２との間に位置しており、ｘ方向において支持部材第３面６５とは反対側を向く面である。支持部材第４面６６は、支持部材主面６１および支持部材裏面６２に繋がっている。
リード１Ａ，１Ｂ，１Ｃ，１Ｄの裏面１１２Ａ，１１２Ｂ，１１２Ｃ，１１２Ｄは、接合層６９を介して支持部材６の支持部材主面６１に接合されている。接合層６９は、たとえばセラミックスからなる支持部材６とたとえばＣｕからなるリード１Ａ，１Ｂ，１Ｃ，１Ｄとを適切に接合するとともに、比較的良好な熱伝導性を有するものが好ましく、たとえば熱伝導性に優れた樹脂製の接着剤が用いられる。
封止樹脂７は、複数のリード１、複数のリード２、複数の第１半導体素子３、複数の第２半導体素子４、複数の第３半導体素子５、複数の電子部品４９、複数のワイヤ９１，９２，９３および支持部材６を部分的に、もしくはその全体を覆っている。封止樹脂７は、たとえば黒色のエポキシ樹脂である。
図３〜図７に示すように、封止樹脂７は、樹脂主面７１、樹脂裏面７２、樹脂第１面７３、樹脂第２面７４、樹脂第３面７５および樹脂第４面７６を有する。
樹脂主面７１は、ｚ方向一方側を向く面であり、リード１Ａ，１Ｂ，１Ｃ，１Ｄと対面している。樹脂裏面７２は、ｚ方向において樹脂主面７１とは反対側を向く面である。
樹脂第１面７３は、ｚ方向において樹脂主面７１と樹脂裏面７２との間に位置しており、ｘ方向一方側を向く面である。樹脂第１面７３は、樹脂主面７１および樹脂裏面７２に繋がっている。
樹脂第２面７４は、ｚ方向において樹脂主面７１と樹脂裏面７２との間に位置しており、ｘ方向他方側を向く面である。樹脂第２面７４は、樹脂主面７１および樹脂裏面７２に繋がっている。
樹脂第３面７５は、ｚ方向において樹脂主面７１と樹脂裏面７２との間に位置しており、ｙ方向一方側を向く面である。樹脂第３面７５は、樹脂主面７１および樹脂裏面７２に繋がっている。
樹脂第４面７６は、ｚ方向において樹脂主面７１と樹脂裏面７２との間に位置しており、ｘ方向において樹脂第３面７５とは反対側を向く面である。樹脂第４面７６は、樹脂主面７１および樹脂裏面７２に繋がっている。
封止樹脂７は、凹部７１０、凹部７２０および複数の凹部７３０を有する。
図３および図８に示すように、凹部７１０は、樹脂第１面７３からｘ方向に凹んだ部位であり、たとえば半導体装置Ａ１を実装する際の固定に用いられる。凹部７１０の形状は特に限定されず、図示された例においては、第１面７１１および一対の第２面７１２を有する。第１面７１１は、凹部７１０の底面をなしており、たとえば凹曲面である。一対の第２面７１２は、第１面７１１の両端と樹脂第１面７３とに繋がっており、たとえばｘ方向に沿った面である。凹部７１０のｙ方向位置は、第１部１０１Ａの一部と一致する。すわなち、凹部７１０は、ｙ方向視において第１部１０１Ａと重なる。
図８には、一対の第１仮想線Ｌ１が示されている。一対の第１仮想線Ｌ１は、第１面１２１Ａのｙ方向両端からｘ方向に沿って樹脂第１面７３に延びる。ｚ方向視において、第１面１２１Ａ、樹脂第１面７３、凹部７１０および一対の第１仮想線Ｌ１によって囲まれた領域を第１領域Ｓ１とする。
図８には、一対の第２仮想線Ｌ２が示されている。一対の第２仮想線Ｌ２は、凹部７１０のｙ方向両端（図示された例においては、一対の第２面７１２）からｘ方向に沿って第１面１２１Ａに延びる。ｚ方向視において第１面１２１Ａ、凹部７１０および一対の第２仮想線Ｌ２によって囲まれた領域を第２領域Ｓ２とする。第２領域Ｓ２は、第１領域Ｓ１の一部として第１領域Ｓ１に含まれる。
複数のリード１は、ｚ方向視において第１領域Ｓ１を避けた領域に配置されている。言い換えると、ｚ方向視において、第１領域Ｓ１には、複数のリード１のいずれもが配置されていない。リード１Ａの第１面１２１Ａは、第１領域Ｓ１に隣接している。すなわち、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａが、第１領域Ｓ１に隣接している。
複数のリード１は、ｚ方向視において第２領域Ｓ２を避けた領域に配置されている。言い換えると、ｚ方向視において、第２領域Ｓ２には、複数のリード１のいずれもが配置されていない。リード１Ａの第１面１２１Ａは、第２領域Ｓ２に隣接している。すなわち、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａが、第１領域Ｓ１に隣接している。
支持部材６の支持部材第１面６３は、ｚ方向視において（ｘ方向において）第１面１２１Ａと樹脂第１面７３との間に位置している。支持部材第１面６３は、ｚ方向視において第１領域Ｓ１と交差している。支持部材第１面６３は、ｚ方向視において（ｘ方向において）第１面１２１Ａと凹部７１０（第１面７１１）との間に位置している。支持部材第１面６３は、ｚ方向視において第２領域Ｓ２と交差している。
図３および図１８に示すように、凹部７２０は、樹脂第２面７４からｘ方向に凹んだ部位であり、たとえば半導体装置Ａ１を実装する際の固定に用いられる。凹部７２０の形状は特に限定されず、図示された例においては、第１面７２１および一対の第２面７２２を有する。第１面７２１は、凹部７２０の底面をなしており、たとえば凹曲面である。一対の第２面７２２は、第１面７２１の両端と樹脂第２面７４とに繋がっており、たとえばｘ方向に沿った面である。凹部７２０のｙ方向位置は、第１部１０１Ｄの一部と一致する。すわなち、凹部７２０は、ｙ方向視において第１部１０１Ｄと重なる。
図１８には、一対の第３仮想線Ｌ３が示されている。一対の第３仮想線Ｌ３は、第２面１２２Ｄのｙ方向両端からｘ方向に沿って樹脂第２面７４に延びる。ｚ方向視において、第２面１２２Ｄ、樹脂第２面７４、凹部７２０および一対の第３仮想線Ｌ３によって囲まれた領域を第３領域Ｓ３とする。
図１８には、一対の第４仮想線Ｌ４が示されている。一対の第４仮想線Ｌ４は、凹部７２０のｙ方向両端（図示された例においては、一対の第２面７２２）からｘ方向に沿って第２面１２２Ｄに延びる。ｚ方向視において第２面１２２Ｄ、凹部７２０および一対の第４仮想線Ｌ４によって囲まれた領域を第４領域Ｓ４とする。第４領域Ｓ４は、第３領域Ｓ３の一部として第３領域Ｓ３に含まれる。
複数のリード１のうちリード１Ｇの第４部１０４Ｇの一部が、ｚ方向視において第３領域Ｓ３内に配置されている。言い換えると、ｚ方向視において、複数のリード１のうちリード１Ｇを除くものは、第３領域Ｓ３を避けた領域に配置されている。リード１Ｄの第２面１２２Ｄは、第３領域Ｓ３に隣接している。
複数のリード１は、ｚ方向視において第４領域Ｓ４を避けた領域に配置されている。言い換えると、ｚ方向視において、第４領域Ｓ４には、複数のリード１のいずれもが配置されていない。リード１Ｄの第２面１２２Ｄは、第４領域Ｓ４に隣接している。
支持部材６の支持部材第２面６４は、ｚ方向視において（ｘ方向において）第２面１２２Ｄと樹脂第２面７４との間に位置している。支持部材第２面６４は、ｚ方向視において第３領域Ｓ３と交差している。また、支持部材第２面６４は、ｚ方向視において（ｘ方向において）第２面１２２Ｄと凹部７２０（第１面７２１）との間に位置している。支持部材第２面６４は、ｚ方向視において第４領域Ｓ４と交差している。
〔第１実施形態 実装構造Ｂ１〕
図２０および図２１は、本開示の第１実施形態に係る実装構造Ｂ１を示している。実装構造Ｂ１は、半導体装置Ａ１の実装構造の一形態であり、実装対象部材８１に実装されている。実装構造Ｂ１は、半導体装置Ａ１、実装対象部材８１、介在部材８２および固定部材８３を備える。
実装対象部材８１は、半導体装置Ａ１が実装される対象部材である。実装対象部材８１の材質や形状は特に限定されない。図示された例においては、実装対象部材８１は、ｚ方向一方側を向く平坦な主面８１１を有する形状である。実装対象部材８１の材質は、たとえばＡｌ等の熱伝導に優れた金属である。
介在部材８２は、半導体装置Ａ１と実装対象部材８１との間に設けられる。図示された例においては、介在部材８２は、実装対象部材８１の主面実装対象部材８１1と半導体装置Ａ１の支持部材裏面６２および樹脂裏面７２とに挟まれている。介在部材８２は、主面８１１と支持部材裏面６２との隙間を埋める。介在部材８２は、絶縁性材料からなることが好ましく、たとえば熱伝導性に優れた絶縁樹脂からなるシート材料が選択される。介在部材８２は、ｚ方向視において半導体装置Ａ１（封止樹脂７）と略一致する大きさおよび形状である。
固定部材８３は、介在部材８２を挟んで半導体装置Ａ１を実装対象部材８１に固定する。固定部材８３の具体的構造は特に限定されず、図示された例においては、ボルトが採用されている。より具体的には、固定部材８３は、実装対象部材８１に設けられた雌ねじに螺合することにより介在部材８２を挟んで半導体装置Ａ１を実装対象部材８１に締結する。ｚ方向視において固定部材８３の一部は、凹部７１０および凹部７２０に収容される。固定部材８３の締結力は、封止樹脂７の樹脂主面７１に付与される。
次に、半導体装置Ａ１および実装構造Ｂ１の作用について説明する。
本実施形態によれば、第１面１２１Ａに複数の凸領域１３１Ａと複数の凹領域１３２Ａとが設けられている。第１面１２１Ａは、たとえば第３面１２３Ａと比べて粗いので、第１面１２１Ａと封止樹脂７との接合強度を高めることが可能である。このため、半導体装置Ａ１によれば、封止樹脂７の亀裂を抑制することが可能であり、封止樹脂７の信頼性を向上することができる。
図８に示すように、第１面１２１Ａは、封止樹脂７の樹脂第１面７３に最も近い面である。樹脂第１面７３と第１面１２１Ａとの間の第１領域Ｓ１には、複数のリード１のいずれもが配置されていない。このため、第１面１２１Ａに亀裂が生じると、この亀裂は、樹脂第１面７３に到達し外部に露出するおそれがある。本実施形態によれば、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａが設けられていることにより、樹脂第１面７３に到達するような亀裂を抑制することができる。
図８に示すように、封止樹脂７には、凹部７１０が設けられている。凹部７１０に隣接する第２領域Ｓ２は、第１面１２１Ａから外部へのｘ方向寸法が縮小された部位である。このような第２領域Ｓ２に、複数の凸領域１３１Ａと複数の凹領域１３２Ａとが隣接している。これにより、第２領域Ｓ２に亀裂が生じることを抑制することができる。
図２０および図２１に示すように、実装構造Ｂ１においては、封止樹脂７の凹部７１０を利用して固定部材８３が実装対象部材８１に締結される。この締結力は、封止樹脂７の第２領域Ｓ２に付与される。これにより生じる応力は、第１面１２１Ａのうち第１領域Ｓ１および第２領域Ｓ２に隣接する部分を起点として、封止樹脂７に亀裂を生じさせ得る。本実施形態によれば、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａにより、固定部材８３の締結力に伴う封止樹脂７の亀裂の発生を抑制することができる。
実装構造Ｂ１においては、支持部材６と実装対象部材８１との間に介在部材８２が介在している。介在部材８２がより硬質なシート状部材であるほど、固定部材８３の締結によって第１領域Ｓ１および第２領域Ｓ２の封止樹脂７に亀裂が生じやすくなる。本実施形態によれば、このような亀裂の発生を抑制することができる。
図９に示す、凸領域１３１Ａの曲率半径Ｒ１と凹領域１３２Ａの曲率半径Ｒ２とが、互いに異なる大きさであれば、複数の凸領域１３１Ａと複数の凹領域１３２Ａとに連続して亀裂が進展することを抑制することができる。曲率半径Ｒ１が曲率半径Ｒ２よりも小さいことは、亀裂の進展抑制に有利である。
図１１〜図１３に示すように第１面１２１Ａは、第１領域１２１１Ａと第２領域１２１２Ａとを有する。第１領域１２１１Ａは、第２領域１２１２Ａよりも粗いので、亀裂発生の抑制に資する。また、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａに起因する表面粗さ（第１領域１２１１Ａの表面粗さより大きい）も加わって、より確実に亀裂発生を抑制することができる。
最大寸法Ｚｍ１が最小寸法Ｚｍ２よりも大きい構成により、第１領域１２１１Ａと第２領域１２１２Ａとの境界は、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａの配置に呼応した略波線状となる。これは、第１面１２１Ａに沿って亀裂が進展することを抑制するのに好ましい。
裏面１１２Ａの第２部１１２２Ａは、ｚ方向一方側（主面１１１Ａ側）に湾曲した曲面である。このような複数の第２部１１２２Ａが、ｙ方向に並んで配置されていることにより、亀裂の発生を抑制することができる。
第１凸部１４１Ａは、主面１１１Ａに対してｚ方向に突出している。これにより、第１部１０１Ａと封止樹脂７との接合強度をより高めることが可能であり、封止樹脂７の亀裂発生の抑制に好ましい。
第３面１２３Ａには、複数の凸領域１３１Ａおよび複数の凹領域１３２Ａが設けられておらず、第１面１２１Ａに対して表面が滑らかである。第３面１２３Ａは、リード２Ａと対向する面である。リード１Ａとリード１Ｂとは、互いに印加される電圧の差が大きく、電位差が大きくなりやすい。このような部位である第３面１２３Ａが滑らかであることは、リード１Ａとリード２Ａとをより確実に絶縁するのに好ましい。
図３、図８および図９に示すように、第１部１０１Ａの主面１１１Ａには、複数の凹部１１１１Ａが形成されている。これにより、主面１１１Ａと封止樹脂７との接合強度を高めることができる。
図９および図１９に示すように、複数の凹部１１１１Ａの配置密度は、複数の凹部２１１１Ａの配置密度よりも大きい。リード１Ａに搭載された第１半導体素子３は、リード２Ａに搭載された第２半導体素子４よりも発熱が顕著である。発熱による封止樹脂７の剥離が生じやすいと推定されるリード１Ａの複数の凹部１１１１Ａの配置密度を高めることにより、封止樹脂７の剥離を抑制することができる。
図３および図８に示すように、第１半導体素子３および第３半導体素子５は、溝部１１１２Ａおよび溝部１１１３Ａによって囲まれている。これにより、第１半導体素子３および第３半導体素子５を接合する接合層３９および接合層５９が、製造工程において周辺部分に広がってしまうことを抑制することができる。
図３には、半導体装置Ａ１に対する固定部材８３の配置例を想像線で示している。図示された例は、固定部材８３がボルトおよびワッシャを含む場合に、ワッシャが占める範囲を示している。ワッシャを含む固定部材８３の大きさは特に限定されず、同図は、封止樹脂７のｘ方向寸法が３７ｍｍ、ｙ方向寸法が２３ｍｍであるのに対し、ワッシャの直径が８ｍｍである場合を示している。本例においては、固定部材８３は、支持部材６の支持部材第１面６３および支持部材第２面６４とｚ方向視において交差している。また、図示された例においては、固定部材８３は、リード２Ａの第１面１２１Ａおよびリード１Ｄの第２面１２２Ｄとｚ方向視において交差している。このような例においては、固定部材８３の締結力が、第１面１２１Ａに作用しやすく、複数の凸領域１３１Ａおよび凹領域１３２Ａによる封止樹脂７の剥離防止効果が有効に作用する。一方、第２面１２２Ｄについては、リード１Ｇの第４部１０４Ｇの一部が第３領域Ｓ３に存在する。このような構造によって、第２面１２２Ｄに締結力が作用することを抑制したり、第２面１２２Ｄを起点とした封止樹脂７の亀裂の発生を抑制する効果が期待できる。
図２２〜図２６は、本開示の変形例他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
〔第１実施形態第１変形例 半導体装置Ａ１１〕
図２２は、半導体装置Ａ１の第１変形例を示している。図示された半導体装置Ａ１１は、リード１Ｄの第１部１０１Ｄに複数の凸領域１３１Ｄおよび複数の凹領域１３２Ｄが設けられている。複数の凸領域１３１Ｄおよび複数の凹領域１３２Ｄは、上述した複数の凸領域１３１Ａおよび複数の凹領域１３２Ａと同様の構成である。
本例においては、第１部１０１Ｄの第２面１２２Ｄ、第４面１２４Ｄおよび第８面１２８Ｄに複数の凸領域１３１Ｄおよび複数の凹領域１３２Ｄが形成されている。すなわち、第３領域Ｓ３および第４領域Ｓ４に、複数の凸領域１３１Ｄおよび複数の凹領域１３２Ｄが隣接している。
本例によっても、封止樹脂７の信頼性を向上することができる。また、第２面１２２Ｄを起点として封止樹脂７に亀裂が生じることを抑制することができる。
〔第１実施形態第２変形例 半導体装置Ａ１２〕
図２３および図２４は、半導体装置Ａ１の第２変形例を示している。図示された半導体装置Ａ１２は、第１部１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄのｚ方向視形状を規定する面のうち、第３面１２３Ａ，１２３Ｂ，１２３Ｃ，１２３Ｄを除く部分に、複数の凸領域１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄおよび複数の凹領域１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄが設けられている。複数の凸領域１３１Ｂ，１３１Ｃおよび複数の凸領域１３２Ｂ，１３２Ｃは、上述した複数の凸領域１３１Ａおよび複数の凹領域１３２Ａと同様の構成である。
図２４は、隣り合うリード１の一例であるリード１Ａおよびリード１Ｂを示している。第２面１２２Ａに設けられた複数の凸領域１３１Ａおよび複数の凹領域１３２Ａと、第１面１２１Ｂに設けられた複数の凸領域１３１Ｂおよび凹領域１３２Ｂとは、互いに平行な関係に配置されている。すなわち、ｘ方向視において凸領域１３１Ａと凹領域１３２Ｂとが重なり、凹領域１３２Ａと凸領域１３１Ｂとが重なる。また、凸領域１３１Ａと凹領域１３２Ｂとの距離である寸法ｘ３と、凹領域１３２Ａと凸領域１３１Ｂとの距離である寸法ｘ４とは、同じである。なお、寸法ｘ３と寸法ｘ４とが同じであるとは、たとえば凸領域１３１Ａと凸領域１３１Ｂとのｘ方向における最短の寸法ｘ５と、凹領域１３２Ａと凹領域１３２Ｂとのｘ方向における最大の寸法ｘ６との比較において、寸法ｘ３および寸法ｘ４のいずれもが、寸法ｘ５よりも大きく、寸法ｘ６よりも小さい程度の関係をいう。
本例によっても、封止樹脂７の信頼性を向上することができる。また、第１部１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄのより広い範囲において、封止樹脂７に亀裂が生じることを抑制することができる。図２４に示すように、隣り合う面である第２面１２２Ａと第１面１２１Ｂとが、略平行であることにより、亀裂の発生を抑制しつつ、隣り合う第１部１０１Ａと第１部１０１Ｂとの一部ずつが不当に近づきすぎてしまうことを回避することができる。
〔第１実施形態第３変形例 半導体装置Ａ１３〕
図２５は、半導体装置Ａ１の第３変形例を示している。図示された半導体装置Ａ１３は、第１部１０１Ａ，１０１Ｂ，第１部１０１Ｃ，第１部１０１Ｄのｚ方向視形状を規定する面のすべてに、複数の凸領域１３１Ａ，１３１Ｂ，１３１Ｃ，１３１Ｄおよび複数の凹領域１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄが設けられている。
本例によっても、封止樹脂７の信頼性を向上することができる。また、第１部１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄのさらに広い範囲において、封止樹脂７に亀裂が生じることを抑制することができる。
〔第２実施形態 半導体装置Ａ２〕
図２６は、本開示の第２実施形態に係る半導体装置を示している。図示された半導体装置Ａ２は、第１半導体素子３の構成が上述した実施形態と異なっている。
本実施形態の第１半導体素子３は、たとえばＳｉＣからなるＭＯＳＦＥＴである。第１半導体素子３は、第１電極３１、第２電極３２および第３電極３３を有するとともに、上述した実施形態における第３半導体素子５と同等の機能を有する部位を内蔵している。このため、半導体装置Ａ２は、第３半導体素子５を備えていない。
半導体装置Ａ２においては、第３半導体素子５を備えないことに対応して、第１部１０１Ａの構成が上述した実施形態と異なっている。第１部１０１Ａには、上述した領域１１１６Ａは設けられていない。第１部１０１Ａのｙ方向寸法は、上述した実施形態の第１部１０１Ａのｙ方向寸法よりも小さい。なお、第１半導体素子３の構成に対応して、第１部１０１Ｂ，１０１Ｃ，１０１Ｄについても、第１部１０１Ａと同様の構成とすればよい。
本実施形態によっても、上述した実施形態と同様の効果が期待され、封止樹脂７の信頼性を向上することができる。また、半導体装置Ａ２全体のｙ方向寸法を縮小することが可能であり、小型化に有利である。
本開示に係る半導体装置、および半導体装置の実装構造は、上述した実施形態に限定されるものではない。半導体装置、および半導体装置の実装構造の各部の具体的な構成は、種々に設計変更自在である。
付記１．第１リードと、
第１半導体素子と、
前記第１リードおよび前記第１半導体素子の各々の少なくとも一部を覆う封止樹脂と、を備え、
前記第１リードは、前記第１半導体素子が搭載された第１リード主面、前記第１リード主面とは反対側の第１リード裏面、および前記第１リード主面と前記第１リード裏面とが離間する厚さ方向において前記第１リード主面と前記第１リード裏面との間に位置する第１リード第１面を有する第１リード第１部を含み、
前記第１半導体素子は、前記第１リード主面に搭載されており、
前記第１リード第１面は、前記封止樹脂によって覆われており、且つ前記厚さ方向視において複数の凸領域と複数の凹領域とが交互に配置されて構成されている、半導体装置。
付記２．前記第１リードの前記第１リード裏面が固定された支持部材をさらに備える、付記１に記載の半導体装置。
付記３．前記封止樹脂は、前記第１リード主面と同じ側を向く樹脂主面、前記第１リード裏面と同じ側を向く樹脂裏面および前記厚さ方向において前記樹脂主面と前記樹脂裏面との間に位置し且つ前記厚さ方向と直角である第１方向に前記第１リード第１面から離間する樹脂第１面を有する、付記２に記載の半導体装置。
付記４．前記第１リード第１面は、前記第１リードのうち前記樹脂第１面に最も近い部位である、付記３に記載の半導体装置。
付記５．前記複数のリードは、前記第１リード第１面、前記樹脂第１面、および前記第１リード第１面の両端から第１方向に沿って前記樹脂第１面に延びる一対の第１仮想線に、前記厚さ方向視において囲まれた第１領域を避けた領域に配置されている、付記４に記載の半導体装置。
付記６．前記封止樹脂は、前記厚さ方向視において前記樹脂第１面から前記第１リード第１面側に凹む樹脂第１凹部を有する、付記５に記載の半導体装置。
付記７．前記樹脂第１凹部は、前記厚さ方向視において前記第１リード第１面、前記樹脂第１面および前記一対の第１仮想線とともに前記第１領域を囲む、付記６に記載の半導体装置。
付記８．前記支持部材は、前記第１リード主面と同じ側を向き且つ前記第１リード裏面が固定された支持部材主面、前記支持部材主面とは反対側を向く支持部材裏面、および前記厚さ方向において前記支持部材主面と前記支持部材裏面との間に位置する支持部材第１面を有しており、
前記支持部材第１面は、前記厚さ方向において前記第１リード第１面と前記樹脂第１面との間に位置している、付記３ないし７のいずれかに記載の半導体装置。
付記９．前記第１リード第１面は、厚さ方向において互いに隣接する第１面第１領域と第１面第２領域とを有しており、
前記第１面第１領域は、前記第１面第２領域よりも粗い、付記３ないし８のいずれかに記載の半導体装置。
付記１０．前記第１面第１領域は、前記第１面第２領域よりも前記第１リード主面側に位置している、付記９に記載の半導体装置。
付記１１．前記第１リードは、前記第１リード主面と前記第１面第１領域との間に位置し且つ前記第１リード主面から前記厚さ方向に突出する第１凸部を有する、付記１０に記載の半導体装置。
付記１２．前記第１リード裏面は、厚さ方向視において前記第１半導体素子と重なる部位を含む裏面第１部と、厚さ方向視において隣り合う前記凹領域の底部どうしを結ぶ線分と前記第１リード第１面とに囲まれた裏面第２部とを含み、
前記裏面第２部は、前記第１方向において前記裏面第１部から離間するほど、前記厚さ方向において前記第１リード主面に近づくように傾斜している、付記１０または１１に記載の半導体装置。
付記１３．前記厚さ方向視において、前記凸領域の曲率半径は、前記凹領域の曲率半径よりも小さい、付記２ないし１２のいずれかに記載の半導体装置。
付記１４．前記複数の凸領域および前記複数の凹領域は、前記第１リード第１面の厚さ方向全域に設けられている、付記２ないし１３のいずれかに記載の半導体装置。
付記１５．前記第１半導体素子を制御するための第２半導体素子と、前記第２半導体素子が搭載された第２リードとをさらに備え、
前記第１リードに印加される電圧は、前記第２リードに印加される電圧よりも高い、付記２ないし１４のいずれかに記載の半導体装置。
付記１６．前記第２リードは、前記第２半導体素子が搭載された第２リード第１部を有し、
前記第２リード第１部は、前記第１リード第１部に対して前記厚さ方向において前記第１リード主面が向く側に位置している、付記１５に記載の半導体装置。
付記１７．前記第１リードおよび前記第２リードは、前記厚さ方向および前記第１方向のいずれとも直角である第２方向に互いに離間して配置されており、
前記第１リードは、前記封止樹脂から前記第２方向において前記第２リードとは反対側に突出する第１リード第２部を有し、
前記第２リードは、前記封止樹脂から前記第２方向において前記第１リードとは反対側に突出する第２リード第２部を有する、付記１５または１６に記載の半導体装置。
付記１８．付記１ないし１７のいずれかに記載の半導体装置と、
前記半導体装置を実装する実装対象部材と、
前記半導体装置の前記支持部材と前記実装対象部材との間に介在する介在部材と、
前記介在部材を挟んで前記半導体装置と前記実装対象部材とを固定する固定部材と、
を備える、半導体装置の実装構造。

Claims (18)

  1. 第１リードと、
    第１半導体素子と、
    前記第１リードおよび前記第１半導体素子の各々の少なくとも一部を覆う封止樹脂と、を備え、
    前記第１リードは、前記第１半導体素子が搭載された第１リード主面、前記第１リード主面とは反対側を向く第１リード裏面、および前記第１リード主面と前記第１リード裏面とが離間する厚さ方向において前記第１リード主面と前記第１リード裏面との間に位置する第１リード第１面を有する第１リード第１部を含み、
    前記第１リード第１面は、前記封止樹脂によって覆われており、且つ前記厚さ方向視において複数の凸領域と複数の凹領域とが交互に配置されて構成されている、半導体装置。
  2. 前記第１リードの前記第１リード裏面が固定された支持部材をさらに備える、請求項１に記載の半導体装置。
  3. 前記封止樹脂は、前記第１リード主面と同じ側を向く樹脂主面、前記第１リード裏面と同じ側を向く樹脂裏面、および前記厚さ方向において前記樹脂主面と前記樹脂裏面との間に位置し且つ前記厚さ方向と直角である第１方向に前記第１リード第１面から離間する樹脂第１面を有する、請求項２に記載の半導体装置。
  4. 前記第１リード第１面は、前記第１リードのうち前記樹脂第１面に最も近い部位である、請求項３に記載の半導体装置。
  5. 前記複数のリードは、前記第１リード第１面、前記樹脂第１面、および前記第１リード第１面の両端から第１方向に沿って前記樹脂第１面に延びる一対の第１仮想線に、前記厚さ方向視において囲まれた第１領域を避けた領域に配置されている、請求項４に記載の半導体装置。
  6. 前記封止樹脂は、前記厚さ方向視において前記樹脂第１面から前記第１リード第１面側に凹む樹脂第１凹部を有する、請求項５に記載の半導体装置。
  7. 前記樹脂第１凹部は、前記厚さ方向視において前記第１リード第１面、前記樹脂第１面および前記一対の第１仮想線とともに前記第１領域を囲む、請求項６に記載の半導体装置。
  8. 前記支持部材は、前記第１リード主面と同じ側を向き且つ前記第１リード裏面が固定された支持部材主面、前記支持部材主面とは反対側を向く支持部材裏面、および前記厚さ方向において前記支持部材主面と前記支持部材裏面との間に位置する支持部材第１面を有しており、
    前記支持部材第１面は、前記厚さ方向において前記第１リード第１面と前記樹脂第１面との間に位置している、請求項３ないし７のいずれかに記載の半導体装置。
  9. 前記第１リード第１面は、厚さ方向において互いに隣接する第１面第１領域と第１面第２領域とを有しており、
    前記第１面第１領域は、前記第１面第２領域よりも表面粗さが粗い、請求項３ないし８のいずれかに記載の半導体装置。
  10. 前記第１面第１領域は、前記第１面第２領域よりも前記第１リード主面側に位置している、請求項９に記載の半導体装置。
  11. 前記第１リードは、前記第１リード主面と前記第１面第１領域との間に位置し且つ前記第１リード主面から前記厚さ方向に突出する第１凸部を有する、請求項１０に記載の半導体装置。
  12. 前記第１リード裏面は、厚さ方向視において前記第１半導体素子と重なる部位を含む裏面第１部と、厚さ方向視において隣り合う前記凹領域の底部どうしを結ぶ線分と前記第１リード第１面とに囲まれた裏面第２部とを含み、
    前記裏面第２部は、前記第１方向において前記裏面第１部から離間するほど、前記厚さ方向において前記第１リード主面に近づくように傾斜している、請求項１０または１１に記載の半導体装置。
  13. 前記厚さ方向視において、前記凸領域の曲率半径は、前記凹領域の曲率半径よりも小さい、請求項２ないし１２のいずれかに記載の半導体装置。
  14. 前記複数の凸領域および前記複数の凹領域は、前記第１リード第１面の厚さ方向全域に設けられている、請求項２ないし１３のいずれかに記載の半導体装置。
  15. 前記第１半導体素子を制御するための第２半導体素子と、前記第２半導体素子が搭載された第２リードとをさらに備え、
    前記第１リードに印加される電圧は、前記第２リードに印加される電圧よりも高い、請求項２ないし１４のいずれかに記載の半導体装置。
  16. 前記第２リードは、前記第２半導体素子が搭載された第２リード第１部を有し、
    前記第２リード第１部は、前記第１リード第１部に対して前記厚さ方向において前記第１リード主面が向く側に位置している、請求項１５に記載の半導体装置。
  17. 前記第１リードおよび前記第２リードは、前記厚さ方向および前記第１方向のいずれとも直角である第２方向に互いに離間して配置されており、
    前記第１リードは、前記封止樹脂から前記第２方向において前記第２リードとは反対側に突出する第１リード第２部を有し、
    前記第２リードは、前記封止樹脂から前記第２方向において前記第１リードとは反対側に突出する第２リード第２部を有する、請求項１５または１６に記載の半導体装置。
  18. 請求項１ないし１７のいずれかに記載の半導体装置と、
    前記半導体装置を実装する実装対象部材と、
    前記半導体装置の前記支持部材と前記実装対象部材との間に介在する介在部材と、
    前記介在部材を挟んで前記半導体装置と前記実装対象部材とを固定する固定部材と、
    を備える、半導体装置の実装構造。
JP2020506470A 2018-03-12 2019-03-08 半導体装置、および半導体装置の実装構造 Active JP7257380B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018044025 2018-03-12
JP2018044025 2018-03-12
PCT/JP2019/009388 WO2019176783A1 (ja) 2018-03-12 2019-03-08 半導体装置、および半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JPWO2019176783A1 true JPWO2019176783A1 (ja) 2021-02-25
JP7257380B2 JP7257380B2 (ja) 2023-04-13

Family

ID=67908245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020506470A Active JP7257380B2 (ja) 2018-03-12 2019-03-08 半導体装置、および半導体装置の実装構造

Country Status (5)

Country Link
US (1) US11322459B2 (ja)
JP (1) JP7257380B2 (ja)
CN (1) CN111868919B (ja)
DE (1) DE112019001311T5 (ja)
WO (1) WO2019176783A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD981356S1 (en) * 2020-01-28 2023-03-21 Rohm Co., Ltd. Semiconductor module
USD971863S1 (en) * 2020-01-28 2022-12-06 Rohm Co., Ltd. Semiconductor module
USD972516S1 (en) * 2020-01-28 2022-12-13 Rohm Co., Ltd. Semiconductor module
WO2023063025A1 (ja) * 2021-10-13 2023-04-20 ローム株式会社 半導体装置
US20230363097A1 (en) * 2022-05-04 2023-11-09 Wolfspeed, Inc. Dual inline power module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988857A (ja) * 1982-11-12 1984-05-22 Toshiba Corp 半導体装置
JP2003332512A (ja) * 2002-05-14 2003-11-21 Hitachi Ltd 電子回路装置
JP2010171104A (ja) * 2009-01-21 2010-08-05 Denso Corp 半導体装置の実装構造
JP2013145825A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置用リードフレーム
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460917A (en) * 1982-06-03 1984-07-17 Motorola, Inc. Molded-in isolation bushing for semiconductor devices
JP2011243839A (ja) 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
JP7029223B2 (ja) * 2016-07-13 2022-03-03 ローム株式会社 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988857A (ja) * 1982-11-12 1984-05-22 Toshiba Corp 半導体装置
JP2003332512A (ja) * 2002-05-14 2003-11-21 Hitachi Ltd 電子回路装置
JP2010171104A (ja) * 2009-01-21 2010-08-05 Denso Corp 半導体装置の実装構造
JP2013145825A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置用リードフレーム
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN111868919A (zh) 2020-10-30
JP7257380B2 (ja) 2023-04-13
CN111868919B (zh) 2024-02-27
US11322459B2 (en) 2022-05-03
US20200388580A1 (en) 2020-12-10
WO2019176783A1 (ja) 2019-09-19
DE112019001311T5 (de) 2020-12-10

Similar Documents

Publication Publication Date Title
JPWO2019176783A1 (ja) 半導体装置、および半導体装置の実装構造
JP6546260B2 (ja) 半導体モジュール
US8018008B2 (en) Semiconductor device including a plurality of chips and method of manufacturing semiconductor device
US8304890B2 (en) Semiconductor device
JP5232367B2 (ja) 半導体装置
WO2009150995A1 (ja) 電力半導体回路装置およびその製造方法
JP6070955B2 (ja) 半導体装置
CN113871370A (zh) 半导体装置
JP2009231805A (ja) 半導体装置
EP1121009A2 (en) Power semiconductor module for use in power conversion units with downsizing requirements
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2018006697A (ja) 半導体モジュール
JP6591302B2 (ja) 半導体装置の製造方法
US6727575B2 (en) Semiconductor device
US9601573B2 (en) Semiconductor device for reducing propagation time of gate input signals
US20150295043A1 (en) Semiconductor device
JP2005243685A (ja) 半導体装置
JP4293272B2 (ja) 半導体装置
JP7001503B2 (ja) 半導体装置、および半導体装置の製造方法
WO2023063025A1 (ja) 半導体装置
JP6205031B2 (ja) 電子機器及び電子機器の製造方法
WO2022049999A1 (ja) 半導体装置
WO2022196278A1 (ja) 半導体装置
WO2023243464A1 (ja) 半導体装置、半導体モジュール、および半導体モジュールの取付構造
WO2023053874A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230403

R150 Certificate of patent or registration of utility model

Ref document number: 7257380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150