JP6070955B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6070955B2
JP6070955B2 JP2013535972A JP2013535972A JP6070955B2 JP 6070955 B2 JP6070955 B2 JP 6070955B2 JP 2013535972 A JP2013535972 A JP 2013535972A JP 2013535972 A JP2013535972 A JP 2013535972A JP 6070955 B2 JP6070955 B2 JP 6070955B2
Authority
JP
Japan
Prior art keywords
pad
die
die pad
bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013535972A
Other languages
English (en)
Other versions
JPWO2013046824A1 (ja
Inventor
啓樹 奥村
啓樹 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2013046824A1 publication Critical patent/JPWO2013046824A1/ja
Application granted granted Critical
Publication of JP6070955B2 publication Critical patent/JP6070955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48138—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

この発明は、半導体装置に関する。
ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）は、インバータ回路、コンバータ回路等の電子回路のスイッチング素子として用いられている。ＭＯＳＦＥＴには、バイポーラデバイスであるＰＮ接合ダイオード（ボディダイオード）が寄生している。ＭＯＳＦＥＴが使用されている電子回路において、ＭＯＳＦＥＴに寄生しているＰＮ接合ダイオード（ボディダイオード）に電流が流れると、デバイス特性が劣化するおそれがある。具体的には、ＰＮ接合ダイオードに電流が流れると、ＭＯＳＦＥＴに結晶欠陥部が存在している場合には、結晶欠陥部で電子と正孔とが再結合し、結晶欠陥部が拡大するおそれがある。
特に、ＳｉＣを主とする半導体材料で作成されたＳｉＣＭＯＳＦＥＴでは、ＰＮ接合ダイオードに電流が流れると、順方向劣化が生じる。より具体的には、ＳｉＣ半導体結晶には、基底面転位（ＢＰＤ：Basal Plane Dislocation）と呼ばれる結晶欠陥が存在していることが知られている。ＢＰＤにおける結晶構造は、その他の部分の結晶構造と異なり、その結晶のバンドギャップは、ＳｉＣ半導体本来のバンドギャップよりも小さい。したがって、ＢＰＤは、電子および正孔の再結合中心となりやすい。そのため、ＰＮ接合部に順方向電流が流れると、ＢＰＤが拡大して、面欠陥（スタッキングフォルト）となる。これにより、ＳｉＣＭＯＳＦＥＴのオン抵抗が増大する。
そこで、ＰＮ接合ダイオードに電流が流れるのを防止するために、動作電圧がＰＮ接合ダイオードより低いショットキーバリアダイオードを、ＰＮ接合ダイオードに並列接続する回路構成が提案されている。
特開2006-310790号公報
しかし、ショットキーバリアダイオードを並列接続した回路構成を採用した場合にも、ＰＮ接合ダイオードに電流が流れる現象が生じていた。本願の発明者は、この現象が、ショットキーバリアダイオードを通る電流経路の寄生インダクタンスに起因して発生することを発見した。つまり、ショットキーバリアダイオードに電流が流れ始めると、ショットキーバリアダイオードを通る電流経路の寄生インダクタンスにより逆起電力が発生する。この逆起電力が、ショットキーバリアダイオードに並列接続されているＰＮ接合ダイオードの順方向立ち上がり電圧に達すると、このＰＮ接合ダイオードに電流が流れる。
この発明の目的は、バイポーラデバイスに電流が流れるのを抑制できる半導体装置を提供することである。
この発明の第１の半導体装置は、ダイパッドと、前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、前記ダイパッドは平面視で四角形状をなし、前記導電部材は平面視で前記ダイパッドにおける所定の第１の辺の一端寄りの部分に対向配置されており、平面視において、前記ダイパッドの４辺のうち、前記第１の辺における前記導電部材が配置されている側の一端から前記第１の辺に対し垂直方向に延びた辺を第２の辺とすると、前記ユニポーラデバイスは、前記バイポーラデバイスに対して前記ダイパッドの前記第２の辺に近くかつ前記第１の辺に近い位置に配置されており、平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上である。
ボンディングワイヤにおける第２の電極パッドとの接合部分と第１のワイヤ部分との接続部およびボンディングワイヤにおける第２の電極パッドとの接合部分と第２のワイヤ部分との接続部には負荷がかかりやすい。この発明では、平面視において、第１のワイヤ部分と第２のワイヤ部分のなす角度が９０度以上となっているため、余分な負荷を生じさせず、強度低下をさせない。これにより、これらの接続部の強度を向上させることができる。
なお、ユニポーラデバイスが、バイポーラデバイスに対してダイパッドの第２の辺に近くかつ第１の辺に近い位置に配置されているとは、平面視において、ユニポーラデバイスの重心が、バイポーラデバイスの重心に対してダイパッドの第２の辺に近くかつ第１の辺に近い位置に配置されていることを意味する。
この発明の一実施形態では、前記バイポーラデバイスが平面視で四角形状をなしている。また、前記バイポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢から、両者間の対向する辺が非平行となるように、前記ダイパッドに対して所要角度回転した姿勢で前記ダイパッドにダイボンディングされている。そして、平面視において、前記バイポーラデバイスの４辺のうち、前記ダイパッドの前記第１の辺に対して、前記ダイパッドの前記第２の辺に近づくにつれて前記第１の辺に近づくように傾斜している辺の長さ方向と、前記ボンディングワイヤにおける前記第１の電極パッドとの接合部分の長さ方向とが平行である。
この構成によれば、ボンディングワイヤと第１の電極パッドとの接合面積を大きくすることができるから、ボンディングワイヤと第１の電極パッドとの接合強度を向上させることができる。これにより、ワイヤボンディングの信頼性を向上化できる。
この発明の一実施形態では、前記バイポーラデバイスが平面視で長方形形状をなしている。そして、前記バイポーラデバイスの長辺が、前記ダイパッドの前記第１の辺に対して傾斜しており、前記ダイパッドの前記第１の辺と前記第２の辺との交点の側に延びている。この構成によれば、ボンディングワイヤと第１の電極パッドとの接合面積をより大きくすることが可能となる。
この発明の一実施形態では、前記ユニポーラデバイスが平面視で四角形状をなしている。また、前記ユニポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢から、両者間の対向する辺が非平行となるように、前記ダイパッドに対して所要角度回転した姿勢で前記ダイパッドにダイボンディングされている。そして、平面視において、前記ユニポーラデバイスの４辺のうち、前記ダイパッドの前記第１の辺に対して、前記ダイパッドの前記第２の辺に近づくにつれて前記第１の辺に近づくように傾斜している辺の長さ方向と、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分の長さ方向とが平行である。
この構成によれば、ボンディングワイヤと第２の電極パッドとの接合面積を大きくすることができるから、ボンディングワイヤと第２の電極パッドとの接合強度を向上させることができる。これにより、ワイヤボンディングの信頼性を向上化できる。
この発明の一実施形態では、前記ユニポーラデバイスが平面視で長方形形状をなしている。そして、前記ユニポーラデバイスの長辺が、前記ダイパッドの前記第１の辺に対して傾斜しており、前記ダイパッドの前記第１の辺と前記第２の辺との交点の側に延びている。この構成によれば、ボンディングワイヤと第２の電極パッドとの接合面積をより大きくすることが可能となる。
この発明の一実施形態では、前記バイポーラデバイスのダイボンディングされた面とは反対側の表面には、前記第１の電極パットとは異なる位置に、前記バイポーラデバイスがＭＯＳトランジスタのときにはゲート電極、前記バイポーラデバイスがＩＧＢＴのときにはゲート電極、前記バイポーラデバイスがバイポーラトランジスタのときにはベース電極に相当する第３の電極パッドが設けられている。そして、前記第３の電極パッドは、前記バイポーラデバイスの前記表面のコーナー部のうち、前記ダイパッドの前記第２の辺から遠くかつ前記第１の辺に近い側のコーナー部に配置されている。
この発明の第２の半導体装置は、ダイパッドと、前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、前記ダイパッドは平面視で四角形状をなし、前記導電部材は平面視で前記ダイパッドにおける所定の第１の辺の一端よりの部分に対向配置されており、平面視において、前記ダイパッドの４辺のうち、前記第１の辺における前記導電部材が配置されている側の一端から前記第１の辺に対し垂直方向に延びた辺を第２の辺とすると、前記バイポーラデバイスと前記ユニポーラデバイスは、前記第２の辺と平行な方向に並んで配置され、前記ユニポーラデバイスが前記バイポーラデバイスに対して前記第１の辺側にあり、平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上である。
この発明の一実施形態では、前記バイポーラデバイスが平面視で四角形状をなしている。また、前記バイポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢で前記ダイパッドにダイボンディングされている。そして、平面視において、前記バイポーラデバイスの４辺のうち、前記ダイパッドの前記第２の辺に平行な辺の長さ方向と、前記ボンディングワイヤにおける前記第１の電極パッドとの接合部分の長さ方向とが平行である。
この構成によれば、ボンディングワイヤと第１の電極パッドとの接合面積を大きくすることができるから、ボンディングワイヤと第１の電極パッドとの接合強度を向上させることができる。これにより、ワイヤボンディングの信頼性を向上化できる。
この発明の一実施形態では、前記ユニポーラデバイスが平面視で四角形状をなしている。また、前記ユニポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢で前記ダイパッドにダイボンディングされている。そして、平面視において、前記ユニポーラデバイスの４辺のうち、前記ダイパッドの前記第２の辺に平行な辺の長さ方向と、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分の長さ方向とが平行である。
この構成によれば、ボンディングワイヤと第２の電極パッドとの接合面積を大きくすることができるから、ボンディングワイヤと第２の電極パッドとの接合強度を向上させることができる。これにより、ワイヤボンディングの信頼性を向上化できる。
この発明の一実施形態では、前記バイポーラデバイスのダイボンディングされた面とは反対側の表面には、前記第１の電極パットとは異なる位置に、前記バイポーラデバイスがＭＯＳトランジスタのときにはゲート電極、前記バイポーラデバイスがＩＧＢＴのときにはゲート電極、前記バイポーラデバイスがバイポーラトランジスタのときにはベース電極に相当する第３の電極パッドが設けられている。そして、前記第３の電極パッドは、前記バイポーラデバイスの前記表面のコーナー部のうち、前記ダイパッドの前記第２の辺から遠くかつ前記第１の辺に近い位置にあるコーナー部に配置されている。
この発明の第３の半導体装置は、ダイパッドと、前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上であり、前記第１のワイヤ部分が前記第２のワイヤ部分よりも短く、平面視において、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分と前記第１のワイヤ部分とのなす角度が、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分と前記第２のワイヤ部分とのなす角度より大きい。
第１のワイヤ部分は第２のワイヤ部分より短いため、それらに引っ張り力等の外力が掛かった場合、第１のワイヤ部分は第２のワイヤ部分に比べてその外力を吸収しにくい。そこで、ボンディングワイヤにおける第２の電極パッドとの接合部分と第１のワイヤ部分とのなす角度を、ボンディングワイヤにおける第２の電極パッドとの接合部分と第２のワイヤ部分とのなす角度より大きくすることにより、ボンディングワイヤにおける第２の電極パッドとの接合部分と第１のワイヤ部分との接続部の強度を、ボンディングワイヤにおける第２の電極パッドとの接合部分と第２のワイヤ部分との接続部の強度より高くしている。
この発明の一実施形態では、前記ダイパッドの前記一表面に、前記バイポーラデバイスと前記ユニポーラデバイスとの組が、前記ダイパッドの前記第２の辺に平行な方向に間隔をおいて、複数組配置されており、各組が並列に接続されている。
この発明の第４の半導体装置は、ダイパッドと、前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上であり、前記ダイパッドの前記一表面には、前記バイポーラデバイスと前記ユニポーラデバイスとの間に、第４の電極パッドを有する他のバイポーラデバイスと、第５の電極パッドを有する他のユニポーラデバイスとが並んで配置されており、前記第１のワイヤ部分の中間部分が、前記第４の電極パッドおよび前記第５の電極パッドに接合されている。
この発明の第５の半導体装置は、ダイパッドと、前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上であり、前記ダイパッドは平面視で四角形状をなし、前記導電部材は平面視で前記ダイパッドにおける所定の第１の辺の一端寄りの部分に対向配置されており、平面視において、前記ダイパッドの４辺のうち、前記第１の辺における前記導電部材が配置されている側の一端から前記第１の辺に対し垂直方向に延びた辺を第２の辺とすると、前記ユニポーラデバイスは、前記バイポーラデバイスに対して前記ダイパッドの前記第２の辺に近い位置に配置されており、前記ボンディングワイヤが複数本設けられ、これら複数本のボンディングワイヤが平面視において間隔をおいて配置されており、前記各ボンディングワイヤにおける前記第１のワイヤ部分と前記第２のワイヤ部分のなす角度が、前記ダイパッドの前記第１の辺から遠い位置にあるボンディングワイヤほど大きい。
この構成によれば、複数本のボンディングワイヤの各中間部を第２の電極パッドにボンディングしやすくなる。
この発明の一実施形態では、前記複数のボンディングワイヤが２本のボンディングワイヤであり、前記バイポーラデバイスが平面視で長方形形状をなすとともに、前記第１の電極パッドが平面視において長方形形状をなし、前記バイポーラデバイスは、その長辺が前記ダイパッドの前記第２の辺に対して平行となる姿勢で、前記ダイパッドにダイボンディングされている。そして、前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺から遠い位置にあるボンディングワイヤにおける第１の接合部分が、前記ダイパッドの前記第２の辺に沿う方向に前記第１の電極パッドの表面を二等分した２つの領域のうち、前記第１の辺から遠い方の領域に接合されている。一方、前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺に近い位置にあるボンディングワイヤにおける第１の接合部分が、前記ダイパッドの前記第２の辺に沿う方向に前記第１の電極パッドの表面を二等分した２つの領域のうち、前記第１の辺に近い方の領域に接合されている。
この構成によれば、２本のボンディングワイヤの各一端部を第１の電極パッドにボンディングしやすくなる。
この発明の一実施形態では、前記ユニポーラデバイスが平面視で正方形形状をなすとともに、前記第２の電極パッドが平面視において正方形形状をなし、前記ユニポーラデバイスは、その４辺が前記ダイパッドの４辺に平行となる姿勢で、前記ダイパッドにダイボンディングされている。前記第２の電極パッドの４つの頂点のうち、前記ダイパッドの前記第１の辺に近くかつ前記第２の辺に近い頂点を第１頂点とし、前記ダイパッドの前記第１の辺に近くかつ前記第２の辺から遠い頂点を第２頂点とし、前記第１頂点に対向する頂点を第３頂点とし、前記第２頂点に対向する頂点を第４頂点とすると、前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺から遠い位置にあるボンディングワイヤにおける第２の接合部分が、前記第１頂点と第３頂点とを結ぶ対角線を境界として前記第２電極の表面を二等分した２つの領域のうち、前記第４頂点に近い側の領域に接合されている。そして、前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺に近い位置にあるボンディングワイヤにおける第１の接合部分が、前記対角線を境界として前記第２の電極パッドの表面を二等分した領域のうち、前記第２頂点に近い側の領域に接合されている。
この構成によれば、２本のボンディングワイヤの各中間部を第２の電極パッドにボンディングしやすくなる。
この発明の一実施形態では、平面視において、前記ユニポーラデバイスの重心が、前記バイポーラデバイスの重心に対して前記ダイパッドの前記第１の辺に近い位置に配置されている。
この発明の一実施形態では、前記バイポーラデバイスがＰＮ接合ダイオード構造を含み、前記ユニポーラデバイスがショットキーバリアダイオードを含む。
この発明の第２の半導体装置は、前記第１の半導体装置を２つ含み、一方の第１の半導体装置の前記第１の電極パッドが、他方の第１の半導体装置のダイパッドに接続金属部材によって接続されている。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の一実施形態に係る半導体装置が適用されたインバータ回路１を示す電気回路図である。 図２は、図１のモジュールの内部構造を示す図解的な平面図である。 図３は、図２のパッケージ４の拡大平面図である。 図４は、図３の部分拡大平面図である。 図５は、図２のパッケージ４の内部構造を示す図解的な側面図である。 図６は、パッケージ４の第１変形例を示す図解的な平面図である。 図７は、パッケージ４の第２変形例を示す図解的な平面図である。 図８は、パッケージ４の第２変形例の電気的構成を示す電気回路図である。 図９は、パッケージ４の第３変形例を示す図解的な平面図である。 図１０は、パッケージ４の第３変形例の電気的構成を示す電気回路図である。 図１１は、パッケージ４の第４変形例を示す図解的な平面図である。 図１２は、図２のモジュール２の変形例を示す図解的な平面図である。
以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置が適用されたインバータ回路１を示す電気回路図である。
インバータ回路１は、第１のモジュール２と、第２のモジュール３とを含む。第１のモジュール２は、第１電源端子５１と、第２電源端子５３と、２つのゲート端子５４，５５と、出力端子５２とを備えている。第２のモジュール３は、第１電源端子５６と、第２電源端子５８と、２つのゲート端子５９，６０と、出力端子５７とを備えている。各モジュール２，３の第１電源端子５１，５６は、第１出力線１７を介して電源１５（直流電源）の正極端子に接続されている。各モジュール２，３の出力端子５２，５７の間には、第２出力線１８を介して誘導性の負荷１６が接続されている。各モジュール２，３の第２電源端子５３，５８は、第３出力線１９を介して電源１５の負極端子に接続されている。各モジュール２，３のゲート端子５４，５５，５９，６０には、図示しない制御ユニットが接続される。
第１のモジュール２は、ハイサイドの第１のＭＯＳＦＥＴ１１と、それに直列に接続されたローサイドの第２のＭＯＳＦＥＴ１２とを含む。ＭＯＳＦＥＴ１１，１２は、第１のＰＮ接合ダイオード（ボディダイオード）１１ａおよび第２のＰＮ接合ダイオード１２ａをそれぞれ内蔵している。これらのＰＮ接合ダイオード１１ａ，１２ａは、バイポーラデバイスである。各ＰＮ接合ダイオード１１ａ，１２ａのアノードは、対応するＭＯＳＦＥＴ１１，１２のソースに電気的に接続され、そのカソードは対応するＭＯＳＦＥＴ１１，１２のドレインに電気的に接続されている。
ＭＯＳＦＥＴ１１，１２には、ユニポーラデバイスである第１のショットキーバリアダイオード２１および第２のショットキーバリアダイオード２２がそれぞれ並列に接続されている。つまり、バイポーラデバイスであるＰＮ接合ダイオード１１ａ，１２ａに、ユニポーラデバイスであるショットキーバリアダイオード２１，２２が並列に接続されている。
第１のＭＯＳＦＥＴ１１のドレインは、第１のモジュール２の第１電源端子５１に接続されている。第１のショットキーバリアダイオード２１のカソードは、第１のＭＯＳＦＥＴ１１のドレイン（第１のＰＮ接合ダイオード１１ａのカソード）に接続されている。第１のＭＯＳＦＥＴ１１のソース（第１のＰＮ接合ダイオード１１ａのアノード）は、接続金属部材３２を介して、第１のショットキーバリアダイオード２１のアノードに接続されている。第１のショットキーバリアダイオード２１のアノードは、接続金属部材３３を介して、第１のモジュール２の出力端子５２に接続されている。つまり、第１のショットキーバリアダイオード２１のアノードは、接続金属部材３３を介して、第２出力線１８に接続されている。接続金属部材３２，３３には、インダクタンスＬ１，Ｌ２がそれぞれ寄生している。接続金属部材３２，３３は、後述するように、１本のボンディングワイヤ３１から構成されている。
第２のＭＯＳＦＥＴ１２のドレインは、第１のモジュール３の出力端子５２に接続されている。第２のショットキーバリアダイオード２２のカソードは、第２のＭＯＳＦＥＴ１２のドレイン（第２のＰＮ接合ダイオード１２ａのカソード）に接続されている。第２のＭＯＳＦＥＴ１２のソース（第２のＰＮ接合ダイオード１２ａのアノード）は、接続金属部材３５を介して、第２のショットキーバリアダイオード２２のアノードに接続されている。第２のショットキーバリアダイオード２２のアノードは、接続金属部材３６を介して、第１のモジュール２の第２電源端子５３に接続されている。つまり、第２のショットキーバリアダイオード２２のアノードは、接続金属部材３６を介して、第３出力線１９に接続されている。接続金属部材３５，３６には、インダクタンスＬ３，Ｌ４がそれぞれ寄生している。接続金属部材３５，３６は、１本のボンディングワイヤ３４から構成されている。
第２のモジュール３は、ハイサイドの第３のＭＯＳＦＥＴ１３と、それに直列に接続されたローサイドの第４のＭＯＳＦＥＴ１４とを含む。ＭＯＳＦＥＴ１３，１４は、第３および第４のＰＮ接合ダイオード（ボディダイオード）１３ａ，１４ａをそれぞれ内蔵している。これらのＰＮ接合ダイオード１３ａ，１４ａは、バイポーラデバイスである。各ＰＮ接合ダイオード１３ａ，１４ａのアノードは、対応するＭＯＳＦＥＴ１３，１４のソースに電気的に接続され、そのカソードは対応するＭＯＳＦＥＴ１３，１４のドレインに電気的に接続されている。
ＭＯＳＦＥＴ１３，１４には、第３および第４のショットキーバリアダイオード２３，２４がそれぞれ並列に接続されている。つまり、バイポーラデバイスであるＰＮ接合ダイオード１３ａ，１４ａに、ユニポーラデバイスであるショットキーバリアダイオード２３，２４が並列に接続されている。
第３のＭＯＳＦＥＴ１３のドレインは、第２のモジュール３の第１電源端子５６に接続されている。第３のショットキーバリアダイオード２３のカソードは、第３のＭＯＳＦＥＴ１３のドレイン（第３のＰＮ接合ダイオード１３ａのカソード）に接続されている。第３のＭＯＳＦＥＴ１３のソース（第３のＰＮ接合ダイオード１３ａのアノード）は、接続金属部材３８を介して、第３のショットキーバリアダイオード２３のアノードに接続されている。第３のショットキーバリアダイオード２３のアノードは、接続金属部材３９を介して、第２のモジュール３の出力端子５７に接続されている。つまり、第３のショットキーバリアダイオード２３のアノードは、接続金属部材３９を介して、第２出力線１８に接続されている。接続金属部材３８，３９には、インダクタンスＬ５，Ｌ６がそれぞれ寄生している。接続金属部材３８，３９は、１本のボンディングワイヤ３７から構成されている。
第４のＭＯＳＦＥＴ１４のドレインは、第２のモジュール３の出力端子５７に接続されている。第４のショットキーバリアダイオード２４のカソードは、第４のＭＯＳＦＥＴ１４のドレイン（第４のＰＮ接合ダイオード１４ａのカソード）に接続されている。第４のＭＯＳＦＥＴ１４のソース（第４のＰＮ接合ダイオード１４ａのアノード）は、接続金属部材４１を介して、第４のショットキーバリアダイオード２４のアノードに接続されている。第４のショットキーバリアダイオード２４のアノードは、接続金属部材４２を介して、第２のモジュール３の第２電源端子５８に接続されている。つまり、第４のショットキーバリアダイオード２４のアノードは、接続金属部材４２を介して、第３出力線１９に接続されている。接続金属部材４１，４２には、インダクタンスＬ７，Ｌ８がそれぞれ寄生している。接続金属部材４１，４２は、１本のボンディングワイヤ４０から構成されている。
第１〜第４のＭＯＳＦＥＴ１１〜１４は、たとえば、化合物半導体の一例であるＳｉＣ（炭化シリコン）を半導体材料として用いたＳｉＣデバイスである。各ショットキーバリアダイオード２１〜２４の順方向立ち上がり電圧Ｖｆ１は、各ＰＮ接合ダイオード１１ａ〜１４ａの順方向立ち上がり電圧Ｖｆ２より低い。各ＰＮ接合ダイオード１１ａ〜１４ａの順方向立ち上がり電圧Ｖｆ２は、たとえば２．０Ｖである。一方、各ショットキーバリアダイオード２１〜２４の順方向立ち上がり電圧Ｖｆ１は、たとえば、１．０Ｖである。
このようなインバータ回路１では、たとえば、第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされる。この後、これらのＭＯＳＦＥＴ１１,１２がオフされることにより、全てのＭＯＳＦＥＴ１１〜１４がオフ状態とされる。所定のデットタイム期間が経過すると、今度は、第２のＭＯＳＦＥＴ１２と第３のＭＯＳＦＥＴ１３とがオンされる。この後、これらのＭＯＳＦＥＴ１２,１３がオフされることにより、全てのＭＯＳＦＥＴ１１〜１４がオフ状態とされる。所定のデットタイム期間が経過すると、再び第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされる。このような動作が繰り返されることにより、負荷１６が交流駆動される。
第１のＭＯＳＦＥＴ１１と第４のＭＯＳＦＥＴ１４とがオンされた場合には、電源１５の正極から、第１出力線１７、第１のＭＯＳＦＥＴ１１、接続金属部材３２、接続金属部材３３、第２出力線１８、負荷１６、第２出力線１８、第４のＭＯＳＦＥＴ１４、接続金属部材４１および接続金属部材４２を経て第３出力線１９へと電流が流れる。この場合、負荷１６には、矢印Ａに示す方向に電流が流れる。
この状態から、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性の負荷１６が有するインダクタンスは、負荷１６に流れている電流（矢印Ａに示す方向に流れている電流）を維持しようする。このため、接続金属部材３６、第２のショットキーバリアダイオード２２、負荷１６、接続金属部材３９および第３のショットキーバリアダイオード２３に、接続金属部材３６から第３のショットキーバリアダイオード２３に向かう方向に電流が流れる。これにより、接続金属部材３６および接続金属部材３９に電流が流れる。
接続金属部材３６に電流が流れると、それに寄生しているインダクタンスＬ４によって逆起電力が発生する。しかし、第２のＰＮ接合ダイオード１２ａのアノードは接続金属部材３５によって第２のショットキーバリアダイオード２２のアノードに接続されているので、第２のＰＮ接合ダイオード１２ａには、第２のショットキーバリアダイオード２２の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第２のＰＮ接合ダイオード１２ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第２のＰＮ接合ダイオード１２ａに電流が流れない。
同様に、接続金属部材３９に電流が流れると、それに寄生しているインダクタンスＬ６によって起電力が発生する。しかし、第３のＰＮ接合ダイオード１３ａのアノードは接続金属部材３８によって第３のショットキーバリアダイオード２３のアノードに接続されているので、第３のＰＮ接合ダイオード１３ａには、第３のショットキーバリアダイオード２３の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第３のＰＮ接合ダイオード１３ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第３のＰＮ接合ダイオード１３ａに電流が流れない。
第２のＭＯＳＦＥＴ１２と第３のＭＯＳＦＥＴ１３とがオンされた場合には、電源１５の正極から、第１出力線１７、第３のＭＯＳＦＥＴ１３、接続金属部材３８、接続金属部材３９、第２出力線１８、負荷１６、第２出力線１８、第２のＭＯＳＦＥＴ１２、接続金属部材３５および接続金属部材３６を経て第３出力線１９へと電流が流れる。この場合、負荷１６には、矢印Ｂに示す方向に電流が流れる。
この状態で、全てのＭＯＳＦＥＴ１１〜１４がオフ状態にされると、誘導性の負荷１６が有するインダクタンスは、負荷１６に流れている電流（矢印Ｂに示す方向に流れている電流）を維持しようする。このため、接続金属部材４２、第４のショットキーバリアダイオード２４、負荷１６、接続金属部材３３および第１のショットキーバリアダイオード２１に、接続金属部材４２から第１のショットキーバリアダイオード２１に向かう方向に、電流が流れる。これにより、接続金属部材４２および接続金属部材３３に電流が流れる。
接続金属部材４２に電流が流れると、それに寄生しているインダクタンスＬ８によって起電力が発生する。しかし、第４のＰＮ接合ダイオード１４ａのアノードは接続金属部材４１によって第４のショットキーバリアダイオード２４のアノードに接続されているので、第４のＰＮ接合ダイオード１４ａには、第４のショットキーバリアダイオード２４の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第４のＰＮ接合ダイオード１４ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第４のＰＮ接合ダイオード１４ａに電流が流れない。
同様に、接続金属部材３３に電流が流れると、それに寄生しているインダクタンスＬ２によって起電力が発生する。しかし、第１のＰＮ接合ダイオード１１ａのアノードは接続金属部材３２によって第１のショットキーバリアダイオード２１のアノードに接続されているので、第１のＰＮ接合ダイオード１１ａには、第１のショットキーバリアダイオード２１の順方向立ち上がり電圧Ｖｆ１に相当する電圧しか印加されない。つまり、第１のＰＮ接合ダイオード１１ａには、その順方向立ち上がり電圧Ｖｆ２以上の電圧は印加されない。このため、第１のＰＮ接合ダイオード１１ａに電流が流れない。
このように、デットタイム期間に、ＭＯＳＦＥＴ１１〜１４に内蔵されているＰＮ接合ダイオード１１ａ〜１４ａに電流が流れるのを抑制することができる。これにより、ＭＯＳＦＥＴ１１〜１４の順方向劣化を抑制することができる。
図１のモジュール２，３の内部構造について説明する。
図２は、図１のモジュール２の内部構造を示す図解的な平面図である。図３は、図２のパッケージ４の拡大平面図である。図４は、図３の部分拡大平面図である。図５は、図２のパッケージ４の内部構造を示す図解的な側面図である。
モジュール２は、絶縁性基板８と、絶縁性基板８上に固定された２つのパッケージ４，５と、絶縁性基板８の一方表面に固定され、２つのパッケージ４，５を収容するケース（図示略）とを含む。絶縁性基板８は、平面視において図２の紙面の左右方向に長い長方形に形成されている。各パッケージ４，５は、平面視において図２の紙面の左右方向に長い長方形に形成されている。２つのパッケージ４，５は、絶縁性基板８の長手方向に沿って並べて配置されている。
図２〜図５を参照して、一方のパッケージ４の構成について説明する。以下において、「前」とは図３の紙面の下側を、「後」とは図３の紙面の上側を、「左」とは図３の紙面の左側を、「右」とは図３の紙面の右側を、それぞれいうものとする。
パッケージ４は、ダイパッド６１と、ゲート用リード６２と、ソース用リード（導電部材）６３と、第１のＭＯＳＦＥＴ１１と、第１のショットキーバリアダイオード２１と、これらを封止するモールド樹脂６５と含む。ダイパッド６１は、平面視で左右方向に長い略長方形であり、１対の長辺６１ａ，６１ｂと、一対の短辺６１ｃ，６１ｄとを有している。第１のＭＯＳＦＥＴ１１および第１のショットキーバリアダイオード２１は、平面視で長方形である。
ダイパッド６１は、その前側の長辺（第１の辺）６１ａのほぼ中央から前方に突出したリード部（以下、「ドレイン用リード６４」という）を有している。ドレイン用リード６４の先端部は、モールド樹脂６５から突出している。ゲート用リード６２とソース用リード６３とは、ドレイン用リード６４を挟んで、ドレイン用リード６４と平行に配置されている。平面視において、ゲート用リード６２は、ダイパッド６１の前側の長辺６１ａの左端寄りの部分に対向配置され、ソース用リード６３は、ダイパッド６１の前側の長辺６１ａの右端寄りの部分に対向配置されている。ゲート用リード６２とソース用リード６３の各一端部は、モールド樹脂６５から突出している。ダイパッド６１、ゲート用リード６２およびソース用リード６３は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド６１の表面には、第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１が、平面視において、第１のＭＯＳＦＥＴ１１に対して第１のショットキーバリアダイオード２１が右斜め前方に位置するように配置されている。つまり、第１のショットキーバリアダイオード２１は、第１のＭＯＳＦＥＴ１１に対して、ダイパッド６１の右側の短辺（第２の辺）６１ｄに近くかつダイパッド６１の前側の長辺６１ａに近い位置に配置されている。
また、第１のＭＯＳＦＥＴ１１は、平面視において、その４辺がそれぞれダイパッド６１の４辺６１ａ〜６１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド６１に対して第１の所要角度回転した姿勢で配置されている。平面視において、第１のＭＯＳＦＥＴ１１の長辺は、ダイパッド６１の右側の短辺６１ｄに近づくにつれてダイパット６１の前側の長辺６１ａに近づくように、ダイパッド６１の長辺６１ａ，６１ｂに対して傾斜している。また、第１のＭＯＳＦＥＴ１１の長辺は、ダイパッド６１の右側の短辺６１ｄと前側の長辺６１ａとの交点の側に延びている。
同様に、第１のショットキーバリアダイオード２１は、平面視において、その４辺がそれぞれダイパッド６１の４辺６１ａ〜６１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド６１に対して第２の所要角度回転した姿勢で配置されている。平面視において、第１のショットキーバリアダイオード２１の長辺は、ダイパッド６１の右側の短辺６１ｄに近づくにつれて、ダイパッド６１の前側の長辺６１ａに近づくように、ダイパッド６１の長辺６１ａ，６１ｂに対して傾斜している。また、第１のショットキーバリアダイオード２１の長辺は、ダイパッド６１の右側の短辺６１ｄと前側の長辺６１ａとの交点の側に延びている。ダイパッド６１の長辺６１ａ，６１ｂに対する第１のショットキーバリアダイオード２１の長辺の傾斜角度は、ダイパッド６１の長辺６１ａ，６１ｂに対する第１のＭＯＳＦＥＴ１１の長辺の傾斜角度より大きい。
第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１とは、ダイパッド６１の一表面にダイボンディングされている。第１のＭＯＳＦＥＴ１１は、ダイパッド６１に対向する表面にドレイン電極（ドレインパッド）１１Ｄを有しており、このドレイン電極１１Ｄがダイパッド６１に導電性ろう材で接合されている。第１のＭＯＳＦＥＴ１１は、ダイパッド６１へのダイボンディング面とは反対側の表面にソース電極（ソースパッド）１１Ｓおよびゲート電極（ゲートパッド）１１Ｇを有している。
ソース電極１１Ｓは、平面視略長方形であり、第１のＭＯＳＦＥＴ１１の表面のほぼ全域を覆うように形成されている。平面視において、ソース電極１１Ｓの長辺の長さは、例えば１．７ｍｍ程度であり、ソース電極１１Ｓの短辺の長さは、例えば１．５ｍｍ程度である。このソース電極１１Ｓの左側前方のコーナー部付近に、平面視略正方形の除去領域が形成されている。除去領域は、ソース電極１１Ｓが形成されていない領域である。この除去領域に、ゲート電極１１Ｇが配置されている。
つまり、ゲート電極１１Ｇは、第１のＭＯＳＦＥＴ１１の表面の４つのコーナー部のうち、ダイパッド６１の右側の短辺６１ｄから最も遠い位置にあるコーナー部に配置されている。また、ゲート電極１１Ｇは、ダイパッド６１の右側の短辺６１ｄから遠く、ダイパッド６１の前側の長辺６１ａに近い側のコーナー部に配置されている。ゲート電極１１Ｇは、平面視略正方形であり、その一辺の長さは、例えば６００μｍ程度である。
第１のショットキーバリアダイオード２１は、ダイパッド６１に対向する表面にカソード電極（カソードパッド）２１Ｋを有しており、このカソード電極２１Ｋがダイパッド６１に導電性ろう材で接合されている。第１のショットキーバリアダイオード２１は、ダイパッド６１へのダイボンディング面とは反対側の表面にアノード電極（アノードパッド）２１Ａを有している。アノード電極２１Ａは、平面視略長方形であり、第１のショットキーバリアダイオード２１の表面のほぼ全域を覆うように形成されている。平面視において、アノード電極２１Ａの長辺の長さは１．５ｍｍ程度であり、アノード電極２１Ａの短辺の長さは１．４ｍｍ程度である。
第１のＭＯＳＦＥＴ１１のゲート電極１１Ｇは、ボンディングワイヤ４３によって、ゲート用リード６２に電気的に接続されている。この接続は、例えば、直径が２５μｍ〜７５μｍ程度のＡｕ線を用いたボールボンディングまたは直径が５０μｍ〜１５０μｍ程度のＡｌ線を用いたウェッジボンディングによって行われる。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓと、第１のショットキーバリアダイオード２１のアノード電極２１Ａと、ソース用リード６３とは、一端部が第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに接合され、他端部がソース用リード６３に接合され、中間部が第１のショットキーバリアダイオード２１のアノード電極２１Ａに接合されたボンディングワイヤ３１によって電気的に接合されている。これらの接続は、ウエッジボンディングによって行われている。
より具体的には、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓおよびソース用リード６３のうちの一方を起点とし、それらの他方を終点とし、第１のショットキーバリアダイオード２１のアノード電極２１Ａを中継点とするステッチボンディングによって、それらの接続が行われている。
ボンディングワイヤ３１における第１のＭＯＳＦＥＴ１１のソース電極１１Ｓとの接合部分を第１の接合部分３１ａといい、第１のショットキーバリアダイオード２１のアノード電極２１Ａとの接合部分を第２の接合部分３１ｃといい、ソース用リード６３との接合部分を第３の接合部分３１ｅということにする。また、ボンディングワイヤ３１における第１の接合部分３１ａと第２の接合部分３１ｃとの間部分を第１のワイヤ部分３１ｂといい、第２接合部分３１ｃと第３の接合部分３１ｅとの間部分を第２のワイヤ部分３１ｄということにする。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓと第１のショットキーバリアダイオード２１のアノード電極２１Ａとは、ボンディングワイヤ３１の全長のうち、第１の接合部分３１ａ、第１のワイヤ部分３１ｂおよび第２接合部分３１ｃからなる部分（接続金属部材）３２によって電気的に接続されている。第１のショットキーバリアダイオード２１のアノード電極２１Ａとソース用リード６３とは、ボンディングワイヤ３１の全長のうち、第２の接合部分３１ｃ、第２のワイヤ部分３１ｄおよび第３の接合部分３１ｅからなる部分（接続金属部材）３３によって電気的に接続されている。
ボンディングワイヤ３１は、例えば、直径が２５０μｍ〜４００μｍ程度のＡｌ線である。各接合部分３１ａ，３１ｃ，３１ｅは、平面視でボンディングワイヤ３１の長さ方向に細長い略矩形状であり、その長手方向の長さがボンディングワイヤ３１の直径の４倍程度（１ｍｍ〜１．６ｍｍ程度）であり、その幅方向の長さはボンディングワイヤ３１の直径の２倍程度（０．５ｍｍ〜０．８ｍｍ程度）である。したがって、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに対する接合部分３１ａの大きさおよび第１のショットキーバリアダイオード２１のアノード電極２１Ａに対する第２接合部分３１ｃの大きさは、実際には図３に示されている大きさより大きい。
ボンディングワイヤ３１における第１の接合部分３１ａは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１の長辺（ソース電極１１Ｓの長辺）に対して平行となる状態で、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに接合されている。これにより、ボンディングワイヤ３１とソース電極１１Ｓとの接合面積を大きくすることができ、ボンディングワイヤ３１とソース電極１１Ｓとの接合強度を高めることができる。
この理由について説明する。前記ステッチボンデイングによって、ボンディングワイヤ３１がソース電極１１Ｓに接合される際には、ボンディングワイヤ３１におけるソース電極１１Ｓに接合されるべき部分がウェッジツールによってソース電極１１Ｓに押し付けられるとともに加熱される。これにより、その部分が偏平変形する。この際、ボンディングワイヤ３１の偏平変形部分の一部がソース電極１１Ｓの表面からはみ出ると、ボンディングワイヤ３１とソース電極１１Ｓとの接合面積が小さくなってしまう。この実施形態では、ボンディングワイヤ３１の偏平変形部分の長手方向が第１のＭＯＳＦＥＴ１１の長辺に対して平行となる状態で、その偏平変形部分がソース電極１１Ｓに接合されているため、その偏平変形部分の一部がソース電極１１Ｓの表面からはみ出るのを防止または抑制できる。このため、ボンディングワイヤ３１とソース電極１１Ｓとの接合面積を大きくすることができる。
ボンディングワイヤ３１における第２の接合部分３１ｃは、その長手方向が第１のショットキーバリアダイオード２１の長辺（アノード電極２１Ａの長辺）に対して平行となる状態で、ショットキーバリアダイオード２１のアノード電極２１Ａに接合されている。これにより、ボンディングワイヤ３１とアノード電極２１Ａとの接合面積を大きくすることができ、ボンディングワイヤ３１とアノード電極２１Ａとの接合強度を高めることができる。
上述したように、ソース用リード６３は、ダイパッド６１の前側の長辺６１ａの右端寄りの部分に対向配置されている。また、第１のショットキーバリアダイオード２１は、第１のＭＯＳＦＥＴ１１に対して、ダイパッド６１の右側の短辺６１ｄに近くかつダイパッド６１の前側の長辺６１ａに近い位置に配置されている。
これにより、図４に示すように、平面視において、第１のワイヤ部分３１ｂと第２のワイヤ部分３１ｄとのなす角度θ１（狭い方の角度をいう。以下同様。）を大きな角度にすることができる。具体的には、角度θ１を９０度以上の角度にすることができる。また、平面視において、第１のワイヤ部分３１ｂと第２の接合部分３１ｃとのなす角度θ２および第２のワイヤ部分３１ｄと第２の接合部分３１ｃとのなす角度θ３も、それぞれ９０度以上の角度になっている。第１のワイヤ部分３１ｂと第２の接合部分３１ｃとの接続部および第２のワイヤ部分３１ｄと第２の接合部分３１ｃとの接続部には負荷がかかりやすいが、前記各角度θ１，θ２，θ３が９０度以上の角度になっているため、これらの接続部の強度を向上させることができる。
また、この実施形態では、第１のワイヤ部分３１ｂは第２のワイヤ部分３１ｄより短く、角度θ２は角度θ３より大きい。第１のワイヤ部分３１ｂは第２のワイヤ部分３１ｄより短いため、それらに引っ張り力等の外力が掛かった場合、第１のワイヤ部分３１ｂは第２のワイヤ部分３１ｄに比べてその外力を吸収しにくい。そこで、角度θ２を角度θ３より大きくすることにより、第１のワイヤ部分３１ｂと第２の接合部分３１ｃとの接続部の強度を、第２のワイヤ部分３１ｄと第２の接合部分３１ｃとの接続部の強度より高くしている。
図２を参照して、もう一方のパッケージ５は、リード部（ドレイン用リード６９）を有するダイパッド６６と、ゲート用リード６７と、ソース用リード６８と、第２のＭＯＳＦＥＴ１２と、第２のショットキーバリアダイオード２２と、これらを封止するモールド樹脂７０とを含む。パッケージ５の内部構造はパーケージ４の内部構造と同様なので、その詳細な説明を省略する。
なお、パッケージ５に関して、符号４５は、第２のＭＯＳＦＥＴ１２のゲート電極１２Ｇを、ゲート用リード６７に電気的に接続するためのボンディングワイヤであり、パッケージ４のボンディングワイヤ４３に対応する。また、符号３４は、第２のＭＯＳＦＥＴ１２のソース電極１２Ｓと、第２のショットキーバリアダイオード２２のアノード電極２２Ａと、ソース用リード６８とを電気的に接続するためのボンディングワイヤであり、パッケージ４のボンディングワイヤ３１に対応する。
パッケージ４のソース用リード６３とパッケージ５のドレイン用リード６９とは、平面視においてＵ形の帯状金属パターン７１によって電気的に接続されている。この金属パターン７１は、たとえば、銅またはアルミニウムの薄膜配線からなり、絶縁性基板８の表面に形成されている。
パッケージ４のゲート用リード６２は、ゲート端子５４に接続されている。ゲート端子５４は、モジュール２のケースの外側に引き出されている。パッケージ４のドレイン用リード６４は、第１電源端子５１に接続されている。第１電源端子５１は、モジュール２のケースの外側に引き出されている。第１電源端子５１には、電源１５が接続される。金属パターン７１は、出力端子５２に接続されている。出力端子５２は、モジュール２のケースの外側に引き出されている。
パッケージ５のゲート用リード６７は、ゲート端子５５に接続されている。ゲート端子５５は、モジュール２のケースの外側に引き出されている。パッケージ５のソース用リード６８は、第２電源端子５３に接続されている。第２電源端子５３は、モジュール２のケースの外側に引き出されている。第２電源端子５３は、接地（電源１５の負極に接続）されている。
第２のモジュール３の内部構造も、第１のモジュール２の内部構造と同様であるので、その説明を省略する。
図６は、パッケージ４の第１変形例を示す図解的な平面図である。この図６において、前述の図３の各部に対応する部分には、図３と同じ符号を付して示す。以下において、「前」とは図６の紙面の下側を、「後」とは図６の紙面の上側を、「左」とは図６の紙面の左側を、「右」とは図６の紙面の右側を、それぞれいうものとする。
第１変形例のパッケージ４Ａでは、第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１との配置が、図３のパッケージ４と異なっている。
第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１とは、平面視において、ダイパッド６１の幅中央部において、前後方向に並んで配置されている。第１のショットキーバリアダイオード２１は、第１のＭＯＳＦＥＴ１１の前側に配置されている。
第１のＭＯＳＦＥＴ１１は、平面視で長方形であり、その長辺がダイパッド６１の右側の短辺６１ｄと平行となるように配置されている。同様に、第１のショットキーバリアダイオード２１は、平面視で長方形であり、その長辺がダイパッド６１の右側の短辺６１ｄと平行となるように配置されている。
第１のＭＯＳＦＥＴ１１のゲート電極（ゲートパッド）１１Ｇは、第１のＭＯＳＦＥＴ１１の表面の左側前方のコーナー部に配置されている。つまり、ゲート電極１１Ｇは、第１のＭＯＳＦＥＴ１１の表面の４つのコーナー部のうち、ダイパッド６１の右側の短辺６１ｄから遠くかつ前側の長辺６１ａに近い位置にあるコーナー部に配置されている。第１のＭＯＳＦＥＴ１１のゲート電極１１Ｇは、ボンディングワイヤ４３によってゲート用リード６２に電気的に接続されている。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓと、第１のショットキーバリアダイオード２１のアノード電極２１Ａと、ソース用リード６３とは、一端部が第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに接合され、他端部がソース用リード６３に接合され、中間部が第１のショットキーバリアダイオード２１のアノード電極２１Ａに接合されたボンディングワイヤ３１によって電気的に接合されている。これらの接続は、ステッチボンディングによって行われている。
ボンディングワイヤ３１における第１のＭＯＳＦＥＴ１１のソース電極１１Ｓとの接合部分を第１の接合部分３１ａといい、第１のショットキーバリアダイオード２１のアノード電極２１Ａとの接合部分を第２の接合部分３１ｃといい、ソース用リード６３との接合部分を第３の接合部分３１ｅということにする。また、ボンディングワイヤ３１における第１の接合部分３１ａと第２の接合部分３１ｃとの間部分を第１のワイヤ部分３１ｂといい、第２接合部分３１ｃと第３の接合部分３１ｅとの間部分を第２のワイヤ部分３１ｄということにする。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓと第１のショットキーバリアダイオード２１のアノード電極２１Ａとは、ボンディングワイヤ３１の全長のうち、第１の接合部分３１ａ、第１のワイヤ部分３１ｂおよび第２接合部分３１ｃからなる部分（接続金属部材）３２によって電気的に接続されている。第１のショットキーバリアダイオード２１のアノード電極２１Ａとソース用リード６３とは、ボンディングワイヤ３１の全長のうち、第２の接合部分３１ｃ、第２のワイヤ部分３１ｄおよび第３の接合部分３１ｅからなる部分（接続金属部材）３３によって電気的に接続されている。
ボンディングワイヤ３１における第１の接合部分３１ａは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１の長辺（ソース電極１１Ｓの長辺）と平行となる状態で、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに接合されている。これにより、ボンディングワイヤ３１におけるソース電極１１Ｓとの接合面積を大きくすることができ、ボンディングワイヤ３１とソース電極１１Ｓとの接合強度を高めることができる。
また、ボンディングワイヤ３１における第２の接合部分３１ｃは、その長手方向が第１のショットキーバリアダイオード２１の長辺（アノード電極２１Ａの長辺）と平行となる状態で、ショットキーバリアダイオード２１のアノード電極２１Ａに接合されている。これにより、ボンディングワイヤ３１におけるアノード電極２１Ａとの接合面積を大きくすることができ、ボンディングワイヤ３１とアノード電極２１Ａとの接合強度を高めることができる。
平面視において、第１のワイヤ部分３１ｂと第２のワイヤ部分３１ｄとのなす角度は、９０度以上の角度となっている。また、平面視において、第１のワイヤ部分３１ｂと第２の接合部分３１ｃとのなす角度は、９０度以上の角度（この例では、１８０度）となっている。また、平面視において、第２のワイヤ部分３１ｄと第２の接合部分３１ｃとのなす角度は、９０度以上の角度になっている。第１のワイヤ部分３１ｂと第２の接合部分３１ｃとの接続部および第２のワイヤ部分３１ｄと第２の接合部分３１ｃとの接続部には負荷がかかりやすいが、前記各角度が９０度以上の角度になっているため、これらの接続部の強度を向上させることができる。
また、第１のワイヤ部分３１ｂが第２のワイヤ部分３１ｄより短く、平面視において、第１のワイヤ部分３１ｂと第２の接合部分３１ｃとのなす角度は、第２のワイヤ部分３１ｄと第２の接合部分３１ｃとのなす角度より大きい。これにより、長さが短い方の第１のワイヤ部分３１ｂと第２の接合部分３１ｃとの接続部の強度を、長さが長い方の第２のワイヤ部分３１ｄと第２の接合部分３１ｃとの接続部の強度より高くしている。
図７は、パッケージ４の第２変形例を示す図解的な平面図である。また、図８は、パッケージ４の第２変形例の電気的構成を示す電気回路図である。
第２変形例のパッケージ４Ｂは、図３に示すパッケージ４における第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１とを２組備えている。そして、これらの各組どうしが並列に接続されている。
図８を参照して、第２変形例のパッケージ４Ｂの電気的構成について説明する。
パッケージ４Ｂは、ドレイン用リード端子（ドレイン用リード）６４と、ソース用リード端子（ソース用リード）６３と、ゲート用リード端子（ゲート用リード）６２と、２つの第１のＭＯＳＦＥＴ１１Ａ,１１Ｂと、２つの第１のショットキーバリアダイオード２１Ａ，２１Ｂとを含んでいる。各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂは、第１のＰＮ接合ダイオード（ボディダイオード）１１Ａａ，１１Ｂａをそれぞれ内蔵している。各第１のＰＮ接合ダイオード１１Ａａ，１１Ｂａのアノードは対応する第１のＭＯＳＦＥＴ１１Ａ，１１Ｂのソースに電気的に接続され、そのカソードは対応する第１のＭＯＳＦＥＴ１１Ａ，１１Ｂのドレインに電気的に接続されている。
各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂには、第１のショットキーバリアダイオード２１Ａ，２１Ｂがそれぞれ並列に接続されている。各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂのドレインは、ドレイン用リード端子６４に接続されている。各第１のショットキーバリアダイオード２１Ａ，２１Ｂのカソードは、対応する第１のＭＯＳＦＥＴ１１Ａ，１１Ｂのドレイン（第１のＰＮ接合ダイオード１１Ａａ，１１Ｂａのカソード）に接続されている。各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂのソース（第１のＰＮ接合ダイオード１１Ａａ，１１Ｂａのアノード）は、接続金属部材３２Ａ，３２Ｂをそれぞれ介して、対応する第１のショットキーバリアダイオード２１Ａ，２１Ｂのアノードに接続されている。各第１のショットキーバリアダイオード２１Ａ，２１Ｂのアノードは、接続金属部材３３Ａ，３３Ｂをそれぞれ介して、ソース用リード端子６３に接続されている。接続金属部材３２Ａ，３２Ｂ，３３Ａ，３３Ｂには、インダクタンスＬＡ１，ＬＢ１，ＬＡ２，ＬＢ２がそれぞれ寄生している。接続金属部材３２Ａ，３３Ａは、後述するように、１本のボンディングワイヤ３１Ａから構成され、接続金属部材３２Ｂ，３３Ｂは、後述するように、１本のボンディングワイヤ３１Ｂから構成されている。
各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂのゲートは、ゲート用リード端子６２に接続されている。
図７を参照して、パッケージ４Ｂの内部構造について説明する。以下において、「前」とは図７の紙面の下側を、「後」とは図７の紙面の上側を、「左」とは図７の紙面の左側を、「右」とは図７の紙面の右側を、それぞれいうものとする。
パッケージ４Ｂは、ダイパッド６１と、ゲート用リード６２と、ソース用リード６３と、２つの第１のＭＯＳＦＥＴ１１Ａ，１１Ｂと、２つの第１のショットキーバリアダイオード２１Ａ，１２Ｂと、これらを封止するモールド樹脂６５と含む。ダイパッド６１は、平面視で略正方形であり、左右方向に延びた１対の辺６１ａ，６１ｂと、前後方向に延びた一対の辺６１ｃ，６１ｄとを有している。各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂおよび各第１のショットキーバリアダイオード２１Ａ，２１Ｂは、平面視で長方形である。
ダイパッド６１は、その前側辺６１ａのほぼ中央から前方に突出したリード部（以下、「ドレイン用リード６４」という）を有している。ドレイン用リード６４の先端部は、モールド樹脂６５から突出している。ゲート用リード６２とソース用リード６３とは、ドレイン用リード６４を挟んで、ドレイン用リード６４と平行に配置されている。平面視において、ゲート用リード６２は、ダイパッド６１の前側辺６１ａの左端寄りの部分に対向配置され、ソース用リード６３は、ダイパッド６１の前側辺６１ａの右端寄りの部分に対向配置されている。ゲート用リード６２とソース用リード６３の各一端部は、モールド樹脂６５から突出している。ダイパッド６１、ゲート用リード６２およびソース用リード６３は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド６１の表面には、第１のＭＯＳＦＥＴ１１Ａ，１１Ｂと第１のショットキーバリアダイオード２１Ａ，２１Ｂが配置されている。一方の第１のＭＯＳＦＥＴ１１Ａと対応する第１のショットキーバリアダイオード２１Ａとは、平面視において、第１のＭＯＳＦＥＴ１１Ａに対して第１のショットキーバリアダイオード２１Ａが右斜め前方に位置するように配置されている。つまり、第１のショットキーバリアダイオード２１Ａは、第１のＭＯＳＦＥＴ１１Ａに対して、ダイパッド６１の右側辺６１ｄに近くかつダイパッド６１の前側辺６１ａに近い位置に配置されている。
他方の第１のＭＯＳＦＥＴ１１Ｂおよび第１のショットキーバリアダイオード２１Ｂは、それぞれ一方の第１のＭＯＳＦＥＴ１１Ａおよび第１のショットキーバリアダイオード２１Ａの後方に配置されている。他方の第１のＭＯＳＦＥＴ１１Ｂと対応する第１のショットキーバリアダイオード２１Ｂとは、平面視において、第１のＭＯＳＦＥＴ１１Ｂに対して第１のショットキーバリアダイオード２１Ｂが右斜め前方に位置するように配置されている。つまり、第１のショットキーバリアダイオード２１Ｂは、第１のＭＯＳＦＥＴ１１Ｂに対して、ダイパッド６１の右側辺６１ｄに近くかつダイパッド６１の前側辺６１ａに近い位置に配置されている。
また、各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂは、平面視において、その４辺がそれぞれダイパッド６１の４辺６１ａ〜６１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド６１に対して第１の所要角度回転した姿勢で配置されている。平面視において、各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂの長辺は、ダイパッド６１の右側辺６１ｄに近づくにつれてダイパット６１の前側辺６１ａに近づくように、ダイパッド６１の前後側辺６１ａ，６１ｂに対して傾斜している。
同様に、各第１のショットキーバリアダイオード２１Ａ，２１Ｂは、平面視において、その４辺がそれぞれダイパッド６１の４辺６１ａ〜６１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド６１に対して第２の所要角度回転した姿勢で配置されている。平面視において、各第１のショットキーバリアダイオード２１Ａ，２１Ｂの長辺は、ダイパッド６１の右側辺６１ｄに近づくにつれて、ダイパッド６１の前側辺６１ａに近づくように、ダイパッド６１の前後側辺６１ａ，６１ｂに対して傾斜している。ダイパッド６１の長辺６１ａ，６１ｂに対する各第１のショットキーバリアダイオード２１Ａ，２１Ｂの長辺の傾斜角度は、ダイパッド６１の長辺６１ａ，６１ｂに対する各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂの長辺の傾斜角度より大きい。
各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂと各第１のショットキーバリアダイオード２１Ａ，２１Ｂとは、ダイパッド６１の一表面にダイボンディングされている。各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂは、ダイパッド６１に対向する表面にドレイン電極（ドレインパッド）を有しており、このドレイン電極がダイパッド６１に導電性ろう材で接合されている。各第１のＭＯＳＦＥＴ１１Ａ，１１Ｂは、ダイパッド６１へのダイボンディング面とは反対側の表面にソース電極（ソースパッド）１１ＡＳ，１１ＢＳおよびゲート電極（ゲートパッド）１１ＡＧ，１１ＢＧを有している。各ゲート電極１１ＡＧ，１１ＢＧは、対応する第１のＭＯＳＦＥＴ１１Ａ，１１Ｂの表面の左側前方のコーナー部に配置されている。
各第１のショットキーバリアダイオード２１Ａ，２１Ｂは、ダイパッド６１に対向する表面にカソード電極（カソードパッド）を有しており、このカソード電極がダイパッド６１に導電性ろう材で接合されている。各第１のショットキーバリアダイオード２１Ａ，２１Ｂは、ダイパッド６１へのダイボンディング面とは反対側の表面にアノード電極（アノードパッド）２１ＡＡ，２１ＢＡを有している。
一方の第１のＭＯＳＦＥＴ１１Ａのゲート電極１１ＡＧは、ボンディングワイヤ４３Ａによって、ゲート用リード６２に電気的に接続されている。
一方の第１のＭＯＳＦＥＴ１１Ａのソース電極１１ＡＳと、対応する第１のショットキーバリアダイオード２１Ａのアノード電極２１ＡＡと、ソース用リード６３とは、一端部が第１のＭＯＳＦＥＴ１１Ａのソース電極１１ＡＳに接合され、他端部がソース用リード６３に接合され、中間部が第１のショットキーバリアダイオード２１Ａのアノード電極２１ＡＡに接合されたボンディングワイヤ３１Ａによって電気的に接合されている。これらの接続は、ステッチボンディングによって行われている。
ボンディングワイヤ３１Ａにおける第１のＭＯＳＦＥＴ１１Ａのソース電極１１ＡＳとの接合部分を第１の接合部分３１Ａａといい、第１のショットキーバリアダイオード２１Ａのアノード電極２１ＡＡとの接合部分を第２の接合部分３１Ａｃといい、ソース用リード６３との接合部分を第３の接合部分３１Ａｅということにする。また、ボンディングワイヤ３１Ａにおける第１の接合部分３１Ａａと第２の接合部分３１Ａｃとの間部分を第１のワイヤ部分３１Ａｂといい、第２接合部分３１Ａｃと第３の接合部分３１Ａｅとの間部分を第２のワイヤ部分３１Ａｄということにする。
第１のＭＯＳＦＥＴ１１Ａのソース電極１１ＡＳと第１のショットキーバリアダイオード２１Ａのアノード電極２１ＡＡとは、ボンディングワイヤ３１Ａの全長のうち、第１の接合部分３１Ａａ、第１のワイヤ部分３１Ａｂおよび第２接合部分３１Ａｃからなる部分（接続金属部材）３２Ａによって電気的に接続されている。第１のショットキーバリアダイオード２１Ａのアノード電極２１ＡＡとソース用リード６３とは、ボンディングワイヤ３１Ａの全長のうち、第２の接合部分３１Ａｃ、第２のワイヤ部分３１Ａｄおよび第３の接合部分３１Ａｅからなる部分（接続金属部材）３３Ａによって電気的に接続されている。
ボンディングワイヤ３１Ａにおける第１の接合部分３１Ａａは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１Ａの長辺（ソース電極１１ＡＳの長辺）に対して平行となる状態で、第１のＭＯＳＦＥＴ１１Ａのソース電極１１ＡＳに接合されている。これにより、ボンディングワイヤ３１Ａとソース電極１１ＡＳとの接合面積を大きくすることができ、ボンディングワイヤ３１Ａとソース電極１１ＡＳとの接合強度を高めることができる。
また、ボンディングワイヤ３１Ａにおける第２の接合部分３１Ａｃは、平面視において、その長手方向が第１のショットキーバリアダイオード２１Ａの長辺（アノード電極２１ＡＡの長辺）に対して平行となる状態で、アノード電極２１ＡＡに接合されている。これにより、ボンディングワイヤ３１Ａとアノード電極２１ＡＡとの接合面積を大きくすることができ、ボンディングワイヤ３１Ａとアノード電極２１ＡＡとの接合強度を高めることができる。
平面視において、第１のワイヤ部分３１Ａｂと第２のワイヤ部分３１Ａｄとのなす角度は、９０度以上の角度となっている。また、平面視において、第１のワイヤ部分３１Ａｂと第２の接合部分３１Ａｃとのなす角度および第２のワイヤ部分３１Ａｄと第２の接合部分３１Ａｃとのなす角度も、それぞれ９０度以上の角度になっている。第１のワイヤ部分３１Ａｂと第２の接合部分３１Ａｃとの接続部および第２のワイヤ部分３１Ａｄと第２の接合部分３１Ａｃとの接続部には負荷がかかりやすいが、前記各角度が９０度以上の角度になっているため、これらの接続部の強度を向上させることができる。
他方の第１のＭＯＳＦＥＴ１１Ｂのゲート電極１１ＢＧは、ボンディングワイヤ４３Ｂによって、ゲート用リード６２に電気的に接続されている。
他方の第１のＭＯＳＦＥＴ１１Ｂのソース電極１１ＢＳと、対応する第１のショットキーバリアダイオード２１Ｂのアノード電極２１ＢＡと、ソース用リード６３とは、一端部が第１のＭＯＳＦＥＴ１１Ｂのソース電極１１ＢＳに接合され、他端部がソース用リード６３に接合され、中間部が第１のショットキーバリアダイオード２１Ｂのアノード電極２１ＢＡに接合されたボンディングワイヤ３１Ｂによって電気的に接合されている。これらの接続は、ステッチボンディングによって行われている。
ボンディングワイヤ３１Ｂにおける第１のＭＯＳＦＥＴ１１Ｂのソース電極１１ＢＳとの接合部分を第１の接合部分３１Ｂａといい、第１のショットキーバリアダイオード２１Ｂのアノード電極２１ＢＡとの接合部分を第２の接合部分３１Ｂｃといい、ソース用リード６３との接合部分を第３の接合部分３１Ｂｅということにする。また、ボンディングワイヤ３１Ｂにおける第１の接合部分３１Ｂａと第２の接合部分３１Ｂｃとの間部分を第１のワイヤ部分３１Ｂｂといい、第２接合部分３１Ｂｃと第３の接合部分３１Ｂｅとの間部分を第２のワイヤ部分３１Ｂｄということにする。
第１のＭＯＳＦＥＴ１１Ｂのソース電極１１ＢＳと第１のショットキーバリアダイオード２１Ｂのアノード電極２１ＢＡとは、ボンディングワイヤ３１Ｂの全長のうち、第１の接合部分３１Ｂａ、第１のワイヤ部分３１Ｂｂおよび第２接合部分３１Ｂｃからなる部分（接続金属部材）３２Ｂによって電気的に接続されている。第１のショットキーバリアダイオード２１Ｂのアノード電極２１ＢＡとソース用リード６３とは、ボンディングワイヤ３１Ｂの全長のうち、第２の接合部分３１Ｂｃ、第２のワイヤ部分３１Ｂｄおよび第３の接合部分３１Ｂｅからなる部分（接続金属部材）３３Ｂによって電気的に接続されている。
ボンディングワイヤ３１Ｂにおける第１の接合部分３１Ｂａは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１Ｂの長辺（ソース電極１１ＢＳの長辺）に対して平行となる状態で、ソース電極１１ＢＳに接合されている。これにより、ボンディングワイヤ３１Ｂとソース電極１１ＢＳとの接合面積を大きくすることができ、ボンディングワイヤ３１Ｂとソース電極１１ＢＳとの接合強度を高めることができる。
また、ボンディングワイヤ３１Ｂにおける第２の接合部分３１Ｂｃは、平面視において、その長手方向が第１のショットキーバリアダイオード２１Ｂの長辺（アノード電極２１ＢＡの長辺）に対して平行となる状態で、アノード電極２１ＢＡに接合されている。これにより、ボンディングワイヤ３１Ｂとアノード電極２１ＢＡとの接合面積を大きくすることができ、ボンディングワイヤ３１Ｂとアノード電極２１ＢＡとの接合強度を高めることができる。
平面視において、第１のワイヤ部分３１Ｂｂと第２のワイヤ部分３１Ｂｄとのなす角度は、９０度以上の角度となっている。また、平面視において、第１のワイヤ部分３１Ｂｂと第２の接合部分３１Ｂｃとのなす角度および第２のワイヤ部分３１Ｂｄと第２の接合部分３１Ｂｃとのなす角度も、それぞれ９０度以上の角度になっている。第１のワイヤ部分３１Ｂｂと第２の接合部分３１Ｂｃとの接続部および第２のワイヤ部分３１Ｂｄと第２の接合部分３１Ｂｃとの接続部には負荷がかかりやすいが、前記各角度が９０度以上の角度になっているため、これらの接続部の強度を向上させることができる。
前記第２変形例では、ダイパッド６１の表面に、第１のＭＯＳＦＥＴと第１のショットキーバリアダイオードとが２組配置されているが、第１のＭＯＳＦＥＴと第１のショットキーバリアダイオードとを３組以上配置するようにしてもよい。
図９は、パッケージ４の第３変形例を示す図解的な平面図である。また、図１０は、パッケージ４の第３変形例の電気的構成を示す電気回路図である。
第３変形例のパッケージ４Ｃでは、図３に示されるパッケージ４における第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１との間隔が大きくされ、それらの間に他の第１のＭＯＳＦＥＴと他の第１のショットキーバリアダイオードとが配置されたような構成となっている。
図１０を参照して、第３変形例のパッケージ４Ｃの電気的構成について説明する。
パッケージ４Ｃは、ドレイン用リード端子（ドレイン用リード）６４と、ソース用リード端子（ソース用リード）６３と、ゲート用リード端子（ゲート用リード）６２と、２つの第１のＭＯＳＦＥＴ１１Ｃ,１１Ｄと、２つの第１のショットキーバリアダイオード２１Ｃ，２１Ｄとを含んでいる。各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄは、第１のＰＮ接合ダイオード（ボディダイオード）１１Ｃａ，１１Ｄａをそれぞれ内蔵している。各第１のＰＮ接合ダイオード１１Ｃａ，１１Ｄａのアノードは対応する第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄのソースに電気的に接続され、そのカソードは対応する第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄのドレインに電気的に接続されている。
一方の第１のＭＯＳＦＥＴ１１Ｃに、他方の第１のＭＯＳＦＥＴ１１Ｄが並列に接続されている。他方の第１のＭＯＳＦＥＴ１１Ｄに、一方の第１のショットキーバリアダイオード２１Ｃが並列に接続されている。一方の第１のショットキーバリアダイオード２１Ｃに、他方の第１のショットキーバリアダイオード２１Ｄが並列に接続されている。
各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄのドレインと各第１のショットキーバリアダイオード２１Ｃ，２１Ｄのカソードは、ドレイン用リード端子６４に接続されている。一方の第１のＭＯＳＦＥＴ１１Ｃのソースは、接続金属部材８１を介して、他方の第１のＭＯＳＦＥＴ１１Ｄのソースに接続されている。他方の第１のＭＯＳＦＥＴ１１Ｄのソースは、接続金属部材８２を介して、一方の第１のショットキーバリアダイオード２１Ｃのアノードに接続されている。一方の第１のショットキーバリアダイオード２１Ｃのアノードは、接続金属部材８３を介して、他方の第１のショットキーバリアダイオード２１Ｄのアノードに接続されている。他方の第１のショットキーバリアダイオード２１Ｄのアノードは、接続金属部材８４を介して、ソース用リード端子６３に接続されている。接続金属部材８１，８２，８３，８４には、インダクタンスＬ８１，Ｌ８２，Ｌ８３，Ｌ８４がそれぞれ寄生している。接続金属部材８１〜８４は、後述するように、１本のボンディングワイヤ３１Ｃから構成されている。
各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄのゲートは、ゲート用リード端子６２に接続されている。
図９を参照して、パッケージ４Ｃの内部構造について説明する。以下において、「前」とは図９の紙面の下側を、「後」とは図９の紙面の上側を、「左」とは図９の紙面の左側を、「右」とは図９の紙面の右側を、それぞれいうものとする。
パッケージ４Ｃは、ダイパッド６１と、ゲート用リード６２と、ソース用リード（導電部材）６３と、２つの第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄと、２つの第１のショットキーバリアダイオード２１Ｃ，２１Ｄと、これらを封止するモールド樹脂６５と含む。ダイパッド６１は、平面視で左右方向に長い略長方形であり、１対の長辺６１ａ，６１ｂと、一対の短辺６１ｃ，６１ｄとを有している。第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄおよび第１のショットキーバリアダイオード２１Ｃ，２１Ｄは、平面視で長方形である。
ダイパッド６１は、その前側の長辺６１ａのほぼ中央から前方に突出したリード部（以下、「ドレイン用リード６４」という）を有している。ドレイン用リード６４の先端部は、モールド樹脂６５から突出している。ゲート用リード６２とソース用リード６３とは、ドレイン用リード６４を挟んで、ドレイン用リード６４と平行に配置されている。平面視において、ゲート用リード６２は、ダイパッド６１の前側の長辺６１ａの左端寄りの部分に対向配置され、ソース用リード６３は、ダイパッド６１の前側の長辺６１ａの右端寄りの部分に対向配置されている。ゲート用リード６２とソース用リード６３の各一端部は、モールド樹脂６５から突出している。ダイパッド６１、ゲート用リード６２およびソース用リード６３は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド６１の表面には、第１のＭＯＳＦＥＴ１１Ｃと第１のＭＯＳＦＥＴ１１Ｄと第１のショットキーバリアダイオード２１Ｃと第１のショットキーバリアダイオード２１１Ｄが、ダイパッド６１の表面の左側後方位置から右側前方位置に向かう方向にその順に並んで配置されている。
つまり、第１のＭＯＳＦＥＴ１１Ｃは、ダイパッド６１の表面の左後方位置に配置され、第１のショットキーバリアダイオード２１Ｄは、ダイパッド６１の表面の右前方位置に配置されている。そして、これらの間に、第１のＭＯＳＦＥＴ１１Ｄと第１のショットキーバリアダイオード２１Ｃとが並んで配置されている。第１のＭＯＳＦＥＴ１１Ｄは第１のＭＯＳＦＥＴ１１Ｃに近い側に配置され、第１のショットキーバリアダイオード２１Ｃは第１のショットキーバリアダイオード２１Ｄに近い側に配置されている。
また、各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄおよび左側の第１のショットキーバリアダイオード２１Ｃは、平面視において、その４辺がそれぞれダイパッド６１の４辺６１ａ〜６１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド６１に対して第１の所要角度回転した姿勢で配置されている。
一方、右側の第１のショットキーバリアダイオード２１Ｄは、平面視において、その４辺がそれぞれダイパッド６１の４辺６１ａ〜６１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド６１に対して第２の所要角度回転した姿勢で配置されている。
平面視において、各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄおよび各第１のショットキーバリアダイオード２１Ｃ，２１Ｄの長辺は、ダイパッド６１の右側の短辺６１ｄに近づくにつれてダイパット６１の前側の長辺６１ａに近づくように、ダイパッド６１の長辺６１ａ，６１ｂに対して傾斜している。ダイパッド６１の長辺６１ａ，６１ｂに対する第１のショットキーバリアダイオード２１Ｄの長辺の傾斜角度は、ダイパッド６１の長辺６１ａ，６１ｂに対する第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄおよび第１のショットキーバリアダイオード２１Ｃの長辺の傾斜角度より大きい。
各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄと各第１のショットキーバリアダイオード２１Ｃ，２１Ｄとは、ダイパッド６１の一表面にダイボンディングされている。各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄは、ダイパッド６１に対向する表面にドレイン電極（ドレインパッド）を有しており、このドレイン電極がダイパッド６１に導電性ろう材で接合されている。各第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄは、ダイパッド６１へのダイボンディング面とは反対側の表面にソース電極（ソースパッド）１１ＣＳ，１１ＤＳおよびゲート電極（ゲートパッド）１１ＣＧ，１１ＤＧを有している。ゲート電極１１ＣＧ，１１ＤＧは、対応する第１のＭＯＳＦＥＴ１１Ｃ，１１Ｄの表面の左側前方のコーナー部に配置されている。
各第１のショットキーバリアダイオード２１Ｃ，２１Ｄは、ダイパッド６１に対向する表面にカソード電極（カソードパッド）を有しており、このカソード電極がダイパッド６１に導電性ろう材で接合されている。各第１のショットキーバリアダイオード２１Ｃ，２１Ｄは、ダイパッド６１へのダイボンディング面とは反対側の表面にアノード電極（アノードパッド）２１ＣＡ，２１ＤＡを有している。
一方の第１のＭＯＳＦＥＴ１１Ｃのゲート電極１１ＣＧは、ボンディングワイヤ４３Ｃによって、ゲート用リード６２に電気的に接続されている。他方の第１のＭＯＳＦＥＴ１１Ｄのゲート電極１１ＤＧは、ボンディングワイヤ４３Ｄによって、ゲート用リード６２に電気的に接続されている。
第１のＭＯＳＦＥＴ１１Ｃのソース電極１１ＣＳと、第１のＭＯＳＦＥＴ１１Ｄのソース電極１１ＤＳと、第１のショットキーバリアダイオード２１Ｃのアノード電極２１ＣＡと、第１のショットキーバリアダイオード２１Ｄのアノード電極２１ＤＡと、ソース用リード６３とは、１本のボンディングワイヤ３１Ｃによって接続されている。このボンデイングワイヤ３１Ｃの一端部は、第１のＭＯＳＦＥＴ１１Ｃのソース電極１１ＣＳに接合され、他端部がソース用リード６３に接合されている。また、このボンデイングワイヤ３１Ｃの中間部の３箇所が、第１のＭＯＳＦＥＴ１１Ｄのソース電極１１ＤＳ、第１のショットキーバリアダイオード２１Ｃのアノード電極２１ＣＡおよび第１のショットキーバリアダイオード２１Ｄのアノード電極２１ＤＡにそれぞれ接合されている。
具体的には、第１のＭＯＳＦＥＴ１１Ｃのソース電極１１ＣＳおよびソース用リード６３のうちの一方を起点とし、それらの他方を終点とし、第１のＭＯＳＦＥＴ１１Ｄのソース電極１１ＤＳ、第１のショットキーバリアダイオード２１Ｃのアノード電極２１ＣＡおよび第１のショットキーバリアダイオード２１Ｄのアノード電極２１ＤＡを中継点とするステッチボンディングによって、それらの接続が行われている。
ボンディングワイヤ３１Ｃにおける第１のＭＯＳＦＥＴ１１Ｃのソース電極１１ＣＳとの接合部分を第１の接合部分３１Ｃａといい、第１のＭＯＳＦＥＴ１１Ｄのソース電極１１ＤＳとの接合部分を第２の接合部分３１Ｃｃといい、第１のショットキーバリアダイオード２１Ｃのアノード電極２１ＣＡとの接合部分を第３の接合部分３１Ｃｅといい、第１のショットキーバリアダイオード２１Ｄのアノード電極２１ＤＡとの接合部分を第４の接合部分３１Ｃｇといい、ソース用リード６３との接合部分を第５の接合部分３１Ｃｉということにする。また、ボンディングワイヤ３１Ｃにおける第１の接合部分３１Ｃａと第２の接合部分３１Ｃｃとの間部分を第１のワイヤ部分３１Ｃｂといい、第２接合部分３１Ｃｃと第３の接合部分３１Ｃｅとの間部分を第２のワイヤ部分３１Ｃｄといい、第３の接合部分３１Ｃｅと第４の接合部分３１Ｃｇとの間部分を第３のワイヤ部分３１Ｃｆといい、第４の接合部分３１Ｃｇと第５の接合部分３１Ｃｉとの間部分を第４のワイヤ部分３１Ｃｈということにする。
第１のＭＯＳＦＥＴ１１Ｃのソース電極１１ＣＳと第１のＭＯＳＦＥＴ１１Ｄのソース電極１１ＤＳとは、ボンディングワイヤ３１Ｃの全長のうち、第１の接合部分３１Ｃａ、第１のワイヤ部分３１Ｃｂおよび第２接合部分３１Ｃｃからなる部分（接続金属部材）８１によって電気的に接続されている。第１のＭＯＳＦＥＴ１１Ｄのソース電極１１ＤＳと第１のショットキーバリアダイオード２１Ｃのアノード電極２１ＣＡとは、ボンディングワイヤ３１Ｃの全長のうち、第２の接合部分３１Ｃｃ、第２のワイヤ部分３１Ｃｄおよび第３接合部分３１Ｃｅからなる部分（接続金属部材）８２によって電気的に接続されている。
第１のショットキーバリアダイオード２１Ｃのアノード電極２１ＣＡと第１のショットキーバリアダイオード２１Ｄのアノード電極２１ＤＡとは、ボンディングワイヤ３１Ｃの全長のうち、第３の接合部分３１Ｃｅ、第３のワイヤ部分３１Ｃｆおよび第４の接合部分３１Ｃｇからなる部分（接続金属部材）８３によって電気的に接続されている。第１のショットキーバリアダイオード２１Ｄのアノード電極２１ＤＡとソース用リード６３とは、ボンディングワイヤ３１Ｃの全長のうち、第４の接合部分３１Ｃｇ、第４のワイヤ部分３１Ｃｈおよび第５の接合部分３１Ｃｉからなる部分（接続金属部材）８４によって電気的に接続されている。
ボンディングワイヤ３１Ｃにおける第１の接合部分３１Ｃａは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１Ｃの長辺（ソース電極１１ＣＳの長辺）に対して平行となる状態で、第１のＭＯＳＦＥＴ１１Ｃのソース電極１１ＣＳに接合されている。ボンディングワイヤ３１Ｃにおける第２の接合部分３１Ｃｃは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１Ｄの長辺（ソース電極１１ＤＳの長辺）に対して平行となる状態で、第１のＭＯＳＦＥＴ１１Ｄのソース電極１１ＤＳに接合されている。
ボンディングワイヤ３１Ｃにおける第３の接合部分３１Ｃｅは、平面視において、その長手方向が第１のショットキーバリアダイオード２１Ｃの長辺（アノード電極２１ＣＡの長辺）に対して平行となる状態で、第１のショットキーバリアダイオード２１Ｃのアノード電極２１ＣＡに接合されている。ボンディングワイヤ３１Ｃにおける第４の接合部分３１Ｃｇは、平面視において、その長手方向が第１のショットキーバリアダイオード２１Ｄの長辺（アノード電極２１ＤＡの長辺）に対して平行となる状態で、第１のショットキーバリアダイオード２１Ｄのアノード電極２１ＤＡに接合されている。
これにより、ボンディングワイヤ３１Ｃと各電極１１ＣＳ，１１ＤＳ，２１ＣＡ，２１ＤＡとの接合面積を大きくすることができるから、ボンディングワイヤ３１Ｃと各電極１１ＣＳ，１１ＤＳ，２１ＣＡ，２１ＤＡとの接合強度を向上させることができる。
ボンディングワイヤ３１Ｃにおける第１のワイヤ部分３１Ｃｂと第２のワイヤ部分３１Ｃｄと第３のワイヤ部分３１Ｃｆとは、第２および第３の接合部分３１Ｃｃ，３１Ｃｅを介して、平面視で一直線状に繋がっている。平面視において、第１〜第３のワイヤ部分３１Ｃｂ，３１Ｃｄ，３１Ｃｆを含む一直線状部分と第４のワイヤ部分３１Ｃｈとのなす角度（第３のワイヤ部分３１Ｃｆとの第４のワイヤ部分３１Ｃｈとのなす角度）は、９０度以上の角度となっている。また、平面視において、この一直線状部分と第４の接合部分３１Ｃｇとのなす角度（第３のワイヤ部分３１Ｃｆとの第４の接合部分３１Ｃｇとのなす角度）は、９０度以上の角度になっている。さらに、平面視において、第４のワイヤ部分３１Ｃｈと第４の接合部分３１Ｃｇとのなす角度は、９０度以上の角度となっている。
第３のワイヤ部分３１Ｃｆと第４の接合部分３１Ｃｇとの接続部および第４のワイヤ部分３１Ｃｈと第４の接合部分３１Ｃｇとの接続部には負荷がかかりやすいが、前記各角度が９０度以上の角度になっているため、これらの接続部の強度を向上させることができる。
前記第３変形例では、第１のＭＯＳＦＥＴ１１Ｃと第１のショットキーバリアダイオード２１Ｄとの間に、他の第１のＭＯＳＦＥＴと他の第１のショットキーバリアダイオードとが１組配置されているが、第１のＭＯＳＦＥＴ１１Ｃと第１のショットキーバリアダイオード２１Ｄとの間に、他の第１のＭＯＳＦＥＴと他の第１のショットキーバリアダイオードとを２組以上配置するようにしてもよい。
図１１は、パッケージ４の第４変形例を示す図解的な平面図である。この図１１において、前述の図３の各部に対応する部分には、図３と同じ符号を付して示す。以下において、「前」とは図１１の紙面の下側を、「後」とは図１１の紙面の上側を、「左」とは図１１の紙面の左側を、「右」とは図１１の紙面の右側を、それぞれいうものとする。
パッケージ４Ｄは、固定板９１と、ダイパッド６１と、ゲート用リード６２と、ソース用リード（導電部材）６３と、第１のＭＯＳＦＥＴ１１と、第１のショットキーバリアダイオード２１と、これらを封止するモールド樹脂６５と含む。このパッケージ４Ｄでは、ダイパッド６１および固定板９１の背面（図１１の紙面の裏面側に相当する表面）は、モールド樹脂６５から露出している。
固定板９１は、平面視で左右方向に長い略長方形である。ダイパッド６１は、平面視で左右方向に長い略長方形であり、１対の長辺６１ａ，６１ｂと、一対の短辺６１ｃ，６１ｄとを有している。固定板９１は、ダイパッド６１の後側に配置されている。固定板９１とダイパッド６１は、固定板９１の前縁中間部とダイパッド６１の後縁中間部とを連結する連結部９２を介して、互いに連結されている。固定板９１の中央には、取付孔９１ａが形成されている。モールド樹脂６５には、取付孔９１ａに整合する取付孔が形成されている。固定板９１およびモールド樹脂６５に形成された取付孔９１ａを利用して、パッケージ４を絶縁性基板８（図２参照）に取り付けることができる。
ダイパッド６１は、その前側の長辺（第１の辺）６１ａのほぼ中央から前方に突出したリード部（以下、「ドレイン用リード６４」という）を有している。ドレイン用リード６４は、ダイパッド６１との連結部から前方斜め上方に延びた後、前方に延びている。ドレイン用リード６４の先端部は、モールド樹脂６５から突出している。
ゲート用リード６２とソース用リード６３とは、ドレイン用リード６４を挟んで、ドレイン用リード６４と平行に配置されている。平面視において、ゲート用リード６２は、ダイパッド６１の前側の長辺６１ａの左端部に対向配置され、ソース用リード６３は、ダイパッド６１の前側の長辺６１ａの右端部に対向配置されている。ゲート用リード６２の一端部には幅広のパッド部６２ａが形成されており、他端部はモールド樹脂６５から突出している。同様に、ソース用リード６３の一端部には幅広のパッド部６３ａが形成されており、他端部はモールド樹脂６５から突出している。ダイパッド６１、ゲート用リード６２およびソース用リード６３は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド６１の表面には、第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１が、平面視において、第１のＭＯＳＦＥＴ１１に対して第１のショットキーバリアダイオード２１が右側に位置するように配置されている。第１のＭＯＳＦＥＴ１１は、平面視で長方形であり、その４辺がダイパッド６１の４辺にそれぞれ平行となりかつその長辺がダイパッド６１の右側の短辺６１ｄと平行となる姿勢で配置されている。第１のショットキーバリアダイオード２１は、平面視で正方形であり、その４辺がダイパッド６１の４辺にそれぞれ平行となる姿勢で配置されている。
平面視において、第１のショットキーバリアダイオード２１の重心は、第１のＭＯＳＦＥＴ１１の重心よりも、前側に配置されている。したがって、平面視において、第１のショットキーバリアダイオード２１の重心は、第１のＭＯＳＦＥＴ１１の重心に対して、ダイパッド６１の右側の短辺（第２の辺）６１ｄに近くかつダイパッド６１の前側の長辺６１ａ（第１の辺）に近い位置にある。
第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１とは、ダイパッド６１の一表面にダイボンディングされている。第１のＭＯＳＦＥＴ１１は、ダイパッド６１に対向する表面にドレイン電極（ドレインパッド）を有しており、このドレイン電極がダイパッド６１に導電性ろう材で接合されている。第１のＭＯＳＦＥＴ１１は、ダイパッド６１へのダイボンディング面とは反対側の表面にソース電極（ソースパッド）１１Ｓおよびゲート電極（ゲートパッド）１１Ｇを有している。
ソース電極１１Ｓは、平面視において前後に長い略長方形であり、第１のＭＯＳＦＥＴ１１の表面のほぼ全域を覆うように形成されている。平面視において、ソース電極１１Ｓの長辺の長さは、例えば４ｍｍ程度であり、ソース電極１１Ｓの短辺の長さは、例えば３ｍｍ程度である。このソース電極１１Ｓの左側の前後中央部付近に、平面視略長方形の除去領域が形成されている。除去領域は、ソース電極１１Ｓが形成されていない領域である。この除去領域に、ゲート電極１１Ｇが配置されている。ゲート電極１１Ｇは、平面視において前後方向に長い略長方形であり、その長辺の長さは、例えば０．６ｍｍ程度であり、その短辺の長さは、例えば０．４ｍｍ程度である。
第１のショットキーバリアダイオード２１は、ダイパッド６１に対向する表面にカソード電極（カソードパッド）を有しており、このカソード電極がダイパッド６１に導電性ろう材で接合されている。第１のショットキーバリアダイオード２１は、ダイパッド６１へのダイボンディング面とは反対側の表面にアノード電極（アノードパッド）２１Ａを有している。アノード電極２１Ａは、平面視において略正方形であり、第１のショットキーバリアダイオード２１の表面のほぼ全域を覆うように形成されている。平面視において、アノード電極２１Ａの一辺の長さは３ｍｍ程度である。
第１のＭＯＳＦＥＴ１１のゲート電極１１Ｇは、ボンディングワイヤ４３によって、ゲート用リード６２のパッド部６２ａに電気的に接続されている。この接続は、例えば、直径が２５μｍ〜７５μｍ程度のＡｕ線を用いたボールボンディングまたは直径が５０μｍ〜１５０μｍ程度のＡｌ線を用いたウェッジボンディングによって行われる。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓには、複数本（この例では２本）のボンディングワイヤ３１の各一端が接合されている。これらのボンディングワイヤ３１の各他端は、ソース用リード６３のパッド部６３ａに接合されている。また、これらのボンディングワイヤ３１の各中間部は、第１のショットキーバリアダイオード２１のアノード電極２１Ａに接合されている。これらの接続は、ウエッジボンディングによって行われている。
より具体的には、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓおよびソース用リード６３のうちの一方を起点とし、それらの他方を終点とし、第１のショットキーバリアダイオード２１のアノード電極２１Ａを中継点とするステッチボンディングによって、それらの接続が行われている。
各ボンディングワイヤ３１における第１のＭＯＳＦＥＴ１１のソース電極１１Ｓとの接合部分を第１の接合部分３１ａといい、第１のショットキーバリアダイオード２１のアノード電極２１Ａとの接合部分を第２の接合部分３１ｃといい、ソース用リード６３との接合部分を第３の接合部分３１ｅということにする。また、各ボンディングワイヤ３１における第１の接合部分３１ａと第２の接合部分３１ｃとの間部分を第１のワイヤ部分３１ｂといい、第２接合部分３１ｃと第３の接合部分３１ｅとの間部分を第２のワイヤ部分３１ｄということにする。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓと第１のショットキーバリアダイオード２１のアノード電極２１Ａとは、各ボンディングワイヤ３１の全長のうち、第１の接合部分３１ａ、第１のワイヤ部分３１ｂおよび第２接合部分３１ｃからなる部分（接続金属部材）３２によって電気的に接続されている。第１のショットキーバリアダイオード２１のアノード電極２１Ａとソース用リード６３とは、各ボンディングワイヤ３１の全長のうち、第２の接合部分３１ｃ、第２のワイヤ部分３１ｄおよび第３の接合部分３１ｅからなる部分（接続金属部材）３３によって電気的に接続されている。
各ボンディングワイヤ３１は、例えば、直径が２５０μｍ〜４００μｍ程度のＡｌ線である。各ボンディングワイヤ３１における各接合部分３１ａ，３１ｃ，３１ｅは、平面視で当該ボンディングワイヤ３１の長さ方向に細長い略矩形状であり、その長手方向の長さが当該ボンディングワイヤ３１の直径の４倍程度（１ｍｍ〜１．６ｍｍ程度）であり、その幅方向の長さは当該ボンディングワイヤ３１の直径の２倍程度（０．５ｍｍ〜０．８ｍｍ程度）である。
平面視において、両ボンディングワイヤ３１の第１のワイヤ部分３１ｂどうしおよび第２のワイヤ部分３１ｄどうしは、ほぼ平行に配置されている。つまり、両ボンディングワイヤ３１は、平面視において、前後方向に間隔をおいて配置されている。両ボンディングワイヤ３１のうち、前側に配置されているボンディングワイヤ３１を「第１ボンディングワイヤ３１Ｆ」といい、後側に配置されているボンディングワイヤ３１を「第２ボンディングワイヤ３１Ｒ」という場合がある。
第１ボンディングワイヤ３１Ｆにおける第１の接合部分３１ａは、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓの表面を前後方向に二等分した２つの領域のうち、前側の領域（前半分の領域）に接合されている。一方、第２ボンディングワイヤ３１Ｒにおける第１の接合部分３１ａは、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓの表面を前後方向に二等分した２つの領域のうち、後側の領域（後半分の領域）に接合されている。これにより、２本のボンディングワイヤ３１の各一端部をソース電極１１Ｓにボンディングしやすくなる。
各ボンディングワイヤ３１における第１の接合部分３１ａは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１の長辺（ソース電極１１Ｓの長辺）に対して平行となる状態で、ソース電極１１Ｓに接合されている。これにより、各ボンディングワイヤ３１とソース電極１１Ｓとの接合面積を大きくすることができ、各ボンディングワイヤ３１とソース電極１１Ｓとの接合強度を高めることができる。
ショットキーバリアダイオード２１のアノード電極２１Ａ-の前方右側の頂点を第１頂点ｖ１とし、前方左側の頂点を第２頂点ｖ２とし、後方左側の頂点を第３頂点ｖ３とし、後方右側の頂点を第４頂点ｖ４と定義する。そして、第１頂点ｖ１と第３頂点ｖ３とを結ぶ対角線を、「対角線ｄｌ」ということにする。
第１ボンディングワイヤ３１Ｆにおける第２の接合部分３１ｃは、アノード電極２１Ａの表面を対角線ｄｌを境界として２等分した２つの領域のうちの第２頂点ｖ２に近い方の領域に接合されている。一方、第２ボンディングワイヤ３１Ｒにおける第２の接合部分３１ｃは、アノード電極２１Ａの表面を対角線ｄｌを境界として２等分した２つの領域のうちの第４頂点ｖ４に近い方の領域に接合されている。これにより、２本のボンディングワイヤ３１の各中間部をアノード電極２１Ａにボンディングしやすくなる。
平面視において、第１ボンディングワイヤ３１Ｆにおける第１のワイヤ部分３１ｂと第２のワイヤ部分３１ｄとのなす角θＦ（狭い方の角度）および第２ボンディングワイヤ３１Ｒにおける第１のワイヤ部分３１ｂと第２のワイヤ部分３１ｄとのなす角θＲ（狭い方の角度）は、それぞれ９０度以上の角度となっている。また、角度θＲは角度θＦよりも大きい（θＲ＞θＦ）。これにより、２本のボンディングワイヤ３１の各中間部をアノード電極２１Ａに一層ボンディングしやすくなる。
図１２は、図２のモジュール２の変形例を示す図解的な平面図である。以下において、「前」とは図１２の紙面の下側を、「後」とは図１２紙面の上側を、「左」とは図１２の紙面の左側を、「右」とは図１２の紙面の右側を、それぞれいうものとする。
モジュール２Ａは、絶縁性基板１０１と、絶縁性基板１０１上に固定されたアッセンブリ１０２，１０３と、これらを封止するモールド樹脂１０４と含む。絶縁性基板１０１は、平面視において前後方向に長い矩形に形成されている。
絶縁性基板１０１上には、ハイサイド回路を形成するための第１アッセンブリ１０２と、ローサイド回路を形成するための第２アッセンブリ１０３とが、前後方向に並べて配置されている。第１アッセンブリ１０２は、絶縁性基板１０１の長さ方向の中央と絶縁性基板１０１の後側の短辺との間の領域に配置されている。第２アッセンブリ１０３は、絶縁性基板１０１の長さ方向の中央と絶縁性基板１０１の前側の短辺との間の領域に配置されている。
第１アッセンブリ１０２は、ダイパッド１１１と、第１、第２および第３のリード接続用パッド１１２，１１３，１１４と、ソース用リード１１５（図１の出力端子５２に相当する）と、ドレイン用リード１１６（図１の第１電源端子５１に相当する）と、ゲート用リード１１７（図１のゲート端子５４に相当する）と、第１のＭＯＳＦＥＴ１１と、第１のショットキーバリアダイオード２１とを含む。
ダイパッド１１１は、平面視で左右方向に長い長方形であり、１対の長辺１１１ａ，１１１ｂと、一対の短辺１１１ｃ，１１１ｄとを有している。第１のＭＯＳＦＥＴ１１および第１のショットキーバリアダイオード２１は、平面視で長方形である。
絶縁性基板１０１とダイパッド１１１の後側の長辺１１１ｂとの間の領域に、３つのリード接続用パッド１１２，１１３，１１４が配置されている。第１のリード接続用パッド１１２（導電部材）は、ダイパッド１１１の後側の長辺１１１ｂの左端寄りの部分に対向配置されている。第２のリード接続用パッド１１３は、ダイパッド１１１の後側の長辺１１１ｂの長さ中央部分に対向配置されている。第３のリード接続用パッド１１４は、ダイパッド１１１の後側の長辺１１１ｂの右端寄りの部分に対向配置されている。
第１のリード接続用パッド１１２には、ソース用リード１１５の基端部が接合されている。ソース用リード１１５の先端部は、モールド樹脂１０４から突出している。第２のリード接続用パッド１１３には、ドレイン用リード１１６の基端部が接合されている。ドレイン用リード１１６の先端部は、モールド樹脂１０４から突出している。
第３のリード接続用パッド１１４には、ゲート用リード１１７の基端部が接合されている。ゲート用リード１１７の先端部は、モールド樹脂１０４から突出している。ダイパッド１１１、各リード接続用パッド１１２，１１３，１１４、ソース用リード１１５、ドレイン用リード１１６およびゲート用リード１１７は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド１１１の表面には、第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１が、平面視において、第１のＭＯＳＦＥＴ１１に対して第１のショットキーバリアダイオード２１が左斜め後方に位置するように配置されている。つまり、第１のショットキーバリアダイオード２１は、第１のＭＯＳＦＥＴ１１に対して、ダイパッド１１１の左側の短辺１１１ｃに近くかつダイパッド１１１の後側の長辺１１１ｂに近い位置に配置されている。
また、第１のＭＯＳＦＥＴ１１は、平面視において、その４辺がそれぞれダイパッド１１１の４辺１１１ａ〜１１１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド１１１に対して第１の所要角度回転した姿勢で配置されている。平面視において、第１のＭＯＳＦＥＴ１１の長辺は、ダイパッド１１１の左側の短辺１１１ｃに近づくにつれてダイパット１１１の後側の長辺１１１ｂに近づくように、ダイパッド１１１の長辺１１１ａ，１１１ｂに対して傾斜している。
同様に、第１のショットキーバリアダイオード２１は、平面視において、その４辺がそれぞれダイパッド１１１の４辺１１１ａ〜１１１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド１１１に対して第２の所要角度回転した姿勢で配置されている。平面視において、第１のショットキーバリアダイオード２１の長辺は、ダイパッド１１１の左側の短辺１１１ｃに近づくにつれて、ダイパッド１１１の後側の長辺１１１ｂに近づくように、ダイパッド１１１の長辺１１１ａ，１１１ｂに対して傾斜している。ダイパッド１１１の長辺１１１ａ，１１１ｂに対する第１のショットキーバリアダイオード２１の長辺の傾斜角度は、ダイパッド１１１の長辺１１１ａ，１１１ｂに対する第１のＭＯＳＦＥＴ１１の長辺の傾斜角度より大きい。
第１のＭＯＳＦＥＴ１１と第１のショットキーバリアダイオード２１とは、ダイパッド１１１の一表面にダイボンディングされている。第１のＭＯＳＦＥＴ１１は、ダイパッド１１１に対向する表面にドレイン電極（ドレインパッド）を有しており、このドレイン電極がダイパッド１１１に導電性ろう材で接合されている。第１のＭＯＳＦＥＴ１１は、ダイパッド１１１へのダイボンディング面とは反対側の表面にソース電極（ソースパッド）１１Ｓおよびゲート電極（ゲートパッド）１１Ｇを有している。
ソース電極１１Ｓは、平面視略長方形であり、第１のＭＯＳＦＥＴ１１の表面のほぼ全域を覆うように形成されている。平面視において、ソース電極１１Ｓの長辺の長さは、例えば１．７ｍｍ程度であり、ソース電極１１Ｓの短辺の長さは、例えば１．５ｍｍ程度である。このソース電極１１Ｓの右側後方のコーナー部付近に、平面視略正方形の除去領域が形成されている。除去領域は、ソース電極１１Ｓが形成されていない領域である。この除去領域に、ゲート電極１１Ｇが配置されている。ゲート電極１１Ｇは、平面視略正方形であり、その一辺の長さは、例えば６００μｍ程度である。
第１のショットキーバリアダイオード２１は、ダイパッド１１１に対向する表面にカソード電極（カソードパッド）を有しており、このカソード電極がダイパッド１１１に導電性ろう材で接合されている。第１のショットキーバリアダイオード２１は、ダイパッド１１１へのダイボンディング面とは反対側の表面にアノード電極（アノードパッド）２１Ａを有している。アノード電極２１Ａは、平面視略長方形であり、第１のショットキーバリアダイオード２１の表面のほぼ全域を覆うように形成されている。平面視において、アノード電極２１Ａの長辺の長さは１．５ｍｍ程度であり、アノード電極２１Ａの短辺の長さは１．４ｍｍ程度である。
ダイパッド１１１は、ボンディングワイヤ４４によって、第２のリード接続用パッド１１３に電気的に接続されている。この接続は、例えば、直径が２５０μｍ〜４００μｍ程度のＡｌ線を用いたウェッジボンディングによって行われる。
第１のＭＯＳＦＥＴ１１のゲート電極１１Ｇは、ボンディングワイヤ４３によって、第３のリード接続用パッド１１４に電気的に接続されている。この接続は、例えば、直径が２５μｍ〜７５μｍ程度のＡｕ線を用いたボールボンディングまたは直径が５０μｍ〜１５０μｍ程度のＡｌ線を用いたウェッジボンディングによって行われる。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓと、第１のショットキーバリアダイオード２１のアノード電極２１Ａと、第１のリード接続用パッド１１２とは、一端部が第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに接合され、他端部が第１のリード接続用パッド１１２に接合され、中間部が第１のショットキーバリアダイオード２１のアノード電極２１Ａに接合されたボンディングワイヤ３１によって電気的に接合されている。具体的には、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓおよび第１のリード接続用パッド１１２のうちの一方を起点とし、それらの他方を終点とし、第１のショットキーバリアダイオード２１のアノード電極２１Ａを中継点とするステッチボンディングによって、それらの接続が行われている。
ボンディングワイヤ３１における第１のＭＯＳＦＥＴ１１のソース電極１１Ｓとの接合部分を第１の接合部分３１ａといい、第１のショットキーバリアダイオード２１のアノード電極２１Ａとの接合部分を第２の接合部分３１ｃといい、第１のリード接続用パッド１１２との接合部分を第３の接合部分３１ｅということにする。また、ボンディングワイヤ３１における第１の接合部分３１ａと第２の接合部分３１ｃとの間部分を第１のワイヤ部分３１ｂといい、第２接合部分３１ｃと第３の接合部分３１ｅとの間部分を第２のワイヤ部分３１ｄということにする。
第１のＭＯＳＦＥＴ１１のソース電極１１Ｓと第１のショットキーバリアダイオード２１のアノード電極２１Ａとは、ボンディングワイヤ３１の全長のうち、第１の接合部分３１ａ、第１のワイヤ部分３１ｂおよび第２の接合部分３１ｃからなる部分（接続金属部材）３２によって電気的に接続されている。第１のショットキーバリアダイオード２１のアノード電極２１Ａと第１のリード接続用パッド１１２とは、ボンディングワイヤ３１の全長のうち、第２の接合部分３１ｃ、第２のワイヤ部分３１ｄおよび第３の接合部分３１ｅからなる部分（接続金属部材）３３によって電気的に接続されている。
ボンディングワイヤ３１は、例えば、直径が２５０μｍ〜４００μｍ程度のＡｌ線である。各接合部分３１ａ，３１ｃ，３１ｅは、平面視でボンディングワイヤ３１の長さ方向に細長い略矩形状であり、その長手方向の長さがボンディングワイヤ３１の直径の４倍程度（１ｍｍ〜１．６ｍｍ程度）であり、その幅方向の長さはボンディングワイヤ３１の直径の２倍程度（０．５ｍｍ〜０．８ｍｍ程度）である。したがって、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに対する接合部分３１ａの大きさおよび第１のショットキーバリアダイオード２１のアノード電極２１Ａに対する第２接合部分３１ｃの大きさは、実際には図１２に示されている大きさより大きい。
ボンディングワイヤ３１における第１の接合部分３１ａは、平面視において、その長手方向が第１のＭＯＳＦＥＴ１１の長辺（ソース電極１１Ｓの長辺）に対して平行となる状態で、第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに接合されている。これにより、ボンディングワイヤ３１とソース電極１１Ｓとの接合面積を大きくすることができ、ボンディングワイヤ３１とソース電極１１Ｓとの接合強度を高めることができる。
また、ボンディングワイヤ３１における第２の接合部分３１ｂは、その長手方向が第１のショットキーバリアダイオード２１の長辺（アノード電極２１Ａの長辺）に対して平行となる状態で、第１のショットキーバリアダイオード２１のアノード電極２１Ａに接合されている。これにより、ボンディングワイヤ３１とアノード電極２１Ａとの接合面積を大きくすることができ、ボンディングワイヤ３１とアノード電極２１Ａとの接合強度を高めることができる。
上述したように、第１のリード接続用パッド１１２は、ダイパッド１１１の後側の長辺１１１ｂの左端寄りの部分に対向配置されている。また、第１のショットキーバリアダイオード２１は、第１のＭＯＳＦＥＴ１１に対して、ダイパッド１１１の左側の短辺１１１ｃに近くかつダイパッド１１１の後側の長辺１１１ｂに近い位置に配置されている。
このため、平面視において、第１のワイヤ部分３１ｂと第２のワイヤ部分３１ｄとのなす角度は、９０度以上の角度となっている。また、平面視において、第１のワイヤ部分３１ｂと第２の接合部分３１ｃとのなす角度および第２のワイヤ部分３１ｄと第２の接合部分３１ｃとのなす角度も、それぞれ９０度以上の角度になっている。第１のワイヤ部分３１ｂと第２の接合部分３１ｃとの接続部および第２のワイヤ部分３１ｄと第２の接合部分３１ｃとの接続部には負荷がかかりやすいが、前記各角度が９０度以上の角度になっているため、これらの接続部の強度を向上させることができる。
また、第１のワイヤ部分３１ｂが第２のワイヤ部分３１ｄより短く、平面視において、第１のワイヤ部分３１ｂと第２の接合部分３１ｃとのなす角度は、第２のワイヤ部分３１ｄと第２の接合部分３１ｃとのなす角度より大きい。これにより、長さが短い方の第１のワイヤ部分３１ｂと第２の接合部分３１ｃとの接続部の強度を、長さが長い方の第２のワイヤ部分３１ｄと第２の接合部分３１ｃとの接続部の強度より高くしている。
第２アッセンブリ１０３は、ダイパッド１２１と、第１、第２および第３のリード接続用パッド１２２，１２３，１２４と、ソース用リード１２５（図１の第２電源端子５３に相当する）と、ドレイン用リード１２６（図１の出力端子５２に相当する）と、ゲート用リード１２７（図１のゲート端子５５に相当する）と、第２のＭＯＳＦＥＴ１２と、第２のショットキーバリアダイオード２２とを含む。
ダイパッド１２１は、平面視で左右方向に長い長方形であり、１対の長辺１２１ａ，１２１ｂと、一対の短辺１２１ｃ，１２１ｄとを有している。ダイパッド１２１の後側の長辺１２１ｂは、第１アッセンブリ１０２のダイパッド１１１の前側の長辺１１１ａと対向している。第２のＭＯＳＦＥＴ１２および第２のショットキーバリアダイオード２２は、平面視で長方形である。
絶縁性基板１０１とダイパッド１２１の前側の長辺１２１ａとの間の領域に、３つのリード接続用パッド１２２，１２３，１２４が配置されている。第１のリード接続用パッド１２２（導電部材）は、ダイパッド１２１の前側の長辺１２１ａの右端寄りの部分に対向配置されている。第２のリード接続用パッド１２３は、ダイパッド１２１の前側の長辺１２１ａの長さ中央部分に対向配置されている。第３のリード接続用パッド１２４は、ダイパッド１２１の前側の長辺１２１ｂの左端寄りの部分に対向配置されている。
第１のリード接続用パッド１２２には、ソース用リード１２５の基端部が接合されている。ソース用リード１２５の先端部は、モールド樹脂１０４から突出している。第２のリード接続用パッド１２３には、ドレイン用リード１２６の基端部が接合されている。ドレイン用リード１２６の先端部は、モールド樹脂１０４から突出している。
第３のリード接続用パッド１２４には、ゲート用リード１２７の基端部が接合されている。ゲート用リード１２７の先端部は、モールド樹脂１０４から突出している。ダイパッド１２１、各リード接続用パッド１２２，１２３，１２４、ソース用リード１２５、ドレイン用リード１２６およびゲート用リード１２７は、たとえば、銅またはアルミニウムの板状体からなる。
ダイパッド１２１の表面には、第２のＭＯＳＦＥＴ１２と第２のショットキーバリアダイオード２２が、平面視において、第２のＭＯＳＦＥＴ１２に対して第２のショットキーバリアダイオード２２が右斜め前方に位置するように配置されている。つまり、第２のショットキーバリアダイオード２２は、第２のＭＯＳＦＥＴ１２に対して、ダイパッド１２１の右側の短辺１２１ｄに近くかつダイパッド１２１の前側の長辺１２１ａに近い位置に配置されている。
また、第２のＭＯＳＦＥＴ１２は、平面視において、その４辺がそれぞれダイパッド１２１の４辺１２１ａ〜１２１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド１２１に対して第１の所要角度回転した姿勢で配置されている。平面視において、第２のＭＯＳＦＥＴ１２の長辺は、ダイパッド１２１の右側の短辺１２１ｄに近づくにつれてダイパット１２１の前側の長辺１２１ａに近づくように、ダイパッド１２１の長辺１２１ａ，１２１ｂに対して傾斜している。
同様に、第２のショットキーバリアダイオード２２は、平面視において、その４辺がそれぞれダイパッド１２１の４辺１２１ａ〜１２１ｄに平行となる姿勢から、両者間の対向する辺が非平行となるように、ダイパッド１２１に対して第２の所要角度回転した姿勢で配置されている。平面視において、第２のショットキーバリアダイオード２２の長辺は、ダイパッド１２１の右側の短辺１２１ｄに近づくにつれて、ダイパッド１２１の前側の長辺１２１ａに近づくように、ダイパッド１２１の長辺１２１ａ，１２１ｂに対して傾斜している。ダイパッド１２１の長辺１２１ａ，１２１ｂに対する第２のショットキーバリアダイオード２２の長辺の傾斜角度は、ダイパッド１２１の長辺１２１ａ，１２１ｂに対する第２のＭＯＳＦＥＴ１２の長辺の傾斜角度より大きい。
第２のＭＯＳＦＥＴ１２と第２のショットキーバリアダイオード２２とは、ダイパッド１１１の一表面にダイボンディングされている。第２のＭＯＳＦＥＴ１２は、ダイパッド１２１に対向する表面にドレイン電極（ドレインパッド）を有しており、このドレイン電極がダイパッド１２１に導電性ろう材で接合されている。第２のＭＯＳＦＥＴ１２は、ダイパッド１２１へのダイボンディング面とは反対側の表面にソース電極（ソースパッド）１２Ｓおよびゲート電極（ゲートパッド）１２Ｇを有している。
ソース電極１２Ｓは、平面視略長方形であり、第２のＭＯＳＦＥＴ１２の表面のほぼ全域を覆うように形成されている。平面視において、ソース電極１２Ｓの長辺の長さは、例えば１．７ｍｍ程度であり、ソース電極１２Ｓの短辺の長さは、例えば１．５ｍｍ程度である。このソース電極１２Ｓの左側前方のコーナー部付近に、平面視略正方形の除去領域が形成されている。除去領域は、ソース電極１２Ｓが形成されていない領域である。この除去領域に、ゲート電極１２Ｇが配置されている。ゲート電極１２Ｇは、平面視略正方形であり、その一辺の長さは、例えば６００μｍ程度である。
第２のショットキーバリアダイオード２２は、ダイパッド１２１に対向する表面にカソード電極（カソードパッド）を有しており、このカソード電極がダイパッド１２１に導電性ろう材で接合されている。第２のショットキーバリアダイオード２２は、ダイパッド１２１へのダイボンディング面とは反対側の表面にアノード電極（アノードパッド）２２Ａを有している。アノード電極２２Ａは、平面視略長方形であり、第２のショットキーバリアダイオード２２の表面のほぼ全域を覆うように形成されている。平面視において、アノード電極２２Ａの長辺の長さは１．５ｍｍ程度であり、アノード電極２１Ａの短辺の長さは１．４ｍｍ程度である。
ダイパッド１２１は、ボンディングワイヤ４７によって、第１アッセンブリ１０２の第１のＭＯＳＦＥＴ１１のソース電極１１Ｓに電気的に接続されている。この接続は、例えば、直径が２５０μｍ〜４００μｍ程度のＡｌ線を用いたウェッジボンディングによって行われる。
ダイパッド１２１は、ボンディングワイヤ４６によって、第２のリード接続用パッド１２３に電気的に接続されている。この接続は、例えば、直径が２５０μｍ〜４００μｍ程度のＡｌ線を用いたウェッジボンディングによって行われる。
第２のＭＯＳＦＥＴ１２のゲート電極１２Ｇは、ボンディングワイヤ４５によって、第３のリード接続用パッド１２４に電気的に接続されている。この接続は、例えば、直径が２５μｍ〜７５μｍ程度のＡｕ線を用いたボールボンディングまたは直径が５０μｍ〜１５０μｍ程度のＡｌ線を用いたウェッジボンディングによって行われる。
第２のＭＯＳＦＥＴ１２のソース電極１２Ｓと、第２のショットキーバリアダイオード２２のアノード電極２２Ａと、第１のリード接続用パッド１２２とは、一端部が第１のＭＯＳＦＥＴ１２のソース電極１２Ｓに接合され、他端部が第１のリード接続用パッド１２２に接合され、中間部が第２のショットキーバリアダイオード２２のアノード電極２２Ａに接合されたボンディングワイヤ３４によって電気的に接合されている。具体的には、第２のＭＯＳＦＥＴ１２のソース電極１２Ｓおよび第１のリード接続用パッド１２２のうちの一方を起点とし、それらの他方を終点とし、第２のショットキーバリアダイオード２２のアノード電極２２Ａを中継点とするステッチボンディングによって、それらの接続が行われている。
ボンディングワイヤ３４における第２のＭＯＳＦＥＴ１２のソース電極１２Ｓとの接合部分を第１の接合部分３４ａといい、第２のショットキーバリアダイオード２２のアノード電極２２Ａとの接合部分を第２の接合部分３４ｃといい、第１のリード接続用パッド１２２との接合部分を第３の接合部分３４ｅということにする。また、ボンディングワイヤ３４における第１の接合部分３４ａと第２の接合部分３４ｃとの間部分を第１のワイヤ部分３４ｂといい、第２接合部分３１ｃと第３の接合部分３１ｅとの間部分を第２のワイヤ部分３４ｄということにする。
第２のＭＯＳＦＥＴ１２のソース電極１２Ｓと第２のショットキーバリアダイオード２２のアノード電極２２Ａとは、ボンディングワイヤ３４の全長のうち、第１の接合部分３４ａ、第１のワイヤ部分３４ｂおよび第２の接合部分３４ｃからなる部分（接続金属部材）３５によって電気的に接続されている。第２のショットキーバリアダイオード２２のアノード電極２２Ａと第１のリード接続用パッド１２２とは、ボンディングワイヤ３４の全長のうち、第２の接合部分３４ｃ、第２のワイヤ部分３４ｄおよび第３の接合部分３４ｅからなる部分（接続金属部材）３６によって電気的に接続されている。
ボンディングワイヤ３４は、例えば、直径が２５０μｍ〜４００μｍ程度のＡｌ線である。各接合部分３４ａ，３４ｃ，３４ｅは、平面視でボンディングワイヤ３４の長さ方向に細長い略矩形状であり、その長手方向の長さがボンディングワイヤ３４の直径の４倍程度（１ｍｍ〜１．６ｍｍ程度）であり、その幅方向の長さはボンディングワイヤ３４の直径の２倍程度（０．５ｍｍ〜０．８ｍｍ程度）である。したがって、第２のＭＯＳＦＥＴ１２のソース電極１２Ｓに対する接合部分３４ａの大きさおよび第２のショットキーバリアダイオード２２のアノード電極２２Ａに対する第２接合部分３４ｃの大きさは、実際には図１１に示されている大きさより大きい。
ボンディングワイヤ３４における第１の接合部分３４ａは、平面視において、その長手方向が第２のＭＯＳＦＥＴ１２の長辺（ソース電極１２Ｓの長辺）に対して平行となる状態で、第２のＭＯＳＦＥＴ１２のソース電極１２Ｓに接合されている。これにより、ボンディングワイヤ３４とソース電極１２Ｓとの接合面積を大きくすることができ、ボンディングワイヤ３４とソース電極１２Ｓとの接合強度を高めることができる。
また、ボンディングワイヤ３４における第２の接合部分３４ｃは、その長手方向が第２のショットキーバリアダイオード２２のアノード電極２２Ａの長辺に対して平行となる状態で、第２のショットキーバリアダイオード２２のアノード電極２２Ａに接合されている。これにより、ボンディングワイヤ３４とアノード電極２２Ａとの接合面積を大きくすることができ、ボンディングワイヤ３４とアノード電極２２Ａとの接合強度を高めることができる。
上述したように、第１のリード接続用パッド１２２は、ダイパッド１２１の前側の長辺１２１ａの右端寄りの部分に対向配置されている。また、第２のショットキーバリアダイオード２２は、第２のＭＯＳＦＥＴ１２に対して、ダイパッド１２１の右側の短辺１２１ｄに近くかつダイパッド１２１の前側の長辺１２１ａに近い位置に配置されている。
このため、平面視において、第１のワイヤ部分３４ｂと第２のワイヤ部分３４ｄとのなす角度は、９０度以上の角度となっている。また、平面視において、第１のワイヤ部分３４ｂと第２の接合部分３４ｃとのなす角度および第２のワイヤ部分３４ｄと第２の接合部分３４ｃとのなす角度も、それぞれ９０度以上の角度になっている。第１のワイヤ部分３４ｂと第２の接合部分３４ｃとの接続部および第２のワイヤ部分３４ｄと第２の接合部分３４ｃとの接続部には負荷がかかりやすいが、前記各角度が９０度以上の角度になっているため、これらの接続部の強度を向上させることができる。
また、第１のワイヤ部分３４ｂが第２のワイヤ部分３４ｄより短く、平面視において、第１のワイヤ部分３４ｂと第２の接合部分３４ｃとのなす角度は、第２のワイヤ部分３４ｄと第２の接合部分３４ｃとのなす角度より大きい。これにより、長さが短い方の第１のワイヤ部分３４ａと第２の接合部分３４ｃとの接続部の強度を、長さが長い方の第２のワイヤ部分３４ｄと第２の接合部分３４ｃとの接続部の強度より高くしている。
以上、本発明の一実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、各ＭＯＳＦＥＴ１１〜１４，１１Ａ〜１１Ｄは、ＳｉＣデバイスであるが、Ｓｉ（シリコン）を半導体材料として用いたＳｉデバイスであってもよい。
本発明の実施形態について詳細に説明したが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
この出願は、２０１１年９月３０日に日本国特許庁に提出された特願２０１１−２１７７１７号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
１ インバータ回路
２，２Ａ，３ モジュール
４，４Ａ，４Ｂ，４Ｃ，４Ｄ，５ パッケージ
１１〜１４，１１Ａ〜１１Ｄ ＭＯＳＦＥＴ
１１ａ〜１４ａ，１１Ａａ〜１１Ｄａ ＰＮ接合ダイオード
１１Ｓ，１２Ｓ，１１ＡＳ〜１１ＤＳ ソース電極（第１の電極パッド）
１１Ｇ，１２Ｇ，１１ＡＧ〜１１ＤＧ ゲート電極（第３の電極パッド）
２１〜２４，２１Ａ〜２１Ｄ ショットキーバリアダイオード
２１Ａ，２２Ａ，２１ＡＡ〜２１ＤＡ アノード電極（第２の電極パッド）
６１，６６，１１１，１２１ ダイパッド
６３，６８ ソース用リード（導電部材）
１１２，１２２ リード接続用パッド（導電部材）
３１，３１Ａ，３１Ｂ，３１Ｃ，３４ ボンディングワイヤ
３１ａ，３４ａ，３１Ａａ，３１Ｂａ，３１Ｃａ 接合部分
３１ｃ，３４ｃ，３１Ａｃ，３１Ｂｃ，３１Ｃｇ 接合部分
３１ｂ，３１Ａｂ，３１Ｂｂ，３１Ｃｂ，３４ｂ ワイヤ部分
３１ｄ，３１Ａｄ，３１Ｂｄ，３１Ｃｈ，３４ｄ ワイヤ部分

Claims (19)

  1. ダイパッドと、
    前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、
    前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユ
    反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、
    前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、
    一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、
    前記ダイパッドは平面視で四角形状をなし、
    前記導電部材は平面視で前記ダイパッドにおける所定の第１の辺の一端寄りの部分に対向配置されており、
    平面視において、前記ダイパッドの４辺のうち、前記第１の辺における前記導電部材が配置されている側の一端から前記第１の辺に対し垂直方向に延びた辺を第２の辺とすると、前記ユニポーラデバイスは、前記バイポーラデバイスに対して前記ダイパッドの前記第２の辺に近くかつ前記第１の辺に近い位置に配置されており、
    平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上である、半導体装置。
  2. 前記バイポーラデバイスが平面視で四角形状をなし、
    前記バイポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢から、両者間の対向する辺が非平行となるように、前記ダイパッドに対して所要角度回転した姿勢で前記ダイパッドにダイボンディングされており、
    平面視において、前記バイポーラデバイスの４辺のうち、前記ダイパッドの前記第１の辺に対して、前記ダイパッドの前記第２の辺に近づくにつれて前記第１の辺に近づくように傾斜している辺の長さ方向と、前記ボンディングワイヤにおける前記第１の電極パッドとの接合部分の長さ方向とが平行である、請求項１に記載の半導体装置。
  3. 前記バイポーラデバイスが平面視で長方形形状をなし、
    前記バイポーラデバイスの長辺が、前記ダイパッドの前記第１の辺に対して傾斜しており、前記ダイパッドの前記第１の辺と前記第２の辺との交点の側に延びている、請求項１または２に記載の半導体装置。
  4. 前記ユニポーラデバイスが平面視で四角形状をなし、
    前記ユニポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢から、両者間の対向する辺が非平行となるように、前記ダイパッドに対して所要角度回転した姿勢で前記ダイパッドにダイボンディングされており、
    平面視において、前記ユニポーラデバイスの４辺のうち、前記ダイパッドの前記第１の辺に対して、前記ダイパッドの前記第２の辺に近づくにつれて前記第１の辺に近づくように傾斜している辺の長さ方向と、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分の長さ方向とが平行である、請求項１〜３のいずれか一項に記載の半導体装
    置。
  5. 前記ユニポーラデバイスが平面視で長方形形状をなし、
    前記ユニポーラデバイスの長辺が、前記ダイパッドの前記第１の辺に対して傾斜しており、前記ダイパッドの前記第１の辺と前記第２の辺との交点の側に延びている、請求項４に記載の半導体装置。
  6. 前記バイポーラデバイスのダイボンディングされた面とは反対側の表面には、前記第１の電極パットとは異なる位置に、前記バイポーラデバイスがＭＯＳトランジスタのときにはゲート電極、前記バイポーラデバイスがＩＧＢＴのときにはゲート電極、前記バイポーラデバイスがバイポーラトランジスタのときにはベース電極に相当する第３の電極パッドが設けられており、
    前記第３の電極パッドは、前記バイポーラデバイスの前記表面のコーナー部のうち、前記ダイパッドの前記第２の辺から遠くかつ前記第１の辺に近い側のコーナー部に配置されている、請求項２または３に記載の半導体装装置。
  7. ダイパッドと、
    前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、
    前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、
    前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、
    一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、
    前記ダイパッドは平面視で四角形状をなし、
    前記導電部材は平面視で前記ダイパッドにおける所定の第１の辺の一端よりの部分に対向配置されており、
    平面視において、前記ダイパッドの４辺のうち、前記第１の辺における前記導電部材が配置されている側の一端から前記第１の辺に対し垂直方向に延びた辺を第２の辺とすると、前記バイポーラデバイスと前記ユニポーラデバイスは、前記第２の辺と平行な方向に並んで配置され、前記ユニポーラデバイスが前記バイポーラデバイスに対して前記第１の辺側にあり、
    平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上である、半導体装置。
  8. 前記バイポーラデバイスが平面視で四角形状をなし、
    前記バイポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢で前記ダイパッドにダイボンディングされており、
    平面視において、前記バイポーラデバイスの４辺のうち、前記ダイパッドの前記第２の辺に平行な辺の長さ方向と、前記ボンディングワイヤにおける前記第１の電極パッドとの接合部分の長さ方向とが平行である、請求項７に記載の半導体装置。
  9. 前記ユニポーラデバイスが平面視で四角形状をなし、
    前記ユニポーラデバイスは、平面視でその４辺がそれぞれ前記ダイパッドの４辺に平行となる姿勢で前記ダイパッドにダイボンディングされており、
    平面視において、前記ユニポーラデバイスの４辺のうち、前記ダイパッドの前記第２の辺に平行な辺の長さ方向と、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分の長さ方向とが平行である、請求項７または８に記載の半導体装置。
  10. 前記バイポーラデバイスのダイボンディングされた面とは反対側の表面には、前記第１の電極パットとは異なる位置に、前記バイポーラデバイスがＭＯＳトランジスタのときにはゲート電極、前記バイポーラデバイスがＩＧＢＴのときにはゲート電極、前記バイポーラデバイスがバイポーラトランジスタのときにはベース電極に相当する第３の電極パッドが設けられており、
    前記第３の電極パッドは、前記バイポーラデバイスの前記表面のコーナー部のうち、前記ダイパッドの前記第２の辺から遠くかつ前記第１の辺に近い位置にあるコーナー部に配置されている、請求項８に記載の半導体装置。
  11. ダイパッドと、
    前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、
    前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、
    前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、
    一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、
    平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上であり、
    前記第１のワイヤ部分が前記第２のワイヤ部分よりも短く、
    平面視において、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分と前記第１のワイヤ部分とのなす角度が、前記ボンディングワイヤにおける前記第２の電極パッドとの接合部分と前記第２のワイヤ部分とのなす角度より大きい、半導体装置。
  12. 前記ダイパッドの前記一表面に、前記バイポーラデバイスと前記ユニポーラデバイスとの組が、前記ダイパッドの前記第２の辺に平行な方向に間隔をおいて、複数組配置されており、各組が並列に接続されている、請求項１〜１０のいずれか一項に記載の半導体装置。
  13. ダイパッドと、
    前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、
    前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、
    前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、
    一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、
    平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上であり、
    前記ダイパッドの前記一表面には、前記バイポーラデバイスと前記ユニポーラデバイスとの間に、第４の電極パッドを有する他のバイポーラデバイスと、第５の電極パッドを有する他のユニポーラデバイスとが並んで配置されており、前記第１のワイヤ部分の中間部分が、前記第４の電極パッドおよび前記第５の電極パッドに接合されている、半導体装置。
  14. ダイパッドと、
    前記ダイパッドの一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に第１の電極パッドを有するバイポーラデバイスと、
    前記ダイパッドの前記一表面にダイボンディングされ、ダイボンディングされた面とは反対側の表面に前記第１の電極パッドに電気的に接続される第２の電極パッドを有するユニポーラデバイスと、
    前記ダイパッドの側方に配置され、前記第２の電極パッドが電気的に接続される導電部材と、
    一端部が前記第１の電極パッドに接合され、他端部が前記導電部材に接合され、中間部が前記第２の電極パッドに接合されたボンディングワイヤとを含み、
    平面視において、前記ボンディングワイヤにおける、前記第１の電極パッドとの接合部分と前記第２の電極パッドとの接合部分との間の第１のワイヤ部分と、前記ボンディングワイヤにおける、前記第２の電極パッドとの接合部分と前記導電部材との接合部分との間の第２のワイヤ部分とのなす角度が９０度以上であり、
    前記ダイパッドは平面視で四角形状をなし、
    前記導電部材は平面視で前記ダイパッドにおける所定の第１の辺の一端寄りの部分に対向配置されており、
    平面視において、前記ダイパッドの４辺のうち、前記第１の辺における前記導電部材が配置されている側の一端から前記第１の辺に対し垂直方向に延びた辺を第２の辺とすると、前記ユニポーラデバイスは、前記バイポーラデバイスに対して前記ダイパッドの前記第２の辺に近い位置に配置されており、
    前記ボンディングワイヤが複数本設けられ、これら複数本のボンディングワイヤが平面視において間隔をおいて配置されており、
    前記各ボンディングワイヤにおける前記第１のワイヤ部分と前記第２のワイヤ部分のなす角度が、前記ダイパッドの前記第１の辺から遠い位置にあるボンディングワイヤほど大きい、半導体装置。
  15. 前記複数のボンディングワイヤが２本のボンディングワイヤであり、
    前記バイポーラデバイスが平面視で長方形形状をなすとともに、前記第１の電極パッドが平面視において長方形形状をなし、
    前記バイポーラデバイスは、その長辺が前記ダイパッドの前記第２の辺に対して平行となる姿勢で、前記ダイパッドにダイボンディングされており、
    前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺から遠い位置にあるボンディングワイヤにおける第１の接合部分が、前記ダイパッドの前記第２の辺に沿う方向に前記第１の電極パッドの表面を二等分した２つの領域のうち、前記第１の辺から遠い方の領域に接合されており、
    前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺に近い位置にあるボンディングワイヤにおける第１の接合部分が、前記ダイパッドの前記第２の辺に沿う方向に前記第１の電極パッドの表面を二等分した２つの領域のうち、前記第１の辺に近い方
    の領域に接合されている、請求項１４に記載の半導体装置。
  16. 前記ユニポーラデバイスが平面視で正方形形状をなすとともに、前記第２の電極パッドが平面視において正方形形状をなし、
    前記ユニポーラデバイスは、その４辺が前記ダイパッドの４辺に平行となる姿勢で、前記ダイパッドにダイボンディングされており、
    前記第２の電極パッドの４つの頂点のうち、前記ダイパッドの前記第１の辺に近くかつ前記第２の辺に近い頂点を第１頂点とし、前記ダイパッドの前記第１の辺に近くかつ前記第２の辺から遠い頂点を第２頂点とし、前記第１頂点に対向する頂点を第３頂点とし、前記第２頂点に対向する頂点を第４頂点とすると、
    前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺から遠い位置にあるボンディングワイヤにおける第２の接合部分が、前記第１頂点と第３頂点とを結ぶ対角線を境界として前記第２電極の表面を二等分した２つの領域のうち、前記第４頂点に近い側の領域に接合されており、
    前記２本のボンディングワイヤのうち前記ダイパッドの前記第１の辺に近い位置にあるボンディングワイヤにおける第１の接合部分が、前記対角線を境界として前記第２の電極パッドの表面を二等分した領域のうち、前記第２頂点に近い側の領域に接合されている、請求項１５に記載の半導体装置。
  17. 平面視において、前記ユニポーラデバイスの重心が、前記バイポーラデバイスの重心に対して前記ダイパッドの前記第１の辺に近い位置に配置されている、請求項１４〜１６のいずれか一項に記載の半導体装置。
  18. 前記バイポーラデバイスがＰＮ接合ダイオード構造を含み、前記ユニポーラデバイスが
    ショットキーバリアダイオードを含む、請求項１〜１７のいずれか一項に記載の半導体装
    置。
  19. 前記請求項１〜６のいずれか一項に記載の半導体装置を２つ含み、一方の半導体装置の前記第１の電極パッドが、他方の半導体装置のダイパッドに接続金属部材によって接続されている、半導体装置。
JP2013535972A 2011-09-30 2012-06-18 半導体装置 Active JP6070955B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011217717 2011-09-30
JP2011217717 2011-09-30
PCT/JP2012/065533 WO2013046824A1 (ja) 2011-09-30 2012-06-18 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013046824A1 JPWO2013046824A1 (ja) 2015-03-26
JP6070955B2 true JP6070955B2 (ja) 2017-02-01

Family

ID=47994887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013535972A Active JP6070955B2 (ja) 2011-09-30 2012-06-18 半導体装置

Country Status (5)

Country Link
US (2) US8970020B2 (ja)
EP (1) EP2765600A4 (ja)
JP (1) JP6070955B2 (ja)
DE (1) DE202012013627U1 (ja)
WO (1) WO2013046824A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202012013627U1 (de) * 2011-09-30 2018-09-14 Rohm Co., Ltd. Halbleiterbauteil
JP6130238B2 (ja) 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP2015173205A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びワイヤボンディング装置
JP6333693B2 (ja) * 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US10243477B2 (en) 2017-06-19 2019-03-26 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device having a bypass capacitor
KR102009590B1 (ko) * 2017-06-19 2019-08-09 신덴겐코교 가부시키가이샤 반도체 장치
JP7050487B2 (ja) * 2017-12-28 2022-04-08 新電元工業株式会社 電子デバイス
EP3660896A1 (en) * 2018-11-30 2020-06-03 Infineon Technologies AG Semiconductor arrangement
JP7199214B2 (ja) * 2018-12-17 2023-01-05 ローム株式会社 半導体装置および電力変換装置
WO2020166283A1 (ja) * 2019-02-13 2020-08-20 住友電気工業株式会社 半導体装置
US20230178461A1 (en) * 2020-04-17 2023-06-08 Rohm Co., Ltd. Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
TW521416B (en) 2000-05-24 2003-02-21 Int Rectifier Corp Three commonly housed diverse semiconductor dice
US6448643B2 (en) 2000-05-24 2002-09-10 International Rectifier Corporation Three commonly housed diverse semiconductor dice
JP3740117B2 (ja) * 2002-11-13 2006-02-01 三菱電機株式会社 電力用半導体装置
US7034345B2 (en) * 2003-03-27 2006-04-25 The Boeing Company High-power, integrated AC switch module with distributed array of hybrid devices
JP4030956B2 (ja) * 2003-12-16 2008-01-09 三菱電機株式会社 電力用半導体装置
JP4471823B2 (ja) 2004-12-06 2010-06-02 三菱電機株式会社 電力半導体装置
JP4091595B2 (ja) * 2004-12-09 2008-05-28 株式会社東芝 半導体装置
JP2006310790A (ja) 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2011014744A (ja) 2009-07-02 2011-01-20 Toyota Motor Corp 半導体装置
JP5407674B2 (ja) * 2009-09-02 2014-02-05 サンケン電気株式会社 半導体装置
JP2011217717A (ja) 2010-04-07 2011-11-04 Cgs:Kk 散粒器
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
DE202012013627U1 (de) * 2011-09-30 2018-09-14 Rohm Co., Ltd. Halbleiterbauteil

Also Published As

Publication number Publication date
DE202012013627U1 (de) 2018-09-14
US20150108664A1 (en) 2015-04-23
WO2013046824A1 (ja) 2013-04-04
JPWO2013046824A1 (ja) 2015-03-26
EP2765600A4 (en) 2015-06-10
US20140231926A1 (en) 2014-08-21
EP2765600A1 (en) 2014-08-13
US8970020B2 (en) 2015-03-03
US9099331B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
JP6070955B2 (ja) 半導体装置
JP6763998B2 (ja) 半導体モジュール
JP5525917B2 (ja) 電子回路
CN106158839B (zh) 半导体器件
US10141248B2 (en) Semiconductor device and manufacturing method thereof
US9641102B2 (en) Semiconductor device
CN110998838B (zh) 半导体模块
JP6594000B2 (ja) 半導体装置
WO2018142863A1 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
US20150115423A1 (en) Semiconductor module for electric power
US11380656B2 (en) Semiconductor device
CN109417066B (zh) 半导体装置
US10229869B2 (en) Semiconductor device and power conversion device including a bent control side frame
US11908778B2 (en) Semiconductor module
JP7147859B2 (ja) 半導体装置、半導体モジュールおよび車両
US20210407881A1 (en) Semiconductor device
WO2016203743A1 (ja) 半導体装置
JP7050732B2 (ja) 半導体装置
US20220392865A1 (en) Semiconductor device
JP2014195082A (ja) 電子回路
JP5818959B2 (ja) 半導体デバイス
US10347565B2 (en) Multi-chip package of power semiconductor
WO2023063025A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
US20230230940A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6070955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250