CN115380378A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115380378A
CN115380378A CN202180027704.6A CN202180027704A CN115380378A CN 115380378 A CN115380378 A CN 115380378A CN 202180027704 A CN202180027704 A CN 202180027704A CN 115380378 A CN115380378 A CN 115380378A
Authority
CN
China
Prior art keywords
lead
substrate
semiconductor device
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180027704.6A
Other languages
English (en)
Inventor
滨宪治
石松祐司
原英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115380378A publication Critical patent/CN115380378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32104Disposition relative to the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1811Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置包含基板、导电部、封固树脂、多个半导体芯片以及多个温度检测元件。上述基板具有在厚度方向上相互朝向相反侧的基板主面以及基板背面。上述导电部形成在上述基板主面上。上述封固树脂覆盖上述基板的至少一部分。并且,上述封固树脂覆盖上述导电部的整体。上述多个半导体芯片分别配置在上述基板主面上。上述多个温度检测元件分别配置在上述基板主面上。上述多个温度检测元件的个数为上述多个半导体芯片的个数以上。

Description

半导体装置
技术领域
本公开涉及一种半导体装置。
背景技术
现今,提出了各种具备开关元件的半导体装置。例如,在专利文献1中公开了一种半导体装置,其构成为,在基板上配置有构成电桥电路的两个开关元件和热敏电阻元件,热敏电阻元件检测基板的温度。
在构成电桥电路的两个开关元件中不一定流动相同的电流,有时两个开关元件产生温度差。热敏电阻元件所检测的温度是基板的温度,这是将各开关元件的温度平均化后的温度。因此,在两个开关元件存在温度差的情况下,即使一方的开关元件超过了设计温度,也无法检测该状况,该开关元件有可能热失控。
另外,还提出了在芯片内具备用于检测温度的二极管的开关元件。然而,在这样的结构中,存在温度检测容易受到由开关引起的噪声的影响的问题。
现有技术文献
专利文献
专利文献1:WO2017/037780
发明内容
发明所要解决的课题
鉴于上述情况,本公开的一个课题在于提供一种半导体装置,其构成为,温度的检测难以受到由开关引起的噪声的影响,而且能够抑制由电流的不平衡引起的热失控。
用于解决课题的方案
由本公开的第一方案提供的半导体装置具备:基板,其具有在厚度方向上相互朝向相反侧的基板主面以及基板背面;导电部,其形成在上述基板主面上;封固树脂,其覆盖上述基板的至少一部分以及上述导电部的整体;多个半导体芯片,其配置在上述基板主面上;以及温度检测元件,其分别安装在上述基板主面上,且个数为上述多个半导体芯片的个数以上。
发明的效果如下。
根据本公开的半导体装置,安装有半导体芯片的个数以上的个数的温度检测元件。因此,能够利用不同的温度检测元件来检测多个半导体芯片各自的温度。由此,即使流向各半导体芯片的电流产生偏差,也能够将各半导体芯片的温度分别与设计温度进行比较,从而能够抑制热失控。并且,由于各温度检测元件安装在基板主面上,所以与组装在半导体芯片的内部的温度检测部相比,难以受到由开关引起的噪声的影响。
通过参照附图在以下进行的详细说明,本公开的其它特征及优点会变得更加清楚。
附图说明
图1是示出本公开的第一实施方式的半导体装置的立体图。
图2是示出图1的半导体装置的俯视图。
图3是示出图1的半导体装置的俯视图,且是透过了封固树脂的图。
图4是示出图1的半导体装置的仰视图。
图5是沿着图3的V-V线的剖视图。
图6是沿着图3的VI-VI线的剖视图。
图7是沿着图3的VII-VII线的剖视图。
图8是示出图1的半导体装置的基板的俯视图。
图9是示出图1的半导体装置的制造方法的一例的一个工序的流程图。
图10是示出本公开的第二实施方式的半导体装置的俯视图,且是透过了封固树脂的图。
图11是示出本公开的第三实施方式的半导体装置的俯视图,且是透过了封固树脂的图。
图12是示出本公开的第四实施方式的半导体装置的俯视图,且是透过了封固树脂的图。
图13是示出本发明的第五实施方式的半导体装置的局部俯视图,且是透过了封固树脂的图。
图14是示出本发明的第六实施方式的半导体装置的俯视图,且是透过了封固树脂的图。
具体实施方式
以下,参照附图,具体地对本公开的优选的实施方式进行说明。
在本公开中,“某物A形成于某物B”以及“某物A形成在某物B上”在没有特别说明的情况下,包含“某物A直接形成于某物B”以及“某物A与某物B之间夹有其它物,并且某物A形成于某物B”。同样,“某物A配置于某物B”以及“某物A配置在某物B上”在没有特别说明的情况下,包含“某物A直接配置于某物B”以及“在某物A与某物B之间夹有其它物,并且某物A配置于某物B”。同样,“某物A位于某物B上”在没有特别说明的情况下,包含“某物A与某物B接触而某物A位于某物B上”以及“在某物A与某物B之间夹有其它物,并且某物A位于某物B上”。并且,“在沿某方向观察时某物A与某物B重叠”在没有特别说明的情况下,包含“某物A与某物B的全部重叠”以及“某物A与某物B的一部分重叠”。
图1~图8示出了本公开的第一实施方式的半导体装置。本实施方式的半导体装置A1具备多个引线1、基板2、多个接合部25、导电部3、两个半导体芯片4、两个保护元件9、两个控制芯片5、多个无源元件6、多个导线71、72、73、74以及封固树脂8。在本实施方式中,半导体装置A1是IPM(Intelligent Power Module:智能功率模块)。半导体装置A1例如用于空调器、马达控制设备等用途。
图1是示出半导体装置A1的立体图。图2是示出半导体装置A1的俯视图。图3是示出半导体装置A1的俯视图,且是透过了封固树脂8的图。此外,图3中,用假想线(双点划线)示出封固树脂8的外形。图4是示出半导体装置A1的仰视图。图5是沿着图3的V-V线的剖视图。图6是沿着图3的VI-VI线的剖视图。图7是沿着图3的VII-VII线的剖视图。图8是示出基板2的俯视图。
为了便于说明,将基板2的厚度方向设为z方向,将沿着与z方向正交的基板2的一方的边的方向(图2~图4中的左右方向)设为x方向,将与z方向及x方向正交的方向(图2~图4中的上下方向)设为y方向。
基板2在沿z方向观察(也称为“俯视”)时的形状为在x方向上较长的矩形状。基板2的厚度(z方向的尺寸)例如为0.1mm~1.0mm左右。此外,基板2的各尺寸没有特别限定。基板2由绝缘性的材料构成。基板2的材料没有特别限定。作为基板2的材料,例如优选为导热率比封固树脂8的材料的导热率高的材料。作为基板2的材料,例如举例示出氧化铝(Al2O3)、氮化硅(SiN)、氮化铝(AlN)、含氧化锆的氧化铝等陶瓷。
基板2具有基板主面21以及基板背面22。基板主面21以及基板背面22是在z方向上相互朝向相反侧的面,均是与z方向正交的平坦面。基板主面21是朝向图5~图7的上方的面。在基板主面21形成有导电部3以及多个接合部25,搭载有多个引线1以及多个电子器件。多个电子器件包含两个半导体芯片4、两个保护元件9、两个控制芯片5以及多个无源元件6。基板背面22是朝向图5~图7的下方的面。如图4所示,基板背面22从封固树脂8露出。基板主面21以及基板背面22的形状均为矩形。此外,基板2的形状没有特别限定。
导电部3形成在基板2上。在本实施方式中,导电部3形成在基板2的基板主面21上。导电部3由导电性材料构成。构成导电部3的导电性材料没有特别限定。作为导电部3的导电性材料,例如可以举出包含银(Ag)、铜(Cu)、金(Au)等的材料。在以下的说明中,以导电部3包含银的情况为例进行说明。此外,导电部3可以包含铜来代替银,也可以包含金来代替银或铜。或者,导电部3也可以包含Ag-Pt、Ag-Pd。导电部3的形成方法没有特别限定,例如通过对包含上述金属的糊剂进行烧制来形成。导电部3的厚度没有特别限定,例如为5μm~30μm左右。
导电部3的形状等没有特别限定。在本实施方式中,例如如图8所示,导电部3包含多个焊盘31和多个连接布线32。
各焊盘31例如呈矩形状,导通接合有引线15(下述)、控制装置50(下述)、无源元件6以及导线72~74的任一个。此外,焊盘31的形状没有特别限定。各焊盘31相互分离地配置。
如图3及图8所示,多个焊盘31分别包含两个焊盘31a、31b、31c、31d以及焊盘31e。如图8所示,两个焊盘31a沿x方向排列地配置于基板主面21的右上角附近。如图3所示,热敏电阻6a(下述)的各端子与两个焊盘31a分别接合。如图8所示,两个焊盘31b沿x方向排列地配置于基板主面21的左上角附近。如图3所示,热敏电阻6b(下述)的各端子与两个焊盘31b分别接合。如图8所示,两个焊盘31c在基板主面21的右上角附近配置在两个焊盘31a与基板主面21的y方向的端缘之间。如图3所示,引线15a(下述)与两个焊盘31c分别接合。如图8所示,两个焊盘31d在基板主面21的左上角附近配置在两个焊盘31b与基板主面21的y方向的端缘之间。如图3所示,引线15b(下述)与两个焊盘31d分别接合。如图8所示,焊盘31e配置于基板主面21的中央附近。如图3所示,控制芯片5b(下述)与焊盘31e接合。
各连接布线32与多个焊盘31连接,成为所连接的焊盘31间的导通路径。如图3及图8所示,多个连接布线32分别包含两个连接布线32a、32b。各连接布线32a与焊盘31a及焊盘31c连接。各连接布线32b与焊盘31b及焊盘31d连接。
如图8所示,多个接合部25形成在基板2上。在本实施方式中,多个接合部25形成于基板2的基板主面21上的靠y方向的一方侧(图8中的下侧)的位置。接合部25的材料没有特别限定,例如由能够将基板2与引线1接合的材料构成。接合部25例如由导电性材料构成。构成接合部25的导电性材料没有特别限定。作为接合部25的导电性材料,例如可以举出包含银(Ag)、铜(Cu)、金(Au)等的材料。在以下的说明中,以接合部25包含银的情况为例进行说明。该例子中的接合部25包含与构成导电部3的导电性材料相同的材料。此外,接合部25可以包含铜来代替银,也可以包含金来代替银或铜。或者,接合部25也可以包含Ag-Pt、Ag-Pd。接合部25的形成方法没有特别限定,例如与导电部3相同,通过对包含上述金属的糊剂进行烧制来形成。接合部25的厚度没有特别限定,例如为5μm~30μm左右。
在本实施方式中,如图8所示,多个接合部25包含接合部251、252。接合部251、252相互分离。接合部251形成于基板2的在沿z方向观察时的靠x方向的一方侧(图8中的右侧)的位置。在接合部251接合有引线11(下述)。接合部252形成于基板2的在沿z方向观察时的靠x方向的另一方侧(图8中的左侧)的位置。在接合部252接合有引线12(下述)。此外,接合部251、252的形状及配置没有特别限定。
多个引线1构成为包含金属,例如与基板2相比导热率较高。构成引线1的金属没有特别限定,例如为铜(Cu)、铝、铁(Fe)、无氧铜或者它们的合金(例如Cu-Sn合金、Cu-Zr合金、Cu-Fe合金等)。并且,也可以对多个引线1实施镀镍(Ni)。多个引线1例如可以通过将金属模具按压于金属板的冲压加工来形成,也可以通过利用蚀刻使金属板形成图案来形成。此外,多个引线1的形成方法没有特别限定。各引线1的厚度没有特别限定,例如为0.4mm~0.8mm左右。各引线1相互分离。
在本实施方式中,多个引线1包含引线11、引线12、引线13、引线14以及多个引线15。引线11、引线12、引线13以及引线14构成朝向半导体芯片4的导通路径,从半导体装置A1的朝向y方向的一方侧(图2及图3中的下侧)的侧面突出。多个引线15构成朝向控制芯片5或无源元件6的导通路径,从半导体装置A1的朝向y方向的另一方侧(图2及图3中的上侧)的侧面突出。
引线11配置在基板2上,在本实施方式中,配置在基板主面21上。引线11是“第一引线”的一例。引线11经由接合材料75而与接合部25接合。接合材料75只要能够将引线11接合于接合部25即可。从更高效地将来自引线11的热传递至基板2的观点出发,接合材料75优选为导热率更高的材料,例如使用银糊剂、铜糊剂、焊锡等。但是,接合材料75也可以是环氧系树脂、硅酮系树脂等绝缘性材料。并且,当在基板2未形成接合部25的情况下,引线11也可以与基板2接合。
引线11的结构没有特别限定。在本实施方式中,如图5所示,将引线11区分为搭载部111、突出部112、倾斜连接部113以及平行连接部114来进行说明。
搭载部111在沿z方向观察时大致呈矩形,具有主面111a以及背面111b。主面111a以及背面111b是在z方向上相互朝向相反侧的面,均是与z方向正交的面。主面111a是朝向图5及图6的上方的面。在主面111a搭载有半导体芯片4a以及保护元件9a。背面111b是朝向图5~图7的下方的面。背面111b通过接合材料75而与接合部25接合。倾斜连接部113以及平行连接部114由封固树脂8覆盖。倾斜连接部113与搭载部111以及平行连接部114相连,并相对于搭载部111以及平行连接部114倾斜。平行连接部114与倾斜连接部113以及突出部112相连,并与搭载部111平行。突出部112与平行连接部114的端部相连,是引线11中的从封固树脂8突出的部分。突出部112在y方向上向与搭载部111相反的一侧突出。突出部112例如用于将半导体装置A1与外部的电路电连接。在图示例子中,突出部112在z方向上向搭载部111的主面111a所朝向的一侧折弯。
引线12配置在基板2上,在本实施方式中,配置在基板主面21上。引线12是“第二引线”的一例。引线12经由接合材料75而与接合部25接合。引线12的结构没有特别限定。在本实施方式中,如图7所示,将引线12区分为搭载部121、突出部122、倾斜连接部123以及平行连接部124来进行说明。
搭载部121在沿z方向观察时大致呈矩形,具有主面121a以及背面121b。主面121a以及背面121b是在z方向上相互朝向相反侧的面,均是与z方向正交的面。主面121a是朝向图7的上方的面。在主面121a搭载有半导体芯片4b以及保护元件9b。背面121b是朝向图7的下方的面。背面121b通过接合材料75而与接合部25接合。倾斜连接部123以及平行连接部124由封固树脂8覆盖。倾斜连接部123与搭载部121以及平行连接部124相连,并相对于搭载部121以及平行连接部124倾斜。平行连接部124与倾斜连接部123以及突出部122相连,并与搭载部121平行。突出部122与平行连接部124的端部相连,是引线12中的从封固树脂8突出的部分。突出部122在y方向上向与搭载部121相反的一侧突出。突出部122例如用于将半导体装置A1与外部的电路电连接。在图示例子中,突出部122在z方向上向搭载部121的主面121a所朝向的一侧折弯。
在本实施方式中,引线13未配置在基板2上,而由封固树脂8支撑。引线13不包含与引线11的搭载部111以及倾斜连接部113相当的部位。此外,引线13的结构并不限定于此。在本实施方式中,如图6所示,将引线13区分为突出部132以及导线键合部134来进行说明。
导线键合部134由封固树脂8覆盖。在导线键合部134接合有导线71。突出部132与导线键合部134的端部相连,是引线13中的从封固树脂8突出的部分。突出部132在y方向上向与引线11的搭载部111相反的一侧突出。突出部132例如用于将半导体装置A1与外部的电路电连接。在图示例子中,突出部132在z方向上向引线11的主面111a所朝向的一侧折弯。
在本实施方式中,引线14未配置在基板2上,而由封固树脂8支撑。引线14具有与引线13相同的结构。此外,引线14的结构并不限定于此。在本实施方式中,将引线14区分为突出部142以及导线键合部144来进行说明。
导线键合部144由封固树脂8覆盖。在导线键合部144接合有导线71。突出部142与导线键合部144的端部相连,是引线14中的从封固树脂8突出的部分。突出部142在y方向上向与引线11的搭载部111相反的一侧突出。突出部142例如用于将半导体装置A1与外部的电路电连接。在图示例子中,突出部142在z方向上向引线11的主面111a所朝向的一侧折弯。
多个引线15分别配置在基板2上,在本实施方式中,配置在基板主面21上。各引线15是“控制用引线”的一例。各引线15分别经由导电性接合材料76而与导电部3的焊盘31接合。导电性接合材料76只要能够将引线15接合于焊盘31且将引线15与焊盘31电连接即可。导电性接合材料76例如使用银糊剂、铜糊剂、焊锡等。
引线15的结构没有特别限定。在本实施方式中,如图5~图7所示,将引线15区分为接合部分151、突出部152、倾斜连接部153以及平行连接部154来进行说明。
接合部分151具有主面151a以及背面151b。主面151a以及背面151b是在z方向上相互朝向相反侧的面,均是与z方向正交的平坦面。主面151a是朝向图5~图75的上方的面。背面151b是朝向图5~图7的下方的面。背面151b通过导电性接合材料76而与焊盘31接合。倾斜连接部153以及平行连接部154由封固树脂8覆盖。倾斜连接部153与接合部分151以及平行连接部154相连,并相对于接合部分151以及平行连接部154倾斜。平行连接部154与倾斜连接部153以及突出部152相连,并与接合部分151平行。突出部152与平行连接部154的端部相连,是引线15中的从封固树脂8突出的部分。突出部152在y方向上向与接合部分151相反的一侧突出。突出部152例如用于将半导体装置A1与外部的电路电连接。在图示例子中,突出部152在z方向上向接合部分151的主面151a所朝向的一侧折弯。
在本实施方式中,多个引线15分别包含两个引线15a、15b。两个引线15a分别与不同的焊盘31c导通接合。两个引线15b分别与不同的焊盘31d导通接合。
两个半导体芯片4分别配置在任一引线1上。在区别记载两个半导体芯片4的情况下,将一方设为半导体芯片4a,将另一方设为半导体芯片4b。在不区别二者的情况下,简称为半导体芯片4。半导体芯片4的种类、功能没有特别限定,在本实施方式中,以半导体芯片4是控制电力的功率晶体管的情况为例进行说明。半导体芯片4例如是由SiC(碳化硅)基板构成的MOSFET(metal-oxide-semiconductor field-effect transistor:金属氧化物半导体场效应晶体管)。此外,半导体芯片4也可以是代替SiC基板而由Si(硅)基板构成的MOSFET,例如也可以包含IGBT元件。并且,也可以是包含GaN(氮化镓)的MOSFET。
半导体芯片4形成为在沿z方向观察时呈矩形的板状,具备元件主面41、元件背面42、源极电极43、栅极电极44以及漏极电极45。元件主面41以及元件背面42在z方向上相互朝向相反侧。元件主面41是朝向图5~图7的上方的面。元件背面42是朝向图5~图7的下方的面。如图3所示,在元件主面41配置有源极电极43以及栅极电极44。并且,如图5~图7所示,在元件背面42配置有漏极电极45。此外,源极电极43、栅极电极44以及漏极电极45的形状及配置没有特别限定。
如图3、图5及图6所示,半导体芯片4a配置在引线11上。如图5及图6所示,半导体芯片4a使元件背面42朝向引线11,通过未图示的导电性接合材料而与引线11接合。由此,半导体芯片4a的漏极电极45通过导电性接合材料而与引线11导通连接。导电性接合材料例如使用银糊剂、铜糊剂、焊锡等。并且,如图3所示,半导体芯片4a的源极电极43通过导线71而与引线13导通连接。导线71例如由铝(Al)、铜(Cu)构成。此外,导线71的材料、线径以及根数没有特别限定。如图3及图7所示,半导体芯片4b配置在引线12上。如图7所示,半导体芯片4b使元件背面42朝向引线12,通过未图示的导电性接合材料而与引线12接合。由此,半导体芯片4b的漏极电极45通过导电性接合材料而与引线12导通连接。并且,如图3所示,半导体芯片4b的源极电极43通过导线71而与引线14导通连接。
如图3所示,半导体芯片4a的栅极电极44通过导线72而与导电部3连接,并与控制芯片5a(下述)导通连接。并且,半导体芯片4a的源极电极43通过导线73而与导电部3连接,并与控制芯片5a导通连接。导线72、73例如由金(Au)、银(Ag)、铜(Cu)、铝(Al)等构成。此外,导线72、73的材料、线径以及根数没有特别限定。控制芯片5a将驱动信号输入至半导体芯片4a的栅极电极44。并且,半导体芯片4b的栅极电极44通过导线72而与导电部3连接,并与控制芯片5b导通连接。控制芯片5b将驱动信号输入至半导体芯片4b的栅极电极44。
半导体装置A1作为电桥电路来使用,即:引线12与引线13在外部导通连接,将半导体芯片4a作为上段侧的开关元件,将半导体芯片4b作为下段侧的开关元件。在该情况下,半导体装置A1在引线11与引线14之间被施加直流电压,向半导体芯片4a、4b的栅极电极44输入驱动信号,从而从引线12输出根据驱动信号来切换电压的开关信号。
两个保护元件9分别配置在任一引线1上。在区别记载两个保护元件9的情况下,将一方设为保护元件9a,将另一方设为保护元件9b。在不区别二者的情况下,简称为保护元件9。保护元件9的种类、功能没有特别限定,在本实施方式中,以保护元件9是用于防止向半导体芯片4施加反向电压的二极管的情况为例进行说明。
保护元件9是在沿z方向观察时呈矩形的板状,具备保护元件主面91、保护元件背面92、阳极电极93以及阴极电极94。保护元件主面91以及保护元件背面92在z方向上相互朝向相反侧。保护元件主面91是朝向图5及图6的上方的面。保护元件背面92是朝向图5及图6的下方的面。如图3所示,在保护元件主面91配置有阳极电极93。并且,如图5及图6所示,在保护元件背面92配置有阴极电极94。此外,阳极电极93以及阴极电极94的形状及配置没有特别限定。
如图3、图5以及图6所示,保护元件9a在引线11上配置于半导体芯片4a的y方向的一方侧(图3中的下方侧)。如图5及图6所示,保护元件9a使保护元件背面92朝向引线11,通过未图示的导电性接合材料而与引线11接合。由此,保护元件9a的阴极电极94通过导电性接合材料而与引线11导通连接。导电性接合材料例如使用银糊剂、铜糊剂、焊锡等。保护元件9a的阴极电极94与半导体芯片4a的漏极电极45经由引线11导通连接。并且,如图3所示,保护元件9a的阳极电极93通过导线71而与半导体芯片4a以及引线13导通连接。在本实施方式中,导线71的一方的端部与半导体芯片4a的源极电极43接合,中间部分与保护元件9a的阳极电极93接合,另一方的端部与引线13接合。此外,也可以利用导线71将源极电极43与阳极电极93连接,利用不同的导线71将阳极电极93与引线13连接。并且,也可以利用导线71将源极电极43与引线13连接,利用不同的导线71将阳极电极93与引线13连接。如上所述,保护元件9a与半导体芯片4a反向并联地连接。
如图3所示,保护元件9b在引线12上配置于半导体芯片4b的y方向的一方侧(图3中的下方侧)。保护元件9b使保护元件背面92朝向引线12,通过未图示的导电性接合材料而与引线12接合。由此,保护元件9b的阴极电极94通过导电性接合材料而与引线12导通连接。保护元件9b的阴极电极94与半导体芯片4b的漏极电极45经由引线12而导通连接。并且,如图3所示,保护元件9b的阳极电极93通过导线71而与半导体芯片4b以及引线14导通连接。在本实施方式中,导线71的一方的端部与半导体芯片4b的源极电极43接合,中间部分与保护元件9b的阳极电极93接合,另一方的端部与引线14接合。此外,也可以利用导线71将源极电极43与阳极电极93连接,利用不同的导线71将阳极电极93与引线14连接。并且,也可以利用导线71将源极电极43与引线14连接,利用不同的导线71将阳极电极93与引线13连接。如上所述,保护元件9b与半导体芯片4b反向并联地连接。此外,半导体装置A1也可以不具备保护元件9。
两个控制芯片5分别控制半导体芯片4的驱动,并配置在基板2的基板主面21上。在区别记载两个控制芯片5的情况下,将一方设为控制芯片5a,将另一方设为控制芯片5b。在不区别二者的情况下,简称为控制芯片5。
如图3所示,控制芯片5a以及控制芯片5b与引线11以及引线12分离地配置在引线11与引线12之间。控制芯片5a位于靠近引线11的位置,控制芯片5b位于靠近引线12的位置。此外,控制芯片5a以及控制芯片5b的配置没有特别限定。
控制芯片5a控制半导体芯片4a的驱动。具体而言,控制芯片5a生成驱动信号,并向半导体芯片4a的栅极电极44输入,从而驱动半导体芯片4a。在本实施方式中,控制芯片5a与未图示的管芯焊盘以及多个导线、多个引线53以及树脂54一起构成控制装置50。管芯焊盘以及多个引线53例如是由铜(Cu)构成的板状部件。管芯焊盘搭载有控制芯片5a。各引线53通过导线而与控制芯片5a导通。树脂54覆盖控制芯片5a以及导线的整体和各引线53的一部分,例如由环氧树脂、硅凝胶等绝缘性材料构成。如图3所示,各引线53在x方向上隔开间隔地排列于树脂54的y方向的两端部。各引线53沿y方向延伸,各自的一部分从树脂54的y方向的两侧面突出。各引线53的从树脂54突出的部分与导电部3的焊盘31导通接合。在本实施方式中,控制装置50是SOP(Small Outline Package:小外形封装)类型的封装。此外,控制装置50的封装类型并不限定于SOP类型,例如也可以是QFP(Quad Flat Package:方形扁平式封装)类型、SOJ(Small Outline J-lead Package:J型引脚小外形封装)类型等其它类型的封装。此外,控制装置50的尺寸、形状、引线的数量等没有特别限定。并且,控制装置50也可以具备控制芯片5a以外的电路芯片。
控制芯片5b控制半导体芯片4b的驱动。具体而言,控制芯片5b生成驱动信号,并向半导体芯片4b的栅极电极44输入,从而驱动半导体芯片4b。在本实施方式中,控制芯片5b直接配置在基板主面21上。控制芯片5b的一方的面与焊盘31c接合,配置于另一方的面的多个电极通过导线74而分别与焊盘31导通连接。导线74例如由金(Au)、银(Ag)、铜(Cu)、铝(Al)等构成。此外,导线74的材料、线径以及根数没有特别限定。
此外,也可以与控制芯片5b相同,控制芯片5a直接配置在基板主面21上。并且,也可以与控制芯片5a相同,控制芯片5b作为控制装置50而配置于基板主面21。
多个无源元件6配置在基板2的基板主面21上,并与导电部3的焊盘31导通接合。无源元件6例如是电阻、电容器、线圈、二极管等。无源元件6包含热敏电阻6a以及热敏电阻6b。
热敏电阻6a、6b是温度检测元件,安装在基板2的基板主面21上。热敏电阻6a、6b是与温度变化相比电阻的变化较大的电阻体,电阻值根据周围的温度而变化,从而端子间电压变化。基于热敏电阻6a、6b的端子间电压来检测热敏电阻6a、6b的周围的温度。此外,热敏电阻6a、6b的特性没有特别限定。热敏电阻6a、6b可以是NTC(negative temperaturecoefficient:负温度系数)热敏电阻,也可以是PTC(Positive temperature coefficient:正温度系数)热敏电阻,还可以是具有其它特性的热敏电阻。
热敏电阻6a用于检测半导体芯片4a的温度,如图3所示,与搭载有半导体芯片4a的引线11的搭载部111相邻地配置。热敏电阻6a与引线11绝缘。热敏电阻6a横跨导电部3的两个焊盘31a地配置。热敏电阻6a的一方的端子与一方的焊盘31a导通接合,另一方的端子与另一方的焊盘31a导通接合。各焊盘31a分别经由连接布线32a以及焊盘31c而与引线15a导通连接。也就是说,焊盘31a、连接布线32a以及焊盘31c是使热敏电阻6a与引线15a导通的导通路径。两个引线15a成为用于检测半导体芯片4a的温度的端子,输出热敏电阻6a的端子间电压。在本实施方式中,热敏电阻6a是“第一温度检测元件”的一例。
热敏电阻6b用于检测半导体芯片4b的温度,如图3所示,与搭载有半导体芯片4b的引线12的搭载部121相邻地配置。热敏电阻6b与引线12绝缘。热敏电阻6b横跨导电部3的两个焊盘31b地配置。热敏电阻6b的一方的端子与一方的焊盘31b导通接合,另一方的端子与另一方的焊盘31b导通接合。各焊盘31b分别经由连接布线32b以及焊盘31d而与引线15b导通连接。也就是说,焊盘31b、连接布线32b以及焊盘31d是使热敏电阻6b与引线15b导通的导通路径。两个引线15b成为用于检测半导体芯片4b的温度的端子,输出热敏电阻6b的端子间电压。在本实施方式中,热敏电阻6b是“第二温度检测元件”的一例。
此外,半导体装置A1也可以具备其它温度检测元件来代替热敏电阻6a、6b。作为其它温度检测元件,可以考虑半导体温度传感器等。半导体温度传感器是与温度变化相比正向电压的变化较大的Si二极管等,基于流动了预定的电流时的端子间电压来检测周围的温度。
其它无源元件6与导电部3的焊盘31导通接合,经由连接布线32以及焊盘31而与控制芯片5或半导体芯片4导通。此外,各无源元件6的种类、配置位置、数量没有特别限定。
封固树脂8至少覆盖半导体芯片4a、4b、保护元件9a、9b、控制装置50(控制芯片5a)、控制芯片5b、多个无源元件6、导线71~74、多个引线1的各一部分以及基板2的一部分。封固树脂8的材料没有特别限定,例如适当使用环氧树脂、硅凝胶等绝缘材料。
封固树脂8具有树脂主面81、树脂背面82以及四个树脂侧面83。树脂主面81以及树脂背面82是在z方向上相互朝向相反侧的面,均是与z方向正交的平坦面。树脂主面81是朝向图5~图7的上方的面。树脂背面82是朝向图5~图7的下方的面。各树脂侧面83分别与树脂主面81以及树脂背面82相连,朝向x方向或y方向。如图4所示,基板2的基板背面22从封固树脂8的树脂背面82露出。在本实施方式中,如图5~图7所示,基板背面22与树脂背面82相互为同一面。
接下来,参照图9,在下文中对半导体装置A1的制造方法的一例进行说明。此外,以下说明的制造方法是用于实现半导体装置A1的一个方案,本公开并不限定于此。
如图9所示,本例的制造方法具有导电部形成工序(步骤S1)、引线框接合工序(步骤S2)、半导体芯片安装工序(步骤S3)、控制装置安装工序(步骤S4)、导线连接工序(步骤S5)、树脂形成工序(步骤S6)以及框架切断工序(步骤S7)。
在导电部形成工序(步骤S1)中,首先,准备基板2。基板2例如由陶瓷构成。接着,在基板2的基板主面21上形成导电部3以及多个接合部25。在本例中,一并地形成导电部3以及多个接合部25。例如,在印刷金属糊剂之后,对其进行烧制,由此得到作为导电性材料的例如包含银(Ag)等金属的导电部3以及多个接合部25。
在引线框接合工序(步骤S2)中,首先,在多个接合部25印刷接合糊剂,在导电部3的一部分焊盘31印刷导电性接合糊剂。接合糊剂以及导电性接合糊剂例如是Ag糊剂、焊锡糊剂。接着,准备引线框。引线框包含多个引线1,还具有使多个引线1相连的框架。此外,引线框的形状等没有任何限定。接着,使多个引线1中的引线11、12经由接合糊剂而与多个接合部25面对面。并且,使多个引线1中的多个引线15经由导电性接合糊剂而与导电部3(焊盘31)面对面。例如,通过将接合糊剂以及导电性接合糊剂加热之后冷却,来由接合糊剂形成接合材料75,由导电性接合糊剂形成导电性接合材料76。由此,引线11、12经由接合材料75而与多个接合部25接合,多个引线15经由导电性接合材料76而与导电部3接合。
在半导体芯片安装工序(步骤S3)中,首先,在引线11以及引线12的预定位置印刷导电性接合糊剂。导电性接合糊剂例如是Ag糊剂、焊锡糊剂。接着,使半导体芯片4a以及保护元件9a附着于被印刷到引线11的导电性接合糊剂,使半导体芯片4b以及保护元件9b附着于被印刷到引线12的导电性接合糊剂。然后,例如通过将导电性接合糊剂加热之后冷却,来由导电性接合糊剂形成导电性接合材料。由此,半导体芯片4a以及保护元件9a经由导电性接合材料而与引线11接合,半导体芯片4b以及保护元件9b经由导电性接合材料而与引线12接合。
在控制装置安装工序(步骤S4)中,在导电部3的一部分焊盘31印刷导电性接合糊剂。导电性接合糊剂例如是Ag糊剂、焊锡糊剂。接着,使控制装置50的各引线53分别附着于导电性接合糊剂。并且,使控制芯片5b附着于被印刷到焊盘31e的导电性接合糊剂。接着,例如通过将导电性接合糊剂加热之后冷却,来使控制装置50的各引线53以及控制芯片5b经由导电性接合材料而与焊盘31接合。另外,通过相同的工序,使热敏电阻6a、6b以及其它无源元件6经由导电性接合材料而与导电部3的焊盘31接合。
在导线连接工序(步骤S5)中,首先,连接多个导线71。在本例中,例如通过楔焊的方法,依次连接由铝(Al)构成的线材。在本实施方式中,将线材的前端与半导体芯片4a的源极电极43接合,一边拉出线材一边使毛细管移动而将线材与保护元件9a的阳极电极93接合,并且,一边拉出线材一边使毛细管移动而将线材与引线13的导线键合部134接合,从而连接导线71。同样,通过将线材依次接合于半导体芯片4b的源极电极43、保护元件9b的阳极电极93、以及引线14的导线键合部144来连接导线71。由此得到多个导线71。接着,连接多个导线72、73、74。在本例中,例如利用毛细管键合的方法,依次连接由金(Au)构成的线材。由此得到多个导线72、73、74。
在树脂形成工序(步骤S6)中,例如用金属模具包围引线框的一部分、基板2的一部分、半导体芯片4a、4b、保护元件9a、9b、控制装置50(控制芯片5a)、控制芯片5b、多个无源元件6以及多个导线71~74。接着,向由金属模具规定的空间注入液状的树脂材料。接着,通过使该树脂材料固化,得到封固树脂8。
在框架切断工序(步骤S7)中,将引线框中的从封固树脂8露出的部位的适当部位切断。由此,多个引线1相互被分割。之后,根据需要,经过将多个引线1折弯等的处理,从而得到上述的半导体装置A1。
接下来,对半导体装置A1的作用效果进行说明。
根据本实施方式,热敏电阻6a与搭载有半导体芯片4a的引线11的搭载部111相邻地配置,检测半导体芯片4a的温度。并且,热敏电阻6b与搭载有半导体芯片4b的引线12的搭载部121相邻地配置,检测半导体芯片4b的温度。因此,即使在半导体芯片4a和半导体芯片4b中流动的电流产生不平衡而产生温度差,也能够分别单独地检测温度并与设计温度进行比较,从而能够抑制热失控。并且,热敏电阻6a、6b安装在基板2的基板主面21上。因此,与在半导体芯片4a、4b的内部组装温度检测部的情况相比,热敏电阻6a、6b难以受到由半导体芯片4a、4b的开关引起的噪声的影响。
并且,根据本实施方式,在基板2的基板主面21上形成有导电部3。导电部3在焊盘31导通接合有控制装置50以及控制芯片5b。由此,能够由形成在基板主面21上的导电部3构成朝向控制装置50以及控制芯片5b的导通路径。因此,与例如由金属制的引线构成导通路径的情况相比,能够实现导通路径的细线化、高密度化。
并且,根据本实施方式,由于多个引线1的导热率比基板2的导热率高,所以能够抑制因采用基板2而可能降低的从半导体芯片4的散热的降低。并且,半导体芯片4a通过导电性接合材料而与引线11直接接合,半导体芯片4b通过导电性接合材料而与引线12直接接合。故而,能够使半导体芯片4a(4b)与引线11(12)导通,并且能够更高效地将来自半导体芯片4a(4b)的热传递至引线11(12)。并且,多个引线1从封固树脂8露出,由此构成从外部朝向半导体芯片4的导通路径,并且能够更加确保半导体芯片4的散热特性。并且,在基板2形成有接合部25,引线11、12经由接合部25而与基板2接合。相对于例如由陶瓷构成的基板2的基板主面21的表面粗糙度,接合部25的表面能够更平滑地精加工。由此,能够抑制在从引线11、12到基板2的传热路径中产生意料外的微小的空隙部等,能够更加促进半导体芯片4等的散热。并且,基板2的基板背面22从封固树脂8露出。由此,能够更高效地将从半导体芯片4等传递至基板2的热释放到外部。
并且,根据本实施方式,导电部3和接合部25包含相同的导电性材料,由此能够在基板2一并地形成导电部3和接合部25。这对于提高半导体装置A1的制造效率而言是优选的。并且,多个引线15经由导电性接合材料76而与导电部3的焊盘31接合。由此,能够相对于基板2更牢固地固定多个引线15。并且,能够实现多个引线15与导电部3之间的低电阻化。
并且,根据本实施方式,控制芯片5a以及控制芯片5b在配置有半导体芯片4a的引线11与配置有半导体芯片4b的引线12之间配置于基板主面21。因此,能够减小从控制芯片5a到半导体芯片4a的距离与从控制芯片5b到半导体芯片4b的距离之差。由此,能够减小从控制芯片5a输入至半导体芯片4a的驱动信号与从控制芯片5b输入至半导体芯片4b的驱动信号的传递时间之差。
此外,在本实施方式中,对半导体装置A1具备用于检测半导体芯片4a的温度的热敏电阻6a和用于检测半导体芯片4b的温度的热敏电阻6b这两个温度检测元件的情况进行了说明,但不限定于此。半导体装置A1也可以具备半导体芯片4的个数以上的温度检测元件。
图10~图14示出了本公开的其它实施方式。此外,在这些图中,对与上述实施方式相同或类似的要素标注与上述实施方式相同的符号。
图10是用于说明本公开的第二实施方式的半导体装置A2的图。图10是示出半导体装置A2的俯视图,且是与图3对应的图。图10中,与图3相同,透过封固树脂8,用假想线(双点划线)示出封固树脂8的外形。本实施方式的半导体装置A2中,热敏电阻6a以及热敏电阻6b的配置位置、引线11及引线12的形状与第一实施方式不同。
在本实施方式的半导体装置A2中,热敏电阻6a以及热敏电阻6b配置于比半导体装置A1的情况更靠基板主面21的y方向的一方的端缘(图10中的上侧的端缘)的位置。也就是说,与半导体装置A1相比,热敏电阻6a配置为远离引线11的搭载部111,热敏电阻6b配置为远离引线12的搭载部121。
引线11还具备从搭载部111沿y方向朝向热敏电阻6a延伸的延伸部115。也就是说,热敏电阻6a配置于延伸部115的前端附近。热敏电阻6a远离搭载部111以及搭载于搭载部111的半导体芯片4a,但由于存在延伸部115,所以与引线11相邻。因此,半导体芯片4a发出的热经由引线11传递至热敏电阻6a。
并且,引线12还具备从搭载部121沿y方向朝向热敏电阻6b延伸的延伸部125。也就是说,热敏电阻6b配置于延伸部125的前端附近。热敏电阻6b远离搭载部121以及搭载于搭载部121的半导体芯片4b,但由于存在延伸部125,所以与引线12相邻。因此,半导体芯片4b发出的热经由引线12传递至热敏电阻6b。
根据本实施方式,热敏电阻6a与从搭载有半导体芯片4a的引线11的搭载部111延伸出的延伸部115相邻地配置,检测半导体芯片4a的温度。并且,热敏电阻6b与从搭载有半导体芯片4b的引线12的搭载部121延伸出的延伸部125相邻地配置,检测半导体芯片4b的温度。因此,分别单独地检测温度,从而能够抑制热失控。并且,由于热敏电阻6a、6b安装在基板2的基板主面21上,所以难以受到由半导体芯片4a、4b的开关引起的噪声的影响。另外,根据本实施方式,与半导体装置A1相比,热敏电阻6a(6b)更远离半导体芯片4a(4b)。因此,热敏电阻6a、6b更难以受到由半导体芯片4a、4b的开关引起的噪声的影响。
图11是用于说明本公开的第三实施方式的半导体装置A3的图。图11是示出半导体装置A3的俯视图,且是与图3对应的图。图11中,与图3相同,透过封固树脂8,用假想线(双点划线)示出封固树脂8的外形。本实施方式的半导体装置A3的半导体芯片4以及保护元件9的配置位置与第一实施方式不同。
在本实施方式的半导体装置A3中,半导体芯片4a与保护元件9a的配置位置相反,半导体芯片4b与保护元件9b的配置位置相反。即,保护元件9a在引线11上配置于半导体芯片4a的y方向的另一方侧(图11中的上方侧),保护元件9b在引线12上配置于半导体芯片4b的y方向的另一方侧。也就是说,热敏电阻6a相对于保护元件9a配置在与半导体芯片4a相反的一侧,热敏电阻6b相对于保护元件9b配置在与半导体芯片4b相反的一侧。
在本实施方式中,热敏电阻6a也与搭载有半导体芯片4a的引线11的搭载部111相邻地配置,检测半导体芯片4a的温度。并且,热敏电阻6b与搭载有半导体芯片4b的引线12的搭载部121相邻地配置,检测半导体芯片4b的温度。因此,分别单独地检测温度,从而能够抑制热失控。并且,由于热敏电阻6a、6b安装在基板2的基板主面21上,所以难以受到由半导体芯片4a、4b的开关引起的噪声的影响。另外,根据本实施方式,与半导体装置A1相比,热敏电阻6a(6b)更远离半导体芯片4a(4b)。因此,热敏电阻6a、6b更难以受到由半导体芯片4a、4b的开关引起的噪声的影响。
图12是用于说明本公开的第四实施方式的半导体装置A4的图。图12是示出半导体装置A4的俯视图,且是与图3对应的图。图12中,与图3相同,透过封固树脂8,用假想线(双点划线)示出封固树脂8的外形。本实施方式的半导体装置A4具备具有一个控制芯片5c的控制装置50来代替控制装置50(控制芯片5a)以及控制芯片5b,这一点与第一实施方式不同。
控制芯片5c生成并分别输出半导体芯片4a的驱动信号和半导体芯片4b的驱动信号。在本实施方式中,控制芯片5c与未图示的管芯焊盘、多个导线、多个引线53以及树脂54一起构成控制装置50。各引线53在y方向上隔开间隔地排列于树脂54的x方向的两端部。各引线53沿x方向延伸,各自的一部分从树脂54的x方向的两侧面突出。各引线53的从树脂54突出的部分与导电部3的焊盘31导通接合。在本实施方式中,控制装置50是SOP型的封装。此外,控制装置50的封装类型没有特别限定。另外,控制芯片5c也可以不构成控制装置50,而是直接配置在基板主面21上。
并且,第四实施方式的半导体装置A4通过采用具有控制芯片5c的控制装置50,各无源元件6的配置以及导电部3的配置及形状与半导体装置A1不同。并且,引线13及引线14的形状、引线15a、15b的形状及配置也不同。
在本实施方式中,热敏电阻6a也与搭载有半导体芯片4a的引线11的搭载部111相邻地配置,检测半导体芯片4a的温度。并且,热敏电阻6b与搭载有半导体芯片4b的引线12的搭载部121相邻地配置,检测半导体芯片4b的温度。因此,分别单独地检测温度,从而能够抑制热失控。并且,由于热敏电阻6a、6b安装在基板2的基板主面21上,所以难以受到由半导体芯片4a、4b的开关引起的噪声的影响。
图13是用于说明本公开的第五实施方式的半导体装置A5的图。图13是示出半导体装置A5的局部俯视图,且是透过了封固树脂8的图。此外,图13中,用假想线(双点划线)示出封固树脂8的外形。本实施方式的半导体装置A5具备四个半导体芯片4a~4d,这一点与第一实施方式不同。
本实施方式的半导体装置A5与半导体装置A1相比,还具备引线16~19、半导体芯片4c、4d以及热敏电阻6c、6d。并且,半导体装置A5具备两个第三实施方式的控制芯片5c。引线16、17与引线11、12相同。引线18、19与引线13、14相同。半导体芯片4c、4d与半导体芯片4a、4b相同。半导体芯片4c搭载于引线16,通过导线71而与引线18连接。半导体芯片4d搭载于引线17,通过导线71而与引线19连接。一方的控制芯片5c生成并分别输出半导体芯片4a的驱动信号和半导体芯片4b的驱动信号,从而控制半导体芯片4a、4b的驱动。另一方的控制芯片5c生成并分别输出半导体芯片4c的驱动信号和半导体芯片4d的驱动信号,从而控制半导体芯片4c、4d的驱动。
热敏电阻6c、6d与热敏电阻6a、6b相同。热敏电阻6c与搭载有半导体芯片4c的引线16的搭载部相邻地配置,检测半导体芯片4c的温度。热敏电阻6d与搭载有半导体芯片4d的引线17的搭载部相邻地配置,检测半导体芯片4d的温度。也就是说,由于半导体芯片为四个,所以半导体装置A5具备四个用于检测各自的温度的热敏电阻。
根据本实施方式,热敏电阻6a与搭载有半导体芯片4a的引线11的搭载部111相邻地配置,检测半导体芯片4a的温度。并且,热敏电阻6b与搭载有半导体芯片4b的引线12的搭载部121相邻地配置,检测半导体芯片4b的温度。并且,热敏电阻6c与搭载有半导体芯片4c的引线16的搭载部相邻地配置,检测半导体芯片4c的温度。并且,热敏电阻6d与搭载有半导体芯片4d的引线17的搭载部相邻地配置,检测半导体芯片4d的温度。因此,分别单独地检测温度,从而能够抑制热失控。并且,由于热敏电阻6a~6d安装在基板2的基板主面21上,所以难以受到由半导体芯片4a~4d的开关引起的噪声的影响。
此外,在本实施方式中,对半导体芯片为四个的情况进行了说明,在第一~第四实施方式中,对半导体芯片为两个的情况进行了说明,但不限定于此。半导体芯片的个数可以为三个,也可以为五个以上。热敏电阻的个数只要与半导体芯片的个数一致即可。并且,热敏电阻的个数也可以比半导体芯片的个数多。
图14是用于说明本公开的第六实施方式的半导体装置A6的图。图14是示出半导体装置A6的俯视图,且是透过了封固树脂8的图。此外,图14中,用假想线(双点划线)示出封固树脂8的外形。本实施方式的半导体装置A6中,半导体芯片4a、4b不搭载于引线1而是配置于导电部3,这一点与第一实施方式不同。
在本实施方式的半导体装置A6中,导电部3还具备第一导电部33以及第二导电部34。第一导电部33与第二导电部34相互分离。第一导电部33具备搭载部33a以及延伸部33b。搭载部33a搭载半导体芯片4a。半导体芯片4a使元件背面42朝向搭载部33a,通过未图示的导电性接合材料而与搭载部33a接合。由此,半导体芯片4a的漏极电极45通过导电性接合材料而与搭载部33a导通连接。延伸部33b是从搭载部33a沿y方向朝向热敏电阻6a延伸的部分。也就是说,热敏电阻6a配置于延伸部33b的前端附近。热敏电阻6a与第一导电部33绝缘地配置。此外,第一导电部33也可以不具备延伸部33b。在该情况下,将热敏电阻6a配置为与搭载部33a相邻即可。
同样,第二导电部34具备搭载部34a以及延伸部34b。搭载部34a搭载半导体芯片4b。半导体芯片4b使元件背面42朝向搭载部34a,通过未图示的导电性接合材料而与搭载部34a接合。由此,半导体芯片4b的漏极电极45通过导电性接合材料而与搭载部34a导通连接。延伸部34b是从搭载部34a沿y方向朝向热敏电阻6b延伸的部分。也就是说,热敏电阻6b配置于延伸部34b的前端附近。热敏电阻6b与第二导电部34绝缘地配置。此外,第二导电部34也可以不具备延伸部34b。在该情况下,将热敏电阻6b配置为与搭载部34a相邻即可。
并且,导电部3还具备焊盘31f、31g、31h、31i以及连接布线32c、32d。焊盘31f与引线11导通接合,焊盘31g与引线12导通接合。焊盘31h与引线13导通接合,并通过导线71而与半导体芯片4a的源极电极43导通连接。焊盘31i与引线14导通接合,并通过导线71而与半导体芯片4b的源极电极43导通连接。连接布线32c与第一导电部33和焊盘31f连接,成为第一导电部33与焊盘31f的导通路径。连接布线32d与第二导电部34和焊盘31g连接,成为第二导电部34与焊盘31g的导通路径。
根据本实施方式,热敏电阻6a与从搭载有半导体芯片4a的第一导电部33的搭载部33a延伸出的延伸部33b相邻地配置,检测半导体芯片4a的温度。并且,热敏电阻6b与从搭载有半导体芯片4b的第二导电部34的搭载部34a延伸出的延伸部34b相邻地配置,检测半导体芯片4b的温度。因此,分别单独地检测温度,从而能够抑制热失控。并且,由于热敏电阻6a、6b安装在基板2的基板主面21上,所以难以受到由半导体芯片4a、4b的开关引起的噪声的影响。
在上述第一~第六实施方式中,对半导体装置A1~A6是IPM的情况进行了说明,但不限定于此。本公开的半导体装置也可以是IPM以外的半导体装置。
本公开的半导体装置不限定于上述的实施方式。本公开的半导体装置的各部分的具体的结构能够自由地进行各种设计变更。本公开包含以下的附记所记载的实施方式。
附记1.
一种半导体装置,具备:
基板,其具有在厚度方向上相互朝向相反侧的基板主面以及基板背面;
导电部,其形成在上述基板主面上;
封固树脂,其覆盖上述基板的至少一部分以及上述导电部的整体;
多个半导体芯片,其配置在上述基板主面上;以及
多个温度检测元件,其分别配置在上述基板主面上,且个数为上述多个半导体芯片的个数以上。
附记2.
根据附记1所述的半导体装置,
上述多个半导体芯片包含第一半导体芯片以及第二半导体芯片,
上述多个温度检测元件包含第一温度检测元件以及第二温度检测元件,
上述第一温度检测元件配置在比上述第二温度检测元件更接近上述第一半导体芯片的位置,
上述第二温度检测元件配置在比上述第一温度检测元件更接近上述第二半导体芯片的位置。
附记3.
根据附记2所述的半导体装置,
还具备相互分离地配置在上述基板主面上且导热率比上述基板的导热率高的第一引线以及第二引线,
上述第一半导体芯片配置在上述第一引线上,
上述第二半导体芯片配置在上述第二引线上。
附记4.
根据附记3所述的半导体装置,
上述第一温度检测元件与上述第一引线相邻,而且与上述第一引线绝缘地配置,
上述第二温度检测元件与上述第二引线相邻,而且与上述第二引线绝缘地配置。
附记5.
根据附记4所述的半导体装置,
还具备配置在上述第一引线上的电子器件,
上述第一温度检测元件相对于上述电子器件配置在与上述第一半导体芯片相反的一侧。
附记6.
根据附记4或5所述的半导体装置,
上述第一引线具备搭载上述第一半导体芯片的搭载部、以及从上述搭载部延伸出的延伸部,
上述第一温度检测元件配置在上述延伸部的前端附近。
附记7.
根据附记3至6中任一项所述的半导体装置,
还具备形成在上述基板主面上且包含构成上述导电部的导电性材料的接合部,
上述第一引线以及上述第二引线经由接合材料而与上述接合部接合。
附记8.
根据附记3至7中任一项所述的半导体装置,
上述第一引线以及上述第二引线分别一部分被上述封固树脂覆盖,另一部分从上述封固树脂露出。
附记9.
根据附记3至8中任一项所述的半导体装置,
还具备控制用引线,该控制用引线与上述第一引线以及上述第二引线分离,而且经由导电性接合材料而与上述导电部接合地配置,
上述控制用引线的一部分被上述封固树脂覆盖,另一部分从上述封固树脂露出。
附记10.
根据附记2所述的半导体装置,
上述导电部包含相互分离的第一导电部以及第二导电部,
上述第一半导体芯片配置在上述第一导电部上,
上述第二半导体芯片配置在上述第二导电部上,
上述第一温度检测元件与上述第一导电部相邻,而且与上述第一导电部绝缘地配置,
上述第二温度检测元件与上述第二导电部相邻,而且与上述第二导电部绝缘地配置。
附记11.
根据附记10所述的半导体装置,
上述第一导电部具备搭载上述第一半导体芯片的搭载部、以及从上述搭载部延伸出的延伸部,
上述第一温度检测元件配置在上述延伸部的前端附近。
附记12.
根据附记1至11中任一项所述的半导体装置,
上述温度检测元件是热敏电阻。
附记13.
根据附记1至11中任一项所述的半导体装置,
上述温度检测元件是半导体温度传感器。
附记14.
根据附记1至13中任一项所述的半导体装置,
上述半导体芯片以及上述温度检测元件的个数分别为两个。
附记15.
根据附记1至13中任一项所述的半导体装置,
上述半导体芯片以及上述温度检测元件的个数分别为四个。
附记16.
根据附记1至15中任一项所述的半导体装置,
上述半导体芯片是控制电力的功率晶体管。
附记17.
根据附记1至16中任一项所述的半导体装置,
上述半导体芯片具备:
在上述厚度方向上相互朝向相反侧的芯片主面及芯片背面;
配置在上述芯片主面的主面电极;以及
配置在上述芯片背面的背面电极。
附记18.
根据附记1至17中任一项所述的半导体装置,
上述基板背面从上述封固树脂露出。
附记19.
根据附记1至18中任一项所述的半导体装置,
上述基板由陶瓷构成。
符号的说明
A1、A2、A3、A4、A5、A6—半导体装置,1、11~19、15a、15b—引线,111—搭载部,111a—主面,111b—背面,112—突出部,113—倾斜连接部,114—平行连接部,115—延伸部,121—搭载部,121a—主面,121b—背面,122—突出部,123—倾斜连接部,124—平行连接部,125—延伸部,132—突出部,134—导线键合部,142—突出部,144—导线键合部,151—接合部分,151a—主面,151b—背面,152—突出部,153—倾斜连接部,154—平行连接部,2—基板,21—基板主面,22—基板背面,25、251、252—接合部,3—导电部,31、31a~32i—焊盘,32、32a~32d—连接布线,33—第一导电部,33a—搭载部,33b—延伸部,34—第二导电部,34a—搭载部,34b—延伸部,4、4a、4b、4c、4d—半导体芯片,41—元件主面,42—元件背面,43—源极电极,44—栅极电极,45—漏极电极,5、5a、5b、5c—控制芯片,50—控制装置,53—引线,54—树脂,6—无源元件,6a~6d—热敏电阻,71~74—导线,75—接合材料,76—导电性接合材料,8—封固树脂,81—树脂主面,82—树脂背面,83—树脂侧面,9、9a、9b—保护元件,91—保护元件主面,92—保护元件背面,93—阳极电极,94—阴极电极。

Claims (19)

1.一种半导体装置,其特征在于,具备:
基板,其具有在厚度方向上相互朝向相反侧的基板主面以及基板背面;
导电部,其形成在上述基板主面上;
封固树脂,其覆盖上述基板的至少一部分以及上述导电部的整体;
多个半导体芯片,其配置在上述基板主面上;以及
多个温度检测元件,其分别配置在上述基板主面上,且个数为上述多个半导体芯片的个数以上。
2.根据权利要求1所述的半导体装置,其特征在于,
上述多个半导体芯片包含第一半导体芯片以及第二半导体芯片,
上述多个温度检测元件包含第一温度检测元件以及第二温度检测元件,
上述第一温度检测元件配置在比上述第二温度检测元件更接近上述第一半导体芯片的位置,
上述第二温度检测元件配置在比上述第一温度检测元件更接近上述第二半导体芯片的位置。
3.根据权利要求2所述的半导体装置,其特征在于,
还具备相互分离地配置在上述基板主面上且导热率比上述基板的导热率高的第一引线以及第二引线,
上述第一半导体芯片配置在上述第一引线上,
上述第二半导体芯片配置在上述第二引线上。
4.根据权利要求3所述的半导体装置,其特征在于,
上述第一温度检测元件与上述第一引线相邻,而且与上述第一引线绝缘地配置,
上述第二温度检测元件与上述第二引线相邻,而且与上述第二引线绝缘地配置。
5.根据权利要求4所述的半导体装置,其特征在于,
还具备配置在上述第一引线上的电子器件,
上述第一温度检测元件相对于上述电子器件配置在与上述第一半导体芯片相反的一侧。
6.根据权利要求4或5所述的半导体装置,其特征在于,
上述第一引线具备搭载上述第一半导体芯片的搭载部、以及从上述搭载部延伸出的延伸部,
上述第一温度检测元件配置在上述延伸部的前端附近。
7.根据权利要求3至6中任一项所述的半导体装置,其特征在于,
还具备形成在上述基板主面上且包含与上述导电部相同的导电性材料的接合部,
上述第一引线以及上述第二引线经由接合材料而与上述接合部接合。
8.根据权利要求3至7中任一项所述的半导体装置,其特征在于,
上述第一引线以及上述第二引线分别一部分被上述封固树脂覆盖,另一部分从上述封固树脂露出。
9.根据权利要求3至8中任一项所述的半导体装置,其特征在于,
还具备控制用引线,该控制用引线与上述第一引线以及上述第二引线分离,而且经由导电性接合材料而与上述导电部接合地配置,
上述控制用引线的一部分被上述封固树脂覆盖,另一部分从上述封固树脂露出。
10.根据权利要求2所述的半导体装置,其特征在于,
上述导电部包含相互分离的第一导电部以及第二导电部,
上述第一半导体芯片配置在上述第一导电部上,
上述第二半导体芯片配置在上述第二导电部上,
上述第一温度检测元件与上述第一导电部相邻,而且与上述第一导电部绝缘地配置,
上述第二温度检测元件与上述第二导电部相邻,而且与上述第二导电部绝缘地配置。
11.根据权利要求10所述的半导体装置,其特征在于,
上述第一导电部具备搭载上述第一半导体芯片的搭载部、以及从上述搭载部延伸出的延伸部,
上述第一温度检测元件配置在上述延伸部的前端附近。
12.根据权利要求1至11中任一项所述的半导体装置,其特征在于,
上述温度检测元件是热敏电阻。
13.根据权利要求1至11中任一项所述的半导体装置,其特征在于,
上述温度检测元件是半导体温度传感器。
14.根据权利要求1至13中任一项所述的半导体装置,其特征在于,
上述半导体芯片以及上述温度检测元件的个数分别为两个。
15.根据权利要求1至13中任一项所述的半导体装置,其特征在于,
上述半导体芯片以及上述温度检测元件的个数分别为四个。
16.根据权利要求1至15中任一项所述的半导体装置,其特征在于,
上述半导体芯片是控制电力的功率晶体管。
17.根据权利要求1至16中任一项所述的半导体装置,其特征在于,
上述半导体芯片具备:
在上述厚度方向上相互朝向相反侧的芯片主面及芯片背面;
配置在上述芯片主面的主面电极;以及
配置在上述芯片背面的背面电极。
18.根据权利要求1至17中任一项所述的半导体装置,其特征在于,
上述基板背面从上述封固树脂露出。
19.根据权利要求1至18中任一项所述的半导体装置,其特征在于,
上述基板由陶瓷构成。
CN202180027704.6A 2020-04-17 2021-03-31 半导体装置 Pending CN115380378A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-074232 2020-04-17
JP2020074232 2020-04-17
PCT/JP2021/013848 WO2021210402A1 (ja) 2020-04-17 2021-03-31 半導体装置

Publications (1)

Publication Number Publication Date
CN115380378A true CN115380378A (zh) 2022-11-22

Family

ID=78084201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180027704.6A Pending CN115380378A (zh) 2020-04-17 2021-03-31 半导体装置

Country Status (5)

Country Link
US (1) US20230178461A1 (zh)
JP (1) JPWO2021210402A1 (zh)
CN (1) CN115380378A (zh)
DE (2) DE212021000245U1 (zh)
WO (1) WO2021210402A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1021830S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
USD1022932S1 (en) * 2021-03-16 2024-04-16 Rohm Co., Ltd. Semiconductor module
USD1021829S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
WO2023106151A1 (ja) * 2021-12-10 2023-06-15 ローム株式会社 半導体装置
WO2023112743A1 (ja) * 2021-12-17 2023-06-22 ローム株式会社 電子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018702B2 (ja) * 2008-08-28 2012-09-05 トヨタ自動車株式会社 半導体装置
EP2765600A4 (en) * 2011-09-30 2015-06-10 Rohm Co Ltd SEMICONDUCTOR COMPONENT
JP5909396B2 (ja) * 2012-03-26 2016-04-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP6262411B2 (ja) 2015-08-28 2018-01-17 新電元工業株式会社 電力変換装置、および、半導体装置
CN109168321B (zh) 2016-04-01 2022-03-01 三菱电机株式会社 半导体模块
JP6673118B2 (ja) * 2016-09-23 2020-03-25 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
DE112021001035T5 (de) 2022-12-15
WO2021210402A1 (ja) 2021-10-21
JPWO2021210402A1 (zh) 2021-10-21
DE112021001035B4 (de) 2023-10-12
US20230178461A1 (en) 2023-06-08
DE212021000245U1 (de) 2022-06-08

Similar Documents

Publication Publication Date Title
WO2021210402A1 (ja) 半導体装置
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
WO2021251126A1 (ja) 半導体装置
US20230163078A1 (en) Semiconductor device
US20230121777A1 (en) Electronic device
US20230109471A1 (en) Electronic device
US20080029875A1 (en) Hermetically sealed semiconductor device module
JPWO2017163583A1 (ja) 半導体装置および半導体装置の製造方法
CN110610920A (zh) 半导体装置、引线框架以及半导体装置的制造方法
US20230352453A1 (en) Semiconductor module
WO2021187018A1 (ja) 半導体装置
JP2735912B2 (ja) インバータ装置
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
US11380608B2 (en) Semiconductor module
JP7491043B2 (ja) 半導体モジュール
WO2023243306A1 (ja) 半導体装置
WO2021182016A1 (ja) 半導体装置
CN113056813A (zh) 半导体装置
JPH09213877A (ja) マルチチップモジュール半導体装置
US20240105566A1 (en) Semiconductor device
WO2024075514A1 (ja) 接合構造体および半導体装置
WO2023149276A1 (ja) 半導体装置
WO2023053823A1 (ja) 半導体装置
US11552021B2 (en) Semiconductor device, semiconductor manufacturing apparatus and method of manufacturing semiconductor device having printed circuit board and insulating board with complementary warps
CN116913881A (zh) 具有引线框锚定杆的半导体功率模块封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination