CN116913881A - 具有引线框锚定杆的半导体功率模块封装 - Google Patents

具有引线框锚定杆的半导体功率模块封装 Download PDF

Info

Publication number
CN116913881A
CN116913881A CN202310360933.0A CN202310360933A CN116913881A CN 116913881 A CN116913881 A CN 116913881A CN 202310360933 A CN202310360933 A CN 202310360933A CN 116913881 A CN116913881 A CN 116913881A
Authority
CN
China
Prior art keywords
pad
die
substrate
edge
anchor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310360933.0A
Other languages
English (en)
Inventor
牛志强
徐范锡
李俊鎬
李钟茂
鲁军
葛小荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN116913881A publication Critical patent/CN116913881A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种功率模块包括引线框、安装在引线框上的衬底、第一锚定垫、第二锚定垫、多个管芯垫和多个晶体管管芯。引线框包括附接到第一锚定垫的第一引线框锚定杆和附接到第二锚定垫上的第二引线框锚定杆。功率模块可以包括单个控制IC或两个或多个控制IC。对于包括单个控制IC的情况，单个控制IC控制第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管。对于包括两个控制IC的情况，低压IC控制第一晶体管、第二晶体管和第三晶体管，高压IC控制第四晶体管、第五晶体管和第六晶体管。

Description

具有引线框锚定杆的半导体功率模块封装
技术领域
本发明一般涉及一种半导体功率模块封装。更具体地说，本发明涉及具有引线框锚定杆的半导体功率模块封装。
背景技术
用于表面安装器件(SMD)的功率模块，包括栅极驱动器和保护集成电路(IC)，应用于紧凑和高功率密度的应用中。提高功率模块的热性能具有挑战性。
常规反向电流绝缘栅双极晶体管(RC-IGBT)在每个管芯0.156瓦的典型负载下，将形成75.8℃的最高温度，而在0.351瓦的重负载下，每个管芯将形成130℃的最大温度。即时应用的功率模块，带有暴露的双在线功能端子，在每个管芯0.156瓦的典型负载下，将形成59.6℃的最高温度，在0.351瓦的重负载下，每个管芯将形成96℃的最大温度。
发明内容
本发明公开了一种功率模块，包括引线框、安装在引线框上的衬底、衬底上的第一锚定垫、衬底上的第二锚定垫、衬底上的多个管芯垫以及多个管芯垫上的多个晶体管管芯。引线框包括附接到第一锚定垫的第一引线框锚定杆和附接到第二锚定垫的第二引线框锚定杆。
功率模块可以包括单个控制IC，或者两个或多个控制IC。对于包括单个控制IC的情况，单个控制IC控制第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管。对于包括两个控制IC的情况，低压IC控制第一晶体管、第二晶体管和第三晶体管，高压IC控制第四晶体管、第五晶体管和第六晶体管。
附图说明
图1A、1B和1C表示在本发明的示例中，三个功率模块的电路图，每个模块包含两个控制IC，用于驱动电机。
图2A、2B和2C表示在本发明的示例中，三个功率模块的电路图，每个模块包含一个单独的控制IC，用于驱动电机。
图3A表示在本发明的示例中，包含直接结合铜(DBC)型衬底的功率模块的侧视图，图3B包含绝缘金属衬底(IMS)的功率模块的侧视图。
图4表示在本发明的示例中，一部分功率模块的透视图。
图5A、5B和5C表示在本发明的示例中，三个功率模块，每个功率模块都含有两个控制IC。
图6A、6B和6C表示在本发明的示例中，三个功率模块，每个功率模块都含有一个单独的控制IC。
具体实施方式
图1A表示在本发明的示例中，用于驱动电机的功率模块(图5A表示了相应的结构)的电路图110。在一个示例中，功率模块是智能功率模块(IPM)。电路图110包括低压IC 120和高压IC 130。低电压IC 120控制第一晶体管122、第二晶体管124和第三晶体管126。高压IC 130控制第四晶体管132、第五晶体管134和第六晶体管136。在本发明的示例中，晶体管是金属氧化物半导体场效应晶体管(MOSFET)。在本发明的示例中，晶体管是绝缘栅双极晶体管(IGBT)。
图1B表示在本发明的示例中，用于驱动电机的功率模块(图5B表示相应的结构)的电路图140。图1B的电路图140类似于图1A的电路图110。图1B的电路图140包括图1A的电路图110中不存在的负温度芯片(NTC)142。
图1C表示在本发明的示例中，用于驱动电机的功率模块的电路图170(图5C表示相应的结构)。图1C的电路图170类似于图1B的电路图140。图1C的电路图170的NTC 172不连接到公共引脚。图1B的电路图140的NTC 142连接到公共引脚。
图2A表示在本发明的示例中，用于驱动电机的功率模块的电路图210(图6A表示相应的结构)。电路图210包括单个控制IC 220。单个控制IC 220控制第一晶体管222、第二晶体管224、第三晶体管226、第四晶体管232、第五晶体管234和第六晶体管236。
图2B表示在本发明的示例中，用于驱动电机的功率模块的电路图240(图6B表示相应的结构)。图2B的电路图240类似于图2A的电路图210。图2B的电路图240包括图2A的电路图210中不存在的NTC 242。
图2C表示在本发明的示例中，用于驱动电机的功率模块的电路图270(图6C表示相应的结构)。图2C的电路图270类似于图2B的电路图240。图2C的电路图270的NTC 272不连接到公共引脚。图1B的电路图240的NTC 242连接到公共引脚。
图3A表示在本发明的示例中，功率模块300的侧视图。功率模块300包括引线框310、DBC型衬底320、多个晶体管管芯340和模制封装349。引线框310包括第一多个引线框引线312和第二多个引线框引脚314。DBC型衬底320包括铜层322、铜层322顶部的陶瓷层324和陶瓷层324顶部的多个铜迹线326。为了表示出内部部件，模制封装349以透明的方式示出。
在本发明的示例中，铜层322的厚度为0.127毫米。陶瓷层324的厚度为0.38毫米。多个铜迹线326的厚度为0.2毫米。
图3B表示在本发明的示例中，功率模块350的侧视图。功率模块350包括引线框360、IMS 370、多个晶体管管芯390和模制封装399。引线框360包括第一多个引线框引线362和第二多个引线框引脚364。IMS 370包括层372、位于层372顶部的绝缘片374和位于绝缘片374顶部的多个铜迹线376。层372是铜层或铝层。绝缘片374的每个侧边缘与层372的侧边缘的相应侧边缘对齐并共面。为了显示内部部件，模制封装399以透明的方式显示。
在本发明的示例中，层372的厚度为0.5毫米。绝缘片374的厚度为0.1毫米。多个铜迹线326的厚度为0.105毫米。
图4表示在本发明的示例中，功率模块400的一部分的透视图。功率模块400包括引线框410、衬底420、衬底420上与衬底420的第一短边缘相邻的第一锚定垫491、衬底420的第二短边缘附近的第二锚定垫493以及多个晶体管管芯440。引线框410包括与衬底420的第一短边缘相邻的第一引线框锚定杆450、与衬底420第二短边缘相邻第二引线框锚定杆470、沿衬底420第一长边缘布置的第一多个引线框引线412、以及沿着衬底420的第二长边缘设置的第二多个引线框引线414。第一和第二长边缘以及第一和第二短边缘基本上限定了衬底420的边界。第一引线框锚定杆450包括：向下台阶以附接到第一锚定垫491上的尖端部分452；基部456，该基部456定位为比尖端部452更高(沿Z方向)；以及将尖端部分452连接到基部456的倾斜部分454。第一引线框锚定杆450还包括两个或多个系杆部分458，其从与尖端部分相对的基部456延伸。从模制封装(例如，图3A的模制封装349)的侧壁暴露的两个或多个系杆部分458的自由端表面平行并邻近衬底420的第一短边缘。
在预设发明的示例中，功率模块400还包括衬底420上的第三锚定垫495。第二引线框锚定杆470包括基部476；第一叉482包括向下台阶，以便附接到第二锚定垫493上的尖端部分472；以及第二叉484，该第二叉包括尖端部分474。第二引线框锚定杆470还包括两个或多个系杆部分478，系杆部分从与尖端部分相对的基部部分476延伸。从模制封装件(例如，图3A的模制封装件349)的侧壁暴露的两个或多个系杆部分的自由端表面平行，并邻近衬底420的第二短边缘。第二引线框锚定杆470的基部476定位得比第一叉482的尖端部分472更高(沿Z方向)。第二引线框锚定杆470的基部476定位得比第二叉头484的尖端部分474更高(沿Z方向)。在一个示例中，第二锚定垫493的顶表面与第三锚定垫495的顶面共面。
图5A表示在本发明的示例中的一种功率模块500。功率模块500包括引线框510、安装在引线框510上的衬底520、衬底520上的第一锚定垫507、衬底520的第二锚定垫509、衬底520中的多个管芯垫530以及多个管脚垫530上的多个晶体管管芯540。引线框510包括第一引线框锚定杆517、第二引线框锚定杆519、第一多个引线框引线512和第二多个引线框引脚514。第一锚定垫507附接到第一引线框锚定杆517。第二锚定垫509附接到第二引线框锚定杆519。
在本发明的示例中，衬底520为矩形形状。衬底520的顶表面的外周包括第一边缘520A、第二边缘520B、第三边缘520C和第四边缘520D。第二边缘520B与第一边缘520A相对。第四边缘520D与第三边缘520C相对。第一边缘520A和第二边缘520B之间的距离限定矩形形状的长度。第三边缘520C和第四边缘520D之间的距离限定矩形形状的宽度。在一个示例中，矩形的长度大于矩形的宽度。在本发明的示例中，语言“相邻”是指元素和边缘之间的最短距离小于元素的长度。第一锚定垫507与第一边缘520A相邻。例如，第一锚定垫507的左侧与第一边缘520A之间的距离小于第一锚定衬垫507的长度。第二锚定垫509与第二边缘520B相邻。例如，第二锚定垫509的右侧与第二边缘520B之间的距离小于第二锚定垫509的长度。
在本发明的示例中，第一锚定垫507位于功率模块500的左侧。第二锚定垫509位于功率模块500的右侧。第一引线框锚定杆517的末端通过胶水或焊料附接到第一锚定垫507。第二引线框锚定杆519的末端通过胶或焊料附接到第二锚定垫509。它节省了在引线框锚定杆和锚定垫之间不使用引线的空间，从而减少了功率模块500的长度。
在本发明的示例中，第一锚定垫507与衬底520的第三边缘520C相邻。第一锚定垫507与衬底520的第三边缘520C之间的距离，小于第一锚定垫507与衬底520的第四边缘520D之间的距离。第二锚定垫509邻近衬底520的第三边缘520C。第二锚定垫509与衬底520的第三边缘520C之间的距离，小于第二锚定垫509与衬底520的第四边缘520D之间的距离。
在本发明的示例中，多个管芯垫530包括第一管芯垫530A、第二管芯垫530B、第三管芯垫530C和第四管芯垫530D。多个晶体管管芯540包括第一晶体管管芯540A、第二晶体管管芯540B、第三晶体管管芯540C、第四晶体管管芯540D、第五晶体管管芯540E和第六晶体管管芯540F。第一晶体管管芯540A设置在第一管芯垫530A上。第二晶体管管芯540B设置在第二管芯垫530B上。第三晶体管管芯540C设置在第三管芯垫530C上。第四晶体管芯片540D、第五晶体管芯片540E和第六晶体管芯片540F设置在第四管芯垫530D上。
在本发明的示例中，第一管芯垫530A、第二管芯垫530B、第三管芯垫530C和第四管芯垫530D彼此分离，并依次位于衬底520的第一边缘520A和衬底520的第二边缘520B之间。第一管芯垫530A与衬底520的第一边缘520A之间的距离，小于第四管芯垫530D与衬底520第一边缘520A之间的距离。
在本发明的示例中，第一多个引线框引线512沿着衬底520的第三边缘520C设置。第二多个引线框引线514沿着衬底520的第四边缘520D设置。
在本发明的示例中，功率模块500还包括衬底520上的第一IC焊盘531；以及位于第一IC焊盘531上的第一控制IC管芯541。第一IC焊盘531设置在衬底520的第三边缘520C和第四管芯垫530D的至少一部分之间。
在本发明的示例中，功率模块500还包括第一多个接合引线552；第二多个接合引线554；以及衬底520上的两个或多个连接迹线559。在一个示例中，两个或多个连接迹线559包括第一连接迹线559A、第二连接迹线559B和第三连接迹线559C。两个或多个连接迹线559中的每一个包括第一端部区域；以及与第一端部区域相对的第二端部区域。第一控制IC管芯541包括多个接触垫543。两个或多个连接迹线559中的每一个的第一端部区域，都通过第一多个接合引线552中的相应接合引线，连接到第一多个引线框引线512中的相应引线。两个或多个连接迹线559中的每一个的第二端部区域，都通过第二多个接合引线554中的相应接合引线，连接到第一控制IC管芯541的多个接触垫543中的对应接触垫。
在本发明的示例中，功率模块500还包括衬底520上的第二IC焊盘535；以及第二IC焊盘535上的第二控制IC管芯545。第二IC焊盘535设置在衬底520的第三边缘520C和第一管芯垫530A之间。
在本发明的示例中，第一IC焊盘531与衬底520的第三边缘520C相邻。第二IC焊盘535邻近衬底520的第一边缘520A。因此，衬底520的顶表面的中心区域可用于多个管芯垫530和迹线的一部分。
在本发明的示例中，第一IC焊盘531位于第二IC焊盘535和第二锚定垫509之间。
在本发明的示例中，第一IC焊盘531和第二IC焊盘535通过迹线579连接。
在本发明的示例中，功率模块500还包括衬底520上的迹线564。迹线564包括平行于衬底520的第一边缘520A的第一部分564A。第二IC焊盘535直接连接到迹线564。迹线564的第一部分564A位于第一管芯垫530A和衬底520的第一边缘520A之间。
图5B表示在本发明的示例中，一种功率模块580。图5B的功率模块580类似于图5A的功率模块500。图5B的功率模块580包括NTC管芯582。
图5C表示在本发明的示例中，一种功率模块590。图5C的功率模块590类似于图5A的功率模块500。图5C的功率模块590包括引线框510、安装在引线框510上的衬底520、第一管芯垫530A、衬底520上的NTC焊盘591和NTC焊盘592。NTC焊盘591设置在第一管芯垫530A和衬底520的第一边缘520A之间。
图6A表示在本发明的示例中，一种功率模块600。功率模块600包括引线框610、安装在引线框610上的衬底620、衬底620上的第一锚定垫607、衬底620的第二锚定垫609、衬底620上的多个管芯垫630以及多个管芯垫630上的多个晶体管管芯640。引线框610包括第一引线框锚定杆617、第二引线框锚定杆619、第一多个引线框引线612和第二多个引线框引线614。第一锚定垫607附接到第一引线框锚定杆617。第二锚定垫609附接到第二引线框锚定杆619。
在本发明的示例中，衬底620为矩形。衬底620的顶表面的外周包括第一边缘620A、第二边缘620B、第三边缘620C和第四边缘620D。第二边缘620B与第一边缘620A相对。第四边缘620D与第三边缘620C相对。
在本公开的示例中，多个管芯垫630包括第一管芯垫630A、第二管芯垫630B、第三管芯垫630C和第四管芯垫630D。多个晶体管管芯640包括第一晶体管管芯640A、第二晶体管管芯640B、第三晶体管管芯640C、第四晶体管管芯640D、第五晶体管管芯640E和第六晶体管管芯640F。第一晶体管管芯640A设置在第一管芯垫630A上。第二晶体管管芯640B设置在第二管芯垫630B上。第三晶体管管芯640C设置在第三管芯垫630C上。第四晶体管芯片640D、第五晶体管芯片640E和第六晶体管芯片640F设置在第四管芯垫630D上。
在本发明的示例中，第一管芯垫630A、第二管芯垫630B、第三管芯垫630C和第四管芯垫630D彼此分离，并依次位于衬底620的第一边缘620A和衬底620的第二边缘620B之间。第一管芯垫630A与衬底620的第一边缘620A之间的距离小于第四管芯垫630D与衬底620第一边缘620B之间的距离。
在本发明的示例中，功率模块600还包括衬底620上的第一IC焊盘631；以及位于第一IC焊盘631上的第一控制IC管芯641。第一IC焊盘631设置在衬底620的第三边缘620C和第四管芯垫630D的至少一部分之间。
在本发明的示例中，第四管芯垫630D的延伸部分639位于第一IC焊盘631和第二锚定垫609之间。
在本发明的示例中，功率模块600还包括第一多个接合引线652；第二多个接合引线654；以及衬底620上的两个或多个连接迹线659。在一个示例中，两个或多个连接迹线659包括第一连接迹线659A、第二连接迹线659B和第三连接迹线659C。两个或多个连接迹线659中的每一个包括第一端部区域；以及与第一端部区域相对的第二端部区域。第一控制IC管芯641包括多个接触垫643。两个或多个连接迹线659中的每一个的第一端部区域通过第一多个接合引线652中的相应接合引线，连接到第一多个引线框引线612中的各自引线。两个或多个连接迹线659中的每一个的第二端部区域，都通过第二多个接合引线654中的相应接合引线，连接到第一控制IC管芯641的多个接触垫643中的对应接触垫。
在本发明的示例中，功率模块600还包括衬底620上的迹线662。迹线662包括平行于衬底620的第四边缘620D的第一部分662A；以及平行于衬底620的第二边缘620B的第二部分662B。第三管芯垫630C直接连接到迹线662。迹线662的第一部分662A位于第四管芯垫630D和衬底620的第四边缘620D之间。迹线662的第二部分662B位于第四管芯垫630D和衬底620的第二边缘620B之间。
在本发明的示例中，功率模块600还包括衬底620上的迹线664。迹线664包括平行于衬底620的第一边缘620A的第一部分664A。第一IC焊盘631直接连接到迹线664。迹线664的第一部分664A位于第一管芯垫630A和衬底620的第一边缘620A之间。
图6B表示在本发明的示例中，一种功率模块680。图6B的功率模块680类似于图6A的功率模块600。图6B的功率模块680包括NTC管芯682。
图6C表示在本发明的示例中，一种功率模块690。图6C的功率模块690类似于图6A的功率模块600。图6C的功率模块690包括引线框610、安装在引线框610上的衬底620、第一管芯垫630A、衬底620上的NTC焊盘691和NTC焊盘691上的NTC管芯692。NTC焊盘691设置在第一管芯垫630A和衬底620的第一边缘620A之间。
本领域普通技术人员可以认识到，本文公开的实施例的修改是可能的。例如，第四管芯垫530D的形状可以改变。本领域普通技术人员可能会进行其他修改，并且所有这些修改都被视为按权利要求所限定的属于本发明的范围内。

Claims (18)

1.一种半导体功率模块封装包括：
一个引线框包括：
一个第一引线框锚定杆；
一个第二引线框锚定杆；
多个第一引线框引线；以及
多个第二引线框引线；
一个安装在引线框上的衬底；
一个在所述衬底上的第一锚定垫，所述第一锚定垫附接到所述第一引线框锚定杆；
一个在所述衬底上的第二锚定垫，所述第二锚定垫附接到所述第二引线框锚定杆；
在衬底上的多个管芯垫；以及
在多个管芯垫上的多个晶体管管芯。
2.权利要求1所述的半导体功率模块封装，其中多个管芯垫包括
一个第一管芯垫；
一个第二管芯垫；
一个第三管芯垫；以及
一个第四管芯垫；并且
其中多个晶体管管芯包括
设置在第一管芯垫上的第一晶体管管芯；
设置在第二管芯垫上的第二晶体管管芯；
设置在第三管芯垫上的第三晶体管管芯；以及
设置在第四管芯垫上的第四晶体管管芯、第五晶体管管芯和第六晶体管管芯。
3.权利要求2所述的半导体功率模块封装，其中衬底还包括：
一个第一边缘；
一个与第一边缘相对的第二边缘；
一个第三边缘；以及
一个与第三边缘相对的第四边缘；
其中所述第一管芯垫、所述第二管芯垫、所述第三管芯垫和所述第四管芯垫彼此分离，并且依次位于所述衬底的第一边缘和所述衬底第二边缘之间；
其中所述第一管芯垫与所述衬底的所述第一边缘之间的距离小于所述第四管芯垫与所述衬底的所述第一边缘之间的距离；
其中所述多个第一引线框引线沿着所述衬底的第三边缘设置；并且
其中所述多个第二引线框引线沿着所述衬底的第四边缘设置。
4.权利要求3所述的半导体功率模块封装，还包括
一个在衬底上的第一集成电路(IC)焊盘；以及
一个在所述第一IC焊盘上的第一控制IC管芯；
其中所述第一IC焊盘设置在所述衬底的第三边缘和所述第四管芯垫的至少一部分之间。
5.权利要求4所述的半导体功率模块封装，还包括
多个第一接合引线；
多个第二接合引线；以及
所述衬底上的两个或多个连接迹线，所述两个或多个连接迹线上的每一个包括第一端部区域；以及
与所述第一端部区域相对的第二端部区域；
其中所述第一控制IC管芯包括
多个接触垫；
其中，所述两条或更多条连接迹线中的每一条的所述第一端部区域，都通过所述第一接合引线中的相应接合引线，连接到所述多个第一引线框引线中的相应引线；以及
其中所述两条或更多条连接迹线中的每一条的第二端部区域，都通过所述多个第二接合引线中的相应接合引线，连接到所述第一控制IC管芯的所述多个接触垫中的相应接触垫。
6.权利要求4所述的半导体功率模块封装，其中所述第一锚定垫与所述衬底的第三边缘之间的距离小于所述第一锚定垫与所述衬底的第四边缘之间的间距；以及
其中所述第二锚定垫与所述衬底的第三边缘之间的距离，小于所述第三锚定垫和所述衬底的第四边缘之间的间距。
7.权利要求4所述的半导体功率模块封装，其中所述第四管芯垫的延伸部分位于所述第一IC焊盘和所述第二锚定垫之间。
8.权利要求4所述的半导体功率模块封装，还包括衬底上的迹线；
其中迹线包括
平行于衬底的第四边缘的第一部分；以及
平行于衬底的第二边缘的第二部分；
其中所述第三管芯垫直接连接到所述迹线；
其中所述迹线的第一部分位于所述第四管芯垫和所述衬底的第四边缘之间；并且
其中所述迹线的所述第二部分位于所述第四管芯垫和所述衬底的所述第一边缘之间。
9.权利要求4所述的半导体功率模块封装，还包括一个在衬底上的迹线；
其中迹线包括
平行于衬底的第一边缘的第一部分；
其中所述第一IC焊盘直接连接到所述迹线；并且
其中所述迹线的所述第一部分位于所述第一管芯垫和所述衬底的所述第一边缘之间。
10.权利要求4所述的半导体功率模块封装，还包括
一个在衬底上的负温度芯片(NTC)焊盘；以及
一个在NTC垫上的NTC管芯；
其中所述NTC焊盘设置在所述第一管芯垫和所述衬底的第一边缘之间。
11.权利要求4所述的半导体功率模块封装，还包括
一个在所述衬底上的第二IC焊盘；以及
一个在第二IC焊盘上的第二控制IC焊盘；
其中所述第二IC焊盘设置在所述衬底的第三边缘和所述第一管芯垫之间。
12.权利要求11所述的半导体功率模块封装，其中所述第一IC焊盘位于所述第二IC焊盘和第二锚定垫之间。
13.权利要求11所述的半导体功率模块封装，其中所述第一IC焊盘和所述第二IC焊盘通过迹线连接。
14.权利要求11所述的半导体功率模块封装，还包括一个在衬底上的迹线；
其中迹线包括
平行于衬底的第一边缘的第一部分；
其中所述第二IC焊盘直接连接到所述迹线；并且
其中所述迹线的所述第一部分位于所述第一管芯垫和所述衬底的所述第一边之间。
15.权利要求1所述的半导体功率模块封装，其中所述第一引线框锚定杆包括第一锚定垫上的尖端部分；
一个定位为高于所述尖端部分的基部；以及
一个倾斜部分，其将所述尖端部分连接到所述基部部分。
16.权利要求1所述的半导体功率模块封装，还包括一个在所述衬底上的第三锚定垫；
其中所述第二引线框锚定杆包括
一个第一叉；以及
一个第二叉包括
第三锚定垫上的尖端部分。
17.一种半导体功率模块封装，包括：
一个引线框包括
多个第一引线框引线；以及
多个第二引线框引线；
一个安装在引线框上的衬底；
所述衬底上的多个管芯垫，所述多个管芯垫包括
一个第一管芯垫；
一个第二管芯垫；
一个第三管芯垫；以及
一个第四管芯垫；
在所述多个管芯垫上的多个晶体管管芯；包括
一个设置在第一管芯垫上的第一晶体管管芯；
一个设置在第二管芯垫上的第二晶体管管芯；
一个设置在第三管芯垫上的第三晶体管管芯；以及
一个设置在第四管芯垫上的第四晶体管管芯、第五晶体管管芯和第六晶体管管芯；
一个在衬底上的第一集成电路(IC)焊盘；
在所述第一IC焊盘上的第一控制IC管芯，所述第一控制IC管芯包括
多个接触垫；
多个第一接合引线；
多个第二接合引线；以及
所述衬底上的两个或多个连接迹线，所述两个或多个连接迹线上的每一个包括一个第一端部区域；以及
一个与所述第一端部区域相对的第二端部区域；
其中，所述两条或更多条连接迹线中的每一条的所述第一端部区域，都通过所述多个第一接合引线中的相应接合引线，连接到所述多个第一引线框引线中的相应引线；以及
其中，所述两条或更多条连接迹线中的每一条的第二端部区域，都通过所述多个第二接合引线中的相应接合引线，连接到所述第一控制IC管芯的所述多个接触垫中的相应接触垫。
18.权利要求17所述的半导体功率模块封装，还包括
在所述衬底上的第一锚定垫；以及
在所述衬底上的第二锚定垫；其中所述引线框还包括第一引线框锚定杆，其附接到衬底的第一锚定垫；以及
附接到衬底的第二锚定垫的第二引线框锚定杆。
CN202310360933.0A 2022-04-18 2023-04-06 具有引线框锚定杆的半导体功率模块封装 Pending CN116913881A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/722,682 US20230335474A1 (en) 2022-04-18 2022-04-18 Semiconductor power module package having lead frame anchored bars
US17/722,682 2022-04-18

Publications (1)

Publication Number Publication Date
CN116913881A true CN116913881A (zh) 2023-10-20

Family

ID=88307990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310360933.0A Pending CN116913881A (zh) 2022-04-18 2023-04-06 具有引线框锚定杆的半导体功率模块封装

Country Status (3)

Country Link
US (1) US20230335474A1 (zh)
CN (1) CN116913881A (zh)
TW (1) TWI840188B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022591A2 (en) * 2003-08-26 2005-03-10 Advanced Interconnect Technologies Limited Reversible leadless package and methods of making and using same
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
DE102018106560A1 (de) * 2017-10-17 2019-04-18 Infineon Technologies Ag Drucksensorbauelemente und Verfahren zum Herstellen von Drucksensorbauelementen
CN110880496B (zh) * 2018-09-05 2023-10-31 万国半导体(开曼)股份有限公司 电机用模制智能电源模块

Also Published As

Publication number Publication date
TWI840188B (zh) 2024-04-21
TW202343704A (zh) 2023-11-01
US20230335474A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US9153563B2 (en) Electronic device
KR100735852B1 (ko) 반도체 장치
USRE43663E1 (en) Semiconductor device
US7298027B2 (en) SMT three phase inverter package and lead frame
CN106252320B (zh) 半导体装置
US10056309B2 (en) Electronic device
US10600727B2 (en) Molded intelligent power module for motors
US20030107120A1 (en) Intelligent motor drive module with injection molded package
EP2889902B1 (en) Electric power semiconductor device
WO2021210402A1 (ja) 半導体装置
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
JPH0758277A (ja) 半導体装置
CN110880496B (zh) 电机用模制智能电源模块
CN110610920A (zh) 半导体装置、引线框架以及半导体装置的制造方法
US20230121777A1 (en) Electronic device
CN115335984A (zh) 半导体装置
CN109427724B (zh) 具有三端子夹具的晶体管封装
CN116913881A (zh) 具有引线框锚定杆的半导体功率模块封装
EP3975244A1 (en) Semiconductor package and method of manufacturing a semiconductor package
JPH09186288A (ja) 半導体装置
JP2005051109A (ja) パワー半導体モジュール
KR20210041426A (ko) 전력용 반도체 모듈 및 그 제조 방법
JP7557525B2 (ja) 半導体装置
US20230245942A1 (en) Semiconductor device package with integral heat slug
US20220173023A1 (en) Package with load terminals on which coupled power component and logic component are mounted

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination