DE212021000245U1 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE212021000245U1
DE212021000245U1 DE212021000245.5U DE212021000245U DE212021000245U1 DE 212021000245 U1 DE212021000245 U1 DE 212021000245U1 DE 212021000245 U DE212021000245 U DE 212021000245U DE 212021000245 U1 DE212021000245 U1 DE 212021000245U1
Authority
DE
Germany
Prior art keywords
terminal
semiconductor
substrate
temperature
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212021000245.5U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE212021000245U1 publication Critical patent/DE212021000245U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbauteil, das aufweist:
ein Substrat, das eine Substrat-Vorderfläche und eine Substrat-Rückfläche aufweist, die in einer Dickenrichtung entgegengesetzten Seiten zugewandt sind;
einen leitenden Abschnitt, der auf der Substrat-Vorderfläche ausgebildet ist;
ein Dichtungsharz, das mindestens einen Teil des Substrats und die Gesamtheit des leitenden Abschnitts abdeckt;
eine Vielzahl von Halbleiterchips, die auf der Substrat-Vorderfläche angeordnet sind; und
eine Vielzahl von Temperatur-Erfassungselementen, die auf der Substrat-Vorderfläche angeordnet sind, wobei eine Anzahl der Temperatur-Erfassungselemente gleich oder größer als eine Anzahl der Halbleiterchips ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft ein Halbleiterbauteil.
  • HINTERGRUND
  • Verschiedene herkömmliche Halbleiterbauteile mit Schaltern sind vorgeschlagen worden. Zum Beispiel offenbart das Patentdokument 1 ein Halbleiterbauteil, bei dem zwei Schalter, die eine Brückenschaltung bilden, und ein Thermistorelement auf einem Substrat angeordnet sind, und das Thermistorelement die Temperatur des Substrats erfasst.
  • Die beiden Schalter, die die Brückenschaltung bilden, werden nicht notwendigerweise von demselben Strom durchflossen, und es kann ein Temperaturunterschied zwischen den beiden Schaltern bestehen. Die von dem Thermistorelement erkannte Temperatur ist die Temperatur des Substrats, die ein Mittelwert der Temperaturen der Schalterelemente ist. Dementsprechend kann eine Temperaturdifferenz zwischen den beiden Schaltelementen nicht erkannt werden, selbst wenn eines der Schaltelemente eine vorgegebene Konstruktionstemperatur überschreitet, und es kann zu einem thermischen Durchgehen dieses Schaltelements kommen.
  • Auch ist ein Schaltelement mit einer Diode zur Erfassung der Temperatur in einem Chip vorgeschlagen worden. Diese Ausgestaltung ist jedoch insofern problematisch, als die Erfassung der Temperatur anfällig für durch das Schalten verursachtes Rauschen ist.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokument
  • WO 2017/037780
  • ZUSAMMENFASSENDE DARSTELLUNG DER ERFINDUNG
  • Von der Erfindung zu lösendes Problem
  • In Anbetracht der obigen Umstände besteht eine Aufgabe der vorliegenden Offenbarung darin, ein Halbleiterbauteil bereitzustellen, bei dem die Temperatur-Erfassung nicht anfällig für Rauschen ist, das durch das Schalten verursacht wird, und das in der Lage ist, thermisches Durchgehen zu unterdrücken, das durch ungleichmäßigen Strom verursacht wird.
  • Mittel zur Lösung des Problems
  • Eine Halbleitervorrichtung, die gemäß einem ersten Aspekt der vorliegenden Offenbarung bereitgestellt wird, weist auf: ein Substrat mit einer Substrat-Vorderfläche und einer Substrat-Rückfläche, die in einer Dickenrichtung entgegengesetzten Seiten zugewandt sind; einen leitenden Abschnitt, der auf der Substrat-Vorderfläche ausgebildet ist; ein Dichtungsharz, das zumindest einen Teil des Substrats und eine Gesamtheit des leitenden Abschnitts abdeckt; eine Vielzahl von Halbleiterchips, die auf der Substrat-Vorderfläche angeordnet sind; und eine Vielzahl von Temperatur-Erfassungselementen, die auf der Substrat-Vorderfläche angebracht sind, wobei die Anzahl der Temperatur-Erfassungselemente gleich oder größer als die Anzahl der Halbleiterchips ist.
  • Vorteile der Erfindung
  • Gemäß dem Halbleiterbauteil der vorliegenden Offenbarung wird eine größere Anzahl von Temperatur-Erfassungselementen als die Anzahl von Halbleiterchips verwendet. Dementsprechend können die jeweiligen Temperaturen der Vielzahl von Halbleiterchips durch unterschiedliche Temperatur-Erfassungselemente erkannt werden. Diese Ausgestaltung ermöglicht einen separaten Vergleich der jeweiligen Temperaturen der Halbleiterchips mit der Konstruktionstemperatur, auch wenn die durch die Halbleiterchips fließenden Ströme ungleichmäßig sind. So kann ein thermisches Durchgehen unterdrückt werden. Außerdem sind die Temperatur-Erfassungselemente auf der Vorderfläche des Substrats angebracht und daher weniger anfällig für Rauschen, das durch das Schalten verursacht wird, als eine Temperatur-Erfassungseinheit, die in einem Halbleiterchip eingebaut ist.
  • Weitere Merkmale und Vorteile der vorliegenden Offenbarung werden durch die folgende genauere Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen deutlicher werden.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht eines Halbleiterbauteils gemäß einer ersten Ausführungsform der vorliegenden Offenbarung.
    • 2 ist eine Draufsicht auf das in 1 dargestellte Halbleiterbauteil.
    • 3 ist eine Draufsicht auf das in 1 dargestellte Halbleiterbauteil, wobei ein Dichtungsharz transparent dargestellt ist.
    • 4 ist eine Ansicht von unten auf das in 1 dargestellte Halbleiterbauteil.
    • 5 ist eine Querschnittsansicht entlang einer Linie V-V in 3.
    • 6 ist eine Querschnittsansicht entlang einer Linie VI-VI in 3.
    • 7 ist eine Querschnittsansicht entlang einer Linie VII-VII in 3.
    • 8 ist eine Draufsicht auf ein Substrat des in 1 dargestellten Halbleiterbauteils.
    • 9 ist ein Flussdiagramm, das einige Schritte in einem Beispiel eines Verfahrens zur Herstellung des in 1 dargestellten Halbleiterbauteils zeigt.
    • 10 ist eine Draufsicht auf ein Halbleiterbauteil gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung, wobei das Dichtungsharz in transparenter Weise dargestellt ist.
    • 11 ist eine Draufsicht auf ein Halbleiterbauteil gemäß einer dritten Ausführungsform der vorliegenden Offenbarung, wobei das Dichtungsharz in transparenter Weise dargestellt ist.
    • 12 ist eine Draufsicht auf ein Halbleiterbauteil gemäß einer vierten Ausführungsform der vorliegenden Offenbarung, wobei das Dichtungsharz in transparenter Weise dargestellt ist.
    • 13 ist eine Draufsicht auf ein Halbleiterbauteil gemäß einer fünften Ausführungsform der vorliegenden Offenbarung, wobei das Dichtungsharz in transparenter Weise dargestellt ist.
    • 14 ist eine Draufsicht auf ein Halbleiterbauteil gemäß einer sechsten Ausführungsform der vorliegenden Offenbarung, wobei das Dichtungsharz in transparenter Weise dargestellt ist.
  • MODUS ZUR AUSFÜHRUNG DER ERFINDUNG
  • Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die Zeichnungen genauer beschrieben.
  • In der vorliegenden Offenbarung schließt die Formulierung „ein Objekt A, das in einem Objekt B ausgebildet ist“ und die Formulierung „das Objekt A, das auf dem Objekt B ausgebildet ist“, die Formulierung „das Objekt A, das direkt in dem Objekt B ausgebildet ist“ und „das Objekt A, das in dem Objekt B mit einem dazwischen angeordneten anderen Objekt ausgebildet ist“ mit ein, sofern nicht anders angegeben. Ebenso schließt die Formulierung „ein Objekt A, das in einem Objekt B angeordnet ist“ und die Formulierung „das Objekt A, das auf dem Objekt B angeordnet ist“ die Formulierung „das Objekt A, das direkt in dem Objekt B angeordnet ist“ und die Formulierung „das Objekt A, das in dem Objekt B angeordnet ist, wobei ein anderes Objekt dazwischen liegt“ mit ein, sofern nicht anders angegeben. Ebenso schließt die Formulierung „ein Objekt A, das auf einem Objekt B angeordnet ist“ die Formulierung „das Objekt A, das auf dem Objekt B in Kontakt mit dem Objekt B angeordnet ist“ und die Formulierung „das Objekt A, das auf dem Objekt B angeordnet ist, wobei ein anderes Objekt dazwischen angeordnet ist“ mit ein, sofern nicht anders angegeben. Ferner schließt die Formulierung „ein Objekt A, das ein Objekt B in einer bestimmten Richtung überlappt“ die Formulierung „das Objekt A, das das gesamte Objekt B überlappt“ und die Formulierung „das Objekt A, das das Objekt B teilweise überlappt“ mit ein, sofern nicht anders angegeben.
  • Die 1 bis 8 zeigen ein Halbleiterbauteil gemäß der ersten Ausführungsform der vorliegenden Offenbarung. Ein Halbleiterbauteil A1 der vorliegenden Ausführungsform weist eine Vielzahl von Anschlüssen 1, ein Substrat 2, eine Vielzahl von Bondingabschnitten 25, einen leitenden Abschnitt 3, zwei Halbleiterchips 4, zwei Schutzelemente 9, zwei Steuerchips 5, eine Vielzahl von passiven Elementen 6, eine Vielzahl von Drähten 71, eine Vielzahl von Drähten 72, eine Vielzahl von Drähten 73, eine Vielzahl von Drähten 74 und ein Dichtungsharz 8 auf. Bei dieser Ausführungsform ist das Halbleiterbauteil A1 ein IPM (Intelligent Power Module). Das Halbleiterbauteil A1 wird z.B. in einer Klimaanlage, einer Motorsteuerung oder ähnlichem verwendet.
  • 1 ist eine perspektivische Ansicht des Halbleiterbauteils A1. 2 ist eine Draufsicht auf das Halbleiterbauteil A1. 3 ist eine Draufsicht auf das Halbleiterbauteil A1, wobei das Dichtungsharz 8 in transparenter Weise dargestellt ist. Es wird bemerkt, dass 3 die äußere Form des Dichtungsharzes 8 in imaginären Linien (Strich-Doppelpunkt-Linien) zeigt. 4 ist eine Ansicht von unten auf das Halbleiterbauteil A1. 5 ist eine Querschnittsansicht entlang einer Linie V-V in 3. 6 ist eine Querschnittsansicht entlang einer Linie VI-VI in 3. 7 ist eine Querschnittsansicht entlang einer Linie VII-VII in 3. 8 ist eine Draufsicht auf das Substrat 2.
  • Der Einfachheit halber wird die Dickenrichtung des Substrats 2 als z-Richtung bezeichnet, die Richtung parallel zu einer Seite des Substrats 2, die orthogonal zur z-Richtung ist (Links-Rechts-Richtung in 2 bis 4), wird als x-Richtung bezeichnet, und die Richtung orthogonal zur z-Richtung und zur x-Richtung (vertikale Richtung in 2 bis 4) wird als y-Richtung bezeichnet.
  • Das Substrat 2 hat eine rechteckige Form, die sich in x-Richtung, in z-Richtung gesehen, erstreckt (nämlich „in der Draufsicht“). Das Substrat 2 hat eine Dicke (Länge in z-Richtung) von z.B. 0,1 mm bis 1,0 mm. Es wird bemerkt, dass die Abmessungen des Substrats 2 nicht ausdrücklich begrenzt sind. Das Substrat 2 ist aus einem isolierenden Material hergestellt. Das Material des Substrats 2 ist nicht spezifisch begrenzt. Das Material des Substrats 2 ist vorzugsweise ein Material mit einer höheren Wärmeleitfähigkeit als zum Beispiel die des Materials des Dichtungsharzes 8. Beispiele für das Material des Substrats 2 weisen Keramiken wie Aluminiumoxid (Al2O3), Siliziumnitrid (SiN), Aluminiumnitrid (AlN) und aluminiumoxidhaltiges Zirkoniumdioxid auf.
  • Das Substrat 2 hat eine Substrat-Vorderfläche 21 und eine Substrat-Rückfläche 22. Substrat-Die Vorderfläche 21 und die Substrat-Rückfläche 22 sind Oberflächen, die in der z-Richtung in entgegengesetzte Richtungen weisen/entgegengesetzten Richtungen zugewandt sind und beide sind flache Oberflächen, die orthogonal zur z-Richtung stehen. Die Substrat-Vorderfläche 21 ist eine Oberfläche, die in den 5 bis 7 nach oben zeigt. Der leitende Abschnitt 3 und die Vielzahl von Bondingabschnitten 25 sind ausgebildet, und die Vielzahl von Anschlüssen 1 und eine Vielzahl von elektronischen Komponenten sind auf der Substrat-Vorderfläche 21 angebracht. Die Vielzahl der elektronischen Komponenten schließt die beiden Halbleiterchips 4, die beiden Schutzelemente 9, die beiden Steuerchips 5 und die Vielzahl der passiven Elemente 6 mit ein. Die Substrat-Rückfläche 22 ist eine Oberfläche, die in den 5 bis 7 nach unten zeigt. Wie in 4 dargestellt, ist die Substrat-Rückfläche 22 vom Dichtungsharz 8 freigelegt. Die Substrat-Vorderfläche 21 und die Substrat-Rückfläche 22 haben beide eine rechteckige Form. Es wird bemerkt, dass die Form des Substrats 2 nicht speziell begrenzt ist.
  • Der leitende Abschnitt 3 ist auf dem Substrat 2 ausgebildet. Bei der vorliegenden Ausführungsform ist der leitende Abschnitt 3 auf der Substrat-Vorderfläche 21 des Substrats 2 ausgebildet. Der leitende Abschnitt 3 ist aus einem leitenden Material hergestellt. Das leitende Material, aus dem der leitende Abschnitt 3 hergestellt ist, ist nicht spezifisch begrenzt. Beispiele für die leitenden Materialien des leitenden Abschnitts 3 weisen Materialien auf, die z. B. Silber (Ag), Kupfer (Cu), Gold (Au) oder ähnliches enthalten. Im Folgenden wird ein Beispiel beschrieben, bei dem der leitende Abschnitt 3 Silber enthält. Es wird bemerkt, dass der leitende Abschnitt 3 auch Kupfer anstelle von Silber, oder Gold anstelle von Silber oder Kupfer enthalten kann. Alternativ kann der leitende Abschnitt 3 auch Ag-Pt, Ag-Pd oder ähnliches enthalten. Das Verfahren zur Bildung des leitenden Abschnitts 3 ist nicht spezifisch begrenzt. Beispielsweise wird der leitende Abschnitt 3 durch Sintern einer Paste gebildet, die diese Metalle enthält. Die Dicke des leitenden Abschnitts 3 ist nicht spezifisch begrenzt und beträgt zum Beispiel etwa 5 µm bis 30 µm.
  • Die Form und andere Eigenschaften des leitenden Abschnitts 3 sind nicht spezifisch begrenzt. Bei der vorliegenden Ausführungsform weist der leitende Abschnitt 3 eine Vielzahl von Pads 31 und eine Vielzahl von Zwischenverbindungen 32 auf, wie beispielsweise in 8 dargestellt.
  • Jedes Pad 31 hat z.B. eine rechteckige Form, und jeder der Anschlüsse 15 (später beschrieben), eine Steuervorrichtung 50 (später beschrieben), die passiven Elemente 6 und die Verschaltungen 72 bis 74 sind leitend an das Pad 31 gebondet. Es wird bemerkt, dass die Form der einzelnen Pads 31 nicht spezifisch begrenzt ist. Die Pads 31 sind mit Abstand zueinander angeordnet.
  • Die Vielzahl der Pads 31 weist zwei Pads 31a, zwei Pads 31b, zwei Pads 31c, zwei Pads 31d und ein Pad 31e auf, wie in 3 und 8 dargestellt. Die beiden Pads 31a sind in x-Richtung nebeneinander in der Nähe der oberen rechten Ecke der Substrat-Vorderfläche 21 angeordnet, wie in 8 gezeigt. Die Terminals eines Thermistors 6a (später beschrieben) sind mit den beiden Pads 31a gebondet, wie in 3 gezeigt. Die beiden Pads 31b sind in x-Richtung nebeneinander in der Nähe der oberen linken Ecke der Substrat-Vorderfläche 21 angeordnet (siehe 8). Die Terminals eines Thermistors 6b (später beschrieben) sind an die beiden Pads 31b gebondet, wie in 3 dargestellt. Die beiden Pads 31c sind zwischen den beiden Pads 31a und einer Kante in y-Richtung der Substrat-Vorderfläche 21 nahe der oberen rechten Ecke der Substrat-Vorderfläche 21 angeordnet, wie in 8 dargestellt. Anschlüsse 15a (später beschrieben) sind an die beiden Pads 31c gebondet, wie in 3 dargestellt. Die beiden Pads 31d sind zwischen den beiden Pads 31b und einer Kante in y-Richtung der Substrat-Vorderfläche 21 in der Nähe der oberen linken Ecke der Substrat-Vorderfläche 21 angeordnet, wie in 8 dargestellt. Anschlüsse 15b (später beschrieben) sind an die beiden Pads 31d gebondet, wie in 3 dargestellt. Das Pad 31e ist nahe der Mitte der Substrat-Vorderfläche 21 angeordnet, wie in 8 gezeigt. Ein Steuerchip 5b (später beschrieben) ist auf das Pad 31e gebondet, wie in 3 gezeigt.
  • Jede Zwischenverbindung 32 ist mit der Vielzahl der Pads 31 verbunden und dient als Leitungspfad zwischen den verbundenen Pads 31. Die Vielzahl von Zwischenverbindungen 32 schließt zwei Zwischenverbindungen 32a und zwei Zwischenverbindungen 32b mit ein, wie in 3 und 8 gezeigt. Jede Zwischenverbindung 32a ist mit einem Pad 31a und einem Pad 31c verbunden. Jede Zwischenverbindung 32b ist mit einem Pad 31b und einem Pad 31d verbunden.
  • Die Vielzahl von Bondingabschnitten 25 sind auf dem Substrat 2 ausgebildet, wie in 8 gezeigt. Bei der vorliegenden Ausführungsform ist die Vielzahl der Bondingabschnitte 25 näher an einer Seite (untere Seite in 8) in y-Richtung der Substrat-Vorderfläche 21 des Substrats 2 ausgebildet. Das Material der Bondingabschnitte 25 ist nicht spezifisch begrenzt und ist beispielsweise ein Material, das in der Lage ist, das Substrat 2 mit den Anschlüssen 1 zu verbinden. Die Bondingabschnitte 25 sind beispielsweise aus einem leitfähigen Material hergestellt. Das leitende Material, aus dem die Bondingabschnitte 25 hergestellt sind, ist nicht spezifisch begrenzt. Beispiele für die leitenden Materialien der Bondingabschnitte 25 weisen beispielsweise Materialien auf, die Silber (Ag), Kupfer (Cu), Gold (Au) oder Ähnliches enthalten. Die folgende Beschreibung geht von einem Beispiel aus, bei dem die Bondingabschnitte 25 Silber enthalten. Die Bondingabschnitte 25 enthalten in diesem Beispiel das gleiche leitende Material wie das des leitenden Abschnitts 3. Es wird bemerkt, dass die Bondingabschnitte 25 Kupfer anstelle von Silber, oder Gold anstelle von Silber oder Kupfer enthalten können. Alternativ können die Bondingabschnitte 25 auch Ag-Pt, Ag-Pd oder ähnliches enthalten. Das Verfahren zur Herstellung der Bondingabschnitte 25 ist nicht spezifisch begrenzt. Zum Beispiel werden die Bondingabschnitte 25 durch Sintern einer Paste gebildet, die diese Metalle enthält, wie der leitende Abschnitt 3. Die Dicke der Bondingabschnitte 25 ist nicht spezifisch begrenzt und beträgt zum Beispiel etwa 5 µm bis 30 µm.
  • Bei dieser Ausführungsform weist die Vielzahl von Bondingabschnitten 25 die Bondingabschnitte 251 und 252 auf, wie in 8 dargestellt. Die Bondingabschnitte 251 und 252 sind voneinander getrennt. Der Bondingabschnitte 251 ist näher an einer Seite in x-Richtung (rechte Seite in 8) ausgebildet, wenn das Substrat 2 in z-Richtung betrachtet wird. Ein Anschluss 11 (später beschrieben) ist mit den Bondingabschnitten 251 verbunden. Der Bondingabschnitte 252 ist in x-Richtung (linke Seite in 8) näher an der anderen Seite ausgebildet, wenn das Substrat 2 in z-Richtung betrachtet wird. Ein Anschluss 12 (später beschrieben) ist mit den Bondingabschnitten 252 verbunden. Es wird bemerkt, dass die Form und die Anordnung der Bondingabschnitte 251 und 252 nicht spezifisch begrenzt sind.
  • Die Vielzahl der Anschlüsse 1 enthalten Metall und haben eine höhere Wärmeleitfähigkeit als beispielsweise das Substrat 2. Das Metall, aus dem die Anschlüsse 1 hergestellt sind, ist nicht spezifisch begrenzt und besteht z.B. aus Kupfer (Cu), Aluminium, Eisen (Fe), sauerstofffreiem Kupfer oder einer Legierung dieser Metalle (z.B. Cu-Sn-Legierung, Cu-Zr-Legierung, Cu-Fe-Legierung usw.) . Die Vielzahl der Anschlüsse 1 kann auch mit Nickel (Ni) plattiert sein. Die Vielzahl der Anschlüsse 1 kann z. B. durch Pressen eines Stempels gegen eine Metallplatte oder durch Ätzen einer Metallplatte hergestellt werden. Es wird bemerkt, dass das Verfahren zur Herstellung der Vielzahl von Anschlüssen 1 nicht spezifisch begrenzt ist. Die Dicke jedes Anschlusses 1 ist nicht spezifisch begrenzt und beträgt z. B. 0,4 bis 0,8 mm. Die Anschlüsse 1 sind voneinander getrennt.
  • Bei der vorliegenden Ausführungsform weist die Vielzahl von Anschlüssen 1 einen Anschluss 11, einen Anschluss 12, einen Anschluss 13, einen Anschluss 14 und eine Vielzahl von Anschlüssen 15 auf. Der Anschluss 11, der Anschluss 12, der Anschluss 13 und der Anschluss 14 bilden Leitungspfade zu den Halbleiterchips 4 und ragen aus einer Seite des Halbleiterbauteils A1 heraus, die einer Seite in y-Richtung zugewandt ist (untere Seite in 2 und 3). Die Vielzahl von Anschlüssen 15 stellen Leitungspfade zu den Steuerchips 5 oder den passiven Elementen 6 dar und ragen aus einer Seitenfläche des Halbleiterbauteils A1 heraus, die der anderen Seite in y-Richtung zugewandt ist (Oberseite in 2 und 3).
  • Der Anschluss 11 ist auf dem Substrat 2 angeordnet. In der vorliegenden Ausführungsform ist der Anschluss 11 auf der Substrat-Vorderfläche 21 angeordnet. Der Anschluss 11 ist ein Beispiel für einen „ersten Anschluss“. Der Anschluss 11 ist über ein Bondingmaterial 75 an einen Bondingabschnitt 25 gebondet. Das Bondingmaterial 75 muss nur in der Lage sein, den Anschluss 11 mit dem Bondingabschnitt 25 zu verbinden. Unter dem Gesichtspunkt einer effizienten Übertragung von Wärme vom Anschluss 11 auf das Substrat 2 ist ein Bondingmaterial 75 mit höherer Wärmeleitfähigkeit bevorzugt. Zum Beispiel wird eine Silberpaste, eine Kupferpaste, Lot oder ähnliches verwendet. Das Bondingmaterial 75 kann jedoch auch ein isolierendes Material wie ein Epoxidharz oder ein Silikonharz sein. Wenn die Bondingabschnitte 25 nicht in das Substrat 2 eingearbeitet sind, kann der Anschluss 11 alternativ an das Substrat 2 gebondet sein.
  • Die Ausgestaltung des Anschlusses 11 ist nicht speziell begrenzt. Bei der Beschreibung der vorliegenden Ausführungsform ist der Anschluss 11 in einen Montageabschnitt 111, einen vorstehenden Abschnitt 112, einen schrägen Verbindungsabschnitt 113 und einen parallelen Verbindungsabschnitt 114 unterteilt, wie in 5 dargestellt.
  • Der Montageabschnitt 111 hat, in z-Richtung gesehen, eine im Wesentlichen rechteckige Form und weist eine Vorderfläche 111a und eine Rückfläche 111b auf. Die Vorderfläche 111a und die Rückfläche 111b sind Oberflächen, die in z-Richtung gegenüberliegenden Seiten zugewandt sind, und sind beide Oberflächen orthogonal zur z-Richtung. Die Vorderfläche 111a ist eine Oberfläche, die in 5 und 6 nach oben zeigt. Auf der Vorderfläche 111a sind ein Halbleiterchip 4a und ein Schutzelement 9a montiert. Die Rückfläche 111b ist in 5 bis 7 eine nach unten gerichtete Oberfläche. Die Rückfläche 111b ist an den Bondingabschnitt 25 durch das Bondingmaterial 75 gebondet. Der schräge Verbindungsabschnitt 113 und der parallele Verbindungsabschnitt 114 sind mit dem Dichtungsharz 8 abgedeckt. Der schräge Verbindungsabschnitt 113 ist mit dem Montageabschnitt 111 und dem parallelen Verbindungsabschnitt 114 verbunden und ist in Bezug auf den Montageabschnitt 111 und den parallelen Verbindungsabschnitt 114 geneigt/schräg. Der parallele Verbindungsabschnitt 114 ist mit dem schrägen Verbindungsabschnitt 113 und dem vorstehenden Abschnitt 112 verbunden und verläuft parallel zum Montageabschnitt 111. Der vorstehende Abschnitt 112 schließt an ein Ende des parallelen Verbindungsabschnitts 114 an und ist ein Abschnitt des Anschlusses 11, der aus dem Dichtungsharz 8 herausragt. Der vorstehende Abschnitt 112 ragt auf der dem Montageabschnitt 111 gegenüberliegenden Seite in y-Richtung vor. Der vorstehende Abschnitt 112 dient dazu, das Halbleiterbauteil A1 z. B. mit einer externen Schaltung elektrisch zu verbinden. In dem in den Figuren dargestellten Beispiel ist der vorstehende Abschnitt 112 zu der Seite hin gebogen, auf der die Vorderfläche 111a des Montageabschnitts 111 in z-Richtung liegt.
  • Der Anschluss 12 ist auf dem Substrat 2 angeordnet. In der vorliegenden Ausführungsform ist der Anschluss 12 auf der Substrat-Vorderfläche 21 angeordnet. Der Anschluss 12 ist ein Beispiel für einen „zweiten Anschluss“. Der Anschluss 12 ist über das Bondingmaterial 75 an einen Bondingabschnitt 25 gebondet. Die Ausgestaltung des Anschlusses 12 ist nicht speziell begrenzt. Bei der Beschreibung der vorliegenden Ausführungsform ist der Anschluss 12 in einen Montageabschnitt 121, einen vorstehenden Abschnitt 122, einen schrägen Verbindungsabschnitt 123 und einen parallelen Verbindungsabschnitt 124 unterteilt, wie in 7 gezeigt.
  • Der Montageabschnitt 121 hat in z-Richtung gesehen eine im Wesentlichen rechteckige Form und weist eine Vorderfläche 121a und eine Rückfläche 121b auf. Die Vorderfläche 121a und die Rückfläche 121b sind Oberflächen, die in z-Richtung gegenüberliegenden Seiten zugewandt sind, und sind beide Oberflächen orthogonal zur z-Richtung. Die Vorderfläche 121a ist in 7 eine nach oben gerichtete Oberfläche. Auf der Vorderfläche 121a sind ein Halbleiterchip 4b und ein Schutzelement 9b angebracht. Die Rückfläche 121b ist eine Oberfläche, die in 7 nach unten zeigt. Die Rückfläche 121b ist durch das Bondingmaterial 75 an einen Bondingabschnitt 25 gebondet. Der schräge Verbindungsabschnitt 123 und der parallele Verbindungsabschnitt 124 sind mit dem Dichtungsharz 8 abgedeckt. Der schräge Verbindungsabschnitt 123 ist mit dem Montageabschnitt 121 und dem parallelen Verbindungsabschnitt 124 verbunden und ist in Bezug auf den Montageabschnitt 121 und den parallelen Verbindungsabschnitt 124 geneigt. Der parallele Verbindungsabschnitt 124 ist mit dem geneigten Verbindungsabschnitt 123 und dem vorstehenden Abschnitt 122 verbunden und verläuft parallel zum Montageabschnitt 121. Der vorstehende Abschnitt 122 schließt an ein Ende des parallelen Verbindungsabschnitts 124 an und ist ein Abschnitt des Anschlusses 12, der aus dem Dichtungsharz 8 herausragt. Der vorstehende Abschnitt 122 ragt auf der dem Montageabschnitt 121 gegenüberliegenden Seite in y-Richtung vor. Der vorstehende Abschnitt 122 dient dazu, das Halbleiterbauteil A1 z. B. mit einer externen Schaltung elektrisch zu verbinden. In dem in den Figuren dargestellten Beispiel ist der vorstehende Abschnitt 122 zu der Seite hin gebogen, auf der die Vorderfläche 121a des Montageabschnitts 121 in z-Richtung liegt.
  • Bei der vorliegenden Ausführungsform ist der Anschluss 13 nicht auf dem Substrat 2 angeordnet, sondern wird von dem Dichtungsharz 8 getragen. Der Anschluss 13 weist keine Abschnitte auf, die dem Montageabschnitt 111 und dem schrägen Verbindungsabschnitt 113 des Anschlusses 11 entsprechen. Es wird bemerkt, dass die Ausgestaltung des Anschlusses 13 nicht darauf beschränkt ist. Bei der Beschreibung der vorliegenden Ausführungsform ist der Anschluss 13 in einen vorstehenden Abschnitt 132 und einen Draht-Bondingabschnitt 134 unterteilt, wie in 6 gezeigt.
  • Der Draht-Bondingabschnitt 134 ist durch das Dichtungsharz 8 abgedeckt. Die Drähte 71 sind mit dem Draht-Bondingabschnitt 134 verbunden. Der vorstehende Abschnitt 132 schließt an ein Ende des Draht-Bondingabschnitts 134 an und ist ein Abschnitt des Anschlusses 13, der aus dem Dichtungsharz 8 herausragt. Der vorstehende Abschnitt 132 ragt in y-Richtung auf der gegenüberliegenden Seite des Montageabschnitts 111 des Anschlusses 11 hervor. Der vorstehende Abschnitt 132 dient dazu, das Halbleiterbauteil A1 z. B. mit einer externen Schaltung elektrisch zu verbinden. In dem in den Figuren dargestellten Beispiel ist der vorstehende Abschnitt 132 zu der Seite hin gebogen, auf der die Vorderfläche 111a des Anschlusses 11 in z-Richtung liegt.
  • Bei der vorliegenden Ausführungsform ist der Anschluss 14 nicht auf dem Substrat 2 angeordnet, sondern wird von dem Dichtungsharz 8 getragen. Der Anschluss 14 hat die gleiche Ausgestaltung wie die des Anschlusses 13. Es wird bemerkt, dass die Ausgestaltung des Anschlusses 14 nicht auf diese beschränkt ist. In der Beschreibung der vorliegenden Ausführungsform ist der Anschluss 14 in einen vorstehenden Abschnitt 142 und einen Draht-Bondingabschnitt 144 unterteilt.
  • Der Draht-Bondingabschnitt 144 ist durch das Dichtungsharz 8 abgedeckt. Die Drähte 71 sind mit dem Draht-Bondingabschnitt 144 verbunden. Der vorstehende Abschnitt 142 schließt an ein Ende des Draht-Bondingabschnitts 144 an und ist ein Abschnitt des Anschlusses 14, der aus dem Dichtungsharz 8 herausragt. Der vorstehende Abschnitt 142 ragt in y-Richtung auf die gegenüberliegenden Seite zum Montageabschnitt 111 des Anschlusses 11 vor. Der vorstehende Abschnitt 142 wird verwendet, um das Halbleiterbauteil A1 beispielsweise mit einer externen Schaltung elektrisch zu verbinden. In dem in den Figuren dargestellten Beispiel ist der vorstehende Abschnitt 142 zu der Seite hin gebogen, auf der die Vorderfläche 111a des Anschlusses 11 in z-Richtung liegt.
  • Die Vielzahl der Anschlüsse 15 ist auf dem Substrat 2 angeordnet. Bei der vorliegenden Ausführungsform ist die Vielzahl der Anschlüsse 15 auf der Substrat-Vorderfläche 21 angeordnet. Jeder Anschluss 15 ist ein Beispiel für einen „Steueranschluss“. Die Anschlüsse 15 sind über ein leitendes Bondingmaterial 76 mit den jeweiligen Pads 31 des leitenden Abschnitts 3 verbunden. Das leitende Bondingmaterial 76 muss nur in der Lage sein, die Anschlüsse 15 an die Pads 31 zu bonden und die Anschlüsse 15 mit den Pads 31 elektrisch zu verbinden. Das leitende Bondingmaterial 76 ist beispielsweise eine Silberpaste, eine Kupferpaste, Lot oder ähnliches.
  • Die Ausgestaltung der Anschlüsse 15 ist nicht speziell begrenzt. Bei der Beschreibung der vorliegenden Ausführungsform ist jeder Anschluss 15 in einen Bondingabschnitt 151, einen vorstehenden Abschnitt 152, einen schrägen Verbindungsabschnitt 153 und einen parallelen Verbindungsabschnitt 154 unterteilt, wie in 5 bis 7 dargestellt.
  • Der Bondingabschnitt 151 hat eine Vorderfläche 151a und eine Rückfläche 151b. Die Vorderfläche 151a und die Rückfläche 151b sind Oberflächen, die in z-Richtung gegenüberliegenden Seiten zugewandt sind und beide Oberflächen orthogonal zur z-Richtung sind. Die Vorderfläche 151a ist eine Oberfläche, die in den 5 bis 7 nach oben zeigt. Die Rückfläche 151b ist in 5 bis 7 eine nach unten gerichtete Oberfläche. Die Rückfläche 151b ist durch das leitende Bondingmaterial 76 an ein Pad 31 gebondet. Der schräge Verbindungsabschnitt 153 und der parallele Verbindungsabschnitt 154 sind mit dem Dichtungsharz 8 abgedeckt. Der schräge Verbindungsabschnitt 153 ist mit dem Bondingabschnitt 151 und dem parallelen Verbindungsabschnitt 154 verbunden und ist in Bezug auf den Bondingabschnitt 151 und den parallelen Verbindungsabschnitt 154 geneigt. Der parallele Verbindungsabschnitt 154 ist mit dem schrägen Verbindungsabschnitt 153 und dem vorstehenden Abschnitt 152 verbunden und verläuft parallel zum Verbindungsabschnitt 151. Der vorstehende Abschnitt 152 schließt sich an ein Ende des parallelen Verbindungsabschnitts 154 an und ist ein Abschnitt des Anschlusses 15, der aus dem Dichtungsharz 8 herausragt. Der vorstehende Abschnitt 152 ragt auf der gegenüberliegenden Seite, in y-Richtung, zu dem Bondingabschnitt 151 vor. Der vorstehende Abschnitt 152 dient dazu, das Halbleiterbauteil A1 z. B. mit einer externen Schaltung elektrisch zu verbinden. In dem in den Figuren gezeigten Beispiel ist der vorstehende Abschnitt 152 zu der Seite hin gebogen, auf der die Vorderfläche 151a des Bondingabschnitts 151 in z-Richtung liegt.
  • In der vorliegenden Ausführungsform weist die Vielzahl der Anschlüsse 15 zwei Anschlüsse 15a und zwei Anschlüsse 15b auf. Die beiden Anschlüsse 15a sind leitend mit verschiedenen Pads 31c verbunden. Die beiden Anschlüsse 15b sind leitend mit verschiedenen Pads 31d verbunden.
  • Jeder der beiden Halbleiterchips 4 ist an einem der Anschlüsse 1 angeordnet. Wenn die beiden Halbleiterchips 4 unterschiedlich sind, wird einer als Halbleiterchip 4a und der andere als Halbleiterchip 4b bezeichnet. Wenn die beiden Halbleiterchips 4 nicht unterschieden werden, werden sie einfach als Halbleiterchip(s) 4 bezeichnet. Die Art und die Funktion der Halbleiterchips 4 sind nicht spezifisch begrenzt. In der vorliegenden Ausführungsform wird ein Beispiel für den Fall beschrieben, dass die Halbleiterchips 4 Leistungstransistoren zur Steuerung der Leistung sind. Jeder Halbleiterchip 4 ist beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), der ein SiC-Substrat (Siliziumkarbid) aufweist. Es wird bemerkt, dass jeder Halbleiterchip 4 alternativ auch ein MOSFET sein kann, der anstelle eines SiC-Substrats ein Si (Silizium)-Substrat aufweist und z. B. ein IGBT-Element enthalten kann. Ferner kann jeder Halbleiterchip 4 alternativ ein MOSFET sein, der GaN (Galliumnitrid) enthält.
  • Jeder Halbleiterchip 4 hat, in z-Richtung gesehen, eine rechteckige plattenartige Form und weist eine Element-Vorderfläche 41, eine Element-Rückfläche 42, eine Source-Elektrode 43, eine Gate-Elektrode 44 und eine Drain-Elektrode 45 auf. Die Element-Vorderfläche 41 und die Element-Rückfläche 42 sind in z-Richtung gegenüberliegenden Seiten zugewandt. Die Element-Vorderfläche 41 ist eine Oberfläche, die in den 5 bis 7 nach oben zeigt. Die Element-Rückfläche 42 ist in 5 bis 7 nach unten gerichtet. Die Source-Elektrode 43 und die Gate-Elektrode 44 sind auf der Element-Vorderfläche 41 angeordnet, wie in 3 gezeigt. Die Drain-Elektrode 45 ist auf der Element-Rückfläche 42 angeordnet, wie in 5 bis 7 dargestellt. Es wird bemerkt, dass die Form und die Anordnung der Source-Elektrode 43, der Gate-Elektrode 44 und der Drain-Elektrode 45 nicht spezifisch begrenzt sind.
  • Der Halbleiterchip 4a ist auf dem Anschluss 11 angeordnet, wie in den 3, 5 und 6 dargestellt. Der Halbleiterchip 4a ist an den Anschluss 11 durch ein leitendes Bondingmaterial (nicht gezeigt) gebondet, wobei die Element-Rückfläche 42 dem Anschluss 11 zugewandt ist, wie in 5 und 6 gezeigt. Somit ist die Drain-Elektrode 45 des Halbleiterchips 4a durch das leitende Bondingmaterial leitend mit dem Anschluss 11 verbunden. Bei dem leitenden Bondingmaterial handelt es sich beispielsweise um eine Silberpaste, eine Kupferpaste, Lot oder Ähnliches. Die Source-Elektrode 43 des Halbleiterchips 4a ist über Drähte 71 leitend mit dem Anschluss 13 verbunden, wie in 3 dargestellt. Die Drähte 71 bestehen z. B. aus Aluminium (Al), Kupfer (Cu) oder ähnlichem. Es wird bemerkt, dass das Material, der Drahtdurchmesser und die Anzahl der Drähte 71 nicht speziell begrenzt sind. Der Halbleiterchip 4b ist auf dem Anschluss 12 angeordnet, wie in 3 und 7 gezeigt. Der Halbleiterchip 4b ist durch ein leitendes Bondingmaterial (nicht dargestellt) mit dem Anschluss 12 verbunden, wobei die Element-Rückfläche 42 dem Anschluss 12 zugewandt ist, wie in 7 dargestellt. Somit ist die Drain-Elektrode 45 des Halbleiterchips 4b durch das leitende Bondingmaterial leitend mit dem Anschluss 12 verbunden. Die Source-Elektrode 43 des Halbleiterchips 4b ist über Drähte 71 leitend mit dem Anschluss 14 verbunden, wie in 3 dargestellt.
  • Die Gate-Elektrode 44 des Halbleiterchips 4a ist über die Drähte 72 mit dem leitenden Abschnitt 3 verbunden und leitend mit dem Steuerchip 5a verbunden, wie in 3 gezeigt. Die Source-Elektrode 43 des Halbleiterchips 4a ist über die Drähte 73 mit dem leitenden Abschnitt 3 verbunden und mit dem Steuerchip 5a leitend verbunden. Die Drähte 72 und 73 bestehen zum Beispiel aus Gold (Au), Silber (Ag), Kupfer (Cu), Aluminium (Al) oder ähnlichem. Es wird bemerkt, dass das Material, der Drahtdurchmesser und die Anzahl der Drähte 72 und 73 nicht spezifisch begrenzt sind. Der Steuerchip 5a gibt ein Ansteuersignal an die Gate-Elektrode 44 des Halbleiterchips 4a. Die Gate-Elektrode 44 des Halbleiterchips 4b ist über die Drähte 72 mit dem leitenden Abschnitt 3 verbunden und leitend mit dem Steuerchip 5b verbunden. Der Steuerchip 5b gibt ein Ansteuersignal an die Gate-Elektrode 44 des Halbleiterchips 4b.
  • Der Halbleiterchip A1 weist die Anschlüsse 12 und 13 auf, die außerhalb des Bauteils leitend verbunden sind, und wird als Brückenschaltung verwendet, wobei der Halbleiterchip 4a als Schaltelement auf der stromaufwärtigen Stufe und der Halbleiterchip 4b als Schaltelement auf der stromabwärtigen Stufe dient. In diesem Fall wird zwischen dem Anschluss 11 und dem Anschluss 14 eine Gleichspannung angelegt, und das Halbleiterbauteil A1 gibt über den Anschluss 12 ein Schaltsignal aus, dessen Spannung gemäß einem Ansteuersignal schaltet, indem das Ansteuersignal den Gate-Elektroden 44 der Halbleiterchips 4a und 4b zugeführt wird.
  • Die beiden Schutzelemente 9 sind an den jeweiligen Anschlüssen 1 angeordnet. Wenn die beiden Schutzelemente 9 unterschiedlich sind, wird eines als Schutzelement 9a und das andere als Schutzelement 9b bezeichnet. Wenn die beiden Schutzelemente 9 nicht unterschieden werden, werden sie einfach als Schutzelement(e) 9 bezeichnet. Die Art und die Funktion der Schutzelemente 9 sind nicht spezifisch begrenzt. In der vorliegenden Ausführungsform wird ein Beispiel für den Fall beschrieben, dass es sich bei den Schutzelementen 9 um Dioden handelt, die verhindern, dass eine Sperrspannung an die Halbleiterchips 4 angelegt wird.
  • Jedes Schutzelement 9 hat, in z-Richtung gesehen, eine rechteckige plattenförmige Form und weist eine Schutzelement-Vorderfläche 91, eine Schutzelement-Rückfläche 92, eine Anodenelektrode 93 und eine Kathodenelektrode 94 auf. Die Schutzelement-Vorderfläche 91 und die Schutzelement-Rückfläche 92 sind in z-Richtung entgegengesetzten Seiten zugewandt. Die Schutzelement-Vorderfläche 91 ist eine Oberfläche, die in 5 und 6 nach oben zeigt. Die Schutzelement-Rückfläche 92 ist in 5 und 6 nach unten gerichtet. Die Anodenelektrode 93 ist auf der Schutzelement-Vorderfläche 91 angeordnet, wie in 3 dargestellt. Die Kathodenelektrode 94 ist auf der Schutzelement-Rückfläche 92 angeordnet, wie in 5 und 6 dargestellt. Es wird bemerkt, dass die Form und die Anordnung der Anodenelektrode 93 und der Kathodenelektrode 94 nicht spezifisch begrenzt sind.
  • Das Schutzelement 9a ist auf dem Anschluss 11 auf einer Seite in y-Richtung (Unterseite in 3) des Halbleiterchips 4a angeordnet, wie in 3, 5 und 6 gezeigt. Das Schutzelement 9a ist mit dem Anschluss 11 durch ein leitendes Bondingmaterial (nicht gezeigt) verbunden, wobei die Schutzelement-Rückfläche 92 dem Anschluss 11 zugewandt ist, wie in 5 und 6 gezeigt. Somit ist die Kathodenelektrode 94 des Schutzelements 9a durch das leitende Bondingmaterial leitend mit dem Anschluss 11 verbunden. Bei dem leitenden Bondingmaterial handelt es sich beispielsweise um eine Silberpaste, eine Kupferpaste, Lot oder Ähnliches. Die Kathodenelektrode 94 des Schutzelements 9a ist über den Anschluss 11 leitend mit der Drain-Elektrode 45 des Halbleiterchips 4a verbunden. Ferner ist die Anodenelektrode 93 des Schutzelements 9a über Drähte 71 leitend mit dem Halbleiterchip 4a und dem Anschluss 13 verbunden, wie in 3 dargestellt. Bei dieser Ausführungsform sind diese Drähte 71 jeweils mit einem Ende an die Source-Elektrode 43 des Halbleiterchips 4a, mit einem Zwischenabschnitt an die Anodenelektrode 93 des Schutzelements 9a und mit dem anderen Ende an den Anschluss 13 gebondet. Es wird bemerkt, dass die Source-Elektrode 43 alternativ über Drähte 71 mit der Anodenelektrode 93 verbunden sein kann und die Anodenelektrode 93 über andere Drähte 71 mit dem Anschluss 13. Ferner kann die Source-Elektrode 43 über Drähte 71 mit dem Anschluss 13 verbunden sein, und die Anodenelektrode 93 kann über andere Drähte 71 mit dem Anschluss 13 verbunden sein. Wie oben beschrieben, ist das Schutzelement 9a umgekehrt parallel mit dem Halbleiterchip 4a verbunden.
  • Das Schutzelement 9b ist auf dem Anschluss 12 auf einer Seite in y-Richtung (Unterseite in 3) des Halbleiterchips 4b angeordnet, wie in 3 dargestellt. Das Schutzelement 9b ist durch ein leitendes Bondingmaterial (nicht dargestellt) mit dem Anschluss 12 verbunden, wobei die Schutzelement-Rückfläche 92 zum Anschluss 12 hin zeigt. Somit ist die Kathodenelektrode 94 des Schutzelements 9b durch das leitende Bondingmaterial leitend mit dem Anschluss 12 verbunden. Die Kathodenelektrode 94 des Schutzelements 9b ist über den Anschluss 12 leitend mit der Drain-Elektrode 45 des Halbleiterchips 4b verbunden. Ferner ist die Anodenelektrode 93 des Schutzelements 9b über Drähte 71 leitend mit dem Halbleiterchip 4b und dem Anschluss 14 verbunden, wie in 3 dargestellt. Bei der vorliegenden Ausführungsform sind diese Drähte 71 jeweils mit einem Ende an die Source-Elektrode 43 des Halbleiterchips 4b, mit einem Zwischenabschnitt an die Anodenelektrode 93 des Schutzelements 9b und mit dem anderen Ende an den Anschluss 14 gebondet. Es wird bemerkt, dass die Source-Elektrode 43 alternativ über Drähte 71 mit der Anodenelektrode 93 verbunden sein kann und die Anodenelektrode 93 über andere Drähte 71 mit dem Anschluss 14. Ferner kann die Source-Elektrode 43 über Drähte 71 mit dem Anschluss 14 verbunden sein, und die Anodenelektrode 93 kann über andere Drähte 71 mit dem Anschluss 13 verbunden sein. Wie oben beschrieben, ist das Schutzelement 9b mit dem Halbleiterchip 4b in umgekehrter Parallelschaltung verbunden. Es wird bemerkt, dass das Halbleiterbauteil A1 nicht über die Schutzelemente 9 verfügen muss.
  • Die beiden Steuerchips 5 dienen zur Steuerung der Ansteuerung der Halbleiterchips 4 und sind auf der Substrat-Vorderfläche 21 des Substrats 2 angeordnet. Wenn die beiden Steuerchips 5 unterschieden werden, wird einer als Steuerchip 5a und der andere als Steuerchip 5b bezeichnet. Wenn die beiden Steuerchips 5 nicht unterschieden werden, werden sie einfach als Steuerchip(s) 5 bezeichnet.
  • Die Steuerchips 5a und 5b sind, wie in 3 dargestellt, zwischen den Anschlüssen 11 und 12 mit Abstand zu den Anschlüssen 11 und 12 angeordnet. Der Steuerchip 5a ist näher am Anschluss 11 angeordnet, und der Steuerchip 5b ist näher am Anschluss 12 angeordnet. Es wird bemerkt, dass die Anordnung der Steuerchips 5a und 5b nicht speziell begrenzt ist.
  • Der Steuerchip 5a steuert die Ansteuerung des Halbleiterchips 4a. Insbesondere erzeugt der Steuerchip 5a ein Ansteuersignal und gibt das erzeugte Ansteuersignal an die Gate-Elektrode 44 des Halbleiterchips 4a weiter, wodurch der Halbleiterchip 4a angesteuert wird. In der vorliegenden Ausführungsform ist der Steuerchip 5a eine Steuervorrichtung 50 zusammen mit einem Die-Pad und einer Vielzahl von Drähten (nicht dargestellt) sowie einer Vielzahl von Anschlüssen 53 und einem Harz 54. Das Die-Pad und die Vielzahl von Anschlüssen 53 sind plattenförmige Elemente, die z. B. aus Kupfer (Cu) bestehen. Der Steuerchip 5a ist auf dem Die-Pad montiert. Jeder Anschluss 53 ist über einen Draht elektrisch mit dem Steuerchip 5a verbunden. Das Harz 54 deckt den Steuerchip 5a, die gesamten Drähte und einen Teil jedes Anschlusses 53 ab und besteht aus einem isolierenden Material wie z. B. einem Epoxidharz oder einem Silikongel. Die Anschlüsse 53 sind an beiden Enden in y-Richtung des Harzes 54 angeordnet und in x-Richtung voneinander beabstandet, wie in 3 dargestellt. Die Anschlüsse 53 erstrecken sich in y-Richtung, und ein Teil jedes Anschlusses 53 ragt aus einer der beiden Seitenflächen in y-Richtung des Harzes 54 heraus. Der Abschnitt jedes Anschlusses 53, der aus dem Harz 54 herausragt, ist leitend mit einem entsprechenden Pad 31 des leitenden Abschnitts 3 verbunden. In der vorliegenden Ausführungsform ist die Steuervorrichtung 50 ein SOP-Gehäuse (Small Outline Package). Es wird bemerkt, dass der Gehäusetyp der Steuervorrichtung 50 nicht auf den SOP-Typ beschränkt ist und alternativ auch jeder andere Gehäusetyp sein kann, wie z. B. der QFP-Typ (Quad Flat Package) oder der SOJ-Typ (Small Outline J-lead Package). Es wird bemerkt, dass die Größe und die Form der Steuervorrichtung 50, die Anzahl der Anschlüsse usw. nicht spezifisch begrenzt sind. Die Steuervorrichtung 50 kann auch einen anderen Schaltungschip als den Steuerchip 5a aufweisen.
  • Der Steuerchip 5b steuert die Ansteuerung des Halbleiterchips 4b. Insbesondere erzeugt der Steuerchip 5b ein Ansteuersignal und gibt das erzeugte Ansteuersignal an die Gate-Elektrode 44 des Halbleiterchips 4b weiter, wodurch der Halbleiterchip 4b angesteuert wird. Bei der vorliegenden Ausführungsform ist der Steuerchip 5b unverändert auf der Substrat-Vorderfläche 21 angeordnet. Der Steuerchip 5b ist mit einer Seite an die Pads 31c gebondet, und eine Vielzahl von Elektroden, die auf der anderen Seite angeordnet sind, sind durch Drähte 74 leitend mit den jeweiligen Pads 31 verbunden. Die Drähte 74 bestehen zum Beispiel aus Gold (Au), Silber (Ag), Kupfer (Cu), Aluminium (Al) oder ähnlichem. Es wird bemerkt, dass das Material, der Drahtdurchmesser und die Anzahl der Drähte 74 nicht spezifisch begrenzt sind.
  • Es wird bemerkt, dass der Steuerchip 5a alternativ wie der Steuerchip 5b auf der Substrat-Vorderfläche 21 angeordnet sein kann. Alternativ kann der Steuerchip 5b wie der Steuerchip 5a als Steuervorrichtung 50 auf der Substrat-Vorderfläche angeordnet sein.
  • Die Vielzahl der passiven Elemente 6 sind auf der Substrat-Vorderfläche 21 des Substrats 2 angeordnet und mit den Pads 31 des leitenden Abschnitts 3 leitend verbunden. Bei den passiven Elementen 6 handelt es sich zum Beispiel um Widerstände, Kondensatoren, Spulen, Dioden oder ähnliches. Die passiven Elemente 6 weisen einen Thermistor 6a und einen Thermistor 6b auf.
  • Die Thermistoren 6a und 6b sind Temperatur-Erfassungselemente und sind auf der Substrat-Vorderfläche 21 des Substrats 2 angebracht. Die Thermistoren 6a und 6b sind Widerstände, deren elektrischer Widerstand sich als Reaktion auf Temperaturänderungen stark ändert, und die Spannung an den Terminals ändert sich, wenn sich der Widerstandswert als Reaktion auf die Umgebungstemperatur ändert. Die Temperatur in der Umgebung der Thermistoren 6a und 6b wird anhand der Spannung an den Terminals der Thermistoren 6a und 6b erkannt. Es wird bemerkt, dass die Eigenschaften der Thermistoren 6a und 6b nicht spezifisch begrenzt sind. Die Thermistoren 6a und 6b können NTC-Thermistoren (negativer Temperaturkoeffizient), PTC-Thermistoren (positiver Temperaturkoeffizient) oder Thermistoren mit beliebigen anderen Eigenschaften sein.
  • Der Thermistor 6a dient zur Temperatur-Erfassung des Halbleiterchips 4a und ist neben dem Montageabschnitt 111 des Anschlusses 11 angeordnet, an dem der Halbleiterchip 4a befestigt ist, wie in 3 gezeigt. Der Thermistor 6a ist von dem Anschluss 11 isoliert. Der Thermistor 6a erstreckt sich zwischen den beiden Pads 31a des leitenden Abschnitts 3. Ein Terminal des Thermistors 6a ist leitend mit einem Pad 31a verbunden, und das andere Terminal ist leitend mit dem anderen Pad 31a verbunden. Jedes Pad 31a ist über die Zwischenverbindungen 32a und die Pads 31c mit den jeweiligen Anschlüssen 15a leitend verbunden. Das heißt, die Pads 31a, die Zwischenverbindungen 32a und die Pads 31c sind Leitungspfade, die es dem Thermistor 6a ermöglichen, mit den Anschlüssen 15a elektrisch durchgängig zu sein. Die beiden Anschlüsse 15a dienen als Terminals zur Temperatur-Erfassung des Halbleiterchips 4a und zur Ausgabe der Spannung an den Terminals des Thermistors 6a. Bei dieser Ausführungsform ist der Thermistor 6a ein Beispiel für ein „erstes Temperatur-Erfassungselement“.
  • Der Thermistor 6b dient zur Temperatur-Erfassung des Halbleiterchips 4b und ist angrenzend an den NC-Montageabschnitt 121 des Anschlusses 12 angeordnet, auf dem der Halbleiterchip 4b montiert ist, wie in 3 gezeigt. Der Thermistor 6b ist von dem Anschluss 12 isoliert. Der Thermistor 6b erstreckt sich zwischen den beiden Pads 31b des leitenden Abschnitts 3. Ein Terminal des Thermistors 6b ist leitend mit einem Pad 31b verbunden, und das andere Terminal ist leitend mit dem anderen Pad 31b verbunden. Jedes Pad 31b ist über die Zwischenverbindungen 32b und die Pads 31d leitend mit den jeweiligen Anschlüssen 15b verbunden. Das heißt, die Pads 31b, die Zwischenverbindungen 32b und die Pads 31d sind Leitungspfade, die es dem Thermistor 6b ermöglichen, elektrisch kontinuierlich mit den Anschlüssen 15b verbunden zu sein. Die beiden Anschlüsse 15b dienen zur Temperatur-Erfassung des Halbleiterchips 4b und zur Ausgabe der Spannung an den Terminals des Thermistors 6b. In der vorliegenden Ausführungsform ist der Thermistor 6b ein Beispiel für ein „zweites Temperatur-Erfassungselement“.
  • Es wird bemerkt, dass das Halbleiterbauteil A1 anstelle der Thermistoren 6a und 6b beliebige andere Temperatur-Erfassungselemente aufweisen kann. Andere Temperatur-Erfassungselemente können Halbleiter-Temperatursensoren sein. Ein Halbleiter-Temperatursensor ist eine Si-Diode, deren Durchlassspannung sich als Reaktion auf Temperaturänderungen stark ändert, oder ähnliches, und die die Umgebungstemperatur auf der Grundlage der Spannung an den Terminals erkfasst, wenn ein vorbestimmter Strom angelegt wird.
  • Die anderen passiven Elemente 6 sind leitend mit den Pads 31 des leitenden Abschnitts 3 verbunden und stehen über die Zwischenverbindungen 32 und die Pads 31 in elektrischer Verbindung mit den NC-Steuerchips 5 oder den Halbleiterchips 4. Es wird bemerkt, dass die Art und die Anzahl der passiven Elemente 6 und die Positionen, an denen die passiven Elemente 6 angeordnet sind, nicht spezifisch begrenzt sind.
  • Das Dichtungsharz 8 deckt die Halbleiterbauteile 4a und 4b, die Schutzelemente 9a und 9b, die Steuervorrichtung 50 (Steuerchip 5a), den Steuerchip 5b, die Vielzahl der passiven Elemente 6, die Drähte 71 bis 74, die Vielzahl der Anschlüsse 1 und das Substrat 2 zumindest teilweise ab. Das Material des Dichtungsharzes 8 ist nicht speziell begrenzt. Es kann beispielsweise ein isolierendes Material wie ein Epoxidharz oder ein Silikongel verwendet werden.
  • Das Dichtungsharz 8 weist eine Harz-Vorderfläche 81, eine Harz-Rückfläche 82 und vier Harz-Seitenflächen 83 auf. Die Harz-Vorderfläche 81 und die Harz-Rückfläche 82 sind in z-Richtung entgegengesetzten Seiten zugewandt und sind beide flache Oberflächen orthogonal zur z-Richtung. Die Harz-Vorderfläche 81 ist eine Oberfläche, die in den 5 bis 7 nach oben zeigt. Die Harz-Rückfläche 82 ist in 5 bis 7 eine nach unten gerichtete Oberfläche. Die Harz-Seitenflächen 83 schließen sich an die Harz-Vorderfläche 81 und die Harz-Rückfläche 82 an und sind in x- oder y-Richtung ausgerichtet. Die Substrat-Rückfläche 22 des Substrats 2 wird von der Harz-Rückfläche 82 des Dichtungsharzes 8 freigelegt, wie in 4 gezeigt. Bei dieser Ausführungsform ist die Substrat-Rückfläche 22 bündig mit der Harz-Rückfläche 82, wie in 5 bis 7 gezeigt.
  • Als nächstes wird ein Beispiel für ein Verfahren zur Herstellung des Halbleiterbauteils A1 unter Bezugnahme auf 9 beschrieben. Es wird bemerkt, dass das unten beschriebene Verfahren ein Mittel zur Realisierung des Halbleiterbauteils A1 ist und die vorliegende Offenbarung nicht darauf beschränkt ist.
  • Wie in 9 gezeigt, weist das Verfahren dieses Beispiels einen Schritt zum Bilden eines leitenden Abschnitts (Schritt S1), einen Schritt zum Bonden eines Anschlussrahmens (Schritt S2), einen Schritt zum Montieren eines Halbleiterchips (Schritt S3), einen Schritt zum Montieren einer Steuervorrichtung (Schritt S4), einen Schritt zum Verbinden von Drähten (Schritt S5), einen Schritt zum Bilden von Harz (Schritt S6) und einen Schritt zum Schneiden des Rahmens (Schritt S7) auf.
  • In dem Schritt zum Bilden des leitenden Abschnitts (Schritt S1) wird zunächst das Substrat 2 vorbereitet. Das Substrat 2 besteht zum Beispiel aus Keramik. Als nächstes werden der leitende Abschnitt 3 und die Vielzahl der Bondingabschnitte 25 auf der Substrat-Vorderfläche 21 des Substrats 2 gebildet. In diesem Beispiel werden der leitende Abschnitt 3 und die Vielzahl der Bondingabschnitte 25 gemeinsam ausgebildet. Beispielsweise können der leitende Abschnitt 3 und die Vielzahl von Bondingabschnitten 25, die ein Metall wie Silber (Ag) enthalten, das als leitendes Material dient, durch Drucken einer Metallpaste und anschließendes Sintern derselben erhalten werden.
  • Im Schritt zum Bonden des Anschlussrahmens (Schritt S2) wird zunächst eine Bondingpaste auf die Vielzahl der Bondingabschnitte 25 gedruckt, und eine leitende Bondingpaste wird auf einige der Pads 31 des leitenden Abschnitts 3 gedruckt. Die Bondingpaste und die leitende Bondingpaste sind beispielsweise eine Ag-Paste, eine Lötpaste oder ähnliches. Als nächstes wird ein Anschlussrahmen vorbereitet. Der Anschlussrahmen weist eine Vielzahl von Anschlüssen 1 auf und hat einen Rahmen, mit dem die Vielzahl von Anschlüssen 1 verbunden ist. Es wird bemerkt, dass die Form oder ähnliches des Anschlussrahmens in keiner Weise begrenzt ist. Als nächstes werden die Anschlüsse 11 und 12 der Vielzahl von Anschlüssen 1 so hergestellt, dass sie über die Bondingpaste der Vielzahl von Bondingabschnitten 25 gegenüberliegen. Auch die Vielzahl von Anschlüssen 15 der Vielzahl von Anschlüssen 1 werden so hergestellt, dass sie dem leitenden Abschnitt 3 (Pads 31) über die leitende Bondingpaste gegenüberliegen. Zum Beispiel wird das Bondingmaterial 75 durch die Bondingpaste, und das leitende Bondingmaterial 76 durch die leitende Bondingpaste gebildet, indem die Bondingpaste und die leitende Bondingpaste erhitzt und dann abgekühlt werden. Auf diese Weise werden die Anschlüsse 11 und 12 über das Bondingmaterial 75 mit der Vielzahl von Bondingabschnitten 25 verbunden, und die Vielzahl von Anschlüssen 15 wird über das leitende Bondingmaterial 76 mit dem leitenden Abschnitt 3 verbunden.
  • In dem Schritt zum Montieren eines Halbleiterchips (Schritt S3) wird zunächst eine leitende Bondingpaste an vorbestimmten Positionen auf die Anschlüsse 11 und 12 gedruckt. Die leitende Bondingpaste ist zum Beispiel eine Ag-Paste, eine Lötpaste oder ähnliches. Als nächstes werden der Halbleiterchip 4a und das Schutzelement 9a an der auf den Anschluss 11 gedruckten leitenden Bondingpaste, und der Halbleiterchip 4b und das Schutzelement 9b an der auf den Anschluss 12 gedruckten leitenden Bondingpaste angebracht. Dann wird das leitende Bondingmaterial durch die leitende Bondingpaste gebildet, indem die leitende Bondingpaste zum Beispiel erhitzt und dann abgekühlt wird. Auf diese Weise werden der Halbleiterchip 4a und das Schutzelement 9a über das leitende Bondingmaterial mit dem Anschluss 11 verbunden, und der Halbleiterchip 4b und das Schutzelement 9b werden über das leitende Bondingmaterial mit dem Anschluss 12 verbunden.
  • Im Schritt zum Montieren einer Steuervorrichtung (Schritt S4) wird eine leitende Bondingpaste auf einige der Pads 31 des leitenden Abschnitts 3 gedruckt. Die leitende Bondingpaste ist beispielsweise eine Ag-Paste, eine Lötpaste oder ähnliches. Als nächstes werden die Anschlüsse 53 der Steuervorrichtung 50 an der leitenden Bondingpaste angebracht. Auch der Steuerchip 5b wird an der leitenden Bondingpaste befestigt, die auf das Pad 31e gedruckt ist. Anschließend werden die Anschlüsse 53 und der Steuerchip 5b des Steuergeräts 50 über das leitende Bondingmaterial mit den jeweiligen Pads 31 verbunden, indem die leitende Bondingpaste beispielsweise erhitzt und dann abgekühlt wird. Ferner werden die Thermistoren 6a und 6b und die anderen passiven Elemente 6 an die jeweiligen Pads 31 des leitenden Abschnitts 3 über das leitende Bondingmaterial durch einen ähnlichen Schritt gebondet.
  • In dem Schritt zum Verbinden von Drähten (Schritt S5) wird zunächst die Vielzahl von Drähten 71 verbunden. In diesem Beispiel werden Drahtmaterialien aus Aluminium (Al) sequentiell verbunden, z.B. mittels eines Wedge-Bonding-Verfahrens. Bei dieser Ausführungsform wird ein vorderes Ende jedes Drahtmaterials mit der Source-Elektrode 43 des Halbleiterchips 4a verbunden, eine Kapillare wird beim Herausziehen des Drahtmaterials bewegt, um das Drahtmaterial an die Anodenelektrode 93 des Schutzelements 9a zu bonden, und die Kapillare wird beim Herausziehen des Drahtmaterials weiter bewegt, um das Drahtmaterial mit dem Draht-Bondingabschnitt 134 des Anschlusses 13 zu verbinden, wodurch die Drähte 71 verbunden werden. In ähnlicher Weise werden die Drähte 71 durch sequentielles Bonden von Drahtmaterialien mit der Source-Elektrode 43 des Halbleiterchips 4b, der Anodenelektrode 93 des Schutzelements 9b und dem Draht-Bondingabschnitt 144 des Anschlusses 14 verbunden. Auf diese Weise erhält man die Vielzahl von Drähten bzw. Verschaltungen 71. Anschließend wird die Vielzahl der Drähte 72, 73 und 74 miteinander verbunden. In diesem Beispiel werden die Drähte aus Gold (Au) beispielsweise durch ein Kapillarbonding-Verfahren nacheinander bzw. sequentiell miteinander verbunden. So erhält man die Vielzahl der Drähte 72, 73 und 74.
  • Im Schritt zum Bilden von Harz (Schritt S6) werden beispielsweise ein Teil des Anschlussrahmens, ein Teil des Substrats 2, die Halbleiterchips 4a und 4b, die Schutzelemente 9a und 9b, die Steuervorrichtung 50 (Steuerchip 5a), der Steuerchip 5b, die Vielzahl passiver Elemente 6 und die Vielzahl der Drähte 71 bis 74 von einer Form umschlossen. Anschließend wird ein flüssiges Harzmaterial in einen durch die Form definierten Raum injiziert. Anschließend wird dieses Harzmaterial ausgehärtet, und es entsteht das Dichtungsharz 8.
  • Im Schritt des Schneidens des Rahmens (Schritt S7) werden geeignete Abschnitte eines Teils des Anschlussrahmens, der vom Dichtungsharz 8 freigelegt ist, abgeschnitten. So wird die Vielzahl der Anschlüsse 1 geteilt. Danach wird die Vielzahl von Anschlüssen 1 gebogen oder anderweitig verarbeitet, wie es erforderlich ist, um das oben beschriebene Halbleiterbauteil A1 zu erhalten.
  • Als nächstes werden die Funktionsweise und die Effekte des Halbleiterbauteils A1 beschrieben.
  • Gemäß der vorliegenden Ausführungsform ist der Thermistor 6a angrenzend an den Montageabschnitt 111 des Anschlusses 11 angeordnet, auf dem der Halbleiterchip 4a montiert ist, und er erfasst die Temperatur des Halbleiterchips 4a. Der Thermistor 6b ist angrenzend an den Montageabschnitt 121 des Anschlusses 12 angeordnet, auf dem der Halbleiterchip 4b montiert ist, und er erfasst die Temperatur des Halbleiterchips 4b. Dementsprechend können, selbst wenn ein Strom ungleichmäßig durch die Halbleiterchips 4a und 4b fließt und eine Temperaturdifferenz verursacht, die jeweiligen Temperaturen separat erfasst und ordnungsgemäß mit der Konstruktionstemperatur verglichen werden. Durch diese Ausgestaltung ist es möglich, ein thermisches Durchgehen zu unterdrücken. Außerdem sind die Thermistoren 6a und 6b auf der Substrat-Vorderfläche 21 des Substrats 2 angebracht. Dementsprechend werden die Thermistoren 6a und 6b weniger durch Rauschen beeinträchtigt, das durch das Schalten der Halbleiterchips 4a und 4b verursacht wird, als in dem Fall, in dem die Temperaturerfassungs-Einheiten in die Halbleiterchips 4a und 4b eingebaut sind.
  • Gemäß der vorliegenden Ausführungsform ist der leitende Abschnitt 3 auf der Substrat-Vorderfläche 21 des Substrats 2 ausgebildet. Der leitende Abschnitt 3 weist die Pads 31 auf, mit denen die Steuervorrichtung 50 und der Steuerchip 5b leitend verbunden sind. Durch diese Ausgestaltung ist es möglich, dass durch den auf der Substrat-Vorderfläche 21 des Substrats ausgebildeten leitfähigen Abschnitt 3 Leitungspfade zu der Steuervorrichtung 50 und dem Steuerchip 5b hergestellt werden. Dementsprechend ist es möglich, die Leitungspfade dünner und dichter zu gestalten als dies beispielsweise bei der Herstellung der Leitungspfade mit metallischen Anschlüssen der Fall wäre.
  • Gemäß der vorliegenden Ausführungsform weisen die Vielzahl von Anschlüssen 1 eine höhere Wärmeleitfähigkeit als die des Substrats 2 auf und können daher eine Verringerung der Wärmeableitung von den Halbleiterchips 4 unterdrücken, die sich infolge der Verwendung des Substrats 2 verschlechtern kann. Ferner ist der Halbleiterchip 4a durch das leitende Bondingmaterial direkt mit dem Anschluss 11 verbunden, und der Halbleiterchip 4b ist durch das leitende Bondingmaterial direkt mit dem Anschluss 12 verbunden. Dementsprechend kann der Halbleiterchip 4a (4b) elektrisch durchgehend mit dem Anschluss 11 (12) verbunden werden, und die Wärme des Halbleiterchips 4a (4b) kann effizient auf den Anschluss 11 (12) übertragen werden. Da die Vielzahl von Anschlüssen 1 aus dem Dichtungsharz 8 freiliegt, ist es möglich, die Leitungspfade zu den Halbleiterchips 4 von außen zu bilden und die Wärmeableitungseigenschaften der Halbleiterchips 4 weiter sicherzustellen. Die Bondingabschnitte 25 sind auf dem Substrat 2 ausgebildet, und die Anschlüsse 11 und 12 sind über die Bondingabschnitte 25 an das Substrat 2 gebondet. Die Oberflächen der Bondaingbschnitte 25 können zum Beispiel glatter gestaltet werden als die Oberfläche der Substrat-Vorderfläche 21 des Substrats 2, die aus Keramik besteht. Diese Ausgestaltung ermöglicht es, die Entstehung eines unbeabsichtigten winzigen Spalts oder dergleichen in den Wärmeübertragungspfaden von den Anschlüssen 11 und 12 zum Substrat 2 zu unterdrücken und die Wärmeableitung der Halbleiterchips 4 und anderer Elemente weiter zu fördern. Die Substrat-Rückfläche 22 des Substrats 2 ist von dem Dichtungsharz 8 freigelegt. Durch diese Ausgestaltung kann die von den Halbleiterchips 4 oder anderen Elementen auf das Substrat 2 übertragene Wärme effizienter nach außen abgeleitet werden.
  • Gemäß der vorliegenden Ausführungsform enthalten der leitende Abschnitt 3 und die Bondingabschnitte 25 das gleiche leitende Material. Daher können der leitende Abschnitt 3 und die Bondingabschnitte 25 gemeinsam auf dem Substrat 2 ausgebildet werden. Dies ist vorteilhaft, um die Produktionseffizienz des Halbleiterbauteils A1 zu verbessern. Die Vielzahl von Anschlüssen 15 ist über das leitende Bondingmaterial 76 an die Pads 31 des leitenden Abschnitts 3 gebondet. Diese Ausgestaltung ermöglicht es, die Vielzahl der Anschlüsse 15 fester an das Substrat 2 zu fixieren. Darüber hinaus kann der Widerstand zwischen der Vielzahl von Anschlüssen 15 und dem leitenden Abschnitt 3 verringert werden.
  • Gemäß der vorliegenden Ausführungsform sind der Steuerchip 5a und der Steuerchip 5b auf der Substrat-Vorderfläche 21 des Substrats zwischen dem Anschluss 11, an dem der Halbleiterchip 4a angeordnet ist, und dem Anschluss 12, an dem der Halbleiterchip 4b angeordnet ist, angeordnet. Dementsprechend kann der Unterschied zwischen dem Abstand zwischen dem Steuerchip 5a und dem Halbleiterchip 4a und dem Abstand zwischen dem Steuerchip 5b und dem Halbleiterchip 4b verringert werden. Infolgedessen kann der Unterschied in der Übertragungszeit zwischen dem Ansteuersignal, das von dem Steuerchip 5a in den Halbleiterchip 4a eingegeben wird, und dem Ansteuersignal, das von dem Steuerchip 5b in den Halbleiterchip 4b eingegeben wird, verringert werden.
  • Es wird bemerkt, dass in der vorliegenden Ausführungsform der Fall beschrieben wurde, dass das Halbleiterbauteil A1 zwei Temperatur-Erfassungselemente aufweist, nämlich den Thermistor 6a zum Erfassen der Temperatur des Halbleiterchips 4a und den Thermistor 6b zum Erfassen der Temperatur des Halbleiterchips 4b. Dies muss jedoch nicht der Fall sein. Das Halbleiterbauteil A1 kann eine größere Anzahl von Temperatur-Erfassungselementen aufweisen als die Anzahl der Halbleiterchips 4.
  • Die 10 bis 14 zeigen weitere Ausführungsformen der vorliegenden Offenbarung. Es wird bemerkt, dass bei diesen Figuren die gleichen oder ähnliche Elemente wie bei der obigen Ausführungsform mit den gleichen Bezugszeichen versehen sind wie bei der obigen Ausführungsform.
  • 10 ist ein Diagramm zur Darstellung eines Halbleiterbauteils A2 gemäß der zweiten Ausführungsform der vorliegenden Offenbarung. 10 ist eine Draufsicht auf das Halbleiterbauteil A2 und entspricht 3. 10 zeigt das Dichtungsharz 8 in transparenter Weise und deutet die äußere Form des Dichtungsharzes 8 mit imaginären Linien (Strich-Doppelpunkt-Linien) an, wie 3 es tut. Das Halbleiterbauteil A2 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform in den Positionen, an denen die Thermistoren 6a und 6b angeordnet sind, und in den Formen der Anschlüsse 11 und 12.
  • Bei dem Halbleiterbauteil A2 gemäß der vorliegenden Ausführungsform sind die Thermistoren 6a und 6b näher an einer Kante einer Seite in y-Richtung (Oberkante in 10) der Substrat-Vorderfläche 21 angeordnet als bei dem Halbleiterbauteil A1. Das heißt, im Vergleich zum Halbleiterbauteil A1 ist der Thermistor 6a entfernt von dem Montageabschnitt 111 des Anschlusses 11 angeordnet, und der Thermistor 6b ist entfernt von dem Montageabschnitt 121 des Anschlusses 12 angeordnet.
  • Der Anschluss 11 weist ferner einen verlängerten Abschnitt 115 auf, der sich von dem Montageabschnitt 111 in Richtung des Thermistors 6a in y-Richtung erstreckt. Das heißt, der Thermistor 6a ist nahe einem vorderen Ende des verlängerten Abschnitts 115 angeordnet. Der Thermistor 6a wird von dem Montageabschnitt 111 und dem auf dem Montageabschnitt 111 montierten Halbleiterchip 4a ferngehalten, befindet sich aber aufgrund des Vorhandenseins des verlängerten Abschnitts 115 angrenzend an den Anschluss 11. Dementsprechend wird die von dem Halbleiterchip 4a erzeugte Wärme über den Anschluss 11 auf den Thermistor 6a übertragen.
  • Der Anschluss 12 weist ferner einen verlängerten Abschnitt 125 auf, der sich von dem Montageabschnitt 121 in Richtung des Thermistors 6b in y-Richtung erstreckt. Das heißt, der Thermistor 6b ist nahe einem vorderen Ende des verlängerten Abschnitts 125 angeordnet. Der Thermistor 6b wird von dem Montageabschnitt 121 und dem auf dem Montageabschnitt 121 montierten Halbleiterchip 4b ferngehalten, befindet sich aber aufgrund des Vorhandenseins der verlängerten Abschnitts 125 angrenzend an den Anschluss 12. Dementsprechend wird die von dem Halbleiterchip 4b erzeugte Wärme über den Anschluss 12 auf den Thermistor 6b übertragen.
  • Gemäß der vorliegenden Ausführungsform ist der Thermistor 6a benachbart zu dem verlängerten Abschnitt 115 angeordnet, der sich von dem Montageabschnitt 111 des Anschlusses 11 erstreckt, auf dem der Halbleiterchip 4a montiert ist, und erfasst die Temperatur des Halbleiterchips 4a. Der Thermistor 6b ist angrenzend an den verlängerten Abschnitt 125 angeordnet, der sich vom Montageabschnitt 121 des Anschlusses 12 erstreckt, auf dem der Halbleiterchip 4b montiert ist, und erfasst die Temperatur des Halbleiterchips 4b. Dementsprechend können die Temperaturen separat erfasst werden, und ein thermisches Durchgehen kann somit unterdrückt werden. Die Thermistoren 6a und 6b sind auf der Substrat-Vorderfläche 21 des Substrats 2 angebracht und werden daher wahrscheinlich nicht durch Rauschen beeinträchtigt, das durch das Schalten der Halbleiterchips 4a und 4b verursacht wird. Außerdem ist bei der vorliegenden Ausführungsform der Thermistor 6a (6b) weiter vom Halbleiterchip 4a (4b) entfernt als beim Halbleiterbauteil A1. Dementsprechend sind die Thermistoren 6a und 6b weniger von Rauschen betroffen, das durch das Schalten der Halbleiterchips 4a und 4b verursacht wird.
  • 11 ist ein Diagramm zur Darstellung eines Halbleiterbauteils A3 gemäß der dritten Ausführungsform der vorliegenden Offenbarung. 11 ist eine Draufsicht auf das Halbleiterbauteil A3 und entspricht 3. 11 zeigt das Dichtungsharz 8 in transparenter Weise und zeigt die äußere Form des Dichtungsharzes 8 mit imaginären Linien (Strich-Doppelpunkt-Linien) an, wie 3 es tut. Das Halbleiterbauteil A3 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform durch die Positionen, an denen die Halbleiterchips 4 und die Schutzelemente 9 angeordnet sind.
  • Bei dem Halbleiterbauteil A3 gemäß der vorliegenden Ausführungsform sind die Positionen, an denen der Halbleiterchip 4a und das Schutzelement 9a angeordnet sind, geschaltet, und die Positionen, an denen der Halbleiterchip 4b und das Schutzelement 9b angeordnet sind, sind geschaltet. Das heißt, das Schutzelement 9a ist auf dem Anschluss 11 auf der anderen Seite in y-Richtung (Oberseite in 11) des Halbleiterchips 4a angeordnet, und das Schutzelement 9b ist auf dem Anschluss 12 auf der anderen Seite in y-Richtung des Halbleiterchips 4b angeordnet. Das heißt, der Thermistor 6a ist auf der dem Halbleiterchip 4a gegenüberliegenden Seite in Bezug auf das Schutzelement 9a angeordnet, und der Thermistor 6b ist auf der dem Halbleiterchip 4b gegenüberliegenden Seite in Bezug auf das Schutzelement 9b angeordnet.
  • Auch bei dieser Ausführungsform ist der Thermistor 6a benachbart zu dem Montageabschnitt 111 des Anschlusses 11 angeordnet, an dem der Halbleiterchip 4a befestigt ist, und erfasst die Temperatur des Halbleiterchips 4a. Der Thermistor 6b ist angrenzend zu dem Montageabschnitt 121 des Anschlusses 12 angeordnet, auf dem der Halbleiterchip 4b montiert ist, und erfasst die Temperatur des Halbleiterchips 4b. So können die Temperaturen getrennt erkannt und ein thermisches Durchgehen unterdrückt werden. Die Thermistoren 6a und 6b sind auf der Substrat-Vorderfläche 21 des Substrats 2 angebracht und werden daher wahrscheinlich nicht durch Rauschen beeinträchtigt, das durch das Schalten der Halbleiterchips 4a und 4b verursacht wird. Außerdem ist bei der vorliegenden Ausführungsform der Thermistor 6a (6b) weiter vom Halbleiterchip 4a (4b) entfernt als beim Halbleiterbauteil A1. Dementsprechend sind die Thermistoren 6a und 6b weniger von Rauschen betroffen, das durch das Schalten der Halbleiterchips 4a und 4b verursacht wird.
  • 12 ist ein Diagramm zur Darstellung eines Halbleiterbauteils A4 gemäß der vierten Ausführungsform der vorliegenden Offenbarung. 12 ist eine Draufsicht auf das Halbleiterbauteil A4 und entspricht 3. 12 zeigt das Dichtungsharz 8 in transparenter Weise und deutet die äußere Form des Dichtungsharzes 8 mit imaginären Linien (Strich-Doppelpunkt-Linien) an, wie 3 es tut. Das Halbleiterbauteil A4 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform dadurch, dass eine Steuervorrichtung 50 mit einem Steuerchip 5c anstelle der Steuervorrichtung 50 (Steuerchip 5a) und des Steuerchips 5b vorgesehen ist.
  • Der Steuerchip 5c erzeugt ein Ansteuersignal für den Halbleiterchip 4a und ein Ansteuersignal für den Halbleiterchip 4b und gibt die erzeugten Signale an die jeweiligen Halbleiterchips aus. Bei der vorliegenden Ausführungsform ist der Steuerchip 5c zusammen mit einem Die-Pad und einer Vielzahl von Drähten (nicht dargestellt), einer Vielzahl von Anschlüssen 53 und einem Harz 54 die Steuervorrichtung 50. Die Anschlüsse 53 sind an beiden Enden in x-Richtung des Harzes 54 angeordnet und in y-Richtung voneinander beabstandet. Die Anschlüsse 53 erstrecken sich in x-Richtung, und ein Teil jedes Anschlusses 53 ragt aus einer der beiden Seitenflächen in x-Richtung des Harzes 54 heraus. Der Abschnitt jedes Anschlusses 53, der aus dem Harz 54 herausragt, ist leitend mit einem entsprechenden Pad 31 des leitenden Abschnitts 3 verbunden. In der vorliegenden Ausführungsform ist das Steuergerät 50 ein SOP-Gehäuse. Es wird bemerkt, dass der Gehäusetyp der Steuervorrichtung 50 nicht spezifisch begrenzt ist. Es wird bemerkt, dass der Steuerchip 5c alternativ auch unverändert auf der Substrat-Vorderfläche 21 des Substrats angeordnet sein kann, ohne die Steuervorrichtung 50 zu bilden.
  • Das Halbleiterbauteil A4 gemäß der vierten Ausführungsform verwendet die Steuervorrichtung 50 mit dem Steuerchip 5c und unterscheidet sich daher von dem Halbleiterbauteil A1 in der Anordnung der passiven Elemente 6 und der Anordnung und Form des leitenden Abschnitts 3. Außerdem sind die Formen der Anschlüsse 13 und 14 sowie die Formen und die Anordnung der Anschlüsse 15a und 15b ebenfalls unterschiedlich.
  • Auch bei dieser Ausführungsform ist der Thermistor 6a angrenzend an den Montageabschnitt 111 des Anschlusses 11 angeordnet, auf dem der Halbleiterchip 4a befestigt ist, und erfasst die Temperatur des Halbleiterchips 4a. Der Thermistor 6b angrenzend an den Montageabschnitt 121 des Anschlusses 12 angeordnet, auf dem der Halbleiterchip 4b montiert ist, und erfasst die Temperatur des Halbleiterchips 4b. So können die Temperaturen getrennt erkannt und ein thermisches Durchgehen unterdrückt werden. Die Thermistoren 6a und 6b sind auf der Substrat-Vorderfläche 21 des Substrats 2 angebracht und werden daher wahrscheinlich nicht durch Rauschen beeinträchtigt, das durch das Schalten der Halbleiterchips 4a und 4b verursacht wird.
  • 13 ist ein Diagramm zur Darstellung eines Halbleiterbauteils A5 gemäß der fünften Ausführungsform der vorliegenden Offenbarung. 13 ist eine Draufsicht auf das Halbleiterbauteil A5, wobei das Dichtungsharz 8 in transparenter Weise dargestellt ist. Es wird bemerkt, dass 13 die äußere Form des Dichtungsharzes 8 mit imaginären Linien (Strich-Doppelpunkt-Linien) zeigt. Das Halbleiterbauteil A5 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform dadurch, dass das Halbleiterbauteil A5 vier Halbleiterchips 4a bis 4d aufweist.
  • Im Vergleich zu dem Halbleiterbauteil A1 weist das Halbleiterbauteil A5 gemäß der vorliegenden Ausführungsform ferner Anschlüsse 16 bis 19, Halbleiterchips 4c und 4d sowie Thermistoren 6c und 6d auf. Das Halbleiterbauteil A5 weist auch zwei Steuerchips 5c gemäß der dritten Ausführungsform auf. Die Anschlüsse 16 und 17 sind die gleichen wie die Anschlüsse 11 und 12. Die Anschlüsse 18 und 19 sind die gleichen wie die Anschlüsse 13 und 14. Die Halbleiterchips 4c und 4d sind die gleichen wie die Halbleiterchips 4a und 4b. Der Halbleiterchip 4c ist an den Anschluss 16 montiert und über einen Draht 71 mit dem Anschluss 18 verbunden. Der Halbleiterchip 4d ist an den Anschluss 17 montiert und über einen Draht 71 mit dem Anschluss 19 verbunden. Einer der Steuerchips 5c erzeugt ein Ansteuersignal für den Halbleiterchip 4a und ein Ansteuersignal für den Halbleiterchip 4b und gibt die erzeugten Ansteuersignale an die jeweiligen Halbleiterchips aus, um die Ansteuerung der Halbleiterchips 4a und 4b zu steuern. Der andere der Steuerchips 5c erzeugt ein Ansteuersignal für den Halbleiterchip 4c und ein Ansteuersignal für den Halbleiterchip 4d und gibt die erzeugten Ansteuersignale an die jeweiligen Halbleiterchips aus, um die Ansteuerung der Halbleiterchips 4c und 4d zu steuern.
  • Die Thermistoren 6c und 6d sind die gleichen wie die Thermistoren 6a und 6b. Der Thermistor 6c ist angrenzend an einen Abschnitt des Anschlusses 16 angeordnet, auf dem der Halbleiterchip 4c montiert ist, und erfasst die Temperatur des Halbleiterchips 4c. Der Thermistor 6d ist angrenzend an einen Abschnitt des Anschlusses 17 angeordnet, auf der der Halbleiterchip 4d montiert ist, und erfasst die Temperatur des Halbleiterchips 4d. Das heißt, das Halbleiterbauteil A5 hat vier Halbleiterchips und weist daher vier Thermistoren zur Erfassung der Temperaturen der jeweiligen Halbleiterchips auf.
  • Gemäß der vorliegenden Ausführungsform ist der Thermistor 6a angrenzend an den Montageabschnitt 111 des Anschlusses 11 angeordnet, auf dem der Halbleiterchip 4a montiert ist, und erfasst die Temperatur des Halbleiterchips 4a. Der Thermistor 6b ist angrenzend an den Montageabschnitt 121 des Anschlusses 12 angeordnet, auf dem der Halbleiterchip 4b montiert ist, und erfasst die Temperatur des Halbleiterchips 4b. Der Thermistor 6c ist angrenzend an den Montageabschnitt des Anschlusses 16 angeordnet, auf dem der Halbleiterchip 4c montiert ist, und erfasst die Temperatur des Halbleiterchips 4c. Der Thermistor 6d ist angrenzend an den Montageabschnitt des Anschlusses 17 angeordnet, auf dem der Halbleiterchip 4d montiert ist, und erfasst die Temperatur des Halbleiterchips 4d. Dadurch können die Temperaturen separat erfasst und somit ein thermisches Durchgehen unterdrückt werden. Die Thermistoren 6a bis 6d sind auf der Substrat-Vorderfläche 21 des Substrats 2 angebracht und werden daher wahrscheinlich nicht durch Rauschen beeinträchtigt, das durch das Schalten der Halbleiterchips 4a bis 4d verursacht wird.
  • Es wird bemerkt, dass in der vorliegenden Ausführungsform der Fall beschrieben wird, dass vier Halbleiterchips vorgesehen sind, während in der ersten bis vierten Ausführungsform der Fall beschrieben wurde, dass zwei Halbleiterchips vorgesehen sind. Dies muss jedoch nicht der Fall sein. Die Anzahl der Halbleiterchips kann drei, fünf oder mehr betragen. Die Anzahl der Thermistoren kann gemäß der Anzahl der Halbleiterchips bestimmt werden. Außerdem kann die Anzahl der Thermistoren größer sein als die Anzahl der Halbleiterchips.
  • 14 ist ein Diagramm zur Darstellung eines Halbleiterbauteils A6 gemäß der sechsten Ausführungsform der vorliegenden Offenbarung. 14 ist eine Draufsicht auf das Halbleiterbauteil A6, wobei das Dichtungsharz 8 transparent dargestellt ist. In 14 ist die äußere Form des Dichtungsharzes 8 mit imaginären Linien (Strich-Doppelpunkt-Linien) dargestellt. Das Halbleiterbauteil A6 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform dadurch, dass die Halbleiterchips 4a und 4b nicht an den Anschlüssen 1 montiert sind, sondern auf dem leitenden Abschnitt 3 angeordnet sind.
  • In dem Halbleiterbauteil A6 gemäß der vorliegenden Ausführungsform weist der leitende Abschnitt 3 ferner einen ersten leitenden Abschnitt 33 und einen zweiten leitenden Abschnitt 34 auf. Der erste leitende Abschnitt 33 ist von dem zweiten leitenden Abschnitt 34 beabstandet. Der erste leitende Abschnitt 33 weist einen Montageabschnitt 33a und einen verlängerten Abschnitt 33b auf. Der Halbleiterchip 4a ist auf dem Montageabschnitt 33a befestigt. Der Halbleiterchip 4a ist durch ein leitendes Bondingmaterial (nicht gezeigt) an den Montageabschnitt 33a gebondet, wobei die Element-Rückfläche 42 dem Montageabschnitt 33a zugewandt ist. Somit ist die Drain-Elektrode 45 des Halbleiterchips 4a durch das leitende Bondingmaterial leitend mit dem Montageabschnitt 33a verbunden. Der verlängerte Abschnitt 33b ist ein Abschnitt, der sich von dem Montageabschnitt 33a in Richtung des Thermistors 6a in y-Richtung erstreckt. Das heißt, der Thermistor 6a ist nahe einem vorderen Ende des verlängerten Abschnitts 33b angeordnet. Der Thermistor 6a ist von dem ersten leitenden Abschnitt 33 isoliert angeordnet. Es wird bemerkt, dass der erste leitende Abschnitt 33 nicht den verlängerten Abschnitt 33b aufweisen muss. In diesem Fall kann der Thermistor 6a angrenzend an den/in der Nähe des Montageabschnitts 33a angeordnet sein.
  • In ähnlicher Weise weist der zweite leitende Abschnitt 34 einen Montageabschnitt 34a und einen verlängerten Abschnitt 34b auf. Der Halbleiterchip 4b ist auf dem Montageabschnitt 34a montiert. Der Halbleiterchip 4b ist an den Montageabschnitt 34a durch ein leitfähiges Bondingmaterial (nicht gezeigt) gebondet, wobei die Element-Rückfläche 42 zum Montageabschnitt 34a zeigt. Auf diese Weise ist die Drain-Elektrode 45 des Halbleiterchips 4b durch das leitende Bondingmaterial leitend mit dem Montageabschnitt 34a verbunden. Der verlängerte Abschnitt 34b ist ein Abschnitt, der sich von dem Montageabschnitt 34a in Richtung des Thermistors 6b in y-Richtung erstreckt. Das heißt, der Thermistor 6b ist nahe einem vorderen Ende des verlängerten Abschnitts 34b angeordnet. Der Thermistor 6b ist isoliert von dem zweiten leitenden Abschnitt 34 angeordnet. Es wird bemerkt, dass der zweite leitende Abschnitt 34 nicht den verlängerten Abschnitt 34b aufweisen muss. In diesem Fall kann der Thermistor 6b angrenzend an/in der Nähe des Befestigungsabschnitts 34a angeordnet sein.
  • Der leitende Abschnitt 3 weist ferner Pads 31f, 31g, 31h und 31i sowie Zwischenverbindungen 32c und 32d auf. Der Anschluss 11 ist leitend an den Pad 31f gebondet, und der Anschluss 12 ist leitend an den Pad 31g gebondet. Der Anschluss 13 ist leitend an den Pad 31h gebondet und über Drähte 71 leitend mit der Source-Elektrode 43 des Halbleiterchips 4a verbunden. Der Anschluss 14 ist an den Pad 31i leitend gebondet und über Drähte 71 leitend mit der Source-Elektrode 43 des Halbleiterchips 4b verbunden. Die Zwischenverbindung 32c ist mit dem ersten leitenden Abschnitt 33 und dem Pad 31f verbunden und dient als Leitungspfad zwischen dem ersten leitenden Abschnitt 33 und dem Pad 31f. Die Zwischenverbindung 32d ist mit dem zweiten leitenden Abschnitt 34 und dem Pad 31g verbunden und dient als Leitungspfad zwischen dem zweiten leitenden Abschnitt 34 und dem Pad 31g.
  • Gemäß der vorliegenden Ausführungsform ist der Thermistor 6a angrenzend an den verlängerten Abschnitt 33b angeordnet, der sich von dem Montageabschnitt 33a des ersten leitenden Abschnitts 33 erstreckt, auf dem der Halbleiterchip 4a montiert ist, und erfasst die Temperatur des Halbleiterchips 4a. Der Thermistor 6b ist angrenzend an den verlängerten Abschnitt 34b angeordnet, der sich von dem Montageabschnitt 34a des zweiten leitenden Abschnitts 34 erstreckt, auf dem der Halbleiterchip 4b montiert ist, und erfasst die Temperatur des Halbleiterchips 4b. Dementsprechend können die Temperaturen separat erkannt werden, und ein thermisches Durchgehen kann somit unterdrückt werden. Die Thermistoren 6a und 6b sind auf der Substrat-Vorderfläche 21 des Substrats 2 angebracht und werden daher wahrscheinlich nicht durch Rauschen beeinträchtigt, das durch das Schalten der Halbleiterchips 4a und 4b verursacht wird.
  • In den ersten bis sechsten Ausführungsformen wurde der Fall beschrieben, dass die Halbleiterbauteile A1 bis A6 IPMs sind, was jedoch nicht der Fall sein muss. Das Halbleiterbauteil gemäß der vorliegenden Offenbarung kann jedes andere Halbleiterbauteil als ein IPM sein.
  • Das Halbleiterbauteil gemäß der vorliegenden Offenbarung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt. Die spezifische Ausgestaltung der einzelnen Teile des Halbleiterbauteils gemäß der vorliegenden Offenbarung kann frei konstruiert und auf verschiedene Weise geändert werden. Die vorliegende Offenbarung schließt Ausführungsformen mit ein, die in den folgenden Klauseln beschrieben sind.
  • Klausel 1.
  • Halbleiterbauteil, das aufweist:
    • ein Substrat, das eine Substrat-Vorderfläche und eine Substrat-Rückfläche aufweist, die in einer Dickenrichtung entgegengesetzten Seiten zugewandt sind;
    • einen leitenden Abschnitt, der auf der Substrat-Vorderfläche ausgebildet ist;
    • ein Dichtungsharz, das mindestens einen Teil des Substrats und die Gesamtheit des leitenden Abschnitts abdeckt;
    • eine Vielzahl von Halbleiterchips, die auf der Substrat-Vorderfläche angeordnet sind; und
    • eine Vielzahl von Temperatur-Erfassungselementen, die auf der Substrat-Vorderfläche angeordnet sind, wobei eine Anzahl der Temperatur-Erfassungselemente gleich oder größer als eine Anzahl der Halbleiterchips ist.
  • Klausel 2.
  • Halbleiterbauteil nach Klausel 1, wobei die Vielzahl der Halbleiterchips einen ersten Halbleiterchip und einen zweiten Halbleiterchip mit einschließen,
    die Vielzahl von Temperatur-Erfassungselementen ein erstes Temperatur-Erfassungselement und ein zweites Temperatur-Erfassungselement aufweist,
    das erste Temperatur-Erfassungselement an einer Position angeordnet ist, die näher an dem ersten Halbleiterchip liegt als das zweite Temperatur-Erfassungselement, und
    das zweite Temperatur-Erfassungselement an einer Position angeordnet ist, die näher am zweiten Halbleiterchip liegt als das erste Temperatur-Erfassungselement.
  • Klausel 3.
  • Halbleiterbauteil nach Klausel 2, das ferner einen ersten Anschluss und einen zweiten Anschluss aufweist, die auf der Substrat-Vorderfläche voneinander beabstandet sind und eine höhere Wärmeleitfähigkeit als die des Substrats haben,
    wobei der erste Halbleiterchip auf dem ersten Anschluss angeordnet ist, und
    der zweite Halbleiterchip auf dem zweiten Anschluss angeordnet ist.
  • Klausel 4.
  • Halbleiterbauteil nach Klausel 3, wobei das erste Temperatur-Erfassungselement an den ersten Anschluss angrenzt und vom ersten Anschluss isoliert ist, und
    das zweite Temperatur-Erfassungselement an den zweiten Anschluss angrenzt und von dem zweiten Anschluss isoliert ist.
  • Klausel 5.
  • Halbleiterbauteil nach Klausel 4, ferner aufweisend eine elektronische Komponente, die auf dem ersten Anschluss angeordnet ist,
    wobei das erste Temperatur-Erfassungselement gegenüber dem ersten Halbleiterchip in Bezug auf die Element-Komponente angeordnet ist.
  • Klausel 6.
  • Halbleiterbauteil nach Klausel 4 oder 5, wobei der erste Anschluss einen Montageabschnitt aufweist, auf dem der erste Halbleiterchip montiert ist, und einen verlängerten Abschnitt, der sich von dem Montageabschnitt erstreckt, und
    das erste Temperatur-Erfassungselement sich in der Nähe eines vorderen Endes des verlängerten Abschnitts befindet.
  • Klausel 7.
  • Halbleiterbauteil nach einer der Klauseln 3 bis 6, ferner aufweisend einen Bondingabschnitt, der auf der Substrat-Vorderfläche ausgebildet ist und das gleiche leitende Material wie der leitende Abschnitt aufweist,
    wobei der erste Anschluss und der zweite Anschluss über ein Bondingmaterial an den Bondingabschnitt gebondet sind.
  • Klausel 8.
  • Halbleiterbauteil nach einer der Klauseln 3 bis 7, wobei ein Teil des ersten Anschlusses und ein Teil des zweiten Anschlusses durch das Dichtungsharz abgedeckt sind, und ein anderer Teil des ersten Anschlusses und ein anderer Teil des zweiten Anschlusses von dem Dichtungsharz freigelegt sind.
  • Klausel 9.
  • Halbleiterbauteil nach einer der Klauseln 3 bis 8, ferner aufweisend einen Steueranschluss, der von dem ersten Anschluss und der zweiten Anschluss beabstandet ist und an den leitenden Abschnitt über ein leitendes Bondingmaterial gebondet ist,
    wobei ein Teil des Steueranschlusses von dem Dichtungsharz abgedeckt ist und ein anderer Teil des Steueranschlusses von dem Dichtungsharz freigelegt ist.
  • Klausel 10.
  • Halbleiterbauteil nach Klausel 2, wobei der leitende Abschnitt einen ersten leitenden Abschnitt und einen zweiten leitenden Abschnitt aufweist, die voneinander beabstandet sind,
    der erste Halbleiterchip auf dem ersten leitenden Abschnitt angeordnet ist,
    der zweite Halbleiterchip auf dem zweiten leitenden Abschnitt angeordnet ist,
    das erste Temperatur-Erfassungselement an den ersten leitenden Abschnitt angrenzt und von dem ersten leitenden Abschnitt isoliert ist, und
    das zweite Temperatur-Erfassungselement an den zweiten leitenden Abschnitt angrenzt und von dem zweiten leitenden Abschnitt isoliert ist.
  • Klausel 11.
  • Halbleiterbauteil nach Klausel 10, wobei der erste leitende Abschnitt einen Montageabschnitt aufweist, auf dem der erste Halbleiterchip montiert ist, und einen verlängerten Abschnitt, der sich von dem Montageabschnitt erstreckt, und
    das erste Temperatur-Erfassungselement sich in der Nähe eines vorderen Anschlusses des verlängerten Abschnitts befindet.
  • Klausel 12.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 11, wobei die Temperatur-Erfassungselemente Thermistoren aufweisen.
  • Klausel 13.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 11, wobei die Temperatur-Erfassungselemente Halbleiter-Temperatursensoren aufweisen.
  • Klausel 14.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 13, wobei die Anzahl der Halbleiterchips und die Anzahl der Temperatur-Erfassungselemente jeweils zwei beträgt.
  • Klausel 15.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 13, wobei die Anzahl der Halbleiterchips und die Anzahl der Temperatur-Erfassungselemente jeweils vier beträgt.
  • Klausel 16.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 15, wobei die Halbleiterchips Leistungstransistoren zur Steuerung der elektrischen Leistung aufweisen.
  • Klausel 17.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 16, wobei jeder der Halbleiterchips aufweist:
    • eine Chip-Vorderfläche und eine Chip-Rückfläche, die in Dickenrichtung entgegengesetzten Seiten zugewandt sind;
    • eine Vorderflächen-Elektrode, die auf der Chip-Vorderfläche angeordnet ist; und
    • eine Rückflächen-Elektrode, die auf der Chip-Rückfläche angeordnet ist.
  • Klausel 18.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 17, wobei die Substrat-Rückfläche von dem Dichtungsharz freigelegt ist.
  • Klausel 19.
  • Halbleiterbauteil nach einer der Klauseln 1 bis 18, wobei das Substrat aus Keramik hergestellt ist.
  • Bezugszeichenliste
    • A1, A2, A3, A4, A5, A6
    Halbleiterbauteil
    1, 11 bis 19, 15a, 15b
    Anschluss
    111
    Montageabschnitt
    111a
    Vorderfläche
    111b
    Rückfläche
    112
    vorstehender Abschnitt
    113
    schräger Verbindungsabschnitt
    114
    paralleler Verbindungsabschnitt
    115
    verlängerter Abschnitt
    121
    Montageabschnitt
    121a
    Vorderfläche
    121b
    Rückfläche
    122
    vorstehender Abschnitt
    123
    schräger Verbindungsabschnitt
    124
    paralleler Verbindungsabschnitt
    125
    verlängerter Abschnitt
    132
    vorstehender Abschnitt
    134
    Draht-Bondingabschnitt
    142
    vorstehender Abschnitt
    144
    Draht-Bondingabschnitt
    151
    Bondingabschnitt
    151a
    Vorderfläche
    151b
    Rückfläche
    152
    vorstehender Abschnitt
    153
    schräger Verbindungsabschnitt
    154
    paralleler Verbindungsabschnitt
    2
    Substrat
    21
    Substrat-Vorderfläche
    22
    Substrat-Rückfläche
    25, 251, 252
    Bondingabschnitt
    3
    leitender Abschnitt
    31, 31a bis 31i
    Pad
    32, 32a bis 32d
    Zwischenverbindung
    33
    erster leitender Abschnitt
    33a
    Montageabschnitt
    33b
    verlängerter Abschnitt
    34
    zweiter leitender Abschnitt
    34a
    Montageabschnitt
    34b
    verlängerter Abschnitt
    4, 4a, 4b, 4c, 4d
    Halbleiterchip
    41
    Element-Vorderfläche
    42
    Element-Rückfläche
    43
    Source-Elektrode
    44
    Gate-Elektrode
    45
    Drain-Elektrode
    5, 5a, 5b, 5c
    Steuerchip
    50
    Steuervorrichtung
    53
    Anschluss
    54
    Harz
    6
    Passives Element
    6a bis 6d
    Thermistor
    71 bis 74
    Draht
    75
    Bondingmaterial
    76
    leitendes Bondingmaterial
    8
    Dichtungsharz
    81
    Harz-Vorderfläche
    82
    Harz-Rückfläche
    83
    Harz-Seitenfläche
    9, 9a, 9b
    Schutzelement
    91
    Schutzelement-Vorderfläche
    92
    Schutzelement-Rückfläche
    93
    Anodenelektrode
    94
    Kathodenelektrode
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2017/037780 [0005]

Claims (19)

  1. Halbleiterbauteil, das aufweist: ein Substrat, das eine Substrat-Vorderfläche und eine Substrat-Rückfläche aufweist, die in einer Dickenrichtung entgegengesetzten Seiten zugewandt sind; einen leitenden Abschnitt, der auf der Substrat-Vorderfläche ausgebildet ist; ein Dichtungsharz, das mindestens einen Teil des Substrats und die Gesamtheit des leitenden Abschnitts abdeckt; eine Vielzahl von Halbleiterchips, die auf der Substrat-Vorderfläche angeordnet sind; und eine Vielzahl von Temperatur-Erfassungselementen, die auf der Substrat-Vorderfläche angeordnet sind, wobei eine Anzahl der Temperatur-Erfassungselemente gleich oder größer als eine Anzahl der Halbleiterchips ist.
  2. Halbleiterbauteil nach Anspruch 1, wobei die Vielzahl der Halbleiterchips einen ersten Halbleiterchip und einen zweiten Halbleiterchip mit einschließen, die Vielzahl von Temperatur-Erfassungselementen ein erstes Temperatur-Erfassungselement und ein zweites Temperatur-Erfassungselement aufweist, das erste Temperatur-Erfassungselement an einer Position angeordnet ist, die näher an dem ersten Halbleiterchip liegt als das zweite Temperatur-Erfassungselement, und das zweite Temperatur-Erfassungselement an einer Position angeordnet ist, die näher am zweiten Halbleiterchip liegt als das erste Temperatur-Erfassungselement.
  3. Halbleiterbauteil nach Anspruch 2, das ferner einen ersten Anschluss und einen zweiten Anschluss aufweist, die auf der Substrat-Vorderfläche voneinander beabstandet sind und eine höhere Wärmeleitfähigkeit als die des Substrats haben, wobei der erste Halbleiterchip auf dem ersten Anschluss angeordnet ist, und der zweite Halbleiterchip auf dem zweiten Anschluss angeordnet ist.
  4. Halbleiterbauteil nach Anspruch 3, wobei das erste Temperatur-Erfassungselement an den ersten Anschluss angrenzt und vom ersten Anschluss isoliert ist, und das zweite Temperatur-Erfassungselement an den zweiten Anschluss angrenzt und von dem zweiten Anschluss isoliert ist.
  5. Halbleiterbauteil nach Anspruch 4, ferner aufweisend eine elektronische Komponente, die auf dem ersten Anschluss angeordnet ist, wobei das erste Temperatur-Erfassungselement gegenüber dem ersten Halbleiterchip in Bezug auf die elektronische Komponente angeordnet ist.
  6. Halbleiterbauteil nach Anspruch 4 oder 5, wobei der erste Anschluss einen Montageabschnitt aufweist, auf dem der erste Halbleiterchip montiert ist, und einen verlängerten Abschnitt, der sich von dem Montageabschnitt erstreckt, und das erste Temperatur-Erfassungselement sich in der Nähe eines vorderen Endes des verlängerten Abschnitts befindet.
  7. Halbleiterbauteil nach einem der Ansprüche 3 bis 6, ferner aufweisend einen Bondingabschnitt, der auf der Substrat-Vorderfläche ausgebildet ist und das gleiche leitende Material wie der leitende Abschnitt aufweist, wobei der erste Anschluss und der zweite Anschluss über ein Bondingmaterial an den Bondingabschnitt gebondet sind.
  8. Halbleiterbauteil nach einem der Ansprüche 3 bis 7, wobei ein Teil des ersten Anschlusses und ein Teil des zweiten Anschlusses durch das Dichtungsharz abgedeckt sind, und ein anderer Teil des ersten Anschlusses und ein anderer Teil des zweiten Anschlusses von dem Dichtungsharz freigelegt sind.
  9. Halbleiterbauteil nach einem der Ansprüche 3 bis 8, ferner aufweisend einen Steueranschluss, der von dem ersten Anschluss und der zweiten Anschluss beabstandet ist und an den leitenden Abschnitt über ein leitendes Bondingmaterial gebondet ist, wobei ein Teil des Steueranschlusses von dem Dichtungsharz abgedeckt ist und ein anderer Teil des Steueranschlusses von dem Dichtungsharz freigelegt ist.
  10. Halbleiterbauteil nach Anspruch 2, wobei der leitende Abschnitt einen ersten leitenden Abschnitt und einen zweiten leitenden Abschnitt aufweist, die voneinander beabstandet sind, der erste Halbleiterchip auf dem ersten leitenden Abschnitt angeordnet ist, der zweite Halbleiterchip auf dem zweiten leitenden Abschnitt angeordnet ist, das erste Temperatur-Erfassungselement an den ersten leitenden Abschnitt angrenzt und von dem ersten leitenden Abschnitt isoliert ist, und das zweite Temperatur-Erfassungselement an den zweiten leitenden Abschnitt angrenzt und von dem zweiten leitenden Abschnitt isoliert ist.
  11. Halbleiterbauteil nach Anspruch 10, wobei der erste leitende Abschnitt einen Montageabschnitt aufweist, auf dem der erste Halbleiterchip montiert ist, und einen verlängerten Abschnitt, der sich von dem Montageabschnitt erstreckt, und das erste Temperatur-Erfassungselement sich in der Nähe eines vorderen Anschlusses des verlängerten Abschnitts befindet.
  12. Halbleiterbauteil nach einem der Ansprüche 1 bis 11, wobei die Temperatur-Erfassungselemente Thermistoren aufweisen.
  13. Halbleiterbauteil nach einem der Ansprüche 1 bis 11, wobei die Temperatur-Erfassungselemente Halbleiter-Temperatursensoren aufweisen.
  14. Halbleiterbauteil nach einem der Ansprüche 1 bis 13, wobei die Anzahl der Halbleiterchips und die Anzahl der Temperatur-Erfassungselemente jeweils zwei beträgt.
  15. Halbleiterbauteil nach einem der Ansprüche 1 bis 13, wobei die Anzahl der Halbleiterchips und die Anzahl der Temperatur-Erfassungselemente jeweils vier beträgt.
  16. Halbleiterbauteil nach einem der Ansprüche 1 bis 15, wobei die Halbleiterchips Leistungstransistoren zur Steuerung der elektrischen Leistung aufweisen.
  17. Halbleiterbauteil nach einem der Ansprüche 1 bis 16, wobei jeder der Halbleiterchips aufweist: eine Chip-Vorderfläche und eine Chip-Rückfläche, die in Dickenrichtung entgegengesetzten Seiten zugewandt sind; eine Vorderflächen-Elektrode, die auf der Chip-Vorderfläche angeordnet ist; und eine Rückflächen-Elektrode, die auf der Chip-Rückfläche angeordnet ist.
  18. Halbleiterbauteil nach einem der Ansprüche 1 bis 17, wobei die Substrat-Rückfläche von dem Dichtungsharz freigelegt ist.
  19. Halbleiterbauteil nach einem der Ansprüche 1 bis 18, wobei das Substrat aus Keramik hergestellt ist.
DE212021000245.5U 2020-04-17 2021-03-31 Halbleiterbauteil Active DE212021000245U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-074232 2020-04-17
JP2020074232 2020-04-17
PCT/JP2021/013848 WO2021210402A1 (ja) 2020-04-17 2021-03-31 半導体装置

Publications (1)

Publication Number Publication Date
DE212021000245U1 true DE212021000245U1 (de) 2022-06-08

Family

ID=78084201

Family Applications (2)

Application Number Title Priority Date Filing Date
DE212021000245.5U Active DE212021000245U1 (de) 2020-04-17 2021-03-31 Halbleiterbauteil
DE112021001035.2T Active DE112021001035B4 (de) 2020-04-17 2021-03-31 Halbleiterbauteil

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112021001035.2T Active DE112021001035B4 (de) 2020-04-17 2021-03-31 Halbleiterbauteil

Country Status (5)

Country Link
US (1) US20230178461A1 (de)
JP (1) JPWO2021210402A1 (de)
CN (1) CN115380378A (de)
DE (2) DE212021000245U1 (de)
WO (1) WO2021210402A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1021830S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
USD1021829S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
USD1022932S1 (en) * 2021-03-16 2024-04-16 Rohm Co., Ltd. Semiconductor module
WO2023106151A1 (ja) * 2021-12-10 2023-06-15 ローム株式会社 半導体装置
DE112022005341T5 (de) * 2021-12-17 2024-08-22 Rohm Co., Ltd. Elektronische vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017037780A1 (ja) 2015-08-28 2017-03-09 新電元工業株式会社 電力変換装置、および、半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018702B2 (ja) * 2008-08-28 2012-09-05 トヨタ自動車株式会社 半導体装置
US8970020B2 (en) * 2011-09-30 2015-03-03 Rohm Co., Ltd. Semiconductor device
JP5909396B2 (ja) * 2012-03-26 2016-04-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP6611913B2 (ja) 2016-04-01 2019-11-27 三菱電機株式会社 半導体モジュール
JP6673118B2 (ja) 2016-09-23 2020-03-25 株式会社デンソー 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017037780A1 (ja) 2015-08-28 2017-03-09 新電元工業株式会社 電力変換装置、および、半導体装置

Also Published As

Publication number Publication date
DE112021001035T5 (de) 2022-12-15
JPWO2021210402A1 (de) 2021-10-21
US20230178461A1 (en) 2023-06-08
WO2021210402A1 (ja) 2021-10-21
CN115380378A (zh) 2022-11-22
DE112021001035B4 (de) 2023-10-12

Similar Documents

Publication Publication Date Title
DE112021001035B4 (de) Halbleiterbauteil
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE212020000492U1 (de) Halbleiterbauteil
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
DE212021000109U1 (de) Halbleiterbauteil
DE212021000219U1 (de) Elektronische Vorrichtung
DE212021000169U1 (de) Halbleiterbauteil
DE212021000242U1 (de) Elektronische Vorrichtung
DE112019000184T5 (de) Halbleitervorrichtung
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE112020003399T5 (de) Halbleiterbauteil
DE112020002920T5 (de) Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102015223300B4 (de) Halbleitervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE212021000231U1 (de) Halbleiterbauteil
EP2609620B1 (de) Verfahren zur herstellung einer elektrischen schaltung und elektrische schaltung
DE112021000197B4 (de) Halbleiterbauteil
EP2964004A2 (de) Elektronische bauteilanordnung
DE102019134674A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112022002743T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years