JPH11176864A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH11176864A
JPH11176864A JP9336887A JP33688797A JPH11176864A JP H11176864 A JPH11176864 A JP H11176864A JP 9336887 A JP9336887 A JP 9336887A JP 33688797 A JP33688797 A JP 33688797A JP H11176864 A JPH11176864 A JP H11176864A
Authority
JP
Japan
Prior art keywords
chip
bus bar
center
peripheral
pad group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9336887A
Other languages
English (en)
Other versions
JP3036498B2 (ja
Inventor
Takehito Inaba
健仁 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9336887A priority Critical patent/JP3036498B2/ja
Priority to US09/206,825 priority patent/US6054753A/en
Priority to CN98126726A priority patent/CN1225510A/zh
Priority to KR1019980053742A priority patent/KR100325189B1/ko
Publication of JPH11176864A publication Critical patent/JPH11176864A/ja
Application granted granted Critical
Publication of JP3036498B2 publication Critical patent/JP3036498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 オーバーリードボンディングを使用しないで
ＶＣＣ，ＧＮＤ強化を行うと共に、周辺パッド群へのイ
ンナーリード形状（引き回し）を太くし、インナーリー
ドの変形を防止すること。 【解決手段】 チップ上のパッド位置をセンターパッド
群と周辺パッド群とに分類し、周辺パッド群側からチッ
プ中央部へ向かってバスバーを設置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関する
ものであり、特に、ＬＯＣ構造のパッケージ（ＰＫＧ）
に関する。
【０００２】
【従来の技術】近年の、ＤＲＡＭの高速化に伴い、ＶＣ
Ｃ，ＧＮＤを強化することが、チップ設計、パッケージ
（以下、ＰＫＧと呼ぶ）設計上の重要な課題となってい
る。従来のセンターパッド構造のチップを使用したＬＯ
Ｃ構造ＰＫＧのＶＣＣ，ＧＮＤの強化方法について図を
用いて説明する。図４は従来技術のＰＫＧ平面透視図、
図５は図４のＡ−Ａ′断面図である。
【０００３】図４において、チップ７ｃ上に配置されて
いるパッド１ｃは、チップ７ｃのセンターに一列に配置
されている。インナーリード２ｃの先端部のボンディン
グ領域であるステッチ３ｃは接着テープ６ｃによりチッ
プ７ｃに固定され、パッド１ｃとステッチ３ｃは金属ワ
イヤー５ｃにて接続される。バスバー４ｃは、パッド１
ｃとインナーリード２ｃの先端部のボンディング領域で
あるステッチ３ｃ間に設置され、このバスバー４ｃより
ステッチ３ｃ′が導出され、接着テープ６ｃによりチッ
プ７ｃに固定される。
【０００４】ＶＣＣ，ＧＮＤ強化用に、チップの中央部
に用意されたパッド１ｃ′はバスバー４ｃより導出され
たステッチ３ｃ′と金属ワイヤー５ｃにて接続される。
このように、バスバー４ｃによりチップ中央部にＶＣ
Ｃ，ＧＮＤを供給することにより、電気特性を向上して
いる。
【０００５】上記のような構成の半導体装置では、パッ
ド１ｃとインナーリード２ｃの先端部のボンディング領
域であるステッチ３ｃが金属ワイヤー５ｃにて接続され
るが、図５に示すように、金属ワイヤー５ｃはバスバー
４ｃ上を通過する。つまり、オーバーリードボンディン
グの技術が必要となる。
【０００６】
【発明が解決しようとする課題】上記した従来技術で
は、オーバーリードボンディングを採用した場合、ワイ
ヤーのループ高を高く設定しないと、バスバーとワイヤ
ーとのショート（エッジタッチ）が発生するため、ＴＳ
ＯＰ等の薄型ＰＫＧへの適用が困難である。
【０００７】又、Ｘ線のような２次元的な非破壊の検査
方法では、ワイヤーとバスバーの間隔を３次元的に観察
することができないため、ループ高を高くしてＳＯＪの
ような厚型ＰＫＧへオーバーリードボンディングを適用
した場合でも、樹脂封止後のバスバーとワイヤーとの間
隔を検査する手法が皆無である。
【０００８】又、ＴＳＯＰ等の薄型ＰＫＧにオーバーリ
ードボンディングを実際に適用するには、バスバーとワ
イヤーのエッジタッチを防ぐために、図６に示すような
バスバー部のハーフエッチ加工や、図７に示すようなバ
スバー部の絶縁コーティングといった手法が採用されて
いることである。ハーフエッチ加工、絶縁コーティング
は、ともにＬ／Ｆの単価が高くなることと、絶縁コーテ
ィングを使用すると、樹脂封止後に封止樹脂と絶縁コー
ティングの界面にハクリが発生し、ＰＫＧの信頼性が低
下するという問題点が生ずる。
【０００９】
【課題を解決するための手段】本発明によれば、チップ
上のパッドが、前記チップの中央部に用意されたセンタ
ーパッド群と前記チップの周辺部に用意された周辺パッ
ド群とに分けて配置され、前記周辺パッド群側からチッ
プ中央部へ向かってバスバーが設置された構造を有する
ことを特徴とする半導体パッケージが得られる。
【００１０】さらに、本発明によれば、前記バスバー
は、その先端からインナーリードの先端部領域であるス
テッチが導出され、接着テープにより前記チップに固定
されていることを特徴とする半導体パッケージが得られ
る。
【００１１】さらに、本発明によれば、前記チップの中
央部に用意された前記パッドは、前記バスバーより導出
された前記ステッチと金属ワイヤーにて接続され、前記
バスバーによりチップ中央部にＶＣＣ，ＧＮＤを供給す
ることにより、オーバーリードボンディングを用いずに
電気特性を向上させることを特徴とする半導体パッケー
ジが得られる。
【００１２】又、本発明によれば、チップ上のパッド
が、前記チップの中央部に用意されたセンターパッド群
と前記チップの周辺部に用意された周辺パッド群とに分
けて配置され、パッケージに対して、前記各周辺パッド
が配置されている側へ前記チップがオフセットされ、前
記周辺パッド群側からチップ中央部へ向かってバスバー
が設置された構造を有することを特徴とする半導体パッ
ケージが得られる。
【００１３】さらに、本発明によれば、前記バスバー
は、その先端からインナーリードの先端部領域であるス
テッチが導出され、接着テープにより前記チップに固定
されていることを特徴とする半導体パッケージが得られ
る。
【００１４】さらに、本発明によれば、前記チップの中
央部に用意された前記パッドは、前記バスバーより導出
された前記ステッチと金属ワイヤーにて接続され、前記
バスバーによりチップ中央部にＶＣＣ，ＧＮＤを供給す
ることにより、オーバーリードボンディングを用いずに
電気特性を向上させることを特徴とする半導体パッケー
ジが得られる。
【００１５】
【作用】本発明によれば、バスバーにより、ＶＣＣ，Ｇ
ＮＤの強化を行っているため、チップの高速動作が可能
となる。
【００１６】さらに、本発明によれば、オーバーリード
ボンディングが不必要のため、バスバーとワイヤー間の
ショート（エッジタッチ）の発生が無くなる。また、バ
スバーに絶縁コーティングを行う必要が無くなるので、
絶縁コーティングと樹脂間のハクリの発生がなくなる。
【００１７】さらに、本発明によれば、オーバーリード
ボンディングが不必要のため、バスバー部のハーフエッ
チが不必要となるので、リードフレームをプレス（スタ
ンピング）加工にて作製可能となる。
【００１８】又、本発明によれば、チップを周辺パッド
側へオフセットすることにより、インナーリードの引き
回しを太く設計できるので、リードフレームのプレス加
工時のインナーリードの変形が発生しなくなり、リード
フレームの製造歩留まり、組立のボンディング歩留まり
が向上する。
【００１９】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図１及び図２を参照して詳細に説明する。図１
は本発明の第１の実施の形態に係る半導体パッケージの
平面透視図であり、図２は図１のＡ−Ａ′線断面図であ
る。
【００２０】図１において、チップ７ａ上に配置されて
いるパッド１ａは、センターパッド群領域（図のＩ領
域）と、周辺パッド群領域（図のII領域）とに分類配置
されている。また、インナーリード２ａの先端部のボン
ディング領域であるステッチ３ａは接着テープ６ａによ
りチップ７ａに固定され、パッド１ａとステッチ３ａは
金属ワイヤー５ａにて接続される。バスバー４ａはチッ
プ７ａの周辺パッド群II側よりチップ７ａの中央部へ向
かって設置され、その先端からステッチ３ａ′が導出さ
れ、接着テープ６ａによりチップ７ａに固定される。
【００２１】ＶＣＣ，ＧＮＤ強化用に、チップの中央部
に用意されたパッド１ａ′はバスバー４ａより導出され
たステッチ３ａ′と金属ワイヤー５ａにて接続される。
このように、バスバー４ａによりチップ中央部にＶＣ
Ｃ，ＧＮＤを供給することにより、電気特性を向上して
いる。上記のような構成の半導体装置によれば、オーバ
ーリードボンディングを使用せずとも、バスバーによる
ＶＣＣ，ＧＮＤの強化が実現可能となる。
【００２２】次に、本発明の第２の実施の形態について
図３を参照して詳細に説明する。図３は本発明の第２の
実施の形態に係る半導体パッケージの平面透視図であ
る。図３において、チップ７ｂはパッケージ８ｂに対し
て周辺パッド群側へオフセットされている。
【００２３】チップ７ｂ上に配置されているパッド１ｂ
は、センターパッド群領域（図のＩ領域）と、周辺パッ
ド群領域（図のII領域）とに分類配置されている。イン
ナーリード２ｂの先端部のボンディング領域であるステ
ッチ３ｂは接着テープ６ｂによりチップ７ｂに固定さ
れ、パッド１ｂとステッチ３ｂは金属ワイヤー５ｂにて
接続される。バスバー４ｂは、チップ７ｂの周辺パッド
群II側よりチップ７ｂの中央部へ向かって設置され、そ
の先端からステッチ３ｂ′が導出され、接着テープ６ｂ
によりチップ７ｂに固定される。
【００２４】ＶＣＣ，ＧＮＤ強化用に、チップの中央部
に用意されたパッド１ｂ′はバスバー４ｂより導出され
たステッチ３ｂ′と金属ワイヤー５ｂにて接続される。
このように、バスバー４ｂによりチップ中央部にＶＣ
Ｃ，ＧＮＤを供給することにより、電気特性を向上して
いる。上記のような構成の半導体装置によれば、オーバ
ーリードボンディングを使用せずとも、バスバーによる
ＶＣＣ，ＧＮＤの強化が実現可能となるとともに、周辺
パッド部のインナーリード２ｂを太く設計可能となる。
【００２５】
【実施例】以下、上記した第１の実施の形態に係る半導
体パッケージの一実施例について図面を参照して詳細に
説明する。図１に示すように４２合金や、銅合金からな
るインナーリード２ａは、パッケージ（以下、ＰＫＧと
呼ぶ）外部に導出されたアウターリード９ａから、所望
するパッド１ａ近傍迄引き回される。しかしながら、前
記周辺パッド群領域側に配置されたインナーリード２ａ
は、オーバーリードボンディングを避けるため、パッド
１ａとパッド１ａの間を通過させなければならないた
め、図１に示すように、前記周辺パッド群領域側に配置
されたインナーリードは細く引き回される。
【００２６】４２合金や、銅合金からなるインナーリー
ド２ａのうち、先端部より１ｍｍ程の範囲にはＡｇメッ
キが施されており、ここがボンディング領域となり、こ
の範囲をステッチ３ａと呼ぶ。ステッチ３ａは、ＰＩ系
フィルムからなる接着テープ６ａによりチップ７ａに固
定され、パッド１ａとステッチ３ａは金または金の合金
からなる、φ２３〜３０μ程の金属ワイヤー５ａにて接
続される。バスバー４ａはチップ７ａの周辺パッド群II
側よりチップ７ａの中央部へ向かって設置され、その先
端からステッチ３ａ′が導出されるが、導出されるステ
ッチ３ａ′の数は１つではなく、複数導出しても良い。
バスバー４ａより導出されたステッチ３ａ′は接着テー
プ６ａによりチップ７ａに固定され、ＶＣＣ，ＧＮＤ強
化用にチップ中央部に用意されたパッド１ａ′は、バス
バー４ａより導出されたステッチ３ａ′と金属ワイヤー
５ａにて接続される。
【００２７】次に、上記した第２の実施の形態に係る半
導体パッケージの一実施例について図面を参照して詳細
に説明する。図３に示すように、チップ７ｂはパッケー
ジ８ｂに対して周辺パッド群II側へオフセットされてい
る。このときのオフセット量の最適値は、周辺パッド群
IIの配置とアウターリード９ｂの配置、インナーリード
２ｂの形状（引き回し）により決定されるが、少なくと
もＩＲリフロー時のパッケージクラックを防止するた
め、ＰＫＧ端からチップ端までの距離は０．５ｍｍ以上
が望ましい。
【００２８】また、チップ７ｂを周辺パッド群II側へオ
フセットするとセンターパッド群Ｉ側のステッチ３ｂが
短くなり、接着テープ６ｂによる固定（接着）力が低下
し、ボンディング不良が発生するので、少なくともステ
ッチ３ｂの長さが０．８ｍｍ以下とならないようにする
ことが望ましい。４２合金や、銅合金からなるインナー
リード２ｂは、ＰＫＧ外部に導出されたアウターリード
９ｂから、所望するパッド１ｂ近傍迄引き回されるが、
周辺パッド群II側に配置されたインナーリード２ｂは、
オーバーリードボンディングを避けるため、パッド１ｂ
とパッド１ｂの間を通過させなければならないため、図
２に示すように、チップを周辺パッド群II側にオフセッ
トしているため、インナーリードを太く引き回すことが
可能である。
【００２９】４２合金や、銅合金からなるインナーリー
ド２ｂのうち、先端部より１ｍｍ程の範囲にはＡｇメッ
キが施されており、ここがボンディング領域となり、こ
の範囲をステッチ３ｂと呼ぶ。ステッチ３ｂは、ＰＩ系
フィルムからなる接着テープ６ｂによりチップ７ｂに固
定され、パッド１ｂとステッチ３ｂは金または金の合金
からなる、φ２３〜３０μ程の金属ワイヤー５ｂにて接
続される。
【００３０】バスバー４ｂはチップ７ｂの周辺パッド群
II側よりチップ７ｂの中央部へ向かって設置され、その
先端からステッチ３ｂ′が導出されるが、導出されるス
テッチ３ｂ′の数は１つではなく、複数導出しても良
い。バスバー４ｂより導出されたステッチ３ｂ′は接着
テープ６ｂによりチップ７ｂに固定され、ＶＣＣ，ＧＮ
Ｄ強化用にチップ中央部に用意されたパッド１ｂ′は、
バスバー４ｂより導出されたステッチ３ｂ′と金属ワイ
ヤー５ｂにて接続される。
【００３１】上記のような構成の半導体パッケージによ
れば、オーバーリードボンディングを使用せずとも、バ
スバーによるＶＣＣ，ＧＮＤの強化が実現可能となると
ともに、周辺パッド群II周辺のインナーリード２ｂを太
く設計できるため、リードフレームのプレス加工時の製
作歩留まりの向上、組立時のボンディング歩留まりの向
上を実現できる。
【００３２】
【発明の効果】本発明の第１の実施の形態に係る半導体
パッケージによれば、オーバーリードボンディングを使
用せずとも、バスバーによるＶＣＣ，ＧＮＤの強化が実
現可能となるということである。これにより、従来のオ
ーバーリードボンディングを行っていたパッケージでは
封入後のワイヤーとバスバー間のショート（エッジタッ
チ）不良が約０．８％程度発生していたが、不良の発生
は０．０％に改善できた。
【００３３】又、本発明の第２の実施の形態に係る半導
体パッケージによれば、オーバーリードボンディングを
使用せずとも、バスバーによるＶＣＣ，ＧＮＤの強化が
実現可能となる。これにより、封入後のワイヤーとバス
バー間のショート（エッジタッチ）不良を防止できる。
【００３４】さらに、インナーリード太さについては、
以下の表１に示すように従来に比べて倍以上太くなり、
周辺パッド群周辺のインナーリードを太く設計すること
ができる。
【００３５】加えて、インナーリードを太く設計できた
ことにより、インナーリードの変形率については、以下
の表１に示すように従来に比べて１／１０近く変形率が
小さくなりインナーリードの変形が少なくなり、さらに
リードフレームのプレス加工時の製作歩留まりが向上
し、以下の表１に示すように組立時のボンディング歩留
まりの向上も可能となった。
【００３６】
【表１】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体パッケ
ージの平面透視図である。
【図２】図１のＡ−Ａ′線断面図である。
【図３】本発明の第２の実施の形態に係る半導体パッケ
ージの平面透視図である。
【図４】従来の半導体パッケージの一実施例を示す平面
透視図である。
【図５】図４のＡ−Ａ′線断面図である。
【図６】バスバーにハーフエッチ加工を施した際の、図
４のＡ−Ａ′線断面図である。
【図７】バスバーに絶縁コートを施した際の、図４のＡ
−Ａ′線断面図である。
【符号の説明】
１ａ，１ｂ，１ｃ パッド １ａ′，１ｂ′，１ｃ′ パッド ２ａ，２ｂ，２ｃ インナーリード ３ａ，３ｂ，３ｃ ステッチ ３ａ′，３ｂ′，３ｃ′ ステッチ ４ａ，４ｂ，４ｃ バスバー ５ａ，５ｂ，５ｃ 金属ワイヤー ６ａ，６ｂ，６ｃ 接着テープ ７ａ，７ｂ，７ｃ チップ ８ａ，８ｂ，８ｃ パッケージ ９ａ，９ｂ，９ｃ アウターリード

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 チップ上のパッドが、前記チップの中央
    部に用意されたセンターパッド群と前記チップの周辺部
    に用意された周辺パッド群とに分けて配置され、前記周
    辺パッド群側からチップ中央部へ向かってバスバーが設
    置された構造を有することを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】 前記バスバーは、その先端からインナー
    リードの先端部領域であるステッチが導出され、接着テ
    ープにより前記チップに固定されていることを特徴とす
    る請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記チップの中央部に用意された前記パ
    ッドは、前記バスバーより導出された前記ステッチと金
    属ワイヤーにて接続され、前記バスバーによりチップ中
    央部にＶＣＣ，ＧＮＤを供給することにより、オーバー
    リードボンディングを用いずに電気特性を向上させるこ
    とを特徴とする請求項２記載の半導体パッケージ。
  4. 【請求項４】 チップ上のパッドが、前記チップの中央
    部に用意されたセンターパッド群と前記チップの周辺部
    に用意された周辺パッド群とに分けて配置され、パッケ
    ージに対して、前記各周辺パッドが配置されている側へ
    前記チップがオフセットされ、前記周辺パッド群側から
    チップ中央部へ向かってバスバーが設置された構造を有
    することを特徴とする半導体パッケージ。
  5. 【請求項５】 前記バスバーは、その先端からインナー
    リードの先端部領域であるステッチが導出され、接着テ
    ープにより前記チップに固定されていることを特徴とす
    る請求項４記載の半導体パッケージ。
  6. 【請求項６】 前記チップの中央部に用意された前記パ
    ッドは、前記バスバーより導出された前記ステッチと金
    属ワイヤーにて接続され、前記バスバーによりチップ中
    央部にＶＣＣ，ＧＮＤを供給することにより、オーバー
    リードボンディングを用いずに電気特性を向上させるこ
    とを特徴とする請求項５記載の半導体パッケージ。
JP9336887A 1997-08-12 1997-12-08 半導体パッケージ Expired - Fee Related JP3036498B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9336887A JP3036498B2 (ja) 1997-12-08 1997-12-08 半導体パッケージ
US09/206,825 US6054753A (en) 1997-08-12 1998-12-07 Plastic-encapsulated semiconductor device equipped with LOC package structure
CN98126726A CN1225510A (zh) 1997-12-08 1998-12-08 装有芯片上引线封装结构的塑封半导体器件
KR1019980053742A KR100325189B1 (ko) 1997-12-08 1998-12-08 Loc패키지구조를갖는플라스틱으로봉지된반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9336887A JP3036498B2 (ja) 1997-12-08 1997-12-08 半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH11176864A true JPH11176864A (ja) 1999-07-02
JP3036498B2 JP3036498B2 (ja) 2000-04-24

Family

ID=18303576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9336887A Expired - Fee Related JP3036498B2 (ja) 1997-08-12 1997-12-08 半導体パッケージ

Country Status (4)

Country Link
US (1) US6054753A (ja)
JP (1) JP3036498B2 (ja)
KR (1) KR100325189B1 (ja)
CN (1) CN1225510A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561549B1 (ko) * 1999-10-07 2006-03-17 삼성전자주식회사 패드 온 칩형 반도체 패키지
KR20170026702A (ko) * 2015-08-26 2017-03-09 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
JP2004507006A (ja) * 2000-08-24 2004-03-04 ハイ　コネクション　デンシテイ　インコーポレイテッド 小形高密度メモリ・システム
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
US9113547B2 (en) * 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
CN103824841B (zh) * 2010-05-05 2016-09-21 万国半导体有限公司 用连接片实现连接的半导体封装
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
EP0478241A3 (en) * 1990-09-24 1993-04-28 Texas Instruments Incorporated Insulated lead frame for integrated circuits and method of manufacture thereof
JP2932785B2 (ja) * 1991-09-20 1999-08-09 富士通株式会社 半導体装置
JPH05175409A (ja) * 1991-12-24 1993-07-13 Sony Corp 樹脂封止型半導体装置
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
KR100269281B1 (ko) * 1992-12-17 2000-10-16 윤종용 반도체장치
JPH06275771A (ja) * 1993-03-23 1994-09-30 Hitachi Ltd 半導体装置およびその半導体装置に組み込まれる半導体チップ
JPH06349875A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体装置
US5396701A (en) * 1993-06-29 1995-03-14 Texas Instruments Inc. Method for packaging an integrated circuit
US5545920A (en) * 1994-09-13 1996-08-13 Texas Instruments Incorporated Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
JP3462921B2 (ja) * 1995-02-14 2003-11-05 三菱電機株式会社 半導体装置
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561549B1 (ko) * 1999-10-07 2006-03-17 삼성전자주식회사 패드 온 칩형 반도체 패키지
KR20170026702A (ko) * 2015-08-26 2017-03-09 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR100325189B1 (ko) 2002-05-09
CN1225510A (zh) 1999-08-11
JP3036498B2 (ja) 2000-04-24
US6054753A (en) 2000-04-25
KR19990062899A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
KR101026586B1 (ko) 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US20120164795A1 (en) Ultrasonic Wire Bonding Method for a Semiconductor Device
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JP3036498B2 (ja) 半導体パッケージ
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
US20030003627A1 (en) Method for manufacturing a resin-sealed semiconductor device
JP2586835B2 (ja) 半導体集積回路
JP2001127229A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
JP3151324B2 (ja) 半導体装置
JPH0590465A (ja) 半導体装置
JP2015159273A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US6150712A (en) Lead frame for semiconductor device, and semiconductor device
JPS61242051A (ja) 半導体装置
US10847449B2 (en) Lead frame with selective patterned plating
JPS60149154A (ja) 半導体装置の製造方法
JPH02197158A (ja) リードフレームの製造方法
JP3151323B2 (ja) 半導体装置及びその製造方法
JP3361917B2 (ja) リードフレーム、半導体装置および半導体装置の製造方法
JP3779042B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH04322435A (ja) 半導体装置およびその製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000125

LAPS Cancellation because of no payment of annual fees