KR19990062899A - Loc 패키지 구조를 갖는 플라스틱으로 봉지된 반도체 장치 - Google Patents

Loc 패키지 구조를 갖는 플라스틱으로 봉지된 반도체 장치 Download PDF

Info

Publication number
KR19990062899A
KR19990062899A KR1019980053742A KR19980053742A KR19990062899A KR 19990062899 A KR19990062899 A KR 19990062899A KR 1019980053742 A KR1019980053742 A KR 1019980053742A KR 19980053742 A KR19980053742 A KR 19980053742A KR 19990062899 A KR19990062899 A KR 19990062899A
Authority
KR
South Korea
Prior art keywords
chip
bus
bonding pads
bonding
lead
Prior art date
Application number
KR1019980053742A
Other languages
English (en)
Other versions
KR100325189B1 (ko
Inventor
다께히또 이나바
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990062899A publication Critical patent/KR19990062899A/ko
Application granted granted Critical
Publication of KR100325189B1 publication Critical patent/KR100325189B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 오버-리드 본딩 기술을 사용하지 않고 버스-바에 의하여 전원선/접지선을 강화할 수 있는 플라스틱으로 봉지된 반도체 장치를 제공한다. 이 반도체 장치는 (a) 복수의 제 1 본딩 패드 및 복수의 제 2 본딩 패드가 제공된 표면을 가지며, 복수의 제 1 본딩 패드는 표면의 중앙 영역에 배열되고 복수의 제 2 본딩 패드는 표면의 주변 영역에 배열되는 IC 칩, (b) 내부 단부가 칩의 표면에 고정된 리드 핑거로서, 하나 이상의 리드 핑거가 칩용 전원선/접지선의 일부분으로 역할하는 리드 핑거, (c) 전원선/접지선의 일부분으로 역할하는 하나 이상의 리드 핑거에 기계적 및 전기적으로 접속되고, 칩의 표면 상에 연장된 버스-바, (d) 리드 핑거의 내부 단부 및 버스-바를 복수의 제 1 및 제 2 본딩 패드중 대응하는 것에 전기적으로 접속하는 본딩 와이어 및 (e) 칩, 리드 핑거의 내부 부분, 버스-바 및 와이어를 봉지하는 플라스틱 패키지로서, 리드 핑거의 외부 부분을 돌출시키는 플라스틱 패키지로 이루어진다. 버스-바는 복수의 제 1 본딩 패드를 리드 핑거중 대응하는 것에 전기적으로 접속하는 본딩 와이어가 버스-바와 겹치지 않도록 칩의 상기 표면의 상기 중앙 영역 상에 연장된다.

Description

ＬＯＣ 패키지 구조를 갖는 플라스틱으로 봉지된 반도체 장치
본 발명은 LOC (Lead-On-Chip) 패키지 구조를 갖는 플라스틱으로 봉지된 반도체 장치에 관한 것으로, 특히, 집적 회로 (IC) 칩과, 칩 상에 연장되어 금속 와이어를 통해 IC 칩의 본딩 패드에 전기적으로 접속되는 리드 핑거를 갖춘 플라스틱으로 봉지된 반도체 장치에 관한 것으로, 전원선/접지선으로 역할하는 하나 이상의 리드 핑거는 칩 상에 연장되어 전원선/접지선을 전원 단자/접지 단자로 역할하는 칩의 패드중 하나와 전기적으로 상호 접속시키는 버스-바를 갖는다.
최근, 메모리 IC 칩이 플라스틱 패키지에 의하여 전형적으로 봉지되는 다이내믹 램 (DRAMs) 의 작동 속도가 증가함에 따라, DRAM 의 플라스틱 패키지에서의 전원선 및 접지선 강화의 필요성은 패키지 설계 작업에서 더욱 더 중요하게 되어 왔다. 이는 다음의 이유로 인한 것이다.
특히, 플라스틱 패키지에서 전원선 및 접지선의 전기적 저항이 높으면, 메모리 IC 칩의 전원 단자 및 접지 단자에서의 전기적 전위가 변동하기 쉽다. 이 전기적 전위 변동에 의하여 칩내에 메모리 셀로의 액세스 속도가 저하된다. 따라서, 증가하는 동작 속도에 따라서 전원선 및 접지선을 강화하거나 두껍게 함으로써 전원선 및 접지선의 전기적 저항을 저하하는 것이 필요하다.
플라스틱으로 봉지된 반도체 장치 (예를 들면, DRAM) 의 종래의 LOC 패키지 구조를 도 1 및 도 2 에 도시한다. 종래의 패키지에서, 메모리 IC 칩의 본딩 패드는 메모리 칩의 상부 표면의 중앙 영역에 배열된다. 따라서, 본딩 패드의 이러한 배열을 중앙 패드 구조 라 부른다.
도 1 에 도시한 바와 같이, 반도체 장치는 IC 칩 (107), 칩 (107) 의 상부 표면 (107a) 상에 제공된 본딩 패드 (101), 리드 핑거 (122a, 122b, 122c 및 122d), 금속 결합선 (105) 및 플라스틱 패키지 (108) 로 이루어진다. 칩 (107) 이 중앙 패드 구조를 갖기 때문에, 본딩 패드 (101) 는 칩 (107) 의 상부 표면 (107a) 의 중앙 영역 (110) 에 규칙적인 간격으로 직선을 따라 배열된다.
제 1 및 제 2 의 두 번 코팅된, 비전도성 접착 테이프 (106a 및 106b) 가 중앙 영역 (110) 의 각 측부에서 칩 (107) 의 상부 표면 (107a) 상에 배열된다. 테이프 (106a 및 106b) 의 코팅된 하부 면이 상부 표면 (107a) 에 부착되어 그 위에서 고정된다. 테이프 (106a 및 106b) 는 본딩 패드 (101) 의 열에 평행하게 연장된다.
리드 핑거 (122a, 122b, 122c 및 122d) 는 금속 리드프레임에 의하여 형성된다. 리드 핑거 (122a, 122b, 122c 및 122d) 의 내부 단부는 각각 본딩 영역 (103a, 103b, 103c 및 103d) 으로서 역할한다. 이 본딩 영역 (103a, 103b, 103c 및 103d) 을 스티치 라 부른다.
도 1 의 좌측 상에 제공되는 리드 핑거 (122a 및 122b) 는 그것의 스티치 (103a 및 103b) 에서 제 1 테이프 (106a) 의 코팅된 상부 표면에 부착됨으로써, 리드 핑거 (122a 및 122b) 가 칩 (107) 에 고정된다. 도 1 의 우측 상에 제공된 리드 핑거 (122c 및 122d) 는 그것의 스티치 (103c 및 103d) 에서 제 2 테이프 (106b) 의 코팅된 상부 표면에 부착됨으로써, 리드 핑거 (122c 및 122d) 의 내부 단부가 칩 (107) 에 고정된다.
도 1 의 상부에 위치된 리드 핑거 (122a) 중 하나는 전원 공급 전압 (VCC) 을 IC 칩 (107) 에 공급하는 제 1 전원선으로서 역할한다. 도 1 의 저부에 위치된 리드 핑거 (122b) 중 하나는 전원 공급 전압 (VCC) 을 IC 칩 (107) 에 공급하는 제 2 전원선으로서 역할한다. 제 1 전원선으로서 역할하는 리드 핑거 (122a) 의 내부 단부 (즉, 스티치 (103a)) 및 제 2 전원선으로서 역할하는 리드 핑거 (122b) 의 내부 단부 (즉, 스티치 (103b)) 는 제 1 버스-바 (104a) 를 통해 기계적 및 전기적으로 상호 접속된다.
리드 핑거 (122a, 122b, 122c 및 122d) 와 동일한 재료로 이루어진 제 1 버스-바 (104a) 는 본딩 패드 (101) 의 열과 제 1 테이프 (106a) 사이에 위치되어 그것들을 따라서 연장된다. 제 1 버스-바 (104a) 는 중간에 본딩 영역 (즉, 스티치) (103a') 으로서 역할하는 돌출 부분을 가진다. 스티치 (103a') 는 리드 핑거 (122a) 의 군과 리드 핑거 (122b) 의 군 사이에 위치된다. 제 1 버스-바 (104a) 는 제 1 테이프 (106a) 의 코팅된 상부 표면에 부착됨으로써, 제 1 버스-바 (104a) 의 중앙 부분이 칩 (107) 에 고정된다.
도 1 의 상부에 위치된 리드 핑거 (122c) 중 하나는 특정한 접지 전위 (GND) 를 IC 칩 (107) 에 인가하는 제 1 접지선으로서 역할한다. 도 1 의 저부에 위치된 리드 핑거 (122d) 의 하나는 특정한 접지 전위 (GND) 를 IC 칩 (107) 에 인가하는 제 2 접지선으로서 역할한다. 제 1 접지선으로서 역할하는 리드 핑거 (122c) 의 내부 단부 (즉, 스티치 (103c)) 및 제 2 접지선으로서 역할하는 리드 핑거 (122d) 의 내부 단부 (즉, 스티치 (103d)) 는 제 2 버스-바 (104b) 를 통해 기계적 및 전기적으로 상호 접속된다.
리드 핑거 (122a, 122b, 122c 및 122d) 와 동일한 재료로 이루어진 제 2 버스-바 (104b) 는 본딩 패드 (101) 의 열과 제 2 테이프 (106b) 사이에 위치되어 그것들을 따라서 연장된다. 제 2 버스-바 (104b) 는 중간에 본딩 영역 (즉, 스티치) (103b') 으로서 역할하는 돌출 부분을 가진다. 스티치 (103b') 는 리드 핑거 (122c) 의 군과 리드 핑거 (122d) 의 군 사이에 위치된다. 제 2 버스-바 (104b) 는 제 2 테이프 (106b) 의 코팅된 상부 표면에 부착됨으로써, 제 2 버스-바 (104b) 의 중앙 부분이 칩 (107) 에 고정된다.
각각의 리드 핑거 (122a, 122b, 122c 및 122d) 는 금속 본딩 와이어 (105) 를 통해 스티치-본딩 공정에 의하여 본딩 영역 또는 스티치 (103a, 103b, 103c 및 103d) 에서 대응하거나 인접한 본딩 패드 (101) 중 하나에 전기적으로 접속된다. 칩 (107) 의 중앙에 근접하게 위치된 본딩 패드 (101) 중 하나가 금속 본딩 와이어 (105) 를 통해 제 1 및 제 2 전원선용으로 설계된 제 1 버스-바 (104a) 에 전기적으로 접속된다. 칩 (107) 의 중앙에 근접하게 위치된 본딩 패드 (101) 중 다른 하나는 금속 본딩 와이어 (105) 를 통해 제 1 및 제 2 접지선용으로 설계된 제 2 버스-바 (104b) 에 전기적으로 접속된다.
IC 칩 (107), 본딩 와이어 (105), 제 1 및 제 2 버스-바 (104a 및 104b) 및 리드 핑거 (122a, 122b, 122c 및 122d) 의 내부 부분 (102a, 102b, 102c 및 102d) 은 플라스틱 패키지 (108) 로 봉지된다. 내부 부분 (102a, 102b, 102c 및 102d) 을 내부 리드 라 부른다.
리드 핑거 (122a, 122b, 122c 및 122d) 의 외부 부분만이 패키지 (108) 의 외부에 위치됨으로써, 반도체 장치의 입력/출력 (I/O) 단자가 제공된다. 외부 부분 (109a, 109b, 109c 및 109d) 을 외부 리드 라 부른다.
도 1 에 도시한 상술한 종래의 플라스틱으로 봉지된 반도체 장치에서, 도 2 로부터 알 수 있는 바와 같이, 본딩 와이어 (105) 가 개재된 버스-바 (104a 또는 104b) 상에 연장되도록 본딩되는 것이 필요하다. 이것은 이 반도체 장치에 대한 와이어 본딩 작업에서 오버-리드 본딩 기술이 필수적임을 의미한다.
따라서, 본딩 와이어 (105) 의 루프 (loop) 높이가 충분히 크지 않으면, 몇몇의 본딩 와이어 (105) 가 플라스틱 패키지 (108) 의 몰딩 작업에서 버스-바 (104a 또는 104b) 와 접촉될 가능성이 있다. 결과적으로, 통상적인 TSOP (Thin Small Outline L-leaded Package) 와 같은 박형 (薄型) 패키지를 플라스틱 패키지 (108) 용으로 사용하기가 어렵다.
한편, SOJ (Small Outline J-leaded Package) 와 같은 후형 (厚型) 패키지는 후형 패키지에서 본딩 와이어 (105) 의 만족할만한 루프 높이가 보장되므로, 오버-리드 본딩 기술을 사용함으로써 패키지 (108) 에 적용될 수도 있다. 그러나, 이 경우, 본딩 와이어 (105) 와 버스-바 (104a 및/또는 104b) 사이의 몰딩후 간격이 테스트 작업에서의 X-선 검사와 같은 공지된 2차원적, 비파괴적인 검사 방법의 사용에 의해서는 3차원적으로 관찰되거나 검사될 수 없다는 문제가 있다.
더욱이, 오버-리드 본딩 기술이 TSOP 와 같은 패키지에 실제로 적용될 경우, 몇몇 측정은 패키지 (108) 의 몰딩 공정 후에 버스-바 (104a 및 104b) 와 본딩 와이어 (105) 의 맞닿음 또는 접촉을 피하도록 사용될 것을 요구한다. 도 3 및 도 4 에 측정중 두 가지 예를 도시한다.
도 3 에서, 본딩 와이어 (105) 와 버스-바 (104a' 및 104b') 사이의 몰딩후 간격을 증가시키기 위하여 하프-에칭된 버스-바 (104a' 및 104b') 가 사용된다. 그러나, 이 경우, 리드프레임의 제조 가격이 높아지는 또 다른 문제가 발생한다.
도 4 에서, 절연층 (114a 및 114b) 이 버스바 (104a 및 104b) 의 상부 표면을 각각 덮기 위해 형성되거나 도포된다. 그러나, 이 경우, 리드프레임의 제조 가격이 높아지고 절연층 (114a 및 114b) 이 패키지 (108) 의 몰딩 플라스틱으로부터 분리되기 쉽다는 또 다른 문제가 발생한다. 층 (114a 및 114b) 의 분리는 패키지 (108) 의 신뢰성을 저하한다.
따라서, 본 발명의 목적은 오버-리드 본딩 기술을 사용하지 않고 버스-바에 의하여 전원선/접지선을 강화하는 것을 가능하게 하는 플라스틱으로 봉지된 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 버스-바와 본딩 와이어의 맞닿음 또는 접촉으로 인한 불량율을 감소시키는 플라스틱으로 봉지된 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 리드프레임의 제조 수율 및 본딩 와이어의 본딩 수율을 향상시키는 플라스틱으로 봉지된 반도체 장치를 제공하는 것이다.
도 1 은 패키지의 상부 절반이 제거된, 종래의 플라스틱으로 봉지된 반도체 장치의 LOC 패키지 구조를 도시한 개략적인 평면도.
도 2 는 도 1 의 선 Ⅱ - Ⅱ 을 따라서 자른 단면도.
도 3 은 버스-바에 하프-에칭된 부분이 있는, 다른 종래의 플라스틱으로 봉지된 반도체 장치를 도 1 의 선 Ⅱ - Ⅱ 과 동일한 선을 따라서 자른 단면도.
도 4 는 버스-바에 절연층이 있는, 또 다른 종래의 플라스틱으로 봉지된 반도체 장치를 도 1 의 선 Ⅱ-Ⅱ 과 동일한 선을 따라서 자른 단면도.
도 5 는 패키지의 상부 절반이 제거된, 본 발명의 제 1 실시예에 따른 플라스틱으로 봉지된 반도체 장치의 LOC 패키지 구조를 도시한 개략적인 평면도.
도 6a 는 도 5 의 선 Ⅵ A - Ⅵ A 를 따라서 자른 단면도.
도 6b 는 도 5 의 선 Ⅵ B - Ⅵ B 를 따라서 자른 단면도.
도 6c 는 도 5 의 선 Ⅵ C - Ⅵ C 를 따라서 자른 단면도.
도 7 은 패키지의 상부 절반이 제거된, 본 발명의 제 2 실시예에 따른 플라스틱으로 봉지된 반도체 장치의 LOC 패키지 구조를 도시한 개략적인 평면도.
※도면의 주요부분에 대한 부호의 설명※
1a, 1b, 1c : 본딩 패드
2a, 2b, 2c, 2d : 내부 리드
3a, 3b, 3c, 3d : 스티치
3b', 3d' : 스티치
4a : 제 1 버스-바
4b : 제 2 버스-바
5 : 금속 본딩 와이어
6a, 6b : 비전도성 접착 테이프
7 : IC 칩
7a : 칩의 상부 표면
8 : 플라스틱 패키지
9a, 9b, 9c, 9d : 외부 리드
10 : 중앙 패드 영역
11a : 제 1 주변 패드 영역
11b : 제 2 주변 패드 영역
22a, 22b, 22c, 22d : 리드 핑거
VCC : 전원 공급 전압
GND : 접지 전위
특별히 언급하지 않은 다른 목적들과 함께 상기 목적은 다음의 설명으로부터 당업자에게 명확해질 것이다.
본 발명에 따른 플라스틱으로 봉지된 반도체 장치는 (a) 복수의 제 1 본딩 패드 및 복수의 제 2 본딩 패드가 제공된 표면을 가지며, 복수의 제 1 본딩 패드는 표면의 중앙 영역에 배열되고 복수의 제 2 본딩 패드는 표면의 주변 영역에 배열된 IC 칩, (b) 내부 단부가 IC 칩의 표면에 고정된 리드 핑거로서, 하나 이상의 리드 핑거가 IC 칩용 전원선/접지선의 일부분으로서 역할하는 리드 핑거, (c) 전원선/접지선의 일부분으로서 역할하는 하나 이상의 리드 핑거에 기계적 및 전기적으로 접속되고, IC 칩의 표면 상에 연장되는 버스-바 (bus-bar), (d) 리드 핑거의 내부 단부와 버스-바를 복수의 제 1 및 제 2 본딩 패드중 대응하는 것에 전기적으로 접속하는 본딩 와이어, 및 (e) IC 칩, 리드 핑거의 내부 부분, 버스-바 및 본딩 와이어를 봉지하는 플라스틱 패키지로서, 패키지로부터 리드 핑거의 외부 부분을 돌출시키는 플라스틱 패키지로 이루어진다.
버스-바는 복수의 제 1 본딩 패드를 리드 핑거중 대응하는 것에 전기적으로 접속하는 본딩 와이어가 버스-바와 겹치지 않는 방식으로 IC 칩의 표면 상에 연장되도록 형성된다.
본 발명에 따른 플라스틱으로 봉지된 반도체 장치에서, IC 칩은 복수의 제 1 본딩 패드 및 복수의 제 2 본딩 패드를 갖는다. 복수의 제 1 본딩 패드는 칩 표면의 중앙 영역에 배열되고 복수의 제 2 본딩 패드는 칩 표면의 주변 영역에 배열된다.
더욱이, 버스-바는 복수의 제 1 본딩 패드를 리드 핑거중 대응하는 것에 전기적으로 접속하는 본딩 와이어가 버스-바와 겹치지 않는 방식으로 IC 칩의 표면 상에 연장되도록 형성된다. 이것은 버스-바가 복수의 제 1 본딩 패드와 이에 전기적으로 접속된 리드 핑거중 대응하는 것 사이의 개재된 영역으로 연장되지 않도록 형성됨을 의미한다.
따라서, IC 칩용 전원선/접지선은 오버-리드 (over-lead) 본딩 기술을 사용하지 않고 버스-바에 의하여 강화될 수 있다. 이것은 버스-바의 하프-에칭 (half-etching) 공정이 불필요하고, 리드 핑거용 금속 리드프레임이 프레싱 또는 스탬핑 작업에 의하여 용이하게 제조될 수 있음을 의미한다.
또한, 오버-리드 본딩 기술이 불필요하므로, 버스-바가 본딩 와이어 또는 와이어와 접촉될 가능성이 없다. 따라서, 버스-바와 본딩 와이어의 맞닿음 또는 접촉으로 인한 반도체 장치의 불량율이 감소된다. 이것은 리드 핑거용으로 사용되는 리드프레임의 제조 수율 및 본딩 와이어의 본딩 수율이 향상됨을 의미한다.
본 발명에 따른 반도체 장치의 바람직한 실시예에서, 비전도성 테이프가 IC 칩의 표면에 부착된다. 리드 핑거의 내부 단부가 테이프에 부착됨으로써, 리드 핑거가 IC 칩의 표면에 고정된다.
이 실시예에서, 버스-바가 단단하게 고정되기 때문에, 버스-바의 단부는 테이프에 부착되는 것이 바람직하다.
본 발명에 따른 반도체 장치의 다른 바람직한 실시예에서, IC 칩의 전원 단자/접지 단자로서 역할하는, IC 칩 표면의 중앙에 근접하게 위치된 복수의 제 1 본딩 패드중 하나가 버스-바 및 본딩 와이어중 대응하는 본딩 와이어를 통해 전원선/접지선에 전기적으로 접속된다.
본 발명에 따른 반도체 장치의 또 다른 바람직한 실시에에서, 복수의 제 2 본딩 패드에 전기적으로 접속된 리드 핑거는 복수의 제 2 본딩 패드에 근접하게 위치된 협소 부분을 가진다.
이 실시예에서는, 복수의 제 2 본딩 패드를 대응하는 리드 핑거에 전기적으로 접속하는 본딩 와이어는 인접한 리드 핑거에 접촉되기 어렵고, 동시에, 본딩 와이어를 복수의 제 2 본딩 패드에 결합하는 본딩 작업은 용이해지며, 이것이 리드 핑거의 내부 단부의 피치를 증가시키지 않고 실현된다는 추가적인 이점이 있다.
본 발명에 따른 반도체 장치의 또 다른 바람직한 실시예에서, IC 칩은 리드 핑거의 외부 부분에 대하여 칩에 평행한 평면을 따라 이동된 장소에 위치됨으로써, 복수의 제 2 본딩 패드에 전기적으로 접속된 리드 핑거의 내부 부분의 굴곡 각도가 감소된다.
이 실시예에서는, 복수의 제 2 본딩 패드를 위한 리드 핑거의 내부 부분의 폭 또는 두께가 증가될 수 있어서, 리드프레임의 강도가 증가되는 추가적인 이점이 있다. 더욱이 이것은 리드 핑거용 금속 리드프레임의 제조 수율 및 본딩 와이어의 본딩 수율을 향상시킨다.
본 발명을 용이하게 실시하기 위하여, 이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명한다.
제 1 실시예
본 발명의 제 1 실시예에 따른 플라스틱으로 봉지된 반도체 장치는 도 5, 도 6a, 도 6b 및 도 6c 에 도시한 바와 같이, LOC 패키지 구조를 갖는다.
도 5 에 도시한 바와 같이, 이 반도체 장치는 IC 칩 (7), 칩 (7) 의 상부 표면 또는 본딩 표면 (7a) 상에 제공된 본딩 패드 (1a, 1b 및 1c), 리드 핑거 (22a, 22b, 22c 및 22d), 금속 본딩 와이어 (5) 및 플라스틱 패키지 (8) 로 이루어진다. 패키지 (8) 는 대략 직사각형의 평행 6 면체의 형태를 가진다.
도 1 에 도시한 중앙 패드 구조 를 갖는 종래의 반도체 장치의 칩 (107) 과는 달리, 이 반도체 장치는 칩 (7) 의 상부 표면 (7a) 의 중앙 패드 영역 (10) 에 위치된 본딩 패드 (1a), 한쪽 측부 (도 5 에서 좌측부) 상에 위치되어 있는 제 1 주변 패드 영역 (11a) 에 위치된 본딩 패드 (1b) 및 제 1 주변 패드 영역 (11a) 에 대하여 반대 측부 (도 5 에서 우측부) 상에 위치되어 있는 제 2 주변 패드 영역 (11b) 에 위치된 본딩 패드 (1c) 를 갖는다. 또한, 제 1 및 제 2 버스-바 (4a 및 4b) 가 칩 (7) 용 전원선 및 접지선을 강화하기 위해 제공된다.
중앙 패드 영역 (10) 의 본딩 패드 (1a) 는 규칙적인 간격으로 직선을 따라서 배열됨으로써, 본딩 패드 (1a) 의 열이 형성된다. 본딩 패드 (1a) 의 열은 표면 (7a) 의 절반 (도 5 에서 상부 절반) 에만 위치된다.
제 1 주변 패드 영역 (11a) 의 본딩 패드 (1b) 는 규칙적인 간격으로 직선을 따라서 배열됨으로써, 본딩 패드 (1b) 의 열이 형성된다. 본딩 패드 (1b) 의 열은 한쪽 단부 (도 5 에서 좌측 단부) 상의 상부 표면 (7a) 의 다른 절반 (도 5 에서 하부 절반) 에만 위치된다.
제 2 주변 패드 영역 (11b) 의 본딩 패드 (1c) 는 규칙적인 간격으로 직선을 따라서 배열됨으로써, 본딩 패드 (1c) 의 열이 형성된다. 본딩 패드 (1c) 의 열은 본딩 패드 (1b) 대하여 반대편 단부 (도 5 에서 우측 단부) 상에, 본딩 패드 (1b) 가 위치된 것과 동일한 상부 표면 (7a) 의 절반 (도 5 에서 하부 절반) 에만 위치된다.
본딩 패드 (1a, 1b 및 1c) 의 열은 서로 평행하게 연장된다.
통상 폴리이미드 (PI) 막으로 이루어진, 제 1 및 제 2 의 두 번 코팅된, 비전도성 접착 테이프 (6a 및 6b) 는 테이프 (6a 및 6b) 가 본딩 패드 (1a) 열의 외부 단부로부터 본딩 패드 (1b 및 1c) 의 반대편 외부 단부로 본딩 패드 (1a, 1b 및 1c) 의 열과 평행하게 연장되는 방식으로 중앙 패드 영역 (10) 의 각각의 측부에서 칩 (7) 의 상부 표면 (7a) 상에 배열된다. 이 두 개의 테이프 (6a 및 6b) 는 길이, 폭 및 두께가 동일하다. 제 1 및 제 2 테이프 (6a 및 6b) 의 코팅된 하부 면은 표면 (7a) 상에 부착 고정된다.
통상 본딩 패드 (1a 및 1b) 용으로 사용되는 제 1 테이프 (6a) 는 중앙 패드 영역 (10) 과 제 1 주변 패드 영역 (11a) 사이에 있는 표면 (7a) 의 개재된 영역에 위치된다. 통상 본딩 패드 (1a 및 1c) 용으로 사용되는 제 2 테이프 (6b) 는 중앙 패드 영역 (10) 과 제 2 주변 패드 영역 (11b) 사이에 있는 표면 (7a) 의 개재된 영역에 위치된다. 따라서, 중앙 패드 영역 (10) 의 본딩 패드 (1a) 의 열은 제 1 및 제 2 테이프 (6a 및 6b) 에 의해 끼워진다. 제 1 주변 패드 영역 (11a) 의 본딩 패드 (1b) 의 열은 제 1 테이프 (6a) 의 외부 단부 (도 5 에서 좌측단부) 에 위치된다. 제 2 주변 패드 영역 (11b) 의 본딩 패드 (1c) 의 열은 제 2 테이프 (6b) 의 외부 단부 (도 5 에서 우측 단부) 에 위치된다.
도 5 로부터 알 수 있는 바와 같이, 중앙 패드 영역 (10) 의 본딩 패드 (1a) 중 두 개의 본딩 패드 (이 두 개의 본딩 패드는 도 5 에서 VCC 로 라벨된 두 개의 리드 핑거 (9a) 에 접속된다) 는 전원 공급 전압 (VCC) 을 칩 (7) 의 내부 회로에 공급하는 IC 칩 (7) 의 제 1 및 제 2 전원 단자로서 사용된다. 중앙 패드 영역 (10) 의 본딩 패드 (1a) 중 다른 두 개의 본딩 패드 (이 두 개의 본딩 패드는 도 5 에서 GND 로 라벨된 두 개의 리드 핑거 (9c) 에 접속된다) 는 접지 전위 (GND) 를 칩 (7) 의 내부 회로에 인가하는 IC 칩 (7) 의 제 1 및 제 2 접지 단자로서 사용된다. 남은 본딩 패드 (1a) 는 신호 단자로서 사용된다.
제 1 주변 패드 영역 (11a) 의 본딩 패드 (1b) 중 하나 (이것은 도 5 에서 VCC 로 라벨된 리드 핑거 (9b) 에 접속된다) 는 전원 공급 전압 (VCC) 을 칩 (7) 의 내부 회로에 공급하는 IC 칩 (7) 의 제 3 전원 단자로서 사용된다. 제 2 주변 패드 영역 (11b) 의 본딩 패드 (1c) 중 하나 (이것은 도 5 에서 GND 로 라벨된 리드 핑거 (9d) 에 접속된다) 는 접지 전위 (GND) 를 칩 (7) 의 내부 회로에 인가하는 IC 칩 (7) 의 제 3 접지 단자로서 사용된다. 남은 본딩 패드 (1b 및 1c) 는 신호 단자로서 사용된다.
리드 핑거 (22a, 22b, 22c 및 22d) 는 전형적으로 합금 42 또는 구리 합금으로 이루어지는 금속 리드프레임에 의하여 형성된다. 리드 핑거 (22a, 22b, 22c 및 22d) 의 내부 단부는 본딩 와이어 (5) 가 개개의 리드 핑거 (22a, 22b, 22c 및 22d) 에 스티치-본딩되는 본딩 영역 (즉, 스티치) (3a, 3b, 3c 및 3d) 으로서 각각 역할한다. 리드 핑거 (22b) 중 하나 (이것은 VCC 로 라벨된다) 는 제 1 버스-바 (4a) 를 구성하는 연장부를 갖는다. 리드 핑거 (22d) 중 하나 (이것은 GND 로 라벨된다) 는 제 2 버스-바 (4b) 를 구성하는 연장부를 갖는다.
통상 그 선단으로부터 약 1 ㎜ 정도의 동일한 폭을 갖는 스티치 (3a, 3b, 3c 및 3d) 는 일반적으로 은 (Ag) 과 같은 도금된 금속층으로 도포된다. 일반적으로 금 (Au) 또는 금 합금으로 이루어진 본딩 와이어 (5) 는 약 23 내지 30 ㎛ 정도의 직경을 갖는다.
리드 핑거 (22a, 22b, 22c 및 22d) 와 동일한 재료로 이루어진 제 1 및 제 2 버스-바 (4a 및 4b) 는 테이프 (6a 및 6b) 에 평행하게 서로 이격되어 연장되도록 제 1 및 제 2 테이프 (6a 및 6b) 사이에 위치된다.
제 1 버스-바 (4a) 는 중앙 패드 영역 (10) 과 인접한 제 1 테이프 (6a) 사이에 스트립 형태의 개재된 영역에 위치된다. 제 1 버스-바 (4a) 의 단부는 리드 핑거 (22b) 중 대응하는 것 (이것은 VCC 로 라벨된다) 에 기계적으로 연결된다. 본딩 영역 또는 스티치 (3b') 는 대응하는 리드 핑거 (22b) 에 대하여 제 1 버스-바 (4a) 의 반대편 단부 상에 형성된다. 스티치 (3b') 는 리드 핑거 (22a) 의 군과 리드 핑거 (22b) 의 군 사이에 위치된다. 제 1 버스-바 (4a) 는 스티치 (3b') 에서 제 1 테이프 (6a) 의 코팅된 상부 표면에 부착됨으로써, 제 1 버스-바 (4a) 의 단부 부분이 칩 (7) 에 고정된다.
제 2 버스-바 (4b) 는 중앙 패드 영역 (10) 과 인접한 제 2 테이프 (6b) 사이에 스트립 형태의 개재된 영역에 위치된다. 제 2 버스-바 (4b) 의 단부는 리드 핑거 (22d) 중 대응하는 것 (이것은 GND 로 라벨된다) 에 기계적으로 연결된다. 본딩 영역 또는 스티치 (3d') 는 대응하는 리드 핑거 (22d) 에 대하여 제 2 버스-바 (4b) 의 반대편 단부 상에 형성된다. 스티치 (3d') 는 리드 핑거 (22c) 의 군과 리드 핑거 (22d) 의 군 사이에 위치된다. 제 2 버스-바 (4b) 는 스티치 (3d') 에서 제 2 테이프 (6b) 의 코팅된 상부 표면에 부착됨으로써, 제 2 버스-바 (4b) 의 단부 부분이 칩 (7) 에 고정된다.
중앙 패드 영역 (10) 의 본딩 패드 (1a) 에 제공되는 리드 핑거 (22a) 가 스티치 (3a) 에서 제 1 테이프 (6a) 의 코팅된 상부 표면에 부착됨으로써, 리드 핑거 (22a) 는 칩 (7) 의 표면 (7a) 에 고정된다. 도 5 에 도시한 바와 같이, 리드 핑거 (22a) 중 하나 (이것은 VCC 로 라벨된다) 는 전원 공급 전압 (VCC) 을 IC 칩 (7) 의 내부 회로에 공급하는 제 1 전원선으로서 역할하고, 본딩 와이어 (5) 중 대응하는 것을 통해 제 1 전원 단자로서 역할하는 중앙 패드 영역 (10) 의 본딩 패드 (1a) 중 대응하는 것에 전기적으로 접속된다. 남은 리드 핑거 (22a) 는 신호선으로 사용된다.
제 1 버스-바 (4a) 는 스티치 (3b') 에서 본딩 와이어 (5) 중 대응하는 것을 통해 중앙 패드 영역 (10) 의 제 2 전원 단자로서 역할하는 본딩 패드 (1a) 중 대응하는 것에 전기적으로 접속된다.
제 1 주변 패드 영역 (11a) 의 본딩 패드 (1b) 에 제공되는 리드 핑거 (22b) 가 스티치 (3b) 에서 제 1 테이프 (6a) 의 코팅된 상부 표면에 부착됨으로써, 리드 핑거 (22b) 는 칩 (7) 의 표면 (7a) 에 고정된다. 도 5 에 도시한 바와 같이, 리드 핑거 (22b) 중 하나 (이것은 VCC 로 라벨된다) 는 전원 공급 전압 (VCC) 을 IC 칩 (7) 의 내부 회로에 공급하는 제 2 전원선으로서 역할하고, 본딩 와이어 (5) 중 대응하는 것을 통해 제 3 전원 단자로서 역할하는 제 1 주변 패드 영역 (11a) 의 본딩 패드 (1b) 중 대응하는 것에 전기적으로 접속된다. 또한, 제 2 전원선으로서 역할하는 리드 핑거 (22b) 는 제 1 버스-바 (4a) 및 본딩 와이어 (5) 중 대응하는 본딩 와이어를 통해 중앙 패드 영역 (10) 의 제 2 전원 단자로서 역할하는 본딩 패드 (1a) 에 전기적으로 접속된다. 남은 리드 핑거 (22b) 는 신호선으로 사용된다.
중앙 패드 영역 (10) 의 본딩 패드 (1a) 에 제공되는 리드 핑거 (22c) 가 스티치 (3c) 에서 제 2 테이프 (6b) 의 코팅된 상부 표면에 부착됨으로써, 리드 핑거 (22c) 는 칩 (7) 의 표면 (7a) 에 고정된다. 도 5 에 도시한 바와 같이, 리드 핑거 (22c) 중 하나 (이것은 GND 로 라벨된다) 는 접지 전위 (GND) 를 IC 칩 (7) 의 내부 회로에 인가하는 제 1 접지선으로서 역할하고, 본딩 와이어 (5) 중 대응하는 것을 통해 제 1 접지 단자로서 역할하는 중앙 패드 영역 (10) 의 본딩 패드 (1a) 중 대응하는 것에 전기적으로 접속된다. 남은 리드 핑거 (22c) 는 신호선으로 사용된다.
제 2 버스-바 (4b) 는 스티치 (3d') 에서 본딩 와이어 (5) 중 대응하는 것을 통해 중앙 패드 영역 (10) 의 제 2 접지 단자로서 역할하는 본딩 패드 (1a) 중 대응하는 것에 전기적으로 접속된다.
제 2 주변 패드 영역 (11b) 의 본딩 패드 (1c) 에 제공되는 리드 핑거 (22d) 가 스티치 (3d) 에서 제 2 테이프 (6b) 의 코팅된 상부 표면에 부착됨으로써, 리드 핑거 (22d) 는 칩 (7) 의 표면 (7a) 에 고정된다. 도 5 에 도시한 바와 같이, 리드 핑거 (22d) 중 하나 (이것은 GND 로 라벨된다) 는 접지 전위 (GND) 를 IC 칩 (7) 의 내부 회로에 인가하는 제 2 접지선으로서 역할하고, 본딩 와이어 (5) 중 대응하는 것을 통해 제 3 접지 단자로서 역할하는 제 2 주변 패드 영역 (11b) 의 본딩 패드 (1c) 중 대응하는 것에 전기적으로 접속된다. 또한, 제 2 접지선으로서 역할하는 리드 핑거 (22d) 는 제 2 버스-바 (4b) 및 본딩 와이어 (5) 중 대응하는 본딩 와이어를 통해 중앙 패드 영역 (10) 의 제 2 접지 단자로서 역할하는 본딩 패드 (1a) 에 전기적으로 접속된다. 남은 리드 핑거 (22d) 는 신호선으로 사용된다.
각 리드 핑거 (22a, 22b, 22c 및 22d) 는 금속 본딩 와이어 (5) 를 통해 스티치-본딩 공정에 의하여 본딩 영역 또는 스티치 (3a, 3b, 3c 또는 3d) 에서 본딩 패드 (1a, 1b 및 1c) 중 대응하거나 인접한 것에 전기적으로 접속된다.
각 리드 핑거 (22b) 는 대응하는 본딩 와이어 (5) 와 접촉되지 않게 하기 위해서 제 1 주변 패드 영역 (11a) 의 본딩 패드 (1b) 중 인접한 것들 사이에 연장되도록 고정된다. 마찬가지로, 각 리드 핑거 (22d) 는 대응하는 본딩 와이어 (5) 와 접촉되지 않게 하기 위해서 제 2 주변 패드 영역 (11b) 의 본딩 패드 (1c) 중 인접한 것들 사이에 연장되도록 고정된다. 대응하는 본딩 와이어 (5) 로부터 리드 핑거 (22b 및 22d) 의 몰딩후 이격을 보장하기 위해, 각 리드 핑거 (22b) 는 협소한 중간 부분 (12b) 을 갖고 각 리드 핑거 (22d) 는 협소한 중간 부분 (12d) 을 갖는다.
IC 칩 (7), 본딩 와이어 (5), 제 1 및 제 2 버스-바 (4a 및 4b) 와 리드 핑거 (22a, 22b, 22c 및 22d) 의 내부 부분 또는 내부 리드 (2a, 2b, 2c 및 2d) 는 플라스틱 패키지 (8) 내에 봉지된다.
리드 핑거 (22a, 22b, 22c 및 22d) 의 외부 부분 또는 외부 리드 (9a, 9b, 9c 및 9d) 만이 패키지 (8) 외부에 위치됨으로써, 이 반도체 장치의 I/O 단자가 제공된다.
본 발명의 제 1 실시예에 따르는 상술한 플라스틱으로 봉지된 반도체 장치에서, IC 칩 (7) 은 중앙 패드 영역 (10) 에 배열된 본딩 패드 (1a), 제 1 주변 패드 영역 (11a) 에 배열된 본딩 패드 (1b) 및 제 2 주변 패드 영역 (11b) 에 배열된 본딩 패드 (1c) 를 그 상부 표면 (7a) 에 갖는다.
더욱이, 도 6a, 도 6b 및 도 6c 로부터 명확하게 알 수 있는 바와 같이, 제 1 및 제 2 버스-바 (4a 및 4b) 는 중앙 패드 영역 (10) 에 배열된 본딩 패드 (1a) 를 리드 핑거 (22a 및 22b) 의 대응하는 것에 전기적으로 접속하는 본딩 와이어 (5) 가 제 1 및 제 2 버스-바 (4a 및 4b) 와 겹치지 않는 방식으로 IC 칩 (7) 의 상부 표면 (7a) 상에 연장되도록 형성된다. 이것은 제 1 버스-바 (4a) 가 중앙 패드 영역 (10) 의 본딩 패드 (1a) 와 이에 전기적으로 접속된 리드 핑거 (22a) 사이의 개재된 영역으로 연장되지 않도록 형성되고, 제 2 버스-바 (4b) 가 중앙 패드 영역 (10) 의 본딩 패드 (1a) 와 이에 전기적으로 접속된 리드 핑거 (22b) 사이의 개재된 영역으로 연장되지 않도록 형성되었음을 의미한다.
따라서, 전원 공급 전압 (VCC) 을 IC 칩 (7) 에 공급하는 제 1 및 제 2 전원선과 접지 전위 (GND) 를 칩 (7) 에 인가하는 제 1 및 제 2 접지선이 오버-리드 본딩 기술을 사용하지 않고 제 1 및 제 2 버스-바 (4a 및 4b) 에 의하여 강화될 수 있다. 이것은 버스-바 (4a 및 4b) 의 하프-에칭 공정이 불필요하고, 리드 핑거 (22a, 22b, 22c 및 22d) 용 금속 리드프레임이 프레싱 또는 스탬핑 작업에 의하여 용이하게 제조될 수 있음을 의미한다.
또한, 오버-리드 본딩 기술이 불필요하기 때문에, 제 1 및/또는 제 2 버스-바 (4a 및/또는 4b) 가 본딩 와이어 (5) 와 접촉될 가능성이 없다. 따라서, 제 1 및/또는 제 2 버스-바 (4a 및/또는 4b) 와 본딩 와이어 (5) 의 맞닿음 또는 접촉으로 인한 반도체 장치의 불량율이 감소된다. 이것은 리드 핑거 (22a, 22b, 22c 및 22d) 용으로 사용되는 리드프레임의 제조 수율 및 본딩 와이어 (5) 의 본딩 수율이 향상됨을 의미한다.
도 6b 로부터 알 수 있는 바와 같이, 제 1 및 제 2 버스-바 (4a 및 4b) 에 본딩된 두 개의 본딩 와이어 (5) 가 버스-바 (4a 및 4b) 상에 각각 연장되므로, 이들 본딩 와이어 (5) 는 플라스틱 패키지 (8) 의 몰딩 공정 후에 버스-바 (4a 및 4b) 와 접촉될 수도 있다. 그러나, 이 경우, 이들 본딩 와이어 (5) 는 다른 도체와 접촉되지 않기 때문에 문제가 되지 않는다.
제 1 실시예에서, 각각의 제 1 및 제 2 버스-바 (4a 및 4b) 는 단일 스티치 (3b' 또는 3d') 를 갖는다. 그러나, 두 개 이상의 스티치가 필요에 따라 각각의 제 1 및 제 2 버스-바 (4a 및 4b) 에 형성될 수도 있음은 말할 필요가 없다.
발명자의 시험에 따르면, 본딩 와이어 (5) 와 버스-바 (4a 또는 4b) 사이의 전기적 단락으로 인하여 발생하는 본딩 불량율은 도 1 에 도시한 종래의 반도체 장치에서 약 0.8 % 정도였다. 한편, 제 1 실시예에 따른 반도체 장치에서, 불량율은 0 % 로 감소되었다.
제 2 실시예
도 7 은 본 발명의 제 2 실시예에 따른 플라스틱으로 봉지된 반도체 장치를 도시한다.
제 2 실시예에 따른 반도체 장치는 IC 칩 (7) 이 패키지 및 리드 핑거 (22a, 22b, 22c 및 22d) 의 외부 부분 (9a, 9b, 9c 및 9d) 에 대하여 칩 (7) 에 평행한 평면을 따라서 이동된 장소에 위치 (도 7 에서 하부 방향) 된 것을 제외하면 도 5 에 도시한 제 1 실시예에 따른 반도체 장치와 동일한 구성 요소를 갖는다. 따라서, 설명의 간략화를 위하여 여기서는 제 1 실시예와 동일한 구성 요소에 관한 설명은 동일한 참조 기호를 도 7 의 동일 요소에 부여함으로써 생략한다.
제 2 실시예에서, IC 칩 (7) 의 상기 위치 이동으로 인하여, 리드 핑거 (22b 및 22d) 의 내부 부분 (즉, 내부 리드) (2b 및 2d) 의 굴곡 각도가 제 1 실시예에서보다 더 커진다. 즉, 리드 핑거 (22b 및 22d) 의 리드간 간격이 제 1 실시예에서보다 더 넓어진다. 따라서, 도 7 로부터 알 수 있는 바와 같이, 제 1 주변 패드 영역 (11a) 에 배열된 본딩 패드 (1b) 용 리드 핑거 (22b) 의 중간 부분 (12b') 은 제 1 실시예에서의 중간 부분 (12b) 보다 더 넓다. 또한, 제 2 주변 패드 영역 (11b) 에 배열된 본딩 패드 (1d) 용 리드 핑거 (22d) 의 중간 부분 (12d') 은 제 1 실시예에서의 중간 부분 (12d) 보다 더 넓다.
결과적으로, 리드 핑거 (22b 및 22d) 의 내부 부분 (즉, 내부 리드) (2b 및 2d) 의 폭 또는 두께가 증가될 수 있고, 이에 의하여 리드프레임의 강도가 증가되는 추가적인 이점이 있다. 이것은 리드 핑거 (22a, 22b, 22c 및 22d) 용 금속 리드프레임의 제조 수율 및 본딩 와이어 (5) 의 본딩 수율을 더욱 향상시킨다.
칩 (7) 의 이동 거리는 적절하게 그리고 임의적으로 설계될 수도 있다. 그러나, 전기 저항 히터에 의하여 생성된 열을 받으며 수행되는 후속 어셈블링 단계에서의 리플로우 공정시, 플라스틱 패키지 (8) 의 균열이 발생하는 것을 방지하기 위하여, 패키지 (8) 의 표면과 칩 (7) 의 반대편 단부 사이의 패키지 (8) 의 최소 두께가 0.5 ㎜ 이상이 되는 것이 바람직하다.
제 2 실시예에서, 중앙 패드 영역 (10) 에 배열된 본딩 패드 (1a) 에 제공된 리드 핑거 (22a 및 22c) 의 스티치 (3a 및 3c) 의 길이는 칩 (7) 의 이동으로 인해 제 1 실시예에서의 길이보다 더 짧아지기 쉽다. 이것은 제 1 및 제 2 테이프 (6a 및 6b) 로 리드 핑거 (22c 및 22d) 의 본딩 또는 부착 강도를 감소시킨다. 따라서, 스티치 (3a 및 3c) 의 길이는 0.8 ㎜ 이상이 바람직하다는 것을 발견하였다.
발명자의 시험에 따르면, 제 2 실시예의 내부 리드 (2b 및 2d) 의 두께는 제 1 실시예에서보다 대략 두배 정도 또는 그 이상으로 증가될 수 있었다. 제 2 실시예에서 내부 리드 (2b 및 2d) 의 변형율은 제 1 실시예에서보다 대략 1/10 로 감소되었다. 제 2 실시예에서 본딩 와이어 (5) 의 본딩 불량율은 제 1 실시예에 비하여 개선되었다. 이하 표1 에 구체적인 시험 결과를 나타낸다.
시험에 사용된 제 1 및 제 2 실시예에 따른 반도체 장치의 시편은 다음과 같다.
패키지 크기 : 10.16 ㎜ ×20.91 ㎜
IC 칩 크기 : 7.15 ㎜ ×13.92 ㎜
I/O 핀 수 : 50
제 1 실시예 제 2 실시예
리드 폭 0.125 ㎜ 0.3 ㎜
리드 변형율 0.03 % 0.005 %
불량율 0.35 % 0.05 %
본 발명의 바람직한 실시예를 설명하여 왔으나, 본 발명의 사상으로부터 벗어나지 않은 변용이 당업자에게 분명할 것임이 이해되어야 한다. 따라서, 본 발명의 범주는 오직 다음의 청구 범위에 의해서 결정되어야 한다.
이상의 설명에 따르면, 본 발명은 오버-리드 본딩 기술을 사용하지 않고 버스-바에 의하여 전원선/접지선을 강화하는 것을 가능하게 하고 버스-바와 본딩 와이어의 맞닿음 또는 접촉으로 인한 불량율을 감소시키며 리드프레임의 제조 수율 및 본딩 와이어의 본딩 수율을 향상시키는 플라스틱으로 봉지된 반도체 장치를 제공한다.

Claims (12)

  1. (a) 복수의 제 1 본딩 패드 및 복수의 제 2 본딩 패드가 제공된 표면을 가지며,
    상기 복수의 제 1 본딩 패드가 상기 표면의 중앙 영역에 배열되고 상기 복수의 제 2 본딩 패드가 상기 표면의 주변 영역에 배열된 IC 칩,
    (b) 내부 단부가 상기 IC 칩의 상기 표면에 고정된 리드 핑거로서,
    하나 이상의 상기 리드 핑거가 상기 IC 칩용 전원선/접지선의 일부분으로 역할하는 리드 핑거,
    (c) 상기 전원선/접지선의 일부분으로 역할하는 상기 하나 이상의 상기 리드 핑거에 기계적 및 전기적으로 접속되고,
    상기 IC 칩의 상기 표면 상에 연장된 버스-바,
    (d) 상기 리드 핑거의 상기 내부 단부와 상기 버스-바를 상기 복수의 제 1 및 제 2 본딩 패드중 대응하는 것에 전기적으로 접속하는 본딩 와이어, 및
    (e) 상기 IC 칩, 상기 리드 핑거의 내부 부분, 상기 버스-바 및 상기 본딩 와이어를 봉지하는 플라스틱 패키지로서,
    상기 패키지로부터 상기 리드 핑거의 외부 부분을 돌출시키는 플라스틱 패키지를 구비하고,
    상기 버스-바는 상기 복수의 제 1 본딩 패드를 상기 리드 핑거중 대응하는 것에 전기적으로 접속하는 상기 본딩 와이어가 상기 버스-바와 겹치지 않는 방식으로 상기 IC 칩의 상기 표면의 상기 중앙 영역 상에 연장되도록 형성되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  2. 제 1 항에 있어서, 상기 IC 칩의 상기 표면 상에 부착된 비전도성 테이프를 더 구비하고,
    상기 리드 핑거의 상기 내부 단부가 상기 테이프에 부착됨으로써, 상기 리드 핑거가 상기 IC 칩의 상기 표면에 고정되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  3. 제 2 항에 있어서, 상기 버스-바는 상기 테이프에 부착되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  4. 제 1 항에 있어서, 상기 IC 칩의 전원 단자/접지 단자로서 역할하는, 상기 IC 칩의 상기 표면의 중앙에 근접하게 위치된 상기 복수의 제 1 본딩 패드중 하나가 상기 버스-바 및 상기 본딩 와이어중 대응하는 본딩 와이어를 통해 상기 전원선/접지선에 전기적으로 접속되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  5. 제 1 항에 있어서, 상기 복수의 제 2 본딩 패드에 전기적으로 접속된 상기 리드 핑거는 상기 복수의 제 2 본딩 패드에 근접하게 위치된 협소 부분을 갖는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  6. 제 1 항에 있어서, 상기 IC 칩은 상기 리드 핑거의 상기 외부 부분에 대하여 상기 칩에 평행한 평면을 따라서 이동된 장소에 위치됨으로써, 상기 복수의 제 2 본딩 패드에 전기적으로 접속된 상기 리드 핑거의 상기 내부 부분의 굴곡 각도가 감소되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  7. (a) 복수의 제 1 본딩 패드, 복수의 제 2 본딩 패드 및 복수의 제 3 본딩 패드가 제공된 표면을 가지며,
    상기 복수의 제 1 본딩 패드는 상기 표면의 중앙 영역에 배열되고,
    상기 복수의 제 2 본딩 패드는 상기 표면의 제 1 주변 영역에 배열되고,
    상기 복수의 제 3 본딩 패드는 상기 제 1 주변 영역에 대하여 반대편 측부에 위치된 상기 표면의 제 2 주변 영역에 배열된 IC 칩,
    (b) 내부 단부가 상기 IC 칩의 상기 표면에 고정된 리드 핑거로서,
    두 개 이상의 상기 리드 핑거가 상기 IC 칩용 제 1 및 제 2 전원선/접지선의 일부분으로 역할하는 리드 핑거,
    (c) 상기 제 1 전원선/접지선의 일부분으로 역할하는 상기 리드 핑거중 대응하는 것에 기계적 및 전기적으로 접속되고,
    상기 IC 칩의 상기 표면 상에 연장되는 제 1 버스-바,
    (d) 상기 제 2 전원선/접지선의 일부분으로 역할하는 상기 리드 핑거중 대응하는 것에 기계적 및 전기적으로 접속되고,
    상기 IC 칩의 상기 표면 상에 연장되는 제 2 버스-바,
    (e) 상기 리드 핑거의 상기 내부 단부와 상기 제 1 및 제 2 버스-바를 상기 복수의 제 1, 제 2 및 제 3 본딩 패드중 대응하는 것에 전기적으로 접속하는 본딩 와이어, 및
    (f) 상기 IC 칩, 상기 리드 핑거의 내부 부분, 상기 제 1 및 제 2 버스-바 및 상기 본딩 와이어를 봉지하는 플라스틱 패키지로서,
    상기 패키지로부터 상기 리드 핑거의 외부 부분을 돌출시키는 플라스틱 패키지를 구비하고,
    상기 제 1 및 제 2 버스-바는 상기 복수의 제 1 본딩 패드를 상기 리드 핑거중 대응하는 것에 전기적으로 접속하는 상기 본딩 와이어가 상기 제 1 및 제 2 버스-바와 겹치지 않는 방식으로 상기 IC 칩의 상기 표면의 상기 중앙 영역 상에 연장되도록 형성되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  8. 제 7 항에 있어서, 상기 IC 칩의 상기 표면 상에 부착된 비전도성 테이프를 더 구비하고,
    상기 리드 핑거의 상기 내부 단부가 상기 테이프에 부착됨으로써, 상기 리드 핑거가 상기 IC 칩의 상기 표면에 고정되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  9. 제 8 항에 있어서, 상기 제 1 및 제 2 버스-바는 상기 테이프에 부착되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  10. 제 7 항에 있어서, 상기 IC 칩의 전원 단자/접지 단자로서 역할하는 상기 IC 칩의 상기 표면의 중앙에 근접하게 위치된 상기 복수의 제 1 본딩 패드중 두 개가 상기 제 1 및 제 2 버스-바 및 상기 본딩 와이어중 대응하는 본딩 와이어를 통해 상기 제 1 및 제 2 전원선/접지선에 각각 전기적으로 접속되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  11. 제 7 항에 있어서, 상기 복수의 제 2 및 제 3 본딩 패드에 전기적으로 접속된 상기 리드 핑거는 각각 상기 복수의 제 2 및 제 3 본딩 패드에 근접하게 위치된 협소 부분을 갖는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
  12. 제 7 항에 있어서, 상기 IC 칩이 상기 리드 핑거의 상기 외부 부분에 대하여 상기 칩에 평행한 평면을 따라서 이동된 장소에 위치됨으로써, 상기 복수의 제 2 및 제 3 본딩 패드에 전기적으로 접속된 상기 리드 핑거의 상기 내부 부분의 굴곡 각도가 감소되는 것을 특징으로 하는 플라스틱으로 봉지된 반도체 장치.
KR1019980053742A 1997-12-08 1998-12-08 Loc패키지구조를갖는플라스틱으로봉지된반도체장치 KR100325189B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9336887A JP3036498B2 (ja) 1997-12-08 1997-12-08 半導体パッケージ
JP97-336887 1997-12-08

Publications (2)

Publication Number Publication Date
KR19990062899A true KR19990062899A (ko) 1999-07-26
KR100325189B1 KR100325189B1 (ko) 2002-05-09

Family

ID=18303576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053742A KR100325189B1 (ko) 1997-12-08 1998-12-08 Loc패키지구조를갖는플라스틱으로봉지된반도체장치

Country Status (4)

Country Link
US (1) US6054753A (ko)
JP (1) JP3036498B2 (ko)
KR (1) KR100325189B1 (ko)
CN (1) CN1225510A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
KR100561549B1 (ko) * 1999-10-07 2006-03-17 삼성전자주식회사 패드 온 칩형 반도체 패키지
WO2002017328A1 (en) * 2000-08-24 2002-02-28 High Connection Density, Inc. Low profile, high density memory system
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
US9113547B2 (en) * 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
CN103824841B (zh) * 2010-05-05 2016-09-21 万国半导体有限公司 用连接片实现连接的半导体封装
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
SG52332A1 (en) * 1990-09-24 1998-09-28 Texas Instruments Inc Insulated lead frame for integrated circuits and method of manufacture thereof
JP2932785B2 (ja) * 1991-09-20 1999-08-09 富士通株式会社 半導体装置
JPH05175409A (ja) * 1991-12-24 1993-07-13 Sony Corp 樹脂封止型半導体装置
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
KR100269281B1 (ko) * 1992-12-17 2000-10-16 윤종용 반도체장치
JPH06275771A (ja) * 1993-03-23 1994-09-30 Hitachi Ltd 半導体装置およびその半導体装置に組み込まれる半導体チップ
JPH06349875A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体装置
US5396701A (en) * 1993-06-29 1995-03-14 Texas Instruments Inc. Method for packaging an integrated circuit
US5545920A (en) * 1994-09-13 1996-08-13 Texas Instruments Incorporated Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
JP3462921B2 (ja) * 1995-02-14 2003-11-05 三菱電機株式会社 半導体装置
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법

Also Published As

Publication number Publication date
JPH11176864A (ja) 1999-07-02
US6054753A (en) 2000-04-25
CN1225510A (zh) 1999-08-11
JP3036498B2 (ja) 2000-04-24
KR100325189B1 (ko) 2002-05-09

Similar Documents

Publication Publication Date Title
US6462404B1 (en) Multilevel leadframe for a packaged integrated circuit
JP2509422B2 (ja) 半導体装置及びその製造方法
US6835604B2 (en) Methods for transverse hybrid LOC package
US7084490B2 (en) Leads under chip IC package
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JPH0546045U (ja) 半導体パツケージ
KR100325189B1 (ko) Loc패키지구조를갖는플라스틱으로봉지된반도체장치
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
JP4080006B2 (ja) 半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
KR100340862B1 (ko) 스택패키지및그의제조방법
JP2664232B2 (ja) 樹脂封止型半導体装置
JPH02211643A (ja) 半導体装置
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
KR200169976Y1 (ko) 반도체 패키지
JP3358697B2 (ja) 半導体パッケージ
KR970007842B1 (ko) 플라스틱 반도체 패키지
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임
JPH06163801A (ja) 樹脂封止型半導体装置
JPH01135055A (ja) 樹脂封止型半導体装置
JPH01316967A (ja) 半導体装置
KR19980027699A (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지
JPH05136314A (ja) 樹脂封止型半導体装置
JPH04287959A (ja) リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee