JPH01316967A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01316967A
JPH01316967A JP63148097A JP14809788A JPH01316967A JP H01316967 A JPH01316967 A JP H01316967A JP 63148097 A JP63148097 A JP 63148097A JP 14809788 A JP14809788 A JP 14809788A JP H01316967 A JPH01316967 A JP H01316967A
Authority
JP
Japan
Prior art keywords
leads
lead
semiconductor device
wires
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63148097A
Other languages
English (en)
Inventor
Hiromichi Suzuki
博通 鈴木
Michio Tanimoto
道夫 谷本
Hajime Murakami
元 村上
Masachika Masuda
正親 増田
Susumu Okikawa
進 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63148097A priority Critical patent/JPH01316967A/ja
Publication of JPH01316967A publication Critical patent/JPH01316967A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5473Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームを用いて製造される半導体装
置、特にこのような半導体装置の高集積化に適用して有
効な技術に関する。
〔従来の技術〕
この種の技術について記載されている例としては、本出
願人による特開昭60−107848号公報がある。
一般に、リードフレーム方式による半導体装置の製造工
程ではリードは一枚の平面板からプレスあるいはエツチ
ング処理により加工・形成されるため、多機能化・高集
積化する傾向にある半導体ペレット(以下、単にペレッ
トと略称する)に対して、リード本数の増加には限界が
ある。
このような点に鑑みて、本出願人は上記公報の出願にお
いてリードを千鳥状に2段に配列する技術を提案してい
る。
すなわち、上記公報に記載された技術によれば、リード
ピッチを狭めるために主リードと副リードとからなる2
段のリードフレームを用意し、パッケージ本体内におい
て、両リードの先端をそれぞれ交互に千鳥状に配列し、
これによりリード先端のピッチ間隔の狭小化を実現して
いる。
〔発明が解決しようとする課題〕
ところで、本発明者は、上記公報に記載された技術をさ
らに具体化すべく検討した結果、下記の技術的課題が存
在することを見い出した。
すなわち、第1に、2段構造のリードを2枚のリードフ
レームによって実現する場合、主リードと副リードとの
重ね合わせの際に両リードの位置ずれを生じ、リードの
先端位置が規定位置に配置されず、その結果、ワイヤボ
ンディング時に右いてボンディング位置のずれを生じボ
ンディング不良となるおそれがあった。
また第2に、リードピッチが小さくなることにともない
、ワイヤループ同士も接近し、樹脂モールド時において
ワイヤショートを生じる可能性が高くなっていた。
本発明は、上記課題に着目してなされたものであり、そ
の目的は、リードを多投構造としてり一ドピッチの微細
化を図った場合にもリードの位置ずれを防止して正確な
ボンディング位置を確保するとともに、これにボンディ
ングされるワイヤ間のショートを防止して多ビンリード
におけるワイヤボンディングを実現し、超多ピンパッケ
ージを具現化できる技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。
すなわち、リードをパッケージ本体内において2段に配
列するとともにその上段と下段とを帯状絶縁物を介して
位置決めし、パッケージ本体内においてこのリードの端
部と半導体ペレットとを被覆ワイヤにより結線したもの
である。
〔作用〕
上記した手段によれば、上段のリードと下段のリードと
が帯状絶縁物に固定された状態で位置決めされるため、
リード先端において正確かつ極めて微細なリード間ピッ
チを実現できるとともに、被覆ワイヤを用いることによ
りワイヤショートの防止が可能となるため、多ピンリー
ドにおけるワイヤボンディングが可能となり、半導体装
置の超多ピン化を実現することができる。
〔実施例1〕 第1図は本発明の一実施例である半導体装置の構造を示
す断面図、第2図(a)はこの半導体装置Qリードにお
けるリードの配列状態を示す平面説明図、第2図ら)は
第2図(a)のnB−IIB線における断面図である。
半導体装置Iは、エポキシ樹脂等の封止材からなるパッ
ケージ本体2によってベレット3が封止された、いわゆ
る樹脂モールド形の半導体装置1であり、パッケージ本
体2内には下段および上段の2段構造で形成されたリー
ド4a、4b(リード)およびタブ5、さらにこのタブ
5の主面に銀ペースト等のペースト材6によって被着さ
れたベレット3を有している。
上記上段のリード4bと下段のリード4aとはその途中
部分において、ポリイミド樹脂等で構成された両面粘着
テープ7(帯状絶縁物)を介して相互に固定されており
、この断面構造は第2図ら)に示される通りである。
上記上下段のり−ド4a、4bにおいて、下段のリード
4aはその先端が上段のリード4bの先端よりもベレッ
ト3の方向にわずかに突出された状態とされており、両
リード4a、4bの先端はワイヤ8を介してベレット3
の各パッド10と電気的に導通されている。このワイヤ
8は、いわゆる被覆ワイヤ構造とされており、たとえば
金(Au)、銅(Cu)又はアルミニウム(A1)から
なる芯線の周囲に絶縁性の樹脂を被着して被覆構造とし
たものが用いられている。また、芯線として銅を用いた
場合には、その周囲を酸化させて絶縁皮膜としてもよい
このように本実施例によれば、第2図(a)に示される
ように、ベレット3のバッド100)配置密度が高くな
った場合にふいても、平面方向からみて同一位置に上段
および下段の2系統のリード4a。
4bの先端が配列されているため、同一スペースで2倍
のリード本数を確保でき、半導体装置1の多ピン化を実
現できる。
特に、本実施例によれば、上段と下段のリード4a、4
bが両面粘着テープ7によりその先端位置を位置決めさ
れた状態で固定されているため、各リード4a、4bの
先端はペレット3に対して正確な位置を維持している。
また、第2図(a)に示されるように、ワイヤ8は平面
方向からみて同一位置に配置された上段および下段のリ
ード4a、4bに対してボンディングされるため、必然
的にワイヤ8同士が接近しワイヤ8シヨートを生じ易い
状態となっているが、本実施例では上記のように被覆ワ
イヤ8を用いてボンディングを行なっているため、ワイ
ヤ8同士の接触を生じても電気的な短絡は防止される。
〔実施例2〕 第3図(a)は本発明の他の実施例におけるリードの配
列状態を示す平面説明図、第3図(b)は第3図(a)
のI[B−IIIB線における断面図、第4図(a)お
よび(b)は本実施例に用いられるリードフレームを示
す平面図、第5図は上記リードフレームを重ね合わせた
状態を示す斜視図である。
本実施例2では、上段のリード14bの先端と下段のリ
ード14aの先端とがほぼ同一平面上に配列された状態
となっている。このような配列状態を実現するための具
体的手段を以下に説明する。
第4図(a)は下段のリード14aを備えたリードフレ
ーム24aを示しており、第4図(a)は上段のリード
14bを備えたリードフレーム24bをそれぞれ示して
いる。
下段のリードフレーム24aは、その中央にタブ吊りリ
ード25aによって支持されたタブ25を有しており、
該タブ25の周囲には外方より複数のリード14aが延
設されている。リード14aはその途中部分において該
リード14aと垂直に延在されたタイバー26により互
いに連結されており、該リード14aはこのタイバー2
6を境にタブ方向がインナーリード、外方がアウターリ
ードを形成している。なお、上記タイバー26は樹脂モ
ールド後に切断除去され、これによって各リード14a
は電気的に独立状態となる。
上段のリードフレーム24bは、上記下段のリードフレ
ーム24aとほぼ同様の構造を有しているが、タブ吊り
リード25aおよびタブ25が存在しない点が異なる。
上記両リードフレーム24a、24bは、第5図に示さ
れるように、両リードフレーム24a。
24bを重ね合わせた状態で、リード14a、!4bの
先端のみが交互に千鳥状に同一平面上に配列されるよう
に構成されている。このような重ね合わせの際に、リー
ド14a、14bはその途中部分において両面粘着テー
プ7により固定されている。この両面粘着テープ7は、
第4図(b)に示されるように、上段と下段のリード1
4a、14bの間に交互に上下に編組状に入り込んだ状
態となっている。このような配列を実現する具体的方法
としては、まず断面直線状に張設した両面粘着テープ7
の両面に上段と下段のリード14a、14bの途中部分
をそれぞれ位置決めして粘着させた後、段違い状となっ
ているリード14a、14bの先端をプレス等の機械的
押圧力により同一平面状に配列されるよう加工する。こ
れにより、両面粘着テープ7は同図に示されるように下
段のり一ド14aと上段のリード14bとの間に交互に
入り込んだ状態となる。
このように本実施例では、下段のリードフレーム24a
と上段のリードフレーム24bとを用いて両リード14
a、zbの先端が同一平面上に配列されるよう加工して
いるため、その先端において、同一平面においても微細
なリードピッチを実現できる。
すなわち、プレス等の加工技術を用いた場合、加工精度
が向上しても従来技術の一枚のリードフレームを加工し
て得られるリードにおけるリードピッチはリードの板厚
の約80%までが限界とされている。したがって、板厚
が0.25mmのリードフレームにおいてはり一ドピッ
チの限界は0゜2順となる。
しかし、本実施例によれば同一平面上で相互に隣合うリ
ード14a、14bの先端はそれぞれ別のリードフレー
ム24a、24bを加工して得られるものであるため、
加工精度の向上にともないさらに微細なり−ドピッチの
実現が可能である。
このような微細なリードピッチを実現した場合にも、本
実施例によれば各リード14a、14bがその途中部分
において両面粘着テープ7によって固定されているため
、このリード14a、14b先端の配列において位置ず
れを生じることはなく、ボンディング不良を防止できる
また、本実施例においても被覆ワイヤ8を用いることに
より、ワイヤ同士の電気的短絡は防止される。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆる樹脂封止形の半導体装
置に適用した場合について説明したが、これに限定され
るものではなく、他の封止構造による半導体装置に適用
できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、上段のリードと下段のリードとが帯状絶縁物
に固定された状態で位置決めされるため、リード先端に
おいて正確かつ極めて微細なリード間ピッチを実現でき
るとともに、被覆ワイヤを用いることによりワイヤショ
ートの防止が可能となる。このため、多ピンリードにお
けるワイヤボンディングが可能となり、半導体装置の超
多ピン化を実現することができる。
【図面の簡単な説明】
第1図は本発明の実施例1である半導体装置の構造を示
す断面図、 第2図(a)は実施例10半導体装置のリードにおける
リードの配列状態を示す平面説明図、第2図b)は上記
第2図(a)のUB−]IB線における断面説明図、 第3図(a)は本発明の実施例2におけるリードの配列
状態を示す平面説明図、 第3図(b)は上記第3図(a)のIIIB−IIIB
線における断面説明図、 第4図(a)およびら)は実施例2に用いられるリード
フレームを示す平面図、 第5図は実施例2における上記リードフレームを重ね合
わせた状態を示す斜視図である。 1・・・半導体装置、2・・・パッケージ本体、3・・
・ベレット、4a、14a・・・下段のリード、4b、
14b ・ ・ ・上段のリード、5・ ・・タブ、6
・・・ペースト材、7・・・両面粘着テープ、8・・・
ワイヤ、10・・・パッド、24a・・・下段のリード
フレーム、24b・・・上段のリードフレーム、25a
・・・タブ吊りリード、25・・・タブ、26・・・タ
イバー。

Claims (1)

  1. 【特許請求の範囲】 1、半導体ペレットを封止するパッケージ本体と、該パ
    ッケージの内外に亘って延在されそのパッケージ本体内
    に位置される端部と半導体ペレットとが導電性のワイヤ
    により結線された複数のリードとを備えた半導体装置で
    あって、上記リードがパッケージ本体内において2段に
    配列されるとともにその上段と下段とが帯状絶縁物を介
    して位置決めされており、パッケージ本体内においてこ
    のリードの内端部と半導体ペレットとが被覆ワイヤによ
    り結線されていることを特徴とする半導体装置。 2、上記帯状絶縁物が上記2段に配列されたリード間に
    交互に上下に編組状に入り込み、各リードの内端が同一
    平面上に配置されたことを特徴とする請求項1記載の半
    導体装置。
JP63148097A 1988-06-17 1988-06-17 半導体装置 Pending JPH01316967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63148097A JPH01316967A (ja) 1988-06-17 1988-06-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63148097A JPH01316967A (ja) 1988-06-17 1988-06-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH01316967A true JPH01316967A (ja) 1989-12-21

Family

ID=15445180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63148097A Pending JPH01316967A (ja) 1988-06-17 1988-06-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH01316967A (ja)

Similar Documents

Publication Publication Date Title
USRE35109E (en) Semiconductor device and method for fabricating the same
US4754317A (en) Integrated circuit die-to-lead frame interconnection assembly and method
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP3851845B2 (ja) 半導体装置
JP3297387B2 (ja) 半導体装置の製造方法
US6686651B1 (en) Multi-layer leadframe structure
US8030766B2 (en) Semiconductor device
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
US5708295A (en) Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
JP2000058578A (ja) 半導体装置
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
EP0414257B1 (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPH01316967A (ja) 半導体装置
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH06275771A (ja) 半導体装置およびその半導体装置に組み込まれる半導体チップ
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP2990120B2 (ja) 半導体装置
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)