JP6282564B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6282564B2 JP6282564B2 JP2014187679A JP2014187679A JP6282564B2 JP 6282564 B2 JP6282564 B2 JP 6282564B2 JP 2014187679 A JP2014187679 A JP 2014187679A JP 2014187679 A JP2014187679 A JP 2014187679A JP 6282564 B2 JP6282564 B2 JP 6282564B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- tray
- granular resin
- nozzle
- upper mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000011347 resin Substances 0.000 claims description 218
- 229920005989 resin Polymers 0.000 claims description 218
- 239000007921 spray Substances 0.000 claims description 70
- 238000000465 moulding Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 39
- 238000005507 spraying Methods 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000006185 dispersion Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000008187 granular material Substances 0.000 claims description 9
- 238000003825 pressing Methods 0.000 claims description 7
- 239000011295 pitch Substances 0.000 description 19
- 238000007789 sealing Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000748 compression moulding Methods 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 4
- 230000006837 decompression Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000006260 foam Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
Description
図1から図8は第1実施形態を示している。この実施形態では、複数個の半導体素子1を実装基板2に接着し、これら複数個の半導体素子1を樹脂で封止する場合で、成形前の樹脂を予備成形して用いる場合の例について説明する。
このような予備成形樹脂6を用いることによっても、上記した予備成形樹脂5を用いた場合とほぼ同様の作用効果を得ることができる。
図9は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、第1実施形態の場合と異なり、予備成形樹脂を用いるのではなく、キャビティK内に顆粒樹脂を所定形状に散布することで成形用の樹脂を供給するものである。
図10は第3実施形態を示すもので、以下、第2実施形態と異なる部分について説明する。この実施形態では、ノズルからの顆粒樹脂の滴下量が一定速度であり、ノズルの移動速度も一定速度としているが、その移動経路を異なるように設定して散布パターンM2を形成するものである。この散布パターンM2は、予備成形樹脂5や6のパターンと同じような領域パターンS1の形状に沿うようにジグザグに顆粒樹脂を散布するものである。
図11は、第4実施形態を示すもので、この実施形態では、顆粒樹脂を散布するトレイ7に代えて領域パターンS1の形状に沿うトレイカバー8Aを有するトレイ8を用いている。すなわち、トレイ8は、トレイカバー8Aにより区画する散布領域を矩形状ではなく、予備成形樹脂5、6の形状に対応する領域パターンS1の形状となるように開口する枠形状を形成している。
図12は第5実施形態を示すものである。以下、第4実施形態と異なる部分について説明する。この実施形態では、顆粒樹脂の散布パターンM3に代えて、散布パターンM4を採用している。
図13は第6実施形態を示すもので、以下、図10に示す第3実施形態、図12に示す第5実施形態と異なる部分について説明する。この第6実施形態では、これまでの実施形態と異なり、実装基板2に接着する半導体素子1の配置状態が異なる。すなわち、図13(a)に示しているように、この実施形態では、半導体素子1を実装基板2の右側の領域および左側の領域にそれぞれ9個ずつ配置し、中央部分の6個は配置していない場合のモールド工程の実施について示すものである。
上記実施形態で説明したもの以外に次のような変形形態に適用することができる。
この実施形態においては、顆粒樹脂の散布軌跡は直線状に設定する場合で説明したが、領域パターンS1あるいはトレイカバー7Aに散布する際には、その外形形状に沿うように曲線状に散布することもできる。
上記各実施形態は、適宜組み合わせることができる。
Claims (6)
- 実装基板に接着した半導体素子にワイヤをボンディングした状態で樹脂成形用の上金型に装着する工程と、
予備成形した樹脂を下金型内に配置する工程と、
前記上金型を配置して前記下金型との間に成形用の空間を形成し、前記予備成形した樹脂を加熱する工程と、
前記上金型を樹脂に押し当てて成形する工程とを備え、
前記予備成形した樹脂は、外形の端部と前記下金型の辺部との距離をLAとし、外形の中央部と前記下金型の辺部との距離をLBとすると、距離LBは距離LAよりも大きく形成されていることを特徴とする半導体装置の製造方法。 - 実装基板に接着した半導体素子にワイヤをボンディングした状態で樹脂成形用の上金型に装着する工程と、
トレイ上に当該トレイと相対移動可能なノズルから顆粒樹脂を散布して所定の散布パターンに配置した顆粒樹脂を下金型内に載置する工程と、
前記上金型を配置して前記下金型との間に成形用の空間を形成し、前記顆粒樹脂を加熱する工程と、
前記上金型を加熱により塑性変形した前記顆粒樹脂に押し当てて成形する工程とを備え、
前記トレイ上への前記ノズルによる前記顆粒樹脂の散布では、
前記トレイ上に矩形状の開口部を有するトレイカバーを載置し、前記顆粒樹脂を前記ノズルを移動させながら前記トレイ上に散布し、前記トレイカバーの開口部の形状に沿う軌跡を描き、前記開口部の角部において前記ノズルの移動速度をゼロまたは低下させて顆粒樹脂の散布量を増やすように散布して前記散布パターンを形成する
ことを特徴とする半導体装置の製造方法。 - 実装基板に接着した半導体素子にワイヤをボンディングした状態で樹脂成形用の上金型に装着する工程と、
トレイ上に当該トレイと相対移動可能なノズルから顆粒樹脂を散布して所定の散布パターンに配置した顆粒樹脂を下金型内に載置する工程と、
前記上金型を配置して前記下金型との間に成形用の空間を形成し、前記顆粒樹脂を加熱する工程と、
前記上金型を加熱により塑性変形した前記顆粒樹脂に押し当てて成形する工程とを備え、
前記トレイ上への前記ノズルによる前記顆粒樹脂の散布では、
前記トレイ上に矩形状の開口部を有するトレイカバーを載置し、前記顆粒樹脂を前記ノズルを移動させながら前記トレイ上に散布し、前記トレイカバーの開口部に対して散布の軌跡が描く形状の最外周の外形が、端部と前記開口部の辺部との距離をLAとし、中央部と前記開口部の辺部との距離をLBとすると、距離LBは距離LAよりも大きくなるように散布して前記散布パターンを形成する
ことを特徴とする半導体装置の製造方法。 - 実装基板に接着した半導体素子にワイヤをボンディングした状態で樹脂成形用の上金型に装着する工程と、
トレイ上に当該トレイと相対移動可能なノズルから顆粒樹脂を散布して所定の散布パターンに配置した顆粒樹脂を下金型内に載置する工程と、
前記上金型を配置して前記下金型との間に成形用の空間を形成し、前記顆粒樹脂を加熱する工程と、
前記上金型を加熱により塑性変形した前記顆粒樹脂に押し当てて成形する工程とを備え、
前記トレイ上への前記ノズルによる前記顆粒樹脂の散布では、
前記トレイ上に開口部を有するトレイカバーを載置し、前記顆粒樹脂を前記ノズルを移動させながら前記トレイ上の前記トレイカバーの開口部内に散布して前記散布パターンを配置し、前記トレイカバーの前記開口部の形状を、前記開口部の端部と前記下金型の辺部との距離をLAとし、前記開口部の中央部と前記下金型の辺部との距離をLBとすると、距離LBは距離LAよりも大きく形成されていることを特徴とする半導体装置の製造方法。 - 実装基板に接着した半導体素子にワイヤをボンディングした状態で樹脂成形用の上金型に装着する工程と、
トレイ上に当該トレイと相対移動可能なノズルから顆粒樹脂を散布して所定の散布パターンに配置した顆粒樹脂を下金型内に載置する工程と、
前記上金型を配置して前記下金型との間に成形用の空間を形成し、前記顆粒樹脂を加熱する工程と、
前記上金型を加熱により塑性変形した前記顆粒樹脂に押し当てて成形する工程とを備え、
前記トレイ上への前記ノズルによる前記顆粒樹脂の散布では、
前記顆粒樹脂を前記ノズルを移動させながら前記トレイ上に滴下する際に、前記顆粒樹脂の滴下開始位置から、外周側に移動する軌跡を描き、その後外周側から内側に移動する軌跡を描き、内側の位置で滴下を停止するように散布して前記散布パターンを配置する
ことを特徴とする半導体装置の製造方法。 - 実装基板に接着した半導体素子にワイヤをボンディングした状態で樹脂成形用の上金型に装着する工程と、
トレイ上に当該トレイと相対移動可能なノズルから顆粒樹脂を散布して所定の散布パターンに散布した顆粒樹脂を下金型内に載置する工程と、
前記上金型を配置して前記下金型との間に成形用の空間を形成し、前記顆粒樹脂を加熱する工程と、
前記上金型を加熱により塑性変形した前記顆粒樹脂に押し当てて成形する工程とを備え、
前記トレイ上への前記ノズルによる前記顆粒樹脂の散布では、
前記顆粒樹脂を前記ノズルを移動させながら前記トレイ上に滴下する際に、前記実装基板に接着した前記半導体素子の配置密度が高い部分に比べて低い部分では、前記ノズルの移動速度を低下させるか移動軌跡のピッチを短くするようにして散布して前記散布パターンを配置する
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014187679A JP6282564B2 (ja) | 2014-09-16 | 2014-09-16 | 半導体装置の製造方法 |
TW104106886A TWI587408B (zh) | 2014-09-16 | 2015-03-04 | Semiconductor device manufacturing method |
CN201510098282.8A CN105990161B (zh) | 2014-09-16 | 2015-03-05 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014187679A JP6282564B2 (ja) | 2014-09-16 | 2014-09-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016062961A JP2016062961A (ja) | 2016-04-25 |
JP6282564B2 true JP6282564B2 (ja) | 2018-02-21 |
Family
ID=55796194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014187679A Expired - Fee Related JP6282564B2 (ja) | 2014-09-16 | 2014-09-16 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6282564B2 (ja) |
CN (1) | CN105990161B (ja) |
TW (1) | TWI587408B (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3859457B2 (ja) * | 2001-03-27 | 2006-12-20 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP2005225067A (ja) * | 2004-02-13 | 2005-08-25 | Apic Yamada Corp | 樹脂モールド方法および樹脂モールド装置 |
JP2006256195A (ja) * | 2005-03-18 | 2006-09-28 | Towa Corp | 電子部品の圧縮成形方法及び樹脂材料 |
JP4369901B2 (ja) * | 2005-06-22 | 2009-11-25 | 住友重機械工業株式会社 | 封止装置 |
JP4953619B2 (ja) * | 2005-11-04 | 2012-06-13 | Towa株式会社 | 電子部品の樹脂封止成形装置 |
JP5192749B2 (ja) * | 2007-08-10 | 2013-05-08 | Towa株式会社 | 光素子の樹脂封止成形方法及び装置 |
JP5153509B2 (ja) * | 2008-08-08 | 2013-02-27 | Towa株式会社 | 電子部品の圧縮成形方法及び金型装置 |
JP5086945B2 (ja) * | 2008-09-05 | 2012-11-28 | 株式会社東芝 | 半導体装置の製造方法 |
SG172031A1 (en) * | 2008-12-10 | 2011-07-28 | Sumitomo Bakelite Co | Granulated epoxy resin composition for semiconductor encapsulation, semiconductor device using same, and method for manufacturing semiconductor device |
JP2014103176A (ja) * | 2012-11-16 | 2014-06-05 | Shin Etsu Chem Co Ltd | 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法 |
-
2014
- 2014-09-16 JP JP2014187679A patent/JP6282564B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-04 TW TW104106886A patent/TWI587408B/zh active
- 2015-03-05 CN CN201510098282.8A patent/CN105990161B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI587408B (zh) | 2017-06-11 |
CN105990161B (zh) | 2018-09-21 |
CN105990161A (zh) | 2016-10-05 |
JP2016062961A (ja) | 2016-04-25 |
TW201612993A (en) | 2016-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102455987B1 (ko) | 성형 금형, 성형 장치, 성형품의 제조 방법 및 수지 몰드 방법 | |
US6324069B1 (en) | Chip package with molded underfill | |
KR101548051B1 (ko) | 단차를 형성하는 몰딩재를 갖는 패키지 | |
US6022583A (en) | Method of encapsulating a wire bonded die | |
CN104124216A (zh) | 一种基板片式载体csp封装件及其制造方法 | |
CN107112290A (zh) | 用于局部化底充胶的器件和方法 | |
CN104051382B (zh) | 叠层封装结构及其形成方法 | |
CN106426710A (zh) | 树脂成型装置及树脂成型方法以及成型模 | |
US9960055B1 (en) | Manufacturing method of semiconductor device | |
CN113276359A (zh) | 注塑模具及注塑方法 | |
JP2017037947A (ja) | モールド金型及びモールド方法並びにモールド装置 | |
JP6282564B2 (ja) | 半導体装置の製造方法 | |
JP2008041846A (ja) | フリップチップの樹脂注入成形方法及び金型 | |
JP5776092B2 (ja) | 圧縮成形方法及び圧縮成形装置並びに樹脂供給ハンドラ | |
JP6017634B1 (ja) | 圧縮成形装置の樹脂材料供給装置及び方法、圧縮成形装置、並びに樹脂成形品製造方法 | |
CN207664026U (zh) | 基于模制工艺的半导体装置及包含该半导体装置的图像处理组件、摄像装置和电子设备 | |
CN108400217A (zh) | 一种高效率led芯片倒装封装方法 | |
JP2014506010A (ja) | 真空補助によるアンダーフィル形成方法 | |
JP2013525145A (ja) | 封止材成形方法 | |
CN109786269A (zh) | 降低封装基板翘曲的方法及半成品结构 | |
JP2006295010A (ja) | モールド成型装置およびモールド成型方法 | |
US20130203220A1 (en) | Method of molding semiconductor package | |
KR20230151732A (ko) | 반도체 패키지용 몰딩 장치 및 반도체 패키지의 제조 방법 | |
TW201824404A (zh) | 一種無基板半導體封裝製造方法 | |
US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6282564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |