CN104704619A - 用于电子装置的真空辅助底部填充的方法 - Google Patents

用于电子装置的真空辅助底部填充的方法 Download PDF

Info

Publication number
CN104704619A
CN104704619A CN201380037388.6A CN201380037388A CN104704619A CN 104704619 A CN104704619 A CN 104704619A CN 201380037388 A CN201380037388 A CN 201380037388A CN 104704619 A CN104704619 A CN 104704619A
Authority
CN
China
Prior art keywords
substrate
bottom filler
electronic installation
space
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380037388.6A
Other languages
English (en)
Inventor
阿莱克·J·巴比亚尔兹
霍拉蒂奥·基尼奥内斯
托马斯·L·拉特里格
赵建钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordson Corp
Original Assignee
Nordson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/548,965 external-priority patent/US8796075B2/en
Application filed by Nordson Corp filed Critical Nordson Corp
Publication of CN104704619A publication Critical patent/CN104704619A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

用于利用真空辅助应用底部填充物的方法。该方法可包括靠近附接到衬底(12)的电子装置(14)的至少一个外部边缘(18、20、22、24)将底部填充物(30)分配到衬底(12)上。穿过底部填充物(30)中的至少一个间隙(27)，抽空电子装置(14)和衬底(12)之间的空间(28)。该方法进一步包括加热底部填充物(30)，以使底部填充物(30)流入空间(28)内。因为在开始流动之前在空间(28)的敞开部分中提供了真空状态，所以降低了底部填充物空隙的发生率。

Description

用于电子装置的真空辅助底部填充的方法
相关申请的交叉引用
本申请是2011年1月11日提交的美国专利申请序号No.13/004,198号的部分继续申请，其公开内容整体上通过引用并入本文。
技术领域
本发明总体上涉及用于在电子装置和衬底之间应用底部填充物的方法。
背景技术
电子装置比如倒装芯片、芯片级封装(CSP)、球栅阵列(BGA)或在封装组件上的封装(PoP)包括焊接凸点图案是常见的，该焊接凸点图案在安装期间与衬底上的焊盘对准或者通过利用其它类型的相互连接技术比如铜柱或其它类型的热压结合相互连接而连接。例如，衬底可以是印刷电路板、电子芯片或晶片。焊料通过加热而回流且在凝固之后，焊接接头连接电子装置和衬底。可以是环氧树脂的底部填充物可以用于填充电子装置和衬底之间的敞开空间，其保留在回流的焊球之间。底部填充物保护焊接接头不受各种不利环境因素的影响，由于冲击而重新分布机械应力并且防止焊接接头在热循环期间在应变下移动。
在底部填充过程中，可能由于但不限于以下原因而形成空隙：在电子装置和衬底之间的间隙中的不平整的表面形貌、随着底部填充物围绕焊接连接部流动而产生的流体流速竞态条件、在衬底上的不同润湿性条件、底部填充物中的空气或者由分配过程引起的空气。因为空隙未被底部填充物进行填充，所以邻近空隙的未被支撑的焊接接头可能在暴露于来自操作期间的热膨胀的应变或暴露于由掉落组装的最终产品而引起的机械冲击时不足够地被保护免于冷流，该最终产品比如电话包括底部填充的电子装置。在焊接接头处的空隙防止焊接凸点被保持在流体静力压缩和应变限制的状态中，这可能增加焊接接头疲劳且从而增加焊接接头断裂的可能性。
因此，需要应用底部填充物的改进的方法，该方法减少在底部填充物中形成空隙的可能性。
发明内容
在一个实施例中，提供了用于将底部填充物分布到将电子装置连接到衬底的回流的焊球之间的空间中的方法。该方法包括靠近电子装置的至少一个外部边缘将底部填充物提供到衬底上，其中在底部填充物中具有至少一个间隙；向电子装置和衬底之间的空间提供空气路径；以及随后，通过该间隙或多个间隙来抽空该空间以在空间中提供真空状态。在抽空空间之后，底部填充物被加热到室温以上以使底部填充物的毛细管流到外部边缘或多个边缘并进入电子装置和衬底之间的空间并围绕回流的焊球。底部填充物可以设置为在室温下为固体并通过拾取放置装备定位到衬底上并且之后在升高的温度下变为液体的材料，或者设置为可以通过例如阀或分配器而被分配到衬底上的液体材料。
本发明的另一实施例涉及在衬底上提供底部填充物的方法，电子装置通过导电接头安装在衬底上且与衬底分开一空间。该空间具有未被导电接头占据的敞开部分。该方法包括：靠近电子装置的至少一个外部边缘将底部填充物提供到衬底上，以及抽空空间以在底部填充物和电子装置的外部边缘之间的空间的敞开部分中提供真空状态。在将空间抽空到真空状态之后，将底部填充物加热到室温以上的温度以使底部填充物流动到至少一个外部边缘并进入空间的敞开部分内，从而允许任何夹带在底部填充物自身下的空气在到达电子装置的外部边缘和电子装置和衬底之间的间隙之前通风。
本发明的其它实施例涉及阻挡在底部填充物下夹带的空气在电子装置下流动的方法。在一个这样的方法中，在应用真空之前，在电子装置的边缘和底部填充物之间放置障碍物。在应用真空状态之后，将底部填充物加热到室温以上的温度以使底部填充物溢流过障碍物并从至少一个外部边缘流入空间的敞开部分内。迫使底部填充溢流过障碍物有助于阻挡在底部填充物下夹带的空气在电子装置下流动并允许夹带的空气在到达电子装置下的间隙之前通风。
本发明的又一实施例涉及使衬底的表面暴露于等离子体以在靠近电子装置的至少一个外部边缘将底部填充物提供到衬底上之前改变衬底的润湿性的方法。该等离子体处理减少空气在底部填充物下夹带的机会。该方法进一步包括抽空空间以在空间的敞开部分中提供真空状态。在将空间抽空到真空状态之后，加热底部填充物以使底部填充物朝向至少一个外部边缘流动并进入空间的敞开部分内。因为衬底的等离子体处理减少底部填充物下的空气的夹带，所以也可以减少在底部填充操作期间的电子装置下夹带的空气的量。
类似于等离子体处理方法，可以在衬底上沉积玻璃状薄膜以便提供更完美地光滑的且平坦的表面。该平坦的表面具有较少的凹陷或不完美部，当底部填充物被定位在玻璃状薄膜的顶部上时空气可被夹带在该凹陷中。由于减少了底部填充物下的空气夹带，也可以减少在底部填充操作期间在电子装置下夹带的空气的量。
附图说明
并入本说明书中并构成本说明书的一部分的附图示出本发明的示例性实施例且与本发明的上面给出的实施例的总体说明和下面给出的详细说明一起用于解释本发明的实施例的原理。
图1是通过焊球的阵列安装到衬底且具有沿着电子装置的侧边缘设置的底部填充物的电子装置的侧视图。
图1A是类似于图1的侧视图，其中底部填充物被移动到电子装置和衬底之间的未由焊球占据的敞开空间内。
图2是根据本发明的实施例的真空底部填充的过程的流程图。
图3A-3C是示出根据本发明的实施例的在安装在衬底上的电子装置下进行真空底部填充的顺序的图解俯视图。
图4A-4C是根据本发明的另一实施例的类似于图3A-3C的图解俯视图。
图5A-5C是根据本发明的又一实施例的类似于图3A-3C的图解俯视图。
图5D、图5E和图5F是类似于图5A的图解俯视图，其中底部填充物分别通过L图案、U图案和I图案设置在衬底上。
图5G是类似于图5A的图解俯视图，其中底部填充设置在衬底上而没有间隙。
图6A是类似于图5A的图解俯视图，堤坝定位在电子装置的至少一个侧边缘和底部填充物之间。
图6B是定位在电子装置的至少一个侧边缘和底部填充物之间的堤坝的侧视图。
图7A和图7B是以不同的时间顺序溢流过堤坝的底部填充物的侧视图。
图8A是类似于图5A的图解俯视图，其中通道定位在电子装置的至少一个侧边缘和底部填充物之间。
图8B是定位在电子装置的侧边缘和底部填充物之间的通道的侧视图。
图9A和图9B是以不同的时间顺序溢流过通道的底部填充物的侧视图。
图10是根据本发明的实施例的等离子体处理的衬底的横截面图。
图11是根据本发明的另一实施例的等离子体处理的衬底的横截面图。
图12是根据本发明的实施例的真空底部填充系统的示意图。
具体实施方式
通常，本发明的实施例涉及真空辅助工艺，该真空辅助工艺通过焊球的阵列来底部填充安装在衬底上的电子装置。底部填充物被分配或以其它方式设置(比如，以液体或固体形式)在未加热的电子装置的边缘的周围的一个或多条线中，该未加热电子装置借助于回流的焊球的阵列而被安装到未加热的衬底。优选地，至少一个间隙保留在底部填充物的一个或多个线中，且优选地如果电子装置和衬底之间的空间非常小，则在底部填充物和电子装置的外部边缘之间存在空间。在明显的毛细管底部填充(和空气或气体夹带)发生之前，将衬底运输到真空室内，且应用真空以抽空该空间。当应用真空时，在底部填充物的一个或多根线中的间隙允许空气穿过间隙从装置下流出，以在电子装置和衬底之间在电子装置下建立真空状态(即，小于大气压力的压力)。一种替代的不太优选的工艺是不在底部填充物中提供间隙且依赖于捕获在装置下的空气来在装置被置于真空下时通过底部填充物起泡。在任一个工艺中，当维持真空状态时，电子装置和衬底被加热以使底部填充物在电子装置下完全流入回流的焊球之间的空间内。在存在真空状态时的底部填充指在底部填充物中夹带的任何空隙将部分地抽空与应用的真空水平相称的气体。应用的真空压力必须不低于底部填充物的蒸气压力，否则底部填充物将沸腾并且工艺将变得不太稳定。然后使真空室通风。在底部填充物中存在的任何空隙此刻将由于抽空条件而缩陷且变得填充有底部填充物。然后，底部填充的电子装置和衬底被移出真空室。
除焊接凸点之外，本发明的实施例还适用于其它相互连接技术，以用于在电子装置和衬底之间产生导电接头，比如铜柱和其它热压结合相互连接技术。
参考图1，组件10包括衬底12比如印刷电路板、和安装到衬底12的表面16的电子装置14。在代表性实施例中，例如，电子装置14可以是倒装芯片、芯片级封装(CSP)、球栅阵列(BGA)或在封装组件上的封装(PoP)。同样，衬底12可以是印刷电路板(PCB)、电子芯片或晶片，例如，或者在电子装置的半导体封装中使用的任何衬底或插入器。
参考图1、1A和3A，电子装置14具有在衬底12上的覆盖区，使得衬底12靠近电子装置14的侧面或外部边缘18、20、22、24中的每一个边缘露出。焊接接头26机械地和电子地连接电子装置14与衬底12。在电子装置14和衬底12之间限定空间28，并且空间28的一部分是敞开的(即，未被占据)且未由焊接接头26进行底部填充，焊接接头26可以具有焊球的代表形式。在外部边缘18、20、22、24中的每一个处，在电子装置14和衬底12之间限定了间隙27。间隙27与空间28连通。优选地，对于小间隙24(比如，小于200微米)，在衬底12的表面上的空间43存在于底部填充物30和相应的装置边缘18、20、22和24之间。
底部填充物30用于填充电子装置14和衬底12之间的空间28，如图1A所示。在一个实例中，底部填充物30是当应用到衬底12时为流体且通过毛细管作用流动的可固化的非导电二氧化硅颗粒填充环氧树脂。可以使用其它类型的底部填充物，包括在室温是固体或冻结的底部填充物。底部填充物通常填充有小玻璃颗粒，例如以在固化的底部填充物中提供期望的性能。当固化和硬化时，底部填充物形成强结合的粘结性物质。
参考图2，描述了根据本发明的是实施例的真空底部填充的过程。在图2实施例中，将液体底部填充物分配到衬底上。代替分配以液体形式的底部填充物30，底部填充物30可以以固体形式应用到合适位置以购买拾取放置机器，例如，上面提到的。在块52中，将液体底部填充物30分配到衬底12上。底部填充物30可以作为靠近电子装置14的一个或多个外部边缘18、20、22、24的一根或多根连续的线(图3A)应用。优选地，底部填充物30不接触边缘18、20、22或24，使得表面43不被底部填充物30覆盖，直到应用全部真空为止。典型地，底部填充物30的分配的量等于在电子装置14下的敞开空间28的体积加在完成底部填充操作之后沿着装置14的周边形成的圆角31(图1A)。当应用底部填充物30时未加热衬底12并且优选地在底部填充物30中存在间隙42(图3A)，使得维持了穿过间隙42到空间28的敞开部分的空气路径。如上面论述的，不太优选的方法没有留出间隙42或敞开空间43，且依赖于在电子装置14下夹带的空气来穿过底部填充物30起泡。
可以使用多种不同类型的分配器且以多种不同方式将底部填充物30应用到衬底12。例如且尽管本发明不受此限制，但是底部填充物30的一系列液滴可以从在表面16的上方移动的移动喷射分配器分配到衬底12的表面16上。
在块54中，当将底部填充物30分配到衬底12上时底部填充物30被冷却。在一个实施例中，例如，通过一个或多个热电冷却器将衬底12冷却到低于室温的温度，并且底部填充物30在应用到接近衬底12的温度之后不久进行冷却。替代地或除冷却衬底12之外，底部填充物30可以在分配到衬底12上之前在分配器中冷却。在一个实施例中，底部填充物30被冷却到0℃至10℃的范围的温度。冷却增加底部填充物30的粘度，这进一步防止或减小在应用真空之前流入电子装置14和衬底12之间的空间28的敞开部分内的毛细管流。
在块56中，通过底部填充物30中的间隙42或空间43将空间28的未填充部分抽空到亚大气压以在空间28中建立真空状态(即，小于大气压力的压力)。或者，如果没有提供间隙，或者如果没有维持敞开空间43，则间隙将通过底部填充物30而起泡。为了产生真空，在一个实施例中，携带电子装置14和底部填充物30的衬底12被移动到真空室中，被密封在室内，并且将真空室抽空到次大气压。在一个实施例中，用于真空的合适的次大气压大于或等于25英寸Hg(约95托)至26英寸Hg(约100托)。在任何情形中，次大气压被限制为使得底部填充物的物理性能不明显地或不利地改性。
任何合适的技术可以用于将衬底12移入和移出真空室，并且本领域技术人员熟悉常规的真空系统。优选地，衬底12在发生毛细管底部填充(和空气或气体夹带)之前或在底部填充物30被允许接触任何表面18、20、22、24之前被转移到真空室内，从而维持表面43未由底部填充物30覆盖。
在块58中，在抽空真空室之后，且在维持真空状态时，底部填充物30被加热到超过室温的温度，例如到30℃至120℃范围的温度。可以通过加热衬底12、电子装置14或两者且在任何期望的顺序中引导流来加热底部填充物30。响应于加热，底部填充物30通过毛细管作用穿过窄间隙27从外部边缘18、20、22、34中的每一个流入空间28中且围绕回流的焊球流动。因为空间28的敞开部分被抽空，所以底部填充物30可以流过空间28使得在底部填充物30中夹带的任何空隙将抽空气体到真空水平。
在块60中，在为发生完全的毛细管流动提供了足够时间之后，然后去除真空状态且恢复大气压力。例如，可以使真空室通风以提供大气压力条件。在大气压力影响下，存在于底部填充物30中的任何空隙将由于它们的次大气压的抽空状态而缩陷且变得填充有底部填充物30(图3C)。随后，衬底12从真空室转移到固化炉并且底部填充物30固化。
参考图4A-4C且在替代实施例中，底部填充物30可以靠近电子装置14的外边缘18、20、22、24被应用，作为具有多个间隙61的一系列断开区域(图4A)。在图4B中，在将空间28和43的敞开部分抽空到真空状态之后，间隙61随着底部填充物30被加热而消失。在图4C中，底部填充物30在装置14的下方流动。
参考图5A-5E且在替代实施例中，底部填充物30可以靠近电子装置14的外部边缘18、20、22、24中的一个或多个以一个或多个道次被应用。在该情形中，图5A显示了沿着装置的四个边缘中的每一个边缘而被应用的底部填充物的线，其中在每一对外部边缘18、20、22、24之间的每一个角部处存在间隙62和空间43。在图5B中，在通过间隙62将空间28抽空到真空状态之后加热底部填充物30。在图5C中，底部填充物30在加热状态在装置14下方流动。
在替代实施例中且如图5D所示，底部填充物30可以通过使用沿着电子装置14的外部边缘18和24的L道次而作为线被提供，优选地提供空间43。在该情形中，沿着外部边缘20和22存在间隙。在另一替代实施例中且如图5E所示，底部填充物30可以通过使用沿着电子装置14的外部边缘18、20、22的U道次而作为线被提供，优选地提供空间43，但是不沿着电子装置14的外部边缘24。在另一替代实施例中且如图5F所示，底部填充物30可以通过使用沿着电子装置14的外部边缘20的I道次而作为线被提供，优选地提供空间43，但是不沿着外部边缘18、22和24。作为可能地至少优选的替代实施例且如图5G所示，底部填充物30可以作为沿着所有四个边缘18、20、22、24的线且以重叠的方式被应用，其中在角部处没有限定间隙。在该情形中，当应用真空时，在电子装置14下夹带的空气或气体将穿过底部填充物30起泡。
除在优选方法中从非接触喷射阀比如由加利福尼亚的卡尔斯巴德的Nordson ASYMTEK出售的DJ 9000应用之外，多根线的底部填充物可以替代地作为环氧树脂的固体预成型件而应用。固体预成型件被放置在衬底12上且然后在应用热时熔融。固体预成型件可以通过拾取放置机或机构而放置在合适位置。
当在衬底上提供底部填充物时，可在底部填充物30下夹带气体或空气66。当底部填充物30沿着电子装置14的边缘被应用或铺设时在底部填充物30下方夹带的空气可以应用真空且底部填充物30以引起的毛细管流被加热之后在电子装置14的下方通风。通风的空气可以作为气袋被夹带在电子装置14的下方，这可导致底部填充物30中形成空隙。确保空间43被维持直到应用了完全真空，这减轻了由在电子装置14下通风而引起的该夹带的空气。
根据本发明的替代实施例，衬底12可以包括障碍物，该障碍物靠近电子装置14的至少一个外部边缘18、20、22、24定位在表面16上。在代表性实施例中，障碍物可以作为线性主体形成。障碍物定位在分配的底部填充物30的位置和电子装置14的相邻的外部边缘18、20、22、24之间。
障碍物用作阻碍物，在图2中显示的真空底部填充的过程期间底部填充物30在朝向电子装置14的外部边缘18、20、22、24流动且进入空间28的敞开部分内之前必须溢流过该阻碍物，从而维持空间43。液体底部填充物30(或者其大部分)能够溢流过障碍物，并且障碍物仅对底部填充物液体的流动和流速具有微小或较小作用。然而，空气或气袋通常不能够越过障碍物或者在到达间隙27之前随着底部填充物30溢流过空间43而通风。这样，障碍物从底部填充物去除空气或气袋。因此，该实施例有助于减小或消除在真空辅助底部填充操作期间在电子装置14下夹带的气体。
随着分配的底部填充物30和电子装置14的外部边缘18、20、22、24之间的距离增加，夹带的气体66在底部填充物30下到达间隙27的能力减小。如果空气66被夹带在底部填充物30下并且底部填充物30靠近电子装置14的外部边缘18、20、22、24铺设(即，与电子装置14接触)，在底部填充物30下夹带的空气66可以在真空被应用并且底部填充物30被加热时在电子装置14下通风。在电子装置14下放出的空气可以变得夹带在电子装置14下。因此，底部填充物30应定位在衬底12上离电子装置14的外部边缘18、20、22、24足够远以便避免在电子装置14下通风。当底部填充物30远离电子装置14的外部边缘18、20、22、24定位时，衬底12可以倾斜以便有助于在底部填充物30被加热时引起底部填充物30朝向外部边缘18、20、22、24且在电子装置14下流动。总的目的是防止在底部填充物30下夹带的空气66在电子装置14下通风，其中底部填充物30随后围绕空气流动以便在电子装置14下形成气泡。本实施例中的障碍物的使用有效地实现了相同的结果，因为底部填充物30与电子装置14的外部边缘18、20、22、24间隔开放置障碍物所需要的距离。
参考图6A-7B且根据替代实施例，在图6A-7B中相同的参考数字指代图1-5G中的相同特征，障碍物可以是形成在衬底12的表面16上的堤坝68。堤坝68可以具有在衬底12的表面16的上方突出的顶壁72和从表面16上升到顶壁72的侧壁70。如上所述，表面16接收分配的底部填充物30。因此，堤坝68定位在接收分配的底部填充物30，并且电子装置14安装在的同一表面16上且在底部填充物30和外部边缘18、20、22、24之间。堤坝68的高度足够低使得在组件10被加热到给定温度时底部填充物30可以溢流过堤坝68。堤坝68的高度足够低以致不阻碍在加热之后底部填充物的流动。尽管底部填充物30可以溢流过堤坝68，但是空气66不能够围绕壁70或者空气随着其朝向外部边缘18、20、22、24溢流过空间32而穿过底部填充物通风，且因此空气不会在电子装置14下流动。
堤坝68可以由字符墨形成，比如典型地用在PC板上以用于可见标记或字母的那些字符墨。可替代地，筑堤材料，比如典型地用于堤坝和填充操作的那些，可以被采用。更通常地，筑堤材料可以是任何静凝性材料，指在其沉积在衬底12的表面16上时不流动的任何材料。
尽管堤坝68的侧壁70和顶壁72在代表性实施例中形成两个直角，但是侧壁70和/或顶壁72可以是倾斜的、带轮廓的和/或弯曲的。可替代地，两个侧壁70可以以一角度汇合，使得堤坝68的顶部形成顶峰或顶点，而不是与衬底12的表面16平行的的壁。此外，堤坝68的宽度包括侧壁79或顶壁72的尺寸可以变化。
参考其中相同的参考数字指代图6A-7B中的相同特征的图8A-9B且根据替代实施例，障碍物可以是形成在衬底12中且凹进到衬底12的表面16的下方的通道74。例如，通道74可以通过槽刨形成。如上论述的，表面16接收分配的底部填充物30。因此，通道74定位在接收分配的底部填充物30且安装有电子装置14的同一表面16上。通道74可以具有定位在表面16的水平的下方一距离处的基部78、和从表面16下降到基部78的侧壁76。通道74可以阻塞或阻碍底部填充物30在加热底部填充物之前流动到外部边缘18、20、22、24。如图9A和图9B所示，在应用真空并且加热底部填充物30之后，底部填充物30在朝向电子装置14的至少一个外部边缘18、20、22、24流动且进入空间28的敞开部分内之前流入通道74和/或溢流过通道74。然而，在底部填充物30下夹带的空气66被夹带在通道74中；一旦空气66流入通道64，则其不能够超越侧壁76。任何保留的空气在底部填充物30到达间隙27之前穿过底部填充物30通风。这样，通道74有助于防止空气66在电子装置14下流动。通道74的深度应足够浅使得基本上所有的液体底部填充物30可以穿过通道74流动或溢流过通道74。然而，通道74的深度且因此侧壁76的高度可以变化。
尽管通道74的侧壁76和基部78在代表性实施例中形成两个直角，但是壁76和/或基部78可以是倾斜的、带轮廓的和/或弯曲的。可替代地，两个侧壁76可以以一角度汇合，使得通道74缺乏平面基部。此外，通道74的宽度包括侧壁76或基部78的尺寸可以变化。
在替代实施例中，障碍物可以包括堤坝68和通道74的组合特征。例如，在衬底12上，堤坝68后面可以紧接通道74，使得底部填充物30在朝向电子装置14的外部边缘18、20、22、24流动之前溢流过堤坝68且穿过通道74流过。
在代表性实施例中，单一障碍物被显示围绕电子装置14的整个周边延伸。然而，在替代实施例中，一个或多个障碍物可以沿着一个或多个外部边缘18、20、22、24的任何组合延伸。此外，障碍物可以比一个或多个外部边缘18、20、22、24的长度长或短。优选地，一个或多个障碍物的定位将对应于分配的底部填充物30的定位，使得所有底部填充物30必须溢流过障碍物以便到达电子装置14的外部边缘18、20、22、24。
参考图10和图11且根据可替代实施例，衬底12的具有原始组分和润湿性的表面16可以被改性以缓和初始分配的底部填充物30下的空气夹带。在该实施例中，衬底12可以进行等离子体处理以便改变分配有底部填充物30的表面的润湿性。等离子体处理工艺可以通过本领域技术人员已知的方法产生。
具体参考图10，衬底12还可以进行等离子体处理以便活化衬底12的表面层94。这种活化可以改变化学组分，且因此改变衬底12的表面层94的物理特性以便改变其润湿性。衬底12的表面层94具有厚度t1。等离子体活化不对衬底12增加层；而是，其以预存在的衬底12的厚度t1改变层94。
在实施例中，等离子体处理减小衬底12的层94的润湿性。通过使衬底12的表面层94具有较小的可润湿性，较少的空气可以被夹带，并且在底部填充物30定位在衬底12上时夹带在底部填充物30下的空气可以在真空被应用时更容易从底部填充物30下方逸出。相比衬底14的原始表面16，具有减小的润湿性的表面层94可具有空气可以逸出穿过的更多的表面不完美部。这样，在真空辅助的底部填充操作期间在电子装置14下夹带空气可通过减少在底部填充物30下夹带的空气66来减少。
在另一实施例中，等离子体处理增加衬底12的层94的润湿性。因为随着底部填充物30被应用空气可以更容易地被位移，所以相比在非等离子体处理的表面上，较少的空气被夹带在沉积在具有增加的润湿性的等离子体处理表面上的底部填充物30下。通过减少在底部填充物30下的空气的初始夹带，在真空辅助的底部填充操作期间在电子装置14下的空气的夹带也可以被减少。
具体参考图11，可以使用等离子体沉积来在衬底12的表面16上沉积非常薄的玻璃状层90或薄膜。层90具有厚度t2，且因此等离子体处理的衬底的高度增加(与原始衬底12的高度相比)高度t2。等离子体处理表面也可以是光滑和平坦的以致存在较少的表面不完美部，比如凹陷，空气可被夹带在其中。这样，在等离子体沉积层90上进行真空辅助的底部填充有助于防止空气或气体被夹带在底部填充物30下。通过减少底部填充物30下的空气的初始夹带，在真空辅助的底部填充操作期间在电子装置14下的空气的夹带也可以被减少。在实施例中，可以采用组合的等离子体处理方法，其中玻璃状层90被沉积在衬底12上且随后被活化以便进一步增加润湿性。
在实施例中，可以采用上述提供的方法的组合来帮助防止在电子装置14下空气气泡的夹带。例如，衬底12的顶表面16可以经等离子体处理以便增加顶表面16的润湿性和/或在衬底12上沉积玻璃状层90。这种等离子体处理将在底部填充物30被设置在衬底12上时帮助防止空气被夹带在底部填充物30下。此外，障碍物诸如堤坝68或通道74可以设置在等离子体处理的衬底12上以便阻挡夹带在底部填充物30下的任何空气66在真空辅助的底部填充操作期间在电子装置14下流动或者防止底部填充物30在真空中加热底部填充物30之前溢流过空间43。
参考图12，在真空底部填充中使用的系统110构造成在衬底12上分配大量底部填充物30，电子装置14通过回流的焊球或其它相互连接技术而安装在衬底12上且与衬底12分开空间28。空间28具有不被导电接头26占据的敞开部分，导电接头26在该情形中呈回流的焊球的形式。
与运动控制器118和分配器控制器116电联接的控制器120协调系统110的总体控制。控制器116、118、120中的每一个可以包括可编程逻辑控制器(PLC)、数字信号处理器(DSP)或具有能够执行存储在存储器中的软件并执行本文描述的功能的中心处理单元的其它基于微处理器的控制器，如本领域技术人员理解的。
优选地，系统110包括冷却装置133和与分配器联接的冷却装置135。冷却装置133构造成冷却衬底12使得底部填充物30在被分配到衬底12上时冷却。冷却装置135构造成冷却底部填充物30使得底部填充物30在分配到衬底12上之前被冷却。冷却装置133、135是优选的，且可选的，并且可以分别通过温度控制器139在控制器120的控制下操作，以将衬底12的温度降低到室温以下和/或将分配器132的一部分的温度降低到室温以下。
系统110包括分配器132，该分配器132可以是用于分配大量底部填充物的喷射分配器。从分配器132下游，系统110进一步包括构造成允许插入和移除每一个组件10的入口且构造成提供密封条件的真空室154，在密封条件中真空室154的内部空间与周围的大气压力环境隔离。真空泵160与真空室的内部空间联接且构造成抽空内部空间，如由控制器120操作的。在控制器120的控制下使用通风口174来允许气体进入内部空间以升高室压力。控制器120将运动指令提供到运动控制器118以便操作移动衬底12所用的转移装置122，其将底部填充物30携带到真空室154内。
加热器166被布置在真空室154内且构造成由与控制器120连接的温度控制器169提供动力。热从加热器166转移到每一个衬底12。在一个实施例中，衬底12和衬底上的底部填充物的温度的范围从30℃至120℃。
在使用中，衬底10被移动到分配器132下方的位置，并且底部填充物被分配或以其它方式被应用。在代表性实施例中，控制器120向运动控制器118发送命令以使转移装置122移动分配器32，并且控制器120向分配器控制器116发送命令以使分配器32以围绕电子装置14的外部边缘18、20、22、24的一个或多根线来分配底部填充物。衬底12在分配操作期间没有被加热。优选地，至少一个间隙被留在底部填充物32的一个或多根线中，并且优选地底部填充物30不与外部边缘18、20、22、24接触。对于喷射分配器132，分配器控制器116在运动期间在合适的时间触发液滴的喷射，使得液滴将在期望的位置处冲击衬底12。每一个分配的液滴包含少量底部填充物，其通常通过分配器控制器16以高精度进行控制。
在一个实施例中，冷却装置133可以用于冷却衬底12使得底部填充物30在与衬底12接触时冷却到低于室温的温度。可替代地，与分配器132联接的冷却装置135可以用于在分配之前冷却底部填充物30。
在分配操作完成之后并且在明显的毛细管底部填充(以及空气或气体夹带)发生之前，控制器120向运动控制器118发送命令以使转移装置122将组件10和衬底12上的分配的底部填充物30运输到真空室54内。一旦组件10和衬底12上分配的底部填充物30在真空室54内与周围环境隔离，控制器120就使真空泵160抽空真空室154内的内部空间。当真空被应用时，每一个间隙允许在电子装置14下在电子装置14和衬底12之间建立真空状态(即，小于大气压力的压力)，或者如果没有间隙，则气体穿过底部填充物起泡以在电子装置14下产生真空状态。
当合适的真空压力存在于真空室154内且维持了真空状态时，控制器120使温度控制器169操作加热器166，该加热器166加热衬底12、电子装置14和底部填充物30。升高的温度促使底部填充物30溢流过衬底空间43并进入电子装置14下方的空间的敞开部分内。底部填充物30完全地在电子装置14下流动并进入回流的焊球之间的空间中。在真空状态存在时的底部填充意味着在底部填充物中夹带的任何空隙将被部分地抽空气体。在流动结束之后，控制器120向运动控制器118发送命令以使通风口174允许气体进入真空室154，使得真空室154内的压力被返回到大气压力。在底部填充物30中存在的任何空隙由于抽空条件而缩陷并变得填充有底部填充物30。带有底部填充的电子装置14的衬底12被转移出真空室154，例如转移到固化炉(未显示)。
尽管已经通过本发明的一个或多个实施例的描述示出了本发明，且尽管已经以可考虑的细节描述了实施例，但是它们不是要限制或以其它方式将所附权利要求的范围限制于这样的细节。本领域技术人员容易明白另外的优点和变型。因此，本发明在其较宽泛的方面不限于具体细节、代表性装置和方法以及显示和描述的示例性实例。对应地，在不脱离申请人的总体发明概念的范围或精神的情况下，可以对这样的细节作出改变。

Claims (19)

1.一种在衬底上提供底部填充物的方法，电子装置通过导电接头安装在所述衬底上且与所述衬底分开一空间，所述空间具有未被所述导电接头占据的敞开部分，所述方法包括：
在沿着所述电子装置的外部边缘的位置处在所述衬底上提供底部填充物；
抽空所述空间，以在所述空间的敞开部分中提供真空状态；
在抽空所述空间以提供真空状态之后，加热所述底部填充物，以使所述底部填充物朝向所述电子装置的外部边缘流动并进入所述空间的敞开部分中；以及
在抽空所述空间的同时，通过使所述底部填充物流过障碍物而去除来自于所述底部填充物且在所述底部填充物下面的夹带的气体，所述障碍物定位在设置有所述底部填充物的所述衬底上的位置和所述电子装置的外部边缘之间。
2.根据权利要求1所述的方法，其中所述障碍物是在设置有所述底部填充物且安装有所述电子装置的所述衬底的表面的上方凸起的堤坝。
3.根据权利要求1所述的方法，其中所述障碍物是凹进到设置有所述底部填充物且安装有所述电子装置的所述衬底的表面的下方的通道。
4.根据权利要求1所述的方法，其中所述障碍物基本上延伸所述电子装置的外部边缘的长度。
5.根据权利要求1所述的方法，其中在所述衬底上提供底部填充物进一步包括：
将所述底部填充物分配到所述衬底上。
6.根据权利要求1所述的方法，其中在所述衬底上提供底部填充物进一步包括：
将固体底部填充物放置在所述衬底上。
7.一种在衬底上提供底部填充物的方法，所述衬底具有表面，电子装置通过导电接头安装在所述表面上且与所述衬底分开一空间，所述空间具有未被所述导电接头占据的敞开部分，所述方法包括：
获得具有处于等离子体处理状态的所述表面的所述衬底；
沿着所述电子装置的外部边缘在所述衬底上提供底部填充物；
抽空所述空间，以在所述空间的敞开部分中提供真空状态；以及
在抽空所述空间以提供真空状态之后，加热所述底部填充物，以使所述底部填充物朝向所述外部边缘流动并进入所述空间的敞开部分中，
其中，所述表面的所述等离子体处理状态减少在设置在所述衬底上的所述底部填充物下面的气体的夹带。
8.根据权利要求7所述的方法，其中等离子体活化所述衬底的表面，以便改变其润湿性。
9.根据权利要求7所述的方法，其中等离子体通过改变所述衬底的表面的成分来活化所述衬底的表面。
10.根据权利要求7所述的方法，进一步包括：
在使所述衬底的表面暴露到等离子体之后，通过所述导电接头将所述电子装置安装在所述衬底的表面上。
11.根据权利要求7所述的方法，在所述衬底上提供底部填充物进一步包括：
将底部填充物分配到所述衬底上。
12.根据权利要求7所述的方法，其中在所述衬底上提供底部填充物进一步包括：
将固体底部填充物放置在所述衬底上。
13.根据权利要求7所述的方法，其中获得具有处于等离子体处理状态的所述表面的所述衬底包括：
等离子体处理所述衬底的表面。
14.一种在衬底上提供底部填充物的方法，所述衬底具有表面，电子装置通过导电接头安装在所述表面上且与所述衬底分开一空间，所述空间具有未被所述导电接头占据的敞开部分，所述方法包括：
获得具有至少部分地被玻璃状薄膜覆盖的所述表面的所述衬底，所述玻璃状薄膜相对于所述衬底的表面具有减小的粗糙度的顶表面；
沿着所述电子装置的外部边缘在所述玻璃状薄膜的顶表面上提供底部填充物；
抽空所述空间，以在所述空间的敞开部分中提供真空状态；
在抽空所述空间以提供真空状态之后，加热所述底部填充物，以使所述底部填充物朝向所述外部边缘流动并进入所述空间的敞开部分中，
其中，所述玻璃状薄膜减少所述底部填充物下面的气体的夹带。
15.根据权利要求14所述的方法，其中获得具有至少部分地被玻璃状薄膜覆盖的表面的所述衬底进一步包括：
在所述衬底上沉积所述玻璃状薄膜。
16.根据权利要求15所述的方法，进一步包括：
在所述衬底上沉积所述玻璃状薄膜之后，等离子体活化所述玻璃状薄膜的表面。
17.根据权利要求14所述的方法，进一步包括：
在所述衬底上沉积所述玻璃状薄膜之后，通过所述导电接头将所述电子装置安装在所述衬底的表面上。
18.根据权利要求14所述的方法，在所述玻璃状薄膜的顶表面上提供底部填充物进一步包括：
将所述底部填充物分配到所述玻璃状薄膜的顶表面上。
19.根据权利要求14所述的方法，在所述玻璃状薄膜的顶表面上提供底部填充物进一步包括：
将固体底部填充物放置在所述玻璃状薄膜的顶表面上。
CN201380037388.6A 2012-07-13 2013-07-12 用于电子装置的真空辅助底部填充的方法 Pending CN104704619A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/548,965 2012-07-13
US13/548,965 US8796075B2 (en) 2011-01-11 2012-07-13 Methods for vacuum assisted underfilling
PCT/US2013/050180 WO2014025487A1 (en) 2012-07-13 2013-07-12 Method for vacuum assisted underfilling of an electronic device

Publications (1)

Publication Number Publication Date
CN104704619A true CN104704619A (zh) 2015-06-10

Family

ID=48906488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380037388.6A Pending CN104704619A (zh) 2012-07-13 2013-07-12 用于电子装置的真空辅助底部填充的方法

Country Status (4)

Country Link
EP (1) EP2873092A1 (zh)
JP (1) JP2015522218A (zh)
CN (1) CN104704619A (zh)
WO (1) WO2014025487A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113727514A (zh) * 2021-08-26 2021-11-30 维沃移动通信有限公司 电路板组件和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US20020060368A1 (en) * 2000-04-06 2002-05-23 Tongbi Jiang Underfile process
US6521481B1 (en) * 2002-01-07 2003-02-18 Advanced Semiconductor Engineering, Inc. Method for controlling adhesive distribution in a flip-chip semiconductor product
JP2007059441A (ja) * 2005-08-22 2007-03-08 Namics Corp 半導体装置の製造方法
JP2007189005A (ja) * 2006-01-12 2007-07-26 Sharp Corp 半導体装置の実装構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54122869A (en) * 1978-03-17 1979-09-22 Tokyo Shibaura Electric Co Method of producing circuit board
JPH11121484A (ja) * 1997-10-16 1999-04-30 Toshiba Corp 半導体装置及びその製造方法と製造装置
US20040214370A1 (en) * 2003-01-28 2004-10-28 Nordson Corporation Method for efficient capillary underfill
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
JP2011171426A (ja) * 2010-02-17 2011-09-01 Canon Inc 半導体装置
JP5671912B2 (ja) * 2010-09-28 2015-02-18 凸版印刷株式会社 半導体パッケージの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998242A (en) * 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US20020060368A1 (en) * 2000-04-06 2002-05-23 Tongbi Jiang Underfile process
US6521481B1 (en) * 2002-01-07 2003-02-18 Advanced Semiconductor Engineering, Inc. Method for controlling adhesive distribution in a flip-chip semiconductor product
JP2007059441A (ja) * 2005-08-22 2007-03-08 Namics Corp 半導体装置の製造方法
JP2007189005A (ja) * 2006-01-12 2007-07-26 Sharp Corp 半導体装置の実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113727514A (zh) * 2021-08-26 2021-11-30 维沃移动通信有限公司 电路板组件和电子设备

Also Published As

Publication number Publication date
EP2873092A1 (en) 2015-05-20
JP2015522218A (ja) 2015-08-03
WO2014025487A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
US9314882B2 (en) Methods for vacuum assisted underfilling
KR101476531B1 (ko) 미세 피치 접합을 위한 시스템 및 방법
JP6290357B2 (ja) エレクトロニクスアセンブリを製造する方法
US20050161846A1 (en) Method and apparatus for underfilling semiconductor devices
JP5971868B2 (ja) 真空補助によるアンダーフィル形成方法
US8207618B2 (en) Semiconductor device and method of manufacturing the same
US10512124B2 (en) Warpage control in the packaging of integrated circuits
US11670612B2 (en) Method for solder bridging elimination for bulk solder C2S interconnects
CN107112290A (zh) 用于局部化底充胶的器件和方法
TWI427710B (zh) 在積體電路結構中放置底層填料
CN104704619A (zh) 用于电子装置的真空辅助底部填充的方法
US20150325457A1 (en) Method of Packaging Semiconductor Devices and Apparatus for Performing the Same
TWI555097B (zh) 半導體器件之封裝方法與實施該方法之設備
JP6777815B2 (ja) 半導体装置の製造方法および半導体装置の中間体
CN108140619B (zh) 电路封装
TWI699856B (zh) 電路封裝體（一）
CN101246869B (zh) 降低基板翘曲的芯片倒装封装结构及其制作方法
US20160276177A1 (en) Thermally-enhanced provision of underfill to electronic devices
JP2011176037A (ja) 半導体装置の製造装置、半導体装置の製造方法、及び治具
KR20110056895A (ko) 솔더 범프들을 형성하기 위한 템플릿

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150610

WD01 Invention patent application deemed withdrawn after publication