CN105006439A - 半导体器件之封装方法与实施该方法的装置 - Google Patents

半导体器件之封装方法与实施该方法的装置 Download PDF

Info

Publication number
CN105006439A
CN105006439A CN201410756620.8A CN201410756620A CN105006439A CN 105006439 A CN105006439 A CN 105006439A CN 201410756620 A CN201410756620 A CN 201410756620A CN 105006439 A CN105006439 A CN 105006439A
Authority
CN
China
Prior art keywords
semiconductor device
board
module
flexible base
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410756620.8A
Other languages
English (en)
Inventor
金俊一
金成振
金学模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of CN105006439A publication Critical patent/CN105006439A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种对多个安装在柔性基板上的半导体器件进行封装的方法以及装置，柔性基板具有纵向延伸之条带形状，且沿着柔性基板于纵向延伸方向限定有多个封装区域。柔性基板被传送通过封装模组。在封装区域中检测出未安装半导体器件部分的空白区域，且在位于封装模组之处理区域中的至少一个半导体器件上形成散热层，用以封装半导体器件。散热层通过将散热涂料组合物涂布于半导体器件上而形成，且封装模组的操作由控制器所控制，从而在空白区域上省略封装工艺。

Description

半导体器件之封装方法与实施该方法的装置
技术领域
本发明涉及封装半导体器件方法与实施该方法的装置。更明确地说，涉及封装安装于柔性基板上半导体之方法，诸如覆晶薄膜(COF)条带、带载封装(TCP)条带，以及其他类似者，以及实施该方法的装置。
背景技术
一般来说，显示装置，诸如液晶显示器(LCD)，可包括液晶面板以及配置于液晶面板后方的背光元件。可使用半导体器件，例如驱动集成电路(IC)，来驱动液晶面板。这些半导体器件可连接至使用诸如COF、TCP、玻璃芯片(COG)等封装工艺之液晶面板。
高分辨率显示装置可能需要增强的驱动负载，其有待半导体器件提供。尤其是在COF类型半导体封装中，此类增强的驱动负载可能引起增加热量的产生，导致需要散发所增加热量之相关问题。
为了解决散发所增加热量之需求，已经有一些现有技术被开发，包括使用粘结件来增加散热片。例如韩国专利公开公报第10-2009-0110206号揭露了一种COF型半导体封装，其包括柔性基板、安装于所述柔性基板上表面之半导体器件，以及使用粘结件安装于柔性基板下表面的的散热片。
然而，柔性基板下表面之散热片可能因柔性基板的相对热传导性较低而导致效率不佳。此外，此类散热片通常为片状并且使用金属例如铝，其可能减少COF型半导体封装的柔性。更进一步地，随着时间以及经过正常使用，散热片可能会从柔性基板上分开。
发明内容
本发明提供一种能够改善半导体器件的散热效率的封装方法以及实施该方法的装置。
根据本发明一些示范实施例，一种对多个安装在柔性基板上的半导体器件进行封装的方法，所述柔性基板具有纵向延伸之条带形状，且沿着其延伸方向限定有多个封装区域。所述方法可包括：将所述柔性基板传送通过封装模组；在所述封装区域中，检测未安装半导体器件的空白区域；以及在位于所述封装模组的处理区域中至少一个半导体器件上形成散热层，从而封装所述半导体器件。具体地，所述散热层通过将散热涂料组合物涂布于所述半导体器件上而形成。在所述空白区域上省略封装工艺。
在一些实施例中，所述散热层可以灌封工艺形成。
在一些实施例中，形成所述散热层步骤可包括：通过在所述半导体器件的至少一个侧表面上以及在所述柔性基板的至少一部分上涂布所述散热涂料组合物，形成第一散热层；以及通过在所述半导体器件的上表面的至少一部分上涂布所述散热涂料组合物，形成第二散热层。
在一些实施例中，复数个封装区域可位于所述封装模组的所述处理区域中，且除了至少一个所述空白区域以外，所述封装模组的所述处理区域中的其余封装区域中所安装的多个半导体器件可被同时封装。
在一些实施例中，所述方法还包括可固化形成于所述半导体器件上的所述散热层。
在一些实施例中，所述方法还包括可在所述柔性基板与所述半导体器件之间形成填充层。
在一些实施例中，所述填充层可通过将填充树脂注入限定于所述柔性基板与所述半导体器件之间的空间而形成。
在一些实施例中，形成所述填充层步骤可包括：在将所述柔性基板传送通过所述封装模组之前，将所述柔性基板传送通过填充模组；以及在位于所述填充模组的处理区域中的所述柔性基板的所述封装区域与所述半导体器件之间形成填充层。在所述空白区域上可省略形成所述填充层步骤。
在一些实施例中，复数个封装区域可位于所述填充模组的所述处理区域中，且除了所述空白区域以外，位于所述填充模组的所述处理区域中的其余封装区域中所安装的多个半导体器件上的填充工艺可为同时进行。
在一些实施例中，所述方法还可包括固化所述填充层。
在一些实施例中，散热涂料组合物可包含约1wt％至约5wt％之环氧氯丙烷双酚A树脂，约1wt％至约5wt％之改性环氧树脂，约1wt％至约10wt％之固化剂，约1wt％至约5wt％的固化促进剂，且组合物的余量可包括散热填料。
在一些实施例中，所述改性环氧树脂可包括端羧基丁腈橡胶(CTBN)改性环氧树脂、端氨基丁二烯丙烯腈(ATBN)改性环氧树脂、丁腈橡胶(NBR)改性环氧树脂、丙烯酸橡胶改性环氧树脂(ARMER)、聚氨酯改性环氧树脂，或是硅改性环氧树脂。
在一些实施例中，固化剂可为酚醛清漆类之酚醛树脂。
在一些实施例中，固化促进剂可为咪唑基固化促进剂或是氨基固化促进剂。
在一些实施例中，所述散热填料可包含具有粒子尺寸介于约0.01微米至约50微米之氧化铝。
根据另一示范实施例，一种对多个安装于柔性基板的半导体器件进行封装的装置，所述柔性基板具有纵向延伸之条带形状，且沿着其纵向延伸方向限定有多个封装区域，所述装置可包括：展开模组，配置为供给所述柔性基板；收卷模组，配置为回收所述柔性基板；封装模组，设置于所述展开模组与所述收卷模组之间，并配置为用散热涂料组合物涂布所述半导体器件以形成封装所述半导体器件之散热层；以及控制器，配置为控制所述封装模组之操作，以检测所述封装区域中未安装半导体器件之空白区域，并在所述空白区域上省略封装工艺。
在一些实施例中，所述封装模组可包括：封装室。所述封装模组还可包括设置在所述封装室中的灌封单元，所述灌封单元配置为用所述散热涂料组合物涂布所述半导体器件。所述封装模组还可包括封装驱动单元，配置为使所述灌封单元至少在垂直方向或是水平方向的其中一个方向上移动。
在一些实施例中，所述装置还可包括固化模组，配置为固化所述散热层。
在一些实施例中，所述固化模组可包括：固化室，设置于封装模组与收卷模组之间；以及复数个加热器，沿着所述固化室内的所述柔性基板的传送路径设置，所述复数个加热器配置成固化所述散热层。
在一些实施例中，所述装置还可包含填充模组，配置为形成介于柔性基板与所述半导体器件之间的填充层。
以上所提供的发明内容仅用于概况示范性实施例，以提供本发明之几个方面的基本理解。因此，要理解上述实施例仅为举例，不应解读为以任何方式来限缩本发明之范围或实质。要理解本发明的范围除了此处概况的内容之外尚应包括许多可能的实施例，其中的某些实施例将在下面进一步说明。
附图说明
示范实施例可配合附图通过以下的说明得以更详细地理解。
图1描述根据某些示范实施例的适用于实施封装半导体器件之方法之装置之示意构造图。
图2描述根据某些示范实施例的如图1所示柔性基板之示意构造图。
图3描述根据某些示范实施例的如图1所示封装模组之示意构造图。
图4至图6描述根据某些示范实施例的封装半导体器件之方法之示意断面图。
图7至图8为根据某些示范实施例的如图4至图6所示方法所制造半导体封装之照片。
图9描述根据某些示范实施例的适用于实施半导体器件封装方法之装置之示意构造图。
图10至图11描述根据某些实施例的如图9所示半导体器件封装方法之断面图。
具体实施例
以下配合参考附图详细叙述特定实施例。然而本发明可依照不同形式实施，不应被视为限制于此处实施例内容。更确切地说，这些实施例是提供用来使本揭露更为完整及彻底，并且向本领域技术人员完整传达本发明的范围。
此外亦应该理解地是，当一层、一薄膜、一区域、一板等物被引述为于另一层、另一薄膜、另一区域、另一板「之上」时，其可以直接位于后者的上方，亦可以存在有一个或更多个的中间层、薄膜、区域、板。相反地，当一元件被引述为直接在另一元件之上时，则没有中间层存在。应该理解的是，虽然如第一、第二、第三等顺序编号使用于此以叙述多种元件、成分、区域、层、及/或部分，这些用语仅仅是为了方便对特定元件、成分、区域、层及/或部分进行引用及/或作为前述基础。因此，这些用语不应被视为用以叙述代表元件、成分、区域、层及/或部分之特定排列或是顺序，除非有明确地注明。
此处使用的专门术语，其目的仅为叙述特定示范实施例，并非意图性限定本发明概念。除非另有定义，否则此处使用所有用语(包含技术以及科学用语)，为本发明概念所属领域普通技术人员公知的同样含义。进一步应当理解的是，通用字典所定义的用语，应被解释为具有与相关领域的语境中相同含义，不应被解释为理想化的，或是过度形式化的意思，除非另有定义。
此处参考理想示范实施例之示意图说明示范实施例。诸如制造工艺及/或公差所导致的与附图不同之尺寸与形状上的变化，皆为可预料。此外，这些示意图非依比例绘制。因此，示范实施例不应该视为用以限制此处图示的特定区域的尺寸或形状。这些示范实施例可包含例如制造上所导致形状的偏差。因此，应该被理解的是附图中所描绘的区域并非意图描述装置上一区域之实际尺寸或是形状，亦非意图限制本发明原理或是权利要求的范围。
图1描述根据某些示范实施例的用以实施半导体器件120之封装方法之装置10之示意图。图2描述关于图1之实施例的柔性基板110之示意图。图3描述关于图1所示示范实施例之封装模组30之示意图。
如图1至图3所示，用以封装半导体器件120之装置10，可使用于安装于柔性基板110之半导体器件120之封装。特别的是，柔性基板110，例如覆晶薄膜(COF)条带，可作为制造工艺之一部分所使用，以构成COF半导体封装。作为一附加例，柔性基板110可为带载封装(TCP)条带、球栅阵列封装(BGA)条带、或是特定应用集成电路(ASIC)条带。
柔性基板110可具有纵向延伸之条带形状，以及如图2所示，可限定出沿着柔性基板110的长度延展的复数个封装区域110A。半导体器件120可通过例如裸片焊接工艺(die-bonding)安装于封装区域110A之上。
实施裸片焊接后，安装于柔性基板110之半导体器件120可通过检测工艺进行检测。作为检测工艺的结果，被判定为次品之半导体器件，可由柔性基板110上被去除。例如，有缺陷的半导体器件可通过“冲切(punching)”工艺从柔性基板110上去除。由于在检测程序中去除了半导体器件，柔性基板110可因此包括一或多个未安装半导体器件之空白区域110B。而冲切工艺可在空白区域110B上形成冲孔110C。
封装装置10可包括：用以提供柔性基板110之展开模组20；用以收回所述柔性基板110的收卷模组25。展开模组20以及收卷模组25可分别包括供给滚轮22以及回收滚轮27，分别用以供给以及收回柔性基板110。封装装置可进一步包含驱动单元(未显示)，其用以转动供给滚轮22以及回收滚轮27。
用以实施半导体器件120封装工艺之封装模组30可设置于展开模组20以及收卷模组25之间。封装模组30可包括封装室32，柔性基板110可于水平方向(如纵向)被传送通过封装室32。
根据一些示范实施例，可在封装室32中将散热涂料组合物涂布至半导体器件120上。此涂布工艺可使散热层130形成于半导体器件120上(参考图4)，进而将半导体器件120封装于柔性基板110上。于一些示范性实施例中，散热层130可通过灌封工艺(potting process)形成。例如，配置成将散热涂料组合物涂布于半导体器件120上的灌封单元34可设置于封装室32内。
如图所示，六个灌封单元34可设置于封装室32中。然而应该理解的是，此处示出的灌封单元34之数量并不意图被限制于该附图，可使用各种数量的灌封单元34。例如，一些实施例当中，可以仅于封装室32中设置一单个灌封单元。
灌封单元34可配置为能够通过封装驱动单元36而于垂直以及/或水平方向上移动。例如，虽然未于附图中详细显示，封装驱动单元36可配置为在垂直方向以及水平方向上移动灌封单元34的直角座标型机器人。
封装室32可包括用以支撑柔性基板110的支持件38。支持件38可具有平坦的上表面，并且如图所示，支持件38可部分地或是全部地支撑位于灌封单元34下方的柔性基板110。支持件38可限定出复数个真空孔(未示出)。支持件38可通过使用该复数个真空孔，以真空吸住且固定柔性基板110于支持件38上的一部分。支持件38虽然未详细显示，但仍可配置为可于垂直方向移动以支撑柔性基板。
如图3中所示，处理区域30A可被限定为用以在封装室32内实施封装工艺。特别的是，处理区域30A可限定为介于灌封单元34与支持件38之间。灌封单元34可在位于处理区域30A内的半导体器件120上实施封装工艺。例如，如图所示，有六个封装区域110A位于处理区域30A中，而安装至该六个封装区域110A的半导体器件120的封装程序也可以同时实施。
封装工艺可检测在处理区域30A的封装区域110A中是否有空白区域，例如空白区域110B。当检测到空白区域时，可于空白区域110B之外的封装区域110A上实施封装工艺。发生于封装区域110A之封装工艺，可以与避开在空白区域110B上实施该工艺同时进行。
如图3所示，封装驱动单元36可以使多个灌封单元34(空白区域110B上面的灌封单元除外)下降，以靠近半导体器件120。封装驱动单元36可以于水平方向移动多个灌封元件34，以同步地于多个半导体器件120上实施封装工艺。散热涂料组合物可通过多个灌封元件34(空白区域110B上面的灌封单元除外)涂布于半导体器件120上。作为该工艺的结果，可将半导体器件120封装在散热涂料组合物当中。
根据一些实施例，封装装置10可包括：照相机40，用以检测空白区域110B；以及控制器45。控制器45可控制封装驱动单元36以及灌封单元34的操作，以省略关于空白区域110B的封装工艺。或者，表明空白区域110B的信息可以事先被提供至控制器45。例如，半导体器件120上的检测工艺以及冲切工艺的结果数据，可以在封装工艺之前或是途中提供给控制器45，以使控制器45能够在封装工艺当中省略掉空白区域(一个或多个)110B。控制器45可利用所提供的数据及/或来自照相机40的检测数据来控制封装驱动单元36以及灌封单元34的操作。
封装装置10可包括固化模组50，其用于固化形成于半导体器件20上的散热层130。
固化模组50包括固化室52。柔性基板110可被传送通过固化室52。固化室可包括沿着柔性基板110传送路径设置的复数个加热器54。此外，固化室52可包括滚轮56，其配置成用以调整柔性基板110之传送距离、速度、以及/或方向。例如，可于固化室52中沿着Z字形延伸的传送路径传送柔性基板110。因柔性基板110沿着该传送路径被传送，半导体器件120上的散热层130可被加热器54固化。
现将参考附图进一步详细说明根据本发明之一些示范实施例之半导体器件封装方法。
图4至图6为说明半导体器件封装方法之实施例之示意断面图。图7以及图8为使用图4至图6所示方法之实施例所制造的半导体封装。
如图1所示，柔性基板110在展开模组20与收卷模组25之间被传送通过封装模组30以及固化模组50。如上所述，半导体器件120安装于柔性基板110之封装区域110A。
信号线112(例如导电图案)可设置于柔性基板119上。用以保护信号线112之绝缘层114可配置于信号线112上。如图4所示，半导体器件120可与柔性基板110结合，以透过金球或是锡球来连接信号线112。例如，信号线112可由例如铜的导体材料所形成，而绝缘层114可为一或多个表面电阻(SR)层或是焊阻层。
先由照相机40从封装区域110A中检测出未安装半导体器件之空白区域110B，再对位于封装模组30之处理区域30A之半导体器件120实施封装程序。如上所述，控制器45可控制封装模组30之操作，以省略空白区域110B上的封装程序。
在封装模组30之处理区域30A内，可通过灌封单元34将散热涂料组合物涂布于半导体器件上，从而于半导体器件120上形成散热层130。
根据一些示范实施例，如图5所示，可通过将散热涂料组合物涂布于半导体器件120之侧表面，以及柔性基板110中邻近半导体器件120之侧表面的上表面部分而形成第一散热层132。如图6所示，可通过将散热涂料组合物涂布于半导体器件120之上表面形成第二散热层134。
封装驱动单元36可使灌封单元34下降至靠近(除空白区域110B之外的)封装区域110A中的半导体器件120。封装驱动单元36可沿着半导体器件120之侧表面，于水平方向移动灌封单元34，以形成第一散热层132。封装驱动单元36可于半导体器件120上方以水平方向移动灌封单元34，以形成第二散热层134。
封装工艺当中，散热涂料组合物可渗透到柔性基板110与半导体器件120之间的空间中。然而，当散热涂料组合物未完全渗透至柔性基板110以及半导体器件120之间的空间时，柔性基板110以及半导体器件120之间可能会形成气隙，如图5以及图6所示。
根据一些示范实施例，可调整散热涂料组合物之粘度，以确保散热涂料组合物能够充分地渗透至柔性基板110以及半导体器件120之间的空间里。在此情形下，可通过散热涂料组合物的渗透，于柔性基板110以及半导体器件120之间形成填充层。
参考图7以及图8，如上所述地形成散热层130之后，可传送柔性基板110至固化室52中，且当传送通过固化室52时，半导体器件120上的散热层130可完全被固化。散热层130可于约140℃至约160℃之间的温度被固化。例如，散热层可于约150℃被固化。固化程序可因而完成具有改善的散热特性以及柔性。
根据一些实施例，散热涂料组合物可包括：环氧氯丙烷双酚A树脂、改性环氧树脂、固化剂、固化促进剂、散热填料、及/或它们的组合。特别是，于一些示范实施例当中，散热涂料组合物包含约1wt％至约5wt％之环氧氯丙烷双酚A树脂，约1wt％至约5wt％之改性环氧树脂，约1wt％至约10wt％之固化剂，约1wt％至约5wt％的固化促进剂，以及余量的散热填料。
使用环氧氯丙烷双酚A树脂可改善散热涂料组合物的粘着性，使用改性环氧树脂可改善固化过程中以及之后的散热层之柔性以及弹性。特别是，改性环氧树脂可包括端羧基丁腈橡胶(CTBN)改性环氧树脂、端氨基丁二烯丙烯腈(ATBN)改性环氧树脂、丁腈橡胶(NBR)改性环氧树脂、丙烯酸橡胶改性环氧树脂(ARMER)、聚氨酯改性环氧树脂，或是硅改性环氧树脂，以及其他类似者。
固化剂可包括酚醛清漆类之酚醛树脂。例如，可以使用经过由酚、甲酚、双酚A之一与甲醛反应所得的酚醛清漆类之酚醛树脂。
固化促进剂可包括为咪唑基固化促进剂或是氨基固化促进剂。例如，咪唑基固化促进剂可包括：咪唑、异咪唑、2-甲咪唑、2-乙基-4-甲咪唑、2,4-二甲咪唑、丁基咪唑、2-甲咪唑、2-苯咪唑、1-苄基-2-甲咪唑、1-丙基-2-甲咪唑、1-氰乙基-2-甲咪唑、1-氰乙基-2-乙基-甲咪唑、苯咪唑、苄基咪唑，以及其他类似者或是其组合。
氨基固化促进剂可包括脂肪胺、改性脂肪胺、芳香胺、二级胺、三级胺，以及其他类似者以及其组合。例如，氨基固化促进剂可包括：苯甲基二甲胺、三乙醇胺、三乙基烯四胺、二乙基三胺、三乙基胺、二甲胺乙醇、间二甲苯二胺、异佛尔酮二胺，以及其他类似者。
散热填料可包含具有粒子尺寸介于约0.01微米(μm)至约50微米之氧化铝，较佳地为约0.01微米至约20微米。散热填料可用于改善固化后的散热层130之热传导性。特别的是，散热涂料组合物可包括占散热涂料组合物总量约75wt％至约95wt％的散热填料。散热层130之热传导性可调整至约2.0W/mK至约3.0W/mK之范围内。此外，散热层130的粘着性可利用环氧氯丙烷双酚A树脂以及改性环氧树脂调整在约为8MPa至约12MPa之范围内。
散热涂料组合物的粘度可调整至约100Pas至约200Pas之间，散热涂料组合物可在约140℃至约160℃之间的温度范围内被固化。散热涂料组成物的粘度可利用B型旋转粘度计来测量，特别是在转子转速约20rpm温度23℃的环境下。
根据一些示范实施例，散热层130可直接形成于半导体器件120之上表面以及侧边表面，因而改善半导体器件120的散热效率。因散热层130具有改善的柔性以及黏度，因此散热层130从柔性基板110以及半导体器件120上分离的可能性会变小。另外，相较于传统的封装以及散热技术，该半导体封装100的柔性可大幅地改善。
通过从封装区域110A中检测空白区域110B的存在，实施例可避免在这些空白区域上实施封装工艺。也因此，结果实施例能够改善封装程序的生产率。
图9为显示根据一些实施例实施半导体器件的封装方法。图10至图11显示图9所示半导体器件封装方法之实施例的示意断面图。
参考图9，用于封装半导体器件的装置10可包括：填充模组60，用以形成位于柔性基板110与半导体器件120之间的填充层140(见图11)。装置10亦可包括用于固化填充层140之预固化模组70。填充模组60与预固化模组70可设置于展开模组20与封装模组30之间。柔性基板110可经过填充模组60以及预固化模组70被传送到封装模组30。
填充模组60可包括填充室62。填充室62包括灌封单元64，其用以注射填充树脂至柔性基板110以及半导体器件120之间的空间。灌封单元64可配置为可通过填充驱动单元66在垂直以及水平方向上移动。
进一步地，装置10可包括：用以支撑柔性基板110之支持件68，其可设置于填充室62中。虽然于图中未显示，但支持件68可包括真空孔，用以吸附及固定柔性基板110于支持件68。用于在其中实施填充工艺的处理区域(未示出)，限定于填充室内。所述处理区域可限定于灌封单元64以及支持件68之间。可在处理区域的多个半导体器件120上同步实施多个填充工艺。
照相机42可设置于填充室62中。照相机42可从柔性基板110之封装区域110A中检测出空白区域110B。填充驱动单元66以及灌封单元64之操作可由控制器45来控制，另外更特别的是可以被控制为省略空白区域110B上的填充工艺。
如上所述，填充模组60可配置为近似于封装模组30。根据一些示范实施例，填充模组60的灌封单元64的数量可以变更。然而，于一些实施例当中，为了改善半导体封装100的生产率，灌封单元64的数量可与封装模组30的灌封单元34的数量相同。
通过填充模组60实施填充工艺之后，可通过预固化模组70将柔性基板110传送至封装模组30。预固化模组70可包括用以固化填充层140的加热器72。
参考图10，灌封单元64可将填充树脂供给至柔性基板110上与半导体器件120侧表面相邻的上表面部分。填充树脂可因表面张力渗透至柔性基板110以及半导体器件120之间的空间。如上述般形成于柔性基板110以及半导体器件120之间的填充层140，在柔性基板通过预固化模组70时，可于温度约为150℃条件下被固化。
填充树脂可包括环氧树脂、固化剂、固化促进剂、无机填料，以及其组合物。环氧树脂可包括双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、萘型环氧树脂、苯酚型酚醛树脂、甲酚酚醛环氧树脂，以及其类似者，以及其组合。氨基固化剂以及咪唑基固化促进剂可分别作为固化剂以及固化促进剂来使用。
氧化铝可做为无机填料，用以改善填充层140的热传导性。氧化铝的粒子尺寸可介于约0.01微米至约20微米范围之间。
参考图11，如上述般形成填充层140之后，散热层130可形成于半导体器件120与柔性基板110之上。形成散热层130方法的例子已于上面配合图4至图6描述，因此将省略其详细说明。
可以在裸片焊接工艺将半导体器件120安装至柔性基板110上后，实施使用填充树脂的填充工艺。在此情况下，可利用封装装置以及上述配合图1至图6叙述之方法来封装半导体器件120。
根据上述示范实施例，用以排散半导体器件120所生成之热量的散热层130形成于柔性基板110以及半导体器件120上。半导体器件120可由散热层130被封装。如上记载，因为空白区域中没有安装半导体器件，柔性基板110的空白区域110B上的封装工艺可被省略。因此，生产柔性半导体封装100的封装工艺的生产率可得以大幅改善。
散热层130由于环氧氯丙烷双酚A树脂以及改性环氧树脂在柔性以及粘度上有所改善，并且通过散热填料具有相对较高的热传导性。因此，半导体器件120的热传导效率可以通过热传导层130得到大幅改善。特别是，因为散热层130具有改善的柔性以及粘着性，在维持柔性基板110的柔性的同时，散热层130从柔性基板110以及半导体器件120上分离的可能性会减少。
此外，具有改善热传导性的填充层140可形成于柔性基板110以及半导体器件120之间，进而增加对半导体器件120的散热效率。
虽然封装半导体器件的方法以及装置如上述特定实施例记载，应被理解的是其不受限于此。因此，本领域技术人员可以轻易理解到在不脱离于附录的权利要求中所限定的本申请的实质范畴之内可做各种修改和变更。

Claims (20)

1.一种对多个安装在柔性基板上的半导体器件进行封装的方法，所述柔性基板具有纵向延伸之条带形状，且沿着其延伸方向限定有多个封装区域，所述方法包括：
将所述柔性基板传送通过封装模组；
在所述封装区域中，检测未安装半导体器件的空白区域；以及
在位于所述封装模组的处理区域中至少一个半导体器件上形成散热层，从而封装所述半导体器件，
其中所述散热层通过将散热涂料组合物涂布于所述半导体器件上而形成，且其中在所述空白区域上省略封装工艺。
2.根据权利要求1所述的方法，其中所述散热层以灌封工艺形成。
3.根据权利要求2所述的方法，其中形成所述散热层步骤包括：
通过在所述半导体器件的至少一个侧表面上以及在所述柔性基板的至少一部分上涂布所述散热涂料组合物，形成第一散热层；以及
通过在所述半导体器件的上表面的至少一部分上涂布所述散热涂料组合物，形成第二散热层。
4.根据权利要求1所述之方法，其中复数个封装区域位于所述封装模组的所述处理区域中，且其中除了至少一个所述空白区域以外，所述封装模组的所述处理区域中的其余封装区域中所安装的多个半导体器件被同时封装。
5.根据权利要求1所述的方法，还包括固化形成于所述半导体器件上的所述散热层。
6.根据权利要求1所述的方法，还包括在所述柔性基板与所述半导体器件之间形成填充层。
7.根据权利要求6所述的方法，其中所述填充层通过将填充树脂注入限定于所述柔性基板与所述半导体器件之间的空间而形成。
8.根据权利要求6所述的方法，其中形成所述填充层步骤包括：
在将所述柔性基板传送通过所述封装模组之前，将所述柔性基板传送通过填充模组；以及
在位于所述填充模组的处理区域中的所述柔性基板的所述封装区域与所述半导体器件之间形成填充层，
其中在所述空白区域上省略形成所述填充层步骤。
9.根据权利要求8所述的方法，其中复数个封装区域位于所述填充模组的所述处理区域中，且其中除了所述空白区域以外，位于所述填充模组的所述处理区域中的其余封装区域中所安装的多个半导体器件上的填充工艺为同时进行。
10.根据权利要求6所述的方法，还包括固化所述填充层。
11.根据权利要求1所述的方法，其中散热涂料组合物包含约1wt％至约5wt％之环氧氯丙烷双酚A树脂，约1wt％至约5wt％之改性环氧树脂，约1wt％至约10wt％之固化剂，约1wt％至约5wt％的固化促进剂，而组合物的余量由散热填料组成。
12.根据权利要求11所述的方法，其中所述改性环氧树脂包括端羧基丁腈橡胶(CTBN)改性环氧树脂、端氨基丁二烯丙烯腈(ATBN)改性环氧树脂、丁腈橡胶(NBR)改性环氧树脂、丙烯酸橡胶改性环氧树脂(ARMER)、聚氨酯改性环氧树脂，或是硅改性环氧树脂。
13.根据权利要求11所述的方法，其中固化剂为酚醛清漆类之酚醛树脂。
14.根据权利要求11所述的方法，其中固化促进剂为咪唑基固化促进剂或是氨基固化促进剂。
15.根据权利要求11所述的方法，其中所述散热填料包含具有粒子尺寸介于约0.01微米至约50微米之氧化铝。
16.一种对多个安装于柔性基板的半导体器件进行封装的装置，所述柔性基板具有纵向延伸之条带形状，且沿着其纵向延伸方向限定有多个封装区域，所述装置包括：
展开模组，配置为供给所述柔性基板；
收卷模组，配置为回收所述柔性基板；
封装模组，设置于所述展开模组与所述收卷模组之间，并配置为用散热涂料组合物涂布所述半导体器件以形成封装所述半导体器件之散热层；以及
控制器，配置为控制所述封装模组之操作，以检测所述封装区域中未安装半导体器件之空白区域，并在所述空白区域上省略封装工艺。
17.根据权利要求16所述的装置，其中所述封装模组包括：
封装室；
设置在所述封装室中的灌封单元，所述灌封单元配置为用所述散热涂料组合物涂布所述半导体器件；以及
封装驱动单元，配置为使所述灌封单元至少在垂直方向或是水平方向的其中一个方向上移动。
18.根据权利要求16所述的装置，还包括固化模组，配置为固化所述散热层。
19.根据权利要求18所述的装置，其中所述固化模组包括：
固化室，设置于封装模组与收卷模组之间；以及
复数个加热器，沿着所述固化室内的所述柔性基板的传送路径设置，所述复数个加热器配置成固化所述散热层。
20.根据权利要求16所述的装置，还包含填充模组，配置为形成介于柔性基板与所述半导体器件之间的填充层。
CN201410756620.8A 2014-04-24 2014-12-10 半导体器件之封装方法与实施该方法的装置 Pending CN105006439A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140049058A KR101474690B1 (ko) 2014-04-24 2014-04-24 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR10-2014-0049058 2014-04-24

Publications (1)

Publication Number Publication Date
CN105006439A true CN105006439A (zh) 2015-10-28

Family

ID=52679424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410756620.8A Pending CN105006439A (zh) 2014-04-24 2014-12-10 半导体器件之封装方法与实施该方法的装置

Country Status (5)

Country Link
US (1) US20150311139A1 (zh)
KR (1) KR101474690B1 (zh)
CN (1) CN105006439A (zh)
TW (1) TW201541576A (zh)
WO (1) WO2015163527A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106658948A (zh) * 2017-01-06 2017-05-10 安徽鹏展电子科技有限公司 一种散热的柔性线路板及其表面涂料
CN107946251A (zh) * 2017-12-28 2018-04-20 江阴长电先进封装有限公司 一种半导体产品的封装方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101714216B1 (ko) * 2015-09-10 2017-03-08 현대자동차주식회사 고강성 및 고강도 발포형 충전제 조성물
JP6879690B2 (ja) * 2016-08-05 2021-06-02 スリーエム イノベイティブ プロパティズ カンパニー 放熱用樹脂組成物、その硬化物、及びこれらの使用方法
JP7014948B2 (ja) * 2017-06-13 2022-02-02 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN111010102B (zh) * 2019-03-18 2023-12-15 天津大学 考虑形状的薄膜封装的mems器件组件及电子设备
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
JP2021145098A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 半導体製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302084A (zh) * 1999-12-28 2001-07-04 卡西欧计算机株式会社 树脂膜片成型方法和使用所述方法的树脂膜片成型设备
US6543505B1 (en) * 2000-04-21 2003-04-08 Koch Equipment, Llc Empty package detector for labeling apparatus
CN1674241A (zh) * 2004-03-22 2005-09-28 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
JP2001217286A (ja) * 2000-02-02 2001-08-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
JP3757852B2 (ja) * 2001-11-27 2006-03-22 横河電機株式会社 Ｔｃｐ用ハンドラ及びｔｃｐテープの走行方法
JP4216515B2 (ja) 2002-03-15 2009-01-28 株式会社日立ハイテクインスツルメンツ ダイピックアップ装置
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
KR101493869B1 (ko) * 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
JP5926986B2 (ja) * 2012-03-05 2016-05-25 株式会社朝日ラバー 回路付白色反射シートロール、及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302084A (zh) * 1999-12-28 2001-07-04 卡西欧计算机株式会社 树脂膜片成型方法和使用所述方法的树脂膜片成型设备
US6543505B1 (en) * 2000-04-21 2003-04-08 Koch Equipment, Llc Empty package detector for labeling apparatus
CN1674241A (zh) * 2004-03-22 2005-09-28 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106658948A (zh) * 2017-01-06 2017-05-10 安徽鹏展电子科技有限公司 一种散热的柔性线路板及其表面涂料
CN107946251A (zh) * 2017-12-28 2018-04-20 江阴长电先进封装有限公司 一种半导体产品的封装方法
CN107946251B (zh) * 2017-12-28 2024-02-02 江阴长电先进封装有限公司 一种半导体产品的封装方法

Also Published As

Publication number Publication date
US20150311139A1 (en) 2015-10-29
TW201541576A (zh) 2015-11-01
KR101474690B1 (ko) 2014-12-17
WO2015163527A1 (ko) 2015-10-29

Similar Documents

Publication Publication Date Title
CN105006439A (zh) 半导体器件之封装方法与实施该方法的装置
CN101290914B (zh) 半导体器件及其制造方法
US20040262728A1 (en) Modular device assemblies
US20180063956A1 (en) Bonded assembly and display device including the same
KR101677322B1 (ko) 반도체 패키지 및 이를 제조하는 방법
US20020089067A1 (en) Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US20150371916A1 (en) Pre-applied underfill
CN104823276A (zh) 覆晶薄膜型半导体封装及其制造方法
CN107534020A (zh) 粘合膜、半导体器件的制备方法和半导体器件
KR101666711B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR20200016834A (ko) 에폭시 수지 조성물, 전자 부품 실장 구조체 및 그 제조 방법
CN105097560B (zh) 封装半导体器件的方法和用于执行所述方法的设备
KR20120054371A (ko) 원통형 패키지, 이를 이용한 전자장치 및 그 제조방법
US9508566B2 (en) Wafer level overmold for three dimensional surfaces
CN103794568A (zh) 集成电路底部填充方案
KR102523694B1 (ko) 반도체 장치
KR101630769B1 (ko) 방열 반도체 칩 패키지 및 그 제조 방법
EP1647052B1 (en) Underfill and mold compounds including siloxane-based aromatic diamines
JP2015061022A (ja) 電子モジュール及びその製造方法
TWI746841B (zh) 密封用薄膜及密封結構體、以及此等的製造方法
JP2002057175A (ja) 電子部品の製造方法及び当該方法で用いる液状樹脂
KR20150099992A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tehran, South Korea, Seoul, South Korea 432

Applicant after: DB HiTek Corporation

Address before: Tehran, South Korea, Seoul, South Korea 432

Applicant before: Dongbu Hitek Co., Ltd.

CB02 Change of applicant information
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151028

WD01 Invention patent application deemed withdrawn after publication